JP6414088B2 - 負荷駆動装置 - Google Patents

Description

本発明は、負荷駆動装置に関するものである。

従来、運転席側のヘッドランプを駆動する第１ＭＯＳＦＥＴと、助手席側のヘッドランプを駆動する第２ＭＯＳＦＥＴと、を備えた基本駆動回路に、フェイルセーフ回路として機能する予備回路を備えた負荷駆動装置がある（例えば、特許文献１参照）。この装置は、制御回路に異常が生じて各ヘッドランプの両方の点灯が不可能となった場合、予備回路は第３ＭＯＳＦＥＴを駆動することにより、運転席側のヘッドランプを点灯させるよう構成されている。

特開２０１１−９８５９４号公報

上記特許文献１に記載の装置は、各ヘッドランプの両方の点灯が不可能となった場合に、運転席側のヘッドランプを点灯させるための第３ＭＯＳＦＥＴを備えている。このような大電流対応の負荷駆動回路を予備的に備えた構成では、コストが高くなってしまうといった問題がある。

特に、近年、ヘッドランプとテールランプ等の灯火系負荷を統合的に制御する灯火系負荷統合制御回路の要求が高まっている。このような制御回路に、上記特許文献１に記載された装置のような構成を適用した場合、第３ＭＯＳＦＥＴのような大電流対応の負荷駆動回路を予備として数多く備えることになり、さらにコストが高くなってしまうといった問題がある。

本発明は上記問題に鑑みたもので、負荷駆動素子を予備として備えることなく、制御回路に異常が発生した場合でも負荷を駆動できるようにすることを目的とする。

上記目的を達成するため、請求項１に記載の発明は、左側ヘッドランプを第１負荷（１０）として駆動する第１駆動素子（２０）を独立に配置し、右側ヘッドランプを第２負荷（１１）として駆動する第２駆動素子（２１）と、第１負荷の駆動を指示する指令および第２負荷の駆動を指示する指令の入力に応じて第１駆動素子および第２駆動素子を制御する制御回路（４０）と、制御回路に電力を供給する電源回路（３０）と、を備えている。さらに、制御回路および電源回路の少なくとも一方に異常が生じているか否かを検出する異常検出部（７２、７６）を有し、該異常検出部により制御回路および電源回路の少なくとも一方に異常が生じていることが検出され、かつ、第１負荷の駆動を指示する指令および第２負荷の駆動を指示する指令の少なくとも一方が入力されている場合、第１負荷および第２負荷を駆動するよう第１駆動素子および第２駆動素子を制御するフェイルセーフ回路（７０）を備えている。

このような構成によれば、異常検出部により制御回路および電源回路の少なくとも一方に異常が生じていることが検出され、かつ、第１負荷の駆動を指示する指令および第２負荷の駆動を指示する指令の少なくとも一方が入力されている場合、フェイルセーフ回路は、第１負荷および第２負荷を駆動するよう第１駆動素子および第２駆動素子を制御するので、負荷駆動素子を予備として備えることなく、制御回路に異常が発生した場合でも負荷を駆動することができる。さらに、例えば、車両の２つのヘッドランプをそれぞれ第１、第２の負荷とした場合、
第１、第２の駆動素子の一方が故障しても他方の駆動素子がヘッドランプを駆動するため、フェイルセーフを保つことができる。

また、請求項２に記載された発明は、制御回路は、クロック信号（ＦＳＭ）を生成して出力し、異常検出部は、制御回路より出力されるクロック信号が正常であるか否かに基づいて制御回路および電源回路の少なくとも一方に異常が生じているか否かを検出する。

このように、簡素な構成で制御回路および電源回路の少なくとも一方に異常が生じているか否かを検出することができる。

なお、請求項３に記載された発明のように、異常検出部は、制御回路より出力されるクロック信号のデューティー比およびクロック信号の一定期間のパルス数の少なくとも一方が正常であるか否かに基づいて制御回路および電源回路の少なくとも一方に異常が生じているか否かを検出することができる。

また、請求項４に記載された発明は、制御回路は、第１駆動素子を制御する信号を出力する第１出力端子（ＣＮＴ０）および第２駆動素子を制御する信号を出力する第２出力端子（ＣＮＴ１）を有している。また、フェイルセーフ回路は、異常検出部により制御回路および電源回路の少なくとも一方に異常が生じていることが検出され、かつ、第１負荷の駆動を指示する指令および第２負荷の駆動を指示する指令の少なくとも一方が入力されている場合、第１負荷および第２負荷を駆動するよう第１駆動素子および第２駆動素子を制御するフェイルセーフ信号（ＦＳ）を出力するフェイルセーフ出力端子（Ｔ３）を有している。さらに、フェイルセーフ出力端子は、第１出力端子および第２出力端子と互いに接続されており、フェイルセーフ出力端子からフェイルセーフ信号が出力された場合、第１駆動素子および第２駆動素子は、フェイルセーフ出力端子より出力される信号のレベルに従って動作する。

このように、フェイルセーフ出力端子からフェイルセーフ信号が出力された場合、第１駆動素子および第２駆動素子は、フェイルセーフ出力端子より出力される信号のレベルに従って動作するので、制御回路に異常が発生した場合でも確実に負荷を駆動することができる。

また、請求項５に記載された発明は、フェイルセーフ出力端子からフェイルセーフ信号が出力されていない場合、第１駆動素子は第１出力端子より出力される信号のレベルに従って動作し、第２駆動素子は第２出力端子より出力される信号に従って動作する。

このように、フェイルセーフ出力端子からフェイルセーフ信号が出力されていない場合、制御回路の第１出力端子より出力される信号で第１駆動素子を制御するとともに、制御回路の第２出力端子より出力される信号で第２駆動素子を制御することができる。

また、請求項６に記載された発明のように、フェイルセーフ回路に電力を供給するフェイルセーフ用電源回路（６０）を備え、フェイルセーフ回路は、フェイルセーフ用電源回路より供給される電力により動作するので、制御回路および電源回路の少なくとも一方に異常が生じた場合でも、確実に第１負荷および第２負荷を駆動することが可能である。

また、請求項７に記載された発明のように、フェイルセーフ用電源回路は、車両から入力されるイグニッション信号（ＩＧ）からフェイルセーフ回路に電力を供給するので、イグニッション信号ＩＧがオフしたときに第１、第２負荷１０、１１に電流が流れない。したがって、車両に搭載されたバッテリのバッテリ上がりを防止することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の一実施形態に係る負荷駆動装置の全体構成を示す図である。 フェイルセーフ回路の回路図である。 負荷駆動装置１の作動を示すタイミングチャートである。

本発明の一実施形態に係る負荷駆動装置の全体構成を図１に示す。本実施形態の負荷駆動装置１は、車両に搭載されたバッテリ２から供給される電力で作動する。負荷駆動装置１は、車両に搭載された左側ヘッドランプを第１負荷１０として駆動するとともに、右側ヘッドランプを第２負荷１１として駆動する。負荷駆動装置１は、第１駆動素子２０、第２駆動素子２１、電源回路３０、制御回路４０およびフェイルセーフ部５０を備えている。

第１駆動素子２０は、第１負荷１０を駆動する大電流対応の負荷駆動回路であり、第２駆動素子２１は、第２負荷１１を駆動する大電流対応の負荷駆動回路である。第１駆動素子２０および第２駆動素子２１は、それぞれ負荷ショート保護機能、自己診断出力機能、過熱保護機能等を備えたＩＰＤ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｄｅｖｉｃｅ）として構成されている。第１駆動素子２０および第２駆動素子２１は独立に配置されている。

第１駆動素子２０は、Ｎチャネル型パワーＭＯＳＦＥＴ２０ａと、このパワーＭＯＳＦＥＴ２０ａのゲート電圧を制御するＭＯＳドライバ２０ｂと、を有している。

ＭＯＳドライバ２０ｂは、制御回路４０から入力されるＯＮ／ＯＦＦ制御信号に応じてパワーＭＯＳＦＥＴ２０ａを作動させるための電力を供給する。

ＭＯＳＦＥＴ２０ａのドレイン端子は、電源端子Ｖ１を介してバッテリ２に接続され、ＭＯＳＦＥＴ２０ａのソース端子は、第１負荷１０を介して接地されている。

また、ＭＯＳＦＥＴ２０ａのゲート端子には、ＭＯＳドライバ２０ｂを介して制御回路４０からＯＮ／ＯＦＦ制御信号が入力される。ＭＯＳＦＥＴ２０ａは、ＭＯＳドライバ２０ｂを介してゲート端子に印加されるＯＮ／ＯＦＦ制御信号に応じてオンオフする。ＭＯＳＦＥＴ２０ａがオンすると、ＭＯＳＦＥＴ２０ａのドレイン端子からＭＯＳＦＥＴ２０ａのソース端子を介して第１負荷１０に電流が流れる。このように、ＭＯＳＦＥＴ２０ａは、制御回路４０から入力されるＯＮ／ＯＦＦ制御信号に応じて第１負荷１０を駆動する。

ＭＯＳＦＥＴ２１ａのドレイン端子は、電源端子Ｖ１を介してバッテリ２に接続され、ＭＯＳＦＥＴ２１ａのソース端子は、第２負荷１１を介して接地されている。

第２駆動素子２１は、第１駆動素子２０と同じ構成となっている。すなわち、第２駆動素子２１は、パワーＭＯＳＦＥＴ２１ａと、このパワーＭＯＳＦＥＴ２１ａのゲート電圧を制御するＭＯＳドライバ２１ｂと、を有している。

ＭＯＳドライバ２１ｂは、制御回路４０から入力されるＯＮ／ＯＦＦ制御信号に応じてパワーＭＯＳＦＥＴ２１ａを作動させるための電力を供給する。ＭＯＳＦＥＴ２１ａは、制御回路４０から入力されるＯＮ／ＯＦＦ制御信号に応じて第２負荷１１を駆動する。

電源回路３０は、バッテリ２より出力される直流電圧から所定電圧（例えば、５Ｖ）を生成する。電源回路３０は、制御回路４０に電力を供給するために設けられている。

制御回路４０は、ＣＰＵ、ＲＡＭ、ＲＯＭ、Ｉ／Ｏ等を備えたマイクロコンピュータとして構成されており、ＣＰＵは、ＲＯＭに記憶されたプログラムに従って各種処理を行う。車両よりイグニッションスイッチの状態を示すイグニッション信号ＩＧが入力される。制御回路４０は、第１出力端子ＣＮＴ０および第２出力端子ＣＮＴ１を有している。

制御回路４０の第１出力端子ＣＮＴ０と第１駆動素子２０の間には抵抗４３が設けられている。また、制御回路４０の第２出力端子ＣＮＴ１と第２駆動素子２１の間には抵抗４４が設けられている。

制御回路４０には、外部制御装置（図示せず）より第１負荷１０の駆動を指示する指令である左側ヘッドランプ入力信号ＨＬＰＬが入力される。また、制御回路４０には、外部制御装置（図示せず）より第２負荷１１の駆動を指示する指令である右側ヘッドランプ入力信号ＨＬＰＲが入力される。

制御回路４０は、ローレベルの左側ヘッドランプ入力信号ＨＬＰＬが入力されると、第１負荷１０を駆動するよう第１駆動素子２０を制御する。具体的には、第１出力端子ＣＮＴ０から第１駆動素子２０にハイレベルのＯＮ／ＯＦＦ制御信号を出力する。

また、制御回路４０は、ローレベルの右側ヘッドランプ入力信号ＨＬＰＲが入力されると、第２負荷１１を駆動するよう第２駆動素子２１を制御する。具体的には、第２出力端子ＣＮＴ１から第２駆動素子２１にハイレベルのＯＮ／ＯＦＦ制御信号を出力する。

また、制御回路４０は、内部で一定周波数のマイコンクロック信号ＦＳＭを生成し、このマイコンクロック信号ＦＳＭをフェイルセーフ部５０へ出力する。

フェイルセーフ部５０は、後述する異常検出部７２、７６（図２参照）を有している。この異常検出部７２、７６は、制御回路４０より出力されるマイコンクロック信号ＦＳＭが異常であるか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出する。

本実施形態において、フェイルセーフ部５０に左側ヘッドランプ入力信号ＨＬＰＬが入力されているが、右側ヘッドランプ入力信号ＨＬＰＲは入力されていない。

フェイルセーフ部５０は、異常検出部７２、７６により制御回路４０および電源回路３０の少なくとも一方に異常が生じていることが検出され、かつ、ローレベルの左側ヘッドランプ入力信号ＨＬＰＬが入力されている場合、第１負荷１０および第２負荷１１を駆動するよう第１駆動素子２０および第２駆動素子２１を制御するフェイルセーフ信号ＦＳをフェイルセーフ出力端子Ｔ３から出力する。

フェイルセーフ部５０のフェイルセーフ出力端子Ｔ３は、ダイオード４１を介して第１駆動素子２０に接続されるとともにダイオード４２を介して第２駆動素子２１に接続されている。

次に、フェイルセーフ部５０について説明する。図２は、フェイルセーフ部５０の回路図である。フェイルセーフ部５０は、電源回路６０およびフェイルセーフ回路７０を備えている。フェイルセーフ回路７０は、１つの集積回路として構成されている。フェイルセーフ回路７０は、記憶部に記憶されたプログラムに従って演算処理を行うコンピュータにより構成されるものではなく、論理回路を組み合わせた組み合わせ回路、順序回路、トランジスタ等により構成されている。

電源回路６０は、フェイルセーフ回路７０に電力を供給するフェイルセーフ用電源回路である。電源回路６０は、イグニッション信号ＩＧが入力されると、このイグニッション信号ＩＧから所定電圧（例えば、５Ｖ）を生成する。電源回路６０により生成された電圧はフェイルセーフ回路７０の電源端子（図示せず）に印加される。

フェイルセーフ回路７０は、発振回路７１、タイマ７２、コンパレータ７３、インバータ７４、７８、フィルタ７５、カウンタ７６、ＡＮＤ回路７７、ｐｎｐ型トランジスタ７９等を備えている。なお、タイマ７２およびカウンタ７６は、制御回路４０に異常が生じているか否かを検出する異常検出部を構成している。

タイマ７２には、入力端子Ｔ１から制御回路４０により生成されたマイコンクロック信号ＦＳＭが入力される。タイマ５２は、制御回路４０より入力されたマイコンクロック信号ＦＳＭのデューティー比（マイコンクロック信号ＦＳＭの周期に対するパルス幅の比）が所定範囲内となっている場合には、このマイコンクロック信号ＦＳＭをカウンタ７６へ出力する。また、制御回路４０より入力されたマイコンクロック信号ＦＳＭのデューティー比が所定範囲内となっていない場合には、ローレベルの信号をカウンタ７６へ出力する。つまり、このように、マイコンクロック信号ＦＳＭのデューティー比が異常となっている場合、タイマ７２からカウンタ７６へマイコンクロック信号ＦＳＭは出力されない。

コンパレータ７３の反転入力端子には、入力端子Ｔ２から左側ヘッドランプ入力信号ＨＬＰＬが入力される。コンパレータ７３は、左側ヘッドランプ入力信号ＨＬＰＬの電圧が閾値電圧以上の場合、ローレベルの信号を出力端子から出力し、左側ヘッドランプ入力信号ＨＬＰＬの電圧が閾値電圧未満の場合、ハイレベルの信号を出力端子から出力する。

カウンタ７６は、クリア端子ＣＬＲを有し、このクリア端子ＣＬＲの電位がハイレベルなるとカウンタ７６のカウント値はクリアされる。すなわち、左側ヘッドランプ入力信号ＨＬＰＬの電位がハイレベルになると、カウンタ７６のクリア端子ＣＬＲの電位はハイレベルとなり、カウンタ７６のカウント値はクリアされる。

カウンタ７６は、タイマ７２より出力されるマイコンクロック信号ＦＳＭのパルス数を一定期間カウントし、この一定期間のマイコンクロック信号ＦＳＭのパルス数が正常範囲内となった場合には、ローレベルの信号をＡＮＤ回路７７へ出力する。なお、カウンタ７６は、一定期間毎にカウント値をクリアして、再度、カウント動作を開始する。

また、カウンタ７６は、マイコンクロック信号ＦＳＭの単位時間当たりのパルス数が正常範囲内となっていない場合には、ハイレベルの異常成立フラグＡＦをＡＮＤ回路７７へ出力する。

フィルタ７５は、ヘッドランプ入力信号ＨＬＰに含まれるノイズをカットする。フィルタ７５は、ヘッドランプ入力信号ＨＬＰに含まれる高周波成分を除去し、この高周波成分を除去した信号を出力する。

ＡＮＤ回路７７は、２つの入力端子と１つの出力端子を有している。ＡＮＤ回路７７の出力端子には、インバータ７８介してトランジスタ７９が接続されている。

トランジスタ７９のコレクタには、フェイルセーフ出力端子Ｔ３が接続されている。トランジスタ７９は、オープンコレクタ出力となっている。トランジスタ７９がオフすると、トランジスタ７９のコレクタはハイインピーダンスとなり、トランジスタ７９がオンすると、フェイルセーフ出力端子Ｔ３の電位はハイレベルとなる。

ＡＮＤ回路７７の一方の入力端子にはカウンタ７６の出力信号が入力され、ＡＮＤ回路７７の他方の入力端子にはフィルタ７５の出力信号が入力されている。ＡＮＤ回路７７は、少なくとも一方の入力端子の電位がローレベルとなった場合、ローレベルの信号を出力端子から出力する。このとき、トランジスタ７９のベース端子の電位はハイレベルとなり、トランジスタ７９はオフする。

また、ＡＮＤ回路７７は、両方の入力端子の電位がハイレベルとなった場合、ハイレベルの信号を出力端子から出力する。このとき、トランジスタ７９のベース端子の電位はローレベルとなり、トランジスタ７９はオンする。

異常検出部７２、７６は、マイコンクロック信号ＦＳＭのデューティー異常、マイコンクロック信号ＦＳＭのレベルがハイレベルのままとなるハイ固着、マイコンクロック信号ＦＳＭのレベルがローレベルのままとなるロー固着、マイコンクロック信号ＦＳＭのクロック周期異常を検出する。そして、異常検出部７２、７６によりマイコンクロック信号ＦＳＭの異常が検出されるとカウンタ７６からハイレベルの異常成立フラグＡＦが出力される。このとき、フィルタ７５の出力信号がハイレベルであった場合、トランジスタ７９はオンする。

また、電源回路３０が異常となり制御回路４０が動作を停止したときも、制御回路４０からマイコンクロック信号ＦＳＭが出力されなくなるため、カウンタ７６からハイレベルの異常成立フラグＡＦが出力される。このとき、フィルタ７５の出力信号がハイレベルであった場合、トランジスタ７９はオンする。

次に、図１〜図３を用いてフェイルセーフ回路７０の作動について説明する。図３（１）に示すように、イグニッション信号ＩＧがローレベルの状態では、電源回路６０は動作しないため、フェイルセーフ回路７０も動作しない。

乗員の操作に応じてイグニッション信号ＩＧがローレベルからハイレベルに変化すると、制御回路４０およびフェイルセーフ回路７０は動作を開始する。また、制御回路４０が動作を開始すると、制御回路４０からフェイルセーフ回路７０へマイコンクロック信号ＦＳＭが入力される。

ここで、図３（２）に示すように、制御回路４０にハイレベルの左側ヘッドランプ入力信号ＨＬＰＬが入力されている場合、カウンタ７６のクリア端子ＣＬＲの電位はハイレベルとなり、カウンタ７６のカウント値はクリアされる。このとき、カウンタ７６からローレベルの信号が出力され、トランジスタ７９はオフする。また、トランジスタ７９のコレクタはハイインピーダンス状態となる。

なお、制御回路４０にハイレベルの左側ヘッドランプ入力信号ＨＬＰＬが入力されると、制御回路４０は、第１負荷１０の駆動を停止するよう第１駆動素子２０を制御する。具体的には、制御回路４０は、第１出力端子ＣＮＴ０および第２出力端子ＣＮＴ１からそれぞれローレベルの信号を出力する。

つまり、トランジスタ７９のコレクタはハイインピーダンス状態となり、制御回路４０は、第１出力端子ＣＮＴ０および第２出力端子ＣＮＴ１からそれぞれローレベルの信号を出力するため、第１駆動素子２０のＭＯＳＦＥＴ２０ａのゲート端子の電位および第２駆動素子２１のＭＯＳＦＥＴ２１ａのゲート端子の電位はそれぞれローレベルとなる。したがって、左右のヘッドランプは消灯する。

次に、左側ヘッドランプ入力信号ＨＬＰＬがハイレベルからローレベルに変化すると、カウンタ７６のクリア端子ＣＬＲの電位はローレベルとなり、カウンタ７６はカウント動作を開始する。このとき、マイコンクロック信号ＦＳＭが正常である場合、カウンタ７６からローレベルの信号が出力される。

すなわち、マイコンクロック信号ＦＳＭのデューティー比が所定範囲内となっており、かつ、一定期間Ｔ_ＦＳのマイコンクロック信号ＦＳＭのパルス数が正常範囲内となっている場合、カウンタ７６からローレベルの信号が出力される。このとき、フィルタ７５からハイレベルの信号が出力され、トランジスタ７９はオフする。また、トランジスタ７９のコレクタはハイインピーダンス状態となる。

なお、制御回路４０にローレベルの左側ヘッドランプ入力信号ＨＬＰＬが入力されると、制御回路４０は、第１負荷１０を駆動するよう第１駆動素子２０を制御する。具体的には、制御回路４０は、第１出力端子ＣＮＴ０からハイレベルの信号を出力するとともに、第２出力端子ＣＮＴ１からハイレベルの信号を出力する。

つまり、トランジスタ７９のコレクタはハイインピーダンス状態となり、制御回路４０は、第１出力端子ＣＮＴ０からハイレベルの信号を出力するため、第１駆動素子２０のＭＯＳＦＥＴ２０ａのゲート端子および第２駆動素子２１のＭＯＳＦＥＴ２１ａのゲート端子の電位は、それぞれハイレベルとなる。したがって、左右のヘッドランプは点灯する。

次に、マイコンクロック信号ＦＳＭが異常となり、異常検出部７２、７６により制御回路４０および電源回路３０の少なくとも一方に異常が生じていることが検出され、カウンタ７６からハイレベルのフェイルセーフ信号ＦＳが出力されると、トランジスタ７９はオンする。

このように、トランジスタ７９がオンすると、制御回路４０の第１出力端子ＣＮＴ０および第２出力端子ＣＮＴ１の電位と関係なく、第１駆動素子２０のＭＯＳＦＥＴ２０ａのゲート端子および第２駆動素子２１のＭＯＳＦＥＴ２１ａのゲート端子の電位は、それぞれハイレベルとなる。したがって、左右のヘッドランプは点灯する。

また、第１駆動素子２０および第２駆動素子２１は、互いに独立して第１、第２負荷１０、１１を駆動し、第１駆動素子２０および第２駆動素子２１の一方が機能しなくても他方が機能するので、夜間に左右のヘッドランプが消灯してしまうといったことを確実に防止することができる。

上記した構成によれば、異常検出部７２、７６により制御回路４０および電源回路３０の少なくとも一方に異常が生じていることが検出され、かつ、第１負荷１０の駆動を指示する指令および第２負荷１１の駆動を指示する指令の少なくとも一方が入力されている場合、フェイルセーフ回路７０は、第１負荷１０および第２負荷１１を駆動するよう第１駆動素子２０および第２駆動素子２１を制御するので、負荷駆動素子を予備として備えることなく、制御回路に異常が発生した場合でも負荷を駆動することができる。さらに、車両の２つのヘッドランプをそれぞれ第１、第２の負荷とした場合、第１、第２の駆動素子の一方が故障しても他方の駆動素子がヘッドランプを駆動するため、フェイルセーフを保つことができる。

また、制御回路４０は、クロック信号ＦＳＭを生成して出力し、異常検出部７２、７６は、制御回路４０より出力されるクロック信号が正常であるか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出するので、簡素な構成で制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出することができる。

また、異常検出部７２、７６は、制御回路より出力されるクロック信号の電圧値、デューティー比およびクロック信号の一定期間のパルス数のいずれかが正常であるか否かに基づいて制御回路および電源回路の少なくとも一方に異常が生じているか否かを検出することができる。

また、フェイルセーフ出力端子Ｔ３からフェイルセーフ信号が出力された場合、第１駆動素子２０および第２駆動素子２１は、フェイルセーフ出力端子Ｔ３より出力される信号のレベルに従って動作するので、制御回路４０に異常が発生した場合でも確実に負荷を駆動することができる。

また、フェイルセーフ出力端子Ｔ３からフェイルセーフ信号が出力されていない場合、制御回路４０の第１出力端子ＣＮＴ０より出力される信号で第１駆動素子２０を制御するとともに、制御回路４０の第２出力端子ＣＮＴ１より出力される信号で第２駆動素子２１を制御することができる。

また、フェイルセーフ回路７０に電力を供給するフェイルセーフ用電源回路６０を備え、フェイルセーフ回路７０は、フェイルセーフ用電源回路６０より供給される電力により動作するので、制御回路４０および電源回路３０の少なくとも一方に異常が生じた場合でも、確実に第１負荷１０および第２負荷１１を駆動することが可能である。

また、フェイルセーフ用電源回路６０は、車両から入力されるイグニッション信号ＩＧからフェイルセーフ回路７０に電力を供給するので、イグニッション信号ＩＧがオフしたときに第１、第２負荷１０、１１に電流が流れない。したがって、車両に搭載されたバッテリ２のバッテリ上がりを防止することができる。

車両バッテリから負荷駆動装置に供給される電圧が一時的に低下して、制御回路４０にリセットがかかり制御回路４０の制御による負荷の駆動が停止した場合、制御回路４０の制御により第１負荷１０および第２負荷１１を駆動する構成では、ヘッドランプが消灯して再度点灯するまで比較的長い時間を要してしまう。しかし、本負荷駆動装置１は、組み合わせ回路、順序回路、トランジスタ等により構成されたフェイルセーフ回路７０により第１負荷１０および第２負荷１１を駆動するので、ヘッドランプが一時的に消灯しても急点灯が可能である。

また、フェイルセーフ回路７０は、第１負荷１０および第２負荷１１を駆動するよう第１駆動素子２０および第２駆動素子２１を制御するため、第１負荷１０と第２負荷１１の負荷電流が異なる場合でも、容易に対応することができる。

また、フェイルセーフ回路７０は、回路規模が小さいため通信ドライバ等の集積回路に容易に取り込むことができ、コストを低減することが可能である。

また、フェイルセーフ回路７０は、第１駆動素子２０および第２駆動素子２１が負荷ショート保護機能により第１、第２負荷１０、１１の駆動を停止した場合に、強制的に第１、第２負荷１０、１１を駆動するよう第１駆動素子２０のＭＯＳＦＥＴ２０ａおよび第２駆動素子２１のＭＯＳＦＥＴ２１ａを制御しない。したがって、負荷駆動装置の安全性を確保することができる。

また、フェイルセーフ回路７０は、カウンタ７６を用いてマイコンクロック信号ＦＳＭの周期をモニタするため、マイコンクロック信号ＦＳＭの周期のばらつき精度を保証することができる。

また、フェイルセーフ回路７０は、タイマ７２を用いてマイコンクロック信号ＦＳＭのノイズを除去するため耐ノイズ性を向上することができる。

（他の実施形態）
（１）上記実施形態では、車両のヘッドランプを負荷として駆動するよう構成したが、例えば、車両のストップランプを負荷として駆動するよう構成してもよく、車両のヘッドランプとストップランプを負荷として駆動するよう構成してもよい。車両に搭載される上記負荷以外のものを負荷として駆動するように構成してもよい。

（２）上記実施形態では、制御回路４０がクロック信号（ＦＳＭ）を生成して出力し、異常検出部７２、７６は、制御回路４０より出力されるクロック信号が正常であるか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出するようにした。

これに対し、制御回路４０が予め定められた信号パターンを生成して出力し、異常検出部７２、７６は、制御回路４０より出力される信号パターンが予め定められた信号パターンとなっているか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出するようにしてもよい。

（３）上記実施形態では、制御回路４０が１つのマイコンクロック信号ＦＳＭを生成し、異常検出部７２、７６が制御回路４０から出力されるマイコンクロック信号ＦＳＭが正常であるか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出するようにした。

これに対し、制御回路４０が複数のクロック信号を生成し、異常検出部７２、７６が制御回路４０より出力される複数のクロック信号が正常であるか否かに基づいて制御回路４０および電源回路３０の少なくとも一方に異常が生じているか否かを検出するようにしてもよい。

（４）上記実施形態では、フェイルセーフ部５０に左側ヘッドランプ入力信号ＨＬＰＬが入力され、右側ヘッドランプ入力信号ＨＬＰＲが入力されないよう構成したが、フェイルセーフ部５０に右側ヘッドランプ入力信号ＨＬＰＲが入力され、左側ヘッドランプ入力信号ＨＬＰＬが入力されないよう構成してもよい。

（５）上記実施形態では、制御回路４０に左側ヘッドランプ入力信号ＨＬＰＬと右側ヘッドランプ入力信号ＨＬＰＲが別々に入力されるよう構成したが、制御回路４０に左右共通のヘッドランプ入力信号が入力されるよう構成してもよい。

１ 負荷駆動装置
１０、１１ 負荷
２０ 第１駆動素子
２１ 第１駆動素子
３０ 電源回路
４０ 制御部
５０ フェイルセーフ部
６０ フェイルセーフ用電源回路
７０ フェイルセーフ回路

Claims (7)

1. 左側ヘッドランプを第１負荷（１０）として駆動する第１駆動素子（２０）と、
   右側ヘッドランプを第２負荷（１１）として駆動する第２駆動素子（２１）を独立に配置し、
   前記第１負荷の駆動を指示する指令および前記第２負荷の駆動を指示する指令の入力に応じて前記第１駆動素子および前記第２駆動素子を制御する制御回路（４０）と、
   前記制御回路に電力を供給する電源回路（３０）と、を備えた負荷駆動装置であって、
   前記制御回路および前記電源回路の少なくとも一方に異常が生じているか否かを検出する異常検出部（７２、７６）を有し、該異常検出部により前記制御回路および前記電源回路の少なくとも一方に異常が生じていることが検出され、かつ、前記第１負荷の駆動を指示する指令および前記第２負荷の駆動を指示する指令の少なくとも一方が入力されている場合、前記第１負荷および前記第２負荷を駆動するよう前記第１駆動素子および前記第２駆動素子を制御するフェイルセーフ回路（７０）を備えた負荷駆動装置。
2. 前記制御回路は、クロック信号（ＦＳＭ）を生成して出力し、
   前記異常検出部は、前記制御回路より出力される前記クロック信号が正常であるか否かに基づいて前記制御回路および前記電源回路の少なくとも一方に異常が生じているか否かを検出する請求項１に記載の負荷駆動装置。
3. 前記異常検出部は、前記制御回路より出力される前記クロック信号の電圧値、デューティー比および前記クロック信号の一定期間のパルス数のいずれかが正常であるか否かに基づいて前記制御回路および前記電源回路の少なくとも一方に異常が生じているか否かを検出する請求項２に記載の負荷駆動装置。
4. 前記制御回路は、前記第１駆動素子を制御する信号を出力する第１出力端子（ＣＮＴ０）および前記第２駆動素子を制御する信号を出力する第２出力端子（ＣＮＴ１）を有し、
   前記フェイルセーフ回路は、前記異常検出部により前記制御回路および前記電源回路の少なくとも一方に異常が生じていることが検出され、かつ、前記第１負荷の駆動を指示する指令および前記第２負荷の駆動を指示する指令の少なくとも一方が入力されている場合、前記第１負荷および前記第２負荷を駆動するよう前記第１駆動素子および前記第２駆動素子を制御するフェイルセーフ信号（ＦＳ）を出力するフェイルセーフ出力端子（Ｔ３）を有し、
   前記フェイルセーフ出力端子は、前記第１出力端子および前記第２出力端子と互いに接続されており、
   前記フェイルセーフ出力端子から前記フェイルセーフ信号が出力された場合、前記第１駆動素子および前記第２駆動素子は、前記フェイルセーフ出力端子より出力される信号のレベルに従って動作する請求項１ないし３のいずれか１つに記載の負荷駆動装置。
5. 前記フェイルセーフ出力端子から前記フェイルセーフ信号が出力されていない場合、前記第１駆動素子は前記第１出力端子より出力される信号に従って動作し、前記第２駆動素子は前記第２出力端子より出力される信号に従って動作する請求項４に記載の負荷駆動装置。
6. 前記フェイルセーフ回路に電力を供給するフェイルセーフ用電源回路（６０）を備え、
   前記フェイルセーフ回路は、前記フェイルセーフ用電源回路より供給される電力により動作する請求項１ないし５のいずれか１つに記載の負荷駆動装置。
7. 前記フェイルセーフ用電源回路は、車両から入力されるイグニッション信号（ＩＧ）から前記フェイルセーフ回路に電力を供給する請求項６に記載の負荷駆動装置。

Images