JP6435545B2 - 個片体製造方法 - Google Patents

個片体製造方法 Download PDF

Info

Publication number
JP6435545B2
JP6435545B2 JP2014158089A JP2014158089A JP6435545B2 JP 6435545 B2 JP6435545 B2 JP 6435545B2 JP 2014158089 A JP2014158089 A JP 2014158089A JP 2014158089 A JP2014158089 A JP 2014158089A JP 6435545 B2 JP6435545 B2 JP 6435545B2
Authority
JP
Japan
Prior art keywords
plate
fixing member
wafer
forming
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014158089A
Other languages
English (en)
Other versions
JP2016035964A (ja
Inventor
祐太 黒澤
祐太 黒澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2014158089A priority Critical patent/JP6435545B2/ja
Publication of JP2016035964A publication Critical patent/JP2016035964A/ja
Application granted granted Critical
Publication of JP6435545B2 publication Critical patent/JP6435545B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、個片体製造方法に関する。
半導体ウエハ(以下、ウエハと省略する場合がある)等の板状部材は、例えばSEMI(Semiconductor Equipment and Materials International)規格により、直径が200mmのものは厚みが725μmになるように、直径が300mmのものは厚みが775μmとなるようにと規定されている。このようなウエハは、多数のICやLSI等の電子回路(以下、回路と略称する場合がある)が形成された後、例えば50μm前後にまで研削されて半導体チップ(個片体)となるので、その9割以上が捨てられることになる。
特許文献1には、半導体基板(板状部材)の両面に不純物を拡散して拡散領域を形成する工程と、上記半導体基板を厚み方向で2分割する工程と、2分割されたそれぞれの半導体基板における拡散領域の反対面を研磨して鏡面化する工程とを備える半導体基板の製造方法が記載されている。そして、2分割されたそれぞれの半導体基板はダイシング工程で個片体とされ、リードフレーム等の被搭載物に搭載される。
特開平1−114044号公報
しかしながら、従来の個片体の製造方法で形成された個片体は、被搭載物に搭載する前段で、個々に接着剤が積層されなければならず、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程が煩雑になるという課題がある。
また、従来の個片体の製造方法で形成された個片体は、被搭載物に搭載した後、当該個片体を保護するために樹脂や接着剤等の保護部材を積層する場合、個々の個片体に保護部材を積層しなければならず、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程が煩雑になるという課題がある。
本発明の目的は、個片体の製造工程を簡素化することができる個片体製造方法を提供することである。
上記目的を解決するために、本発明の個片体製造方法は、貫通電極が埋め込まれた板状部材を用意する板状部材用意工程と、前記板状部材の少なくとも一方の面に固定部材を積層する積層工程と、前記固定部材が積層された前記板状部材の側面から当該板状部材の一方または他方の面に沿って切込を形成することで、前記固定部材が積層された面と反対側の面に被搭載部材に当接可能な貫通電極を有する薄切り板状部材を形成する切込形成工程と、前記固定部材と共に前記薄切り板状部材を切断し、一方の面に前記固定部材が積層され反対側の面に前記被搭載部材に当接可能な貫通電極を有する複数の個片体を形成する薄切り板状部材切断工程とを有している。
また、本発明の個片体製造方法は、貫通電極が埋め込まれた板状部材を用意する板状部材用意工程と、前記板状部材の少なくとも一方の面に、他方の面に貫通することのない溝を形成する溝形成工程と、前記板状部材の少なくとも一方の面に固定部材を積層する積層工程と、前記固定部材が積層された前記板状部材の側面から当該板状部材の一方または他方の面に沿って切込を形成することで、一方の面に前記固定部材が積層され反対側の面に前記被搭載部材に当接可能な貫通電極を有する複数の個片体を形成する切込形成工程と、前記溝に沿って前記固定部材を切断することで、固定部材付きの複数の個片体を形成する固定部材切断工程とを有している。
本発明によれば、固定部材付きの複数の個片体を形成することができるため、当該固定部材を接着剤として機能させた場合、個片体を被搭載物に搭載する前段で個々の個片体に接着剤を積層する必要がなくなり、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程を簡素化することができる。
また、固定部材付きの複数の個片体を形成することができるため、当該固定部材を保護部材として機能させた場合、個片体を被搭載物に搭載した後、当該個片体を保護するための樹脂や接着剤等の保護部材を個々の個片体に積層する必要がなくなり、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程を簡素化することができる。
第1実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 第2実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 変形例の個片体製造方法の工程の説明図。
(第1実施形態)
各実施形態において基準となる図を挙げることなく、例えば、上、下、左、右、または、前、後といった方向を示した場合は、全て図1(b)を正規の方向(付した番号が適切な向きとなる方向)から観た場合を基準とし、上、下、左、右方向が紙面に平行な方向であり、前が紙面に直交する手前方向、後が紙面に直交する奥方向とする。
図1〜図3において、第1実施形態の個片体製造方法は、板状部材としてのウエハWFを用意する板状部材用意工程と、ウエハWFの両面に固定部材10を積層する積層工程と、固定部材10が積層されたウエハWFの側面から当該ウエハWFの一方または他方の面に沿って切込11を形成することで、当該ウエハWFから薄切り板状部材としての薄切りウエハWF1、WF2を形成する切込形成工程と、固定部材10と共に薄切りウエハWF1、WF2を切断し、固定部材10付きの複数の個片体としての半導体チップ(以下、チップと略称する場合がある)CPを形成する薄切り板状部材切断工程とを有している。
板状部材用意工程は、図1(a)、(b)に示すように、円盤状のウエハを用意し、その一方の面および他方の面の両面に造形物形成手段としての回路形成手段20によって多数の造形物としての回路CAを形成する(造形物形成工程)。回路CAが形成されたウエハWFの両面には、図1(c)にも示すように、各回路CA間にストリートSTが格子状に形成される。
積層工程は、図2(a)に示すように、板状部材用意工程で用意されたウエハWFの両方の面に対し、例えば、樹脂、接着剤、粘着剤、ゴム等によって構成された固定部材10を積層する。固定部材10の積層は、接着や溶着等ウエハWFに対して固定部材10が一時的又は永久的にずれないようにすればよい。
切込形成工程は、図2(b)に示すように、両方の面に固定部材10が積層されたウエハWFにワイヤソー、レーザ照射装置、ブレード等の切断手段30によって、切込11を形成し、当該ウエハWFを厚み内で2分割して薄切りウエハWF1、WF2を形成する。なお、切断手段30の線径、レーザ幅、ブレード幅を変更することによって薄切りウエハWF1、WF2の厚みを調整することができる。例えば、厚みが775μmのウエハWFに対し、厚みが675μmの線径、レーザ幅、ブレード幅を有する切断手段30を用いれば、それぞれの厚みが50μmの薄切りウエハWF1、WF2を形成することができる。この場合、裏面研削工程が不要となり、個片体の製造工程を短くすることができるが、裏面研削工程で各薄切りウエハWF1、WF2をもっと薄く研削してもよい。
薄切り板状部材切断工程は、図3(a)に示すように、切削ブレード、レーザ照射装置、加圧水等の切断手段BLによって、ストリートSTに沿って固定部材10と共に各薄切りウエハWF1、WF2を切断する。これにより、各薄切りウエハWF1、WF2は、固定部材10付きの複数のチップCPに個片化される。
なお、各チップCPは、チップ搭載工程で接着やボンディング等によってリードフレームや基板等の被搭載部材40に搭載される。すなわち、チップ搭載工程は、図3(b)に示すように、固定部材10付きのチップCPを天地反転し、固定部材10を介して被搭載部材40に載置する。このとき、チップCPの回路CAは、被搭載部材40上の電極50に回路CAの図示しない電極が当接するように配置される。なお、固定部材10が樹脂やゴム等で構成されているものの場合、ヒータ、ヒートパイプの加熱側等の加熱手段で固定部材10を加熱すればよいし、固定部材10が接着剤や粘着剤等で構成されているものの場合、固定部材10付きのチップCPを被搭載部材40に適宜な押圧手段で押圧すればよいし、その他超音波振動等によって被搭載部材40に搭載することができる。すなわち、チップ搭載工程では、固定部材10の性質、材質、組成、構成等に応じて適宜な手段を使用し、当該固定部材10を介してチップCPを被搭載部材40に搭載すればよい。
以上のような第1実施形態によれば、固定部材10付きの複数のチップCPを形成することができるため、当該固定部材10を接着剤として機能させた場合、チップCPを被搭載物40に搭載する前段で個々のチップCPに接着剤を積層する必要がなくなり、チップCPを被搭載物40に搭載する搭載工程を含めたチップCPの製造工程を簡素化することができる。
(第2実施形態)
図4〜6において、第2実施形態の個片体製造方法は、板状部材としてのウエハWFを用意する板状部材用意工程と、ウエハWFの一方の面および他方の面の両方の面に、反対側の面に貫通することのない溝13を形成する溝形成工程と、ウエハWFの両面に固定部材10を積層する積層工程と、固定部材10が積層されたウエハWFの側面から当該ウエハWFの一方または他方の面に沿って切込11を形成することで、当該ウエハWFから複数の個片体としてのチップCPを形成する切込形成工程と、溝13に沿って固定部材10を切断することで、固定部材10付きの複数のチップCPを形成する固定部材切断工程とを有している。
板状部材用意工程は、図4(a)〜(c)に示すように、円盤状のウエハを用意し、その両面に造形物形成手段としての回路形成手段20によって多数の造形物としての回路CAおよびストリートSTを形成するとともに、貫通電極12を埋め込む。
溝形成工程は、図5(a)に示すように、切削ブレード、レーザ照射装置、エッチング等の溝形成手段BLによって、ウエハWFの一方の面のストリートSTに沿って他方の面に貫通することのない溝13を形成する。その後、溝形成手段BLによって、ウエハWF3の他方の面のストリートSTに沿って一方の面および、一方の面から形成された溝13に貫通することのない溝13を形成する。これにより、両面の回路CAの周囲に沿って溝13が形成されたウエハWFが形成される。
積層工程は、図5(b)に示すように、溝13が形成されたウエハWFの両面に対し、例えば、樹脂、接着剤、粘着剤、ゴム等によって構成された固定部材10を積層する。固定部材10の積層は、第1実施形態と同様にウエハWFに対して固定部材10が一時的又は永久的にずれないようにすればよい。
切込形成工程は、図6(a)に示すように、両方の面に固定部材10が積層されたウエハWFに切断手段30によって切込11を形成し、当該ウエハWFを厚み内で2分割して複数のチップCPを形成する。なお、第1実施形態と同様に、切断手段30の線径、レーザ幅、ブレード幅を変更することによって切断後のチップCPの厚みを調整することができるし、裏面研削工程で各チップCPをもっと薄く研削してもよい。
固定部材切断工程は、図6(b)に示すように、切断手段BLによって、ストリートSTに沿って固定部材10を切断すると、固定部材10付きの複数のチップCPが形成される。
なお、各チップCPは、チップ搭載工程によって被搭載部材40に搭載される。すなわち、チップ搭載工程は、図6(c)に示すように、固定部材10付きのチップCPにおける切込11によって形成された面に接着剤や樹脂等の接着部材ADを積層する。次いで、接着部材ADを介して固定部材10付きのチップCPを被搭載部材40に載置する。このとき、チップCPの貫通電極12は、被搭載部材40上の電極50に当接するように配置される。なお、チップ搭載工程は、第1実施形態と同様の加熱手段、押圧手段、超音波振動等によって固定部材10付きのチップCPを被搭載部材40に搭載することができる。
以上のような第2実施形態によれば、固定部材10付きの複数のチップCPを形成することができるため、当該固定部材10を保護部材として機能させた場合、チップCPを被搭載物40に搭載した後、当該チップCP保護するための樹脂や接着剤等の保護部材を個々のチップCPに積層する必要がなくなり、チップCPを被搭載物に搭載する搭載工程を含めたチップCPの製造工程を簡素化することができる。
本発明における手段および工程は、それら手段および工程について説明した動作、機能または工程を果たすことのできる限りなんら限定されるものではなく、まして、前記実施形態で示した単なる1実施形態の構成物や工程に全く限定されるものではない。例えば、積層工程は、板状部材の少なくとも一方の面に固定部材を積層可能な工程であれば、出願当初の技術常識に照らし合わせてその範囲内であればなんら限定されることはない(他の手段および工程についての説明は省略する)。
板状部材用意工程において、一方または他方の面のいずれかに回路形成手段20によって多数の回路CAを形成してもよい。この場合、第1実施形態では、積層工程において一方または他方の面のうち、回路CAが形成された面にだけ固定部材10を積層し、切込形成工程でウエハWFを2分割し、固定部材10が積層された側の薄切りウエハのみ薄切り板状部材切断工程およびチップ搭載工程を経て被搭載部材40に搭載される。一方、切込形成工程で形成された回路CAが形成されていない側の薄切りウエハは、再度板状部材用意工程で多数の回路CAが形成され、積層工程において当該回路上に固定部材10が積層された後、薄切り板状部材切断工程およびチップ搭載工程を経て被搭載部材40に搭載される。
板状部材用意工程において、一方または他方の面のいずれかに回路形成手段20によって多数の回路CAを形成した場合、第2実施形態では、溝形成工程および積層工程において一方または他方の面のうち、回路CAが形成された面にだけ溝13を形成して固定部材10を積層し、切込形成工程でウエハWFを2分割し、固定部材10が積層された側のチップCPのみ固定部材切断工程およびチップ搭載工程を経て被搭載部材40に搭載される。一方、切込形成工程で形成された回路CAが形成されていない側のウエハは薄切りウエハとなり、再度板状部材用意工程で多数の回路CAが形成され、積層工程において当該回路上に固定部材10が積層された後、薄切り板状部材切断工程およびチップ搭載工程を経て被搭載部材40に搭載される。
板状部材用意工程において、少なくとも一方の面に予め回路CA及びストリートSTが形成されたウエハWFを用意してもよく、この場合、回路形成手段による造形物形成工程が不要となる。
ウエハWFは、725μm、625μm等どんな厚みでもよいし、300mm、450mm等どんな直径でもよい。
ウエハWFは、シリコン半導体ウエハ、SiC(シリコンカーバイド)ウエハ、サファイアウエハ、化合物半導体ウエハ等が例示できる。化合物半導体ウエハは、例えばGaP(リン化ガリウム)ウエハ、GaA(ヒ化ガリウム)ウエハ、InP(リン化インジウムガリウム)ウエハ、GaN(窒化ガリウム)ウエハ等が挙げられる。
ウエハWFの形状は、円形、D型、楕円形、四角形、その他の多角形等どんな形でもよい。
ウエハWFに形成される回路は、一方の面と他方の面とで大きさやパターンが異なっていてもよい。
ウエハWFには、Vノッチやオリエンテーションフラット等の結晶方位を示す部位があってもよい。
板状部材は、ウエハWF以外に、例えば、回路基板、ベース基板、リードフレーム、ガラス板、鋼板、陶器、木板または樹脂板等、任意の形態の部材や物品等でよく、何ら限定されるものではない。従って、個片体も、それら任意の形態の部材や物品等から切断されたものでよく、何ら限定されるものではない。
造形物は、回路CA以外に、所定の図柄、絵、模様、文字、数字、立体図、凹凸模様またはそれらを組み合わせたもの等、何ら限定されることはなく、造形物形成手段も、それらを形成できるものであれば何ら限定されることはない。
積層工程において、図7に示すように、ウエハWF全体に固定部材10を積層してもよい。
切込形成工程およびにおいて、切断手段30の線径、レーザ幅、ブレード幅を675μm以外の他の厚みとしてもよく、例えば、厚みが625μmのウエハWFに対し、厚みが565μmの線径、レーザ幅、ブレード幅を有する切断手段を用いれば、それぞれの厚みが30μmの薄切りウエハWF1、WF2やチップCPを形成することができる。
切込形成工程または裏面研削工程後の薄切りウエハWF1、WF2又はチップCPの厚みは、20μm、30μm、60μm、100μm等、どんな厚みでもよい。
切込形成工程において、切断手段30でウエハWFを厚み内で3以上に分割してもよいし、切断手段30を2体以上並べて使用してもよい。
薄切り板状部材切断工程において、レーザや等でストリートSTに沿う脆弱な改質層を薄切りウエハに形成し、当該薄切りウエハを引っ張ったり折り曲げたりして固定部材10付きの複数のチップCPを形成してもよい。なお、改質層を形成するにあたり、ウエハWFを脆弱にできる薬品や化学物質等の脆弱化部材を使用してもよい。
溝13の深さは任意に決定できる。
溝形成工程の代わりに、レーザ等でストリートSTに沿う脆弱な改質層を形成する改質層形成工程としてもよい。このような改質層形成工程で形成する改質層は、一方の面と他方の面との両面から形成し、相互に接続してもよいし、接続しなくてもよい。
溝形成工程において、切込11と干渉しない深さの溝13すなわち、切込11が横切ることのない深さの溝13を形成し、切込形成工程の後に固定部材10を引っ張ったり、裏面を研削したりして複数のチップCPに分割してもよい。
固定部材切断工程において、レーザ等でストリートSTに沿う脆弱な改質層を固定部材10に形成し、当該固定部材10を引っ張ったり折り曲げたりして固定部材10付きの複数のチップCPを形成してもよい。
10 固定部材
11 切込
13 溝
WF 半導体ウエハ(板状部材)
WF1、WF2 薄切り半導体ウエハ(薄切り板状部材)
CP 半導体チップ(個片体)

Claims (2)

  1. 貫通電極が埋め込まれた板状部材を用意する板状部材用意工程と、
    前記板状部材の少なくとも一方の面に固定部材を積層する積層工程と、
    前記固定部材が積層された前記板状部材の側面から当該板状部材の一方または他方の面に沿って切込を形成することで、前記固定部材が積層された面と反対側の面に被搭載部材に当接可能な貫通電極を有する薄切り板状部材を形成する切込形成工程と、
    前記固定部材と共に前記薄切り板状部材を切断し、一方の面に前記固定部材が積層され反対側の面に前記被搭載部材に当接可能な貫通電極を有する複数の個片体を形成する薄切り板状部材切断工程とを有していることを特徴とする個片体製造方法。
  2. 貫通電極が埋め込まれた板状部材を用意する板状部材用意工程と、
    前記板状部材の少なくとも一方の面に、他方の面に貫通することのない溝を形成する溝形成工程と、
    前記板状部材の少なくとも一方の面に固定部材を積層する積層工程と、
    前記固定部材が積層された前記板状部材の側面から当該板状部材の一方または他方の面に沿って切込を形成することで、一方の面に前記固定部材が積層され反対側の面に前記被搭載部材に当接可能な貫通電極を有する複数の個片体を形成する切込形成工程と、
    前記溝に沿って前記固定部材を切断することで、固定部材付きの複数の個片体を形成する固定部材切断工程とを有していることを特徴とする個片体製造方法。
JP2014158089A 2014-08-01 2014-08-01 個片体製造方法 Active JP6435545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014158089A JP6435545B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014158089A JP6435545B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Publications (2)

Publication Number Publication Date
JP2016035964A JP2016035964A (ja) 2016-03-17
JP6435545B2 true JP6435545B2 (ja) 2018-12-12

Family

ID=55523667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014158089A Active JP6435545B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Country Status (1)

Country Link
JP (1) JP6435545B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025074550A (ja) * 2023-10-30 2025-05-14 東レエンジニアリング株式会社 ウェハの分割方法および加工方法ならびにウェハ分割装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843256B2 (ja) * 1994-05-12 1999-01-06 直江津電子工業株式会社 シリコン半導体ウエハの切断方法
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP5367450B2 (ja) * 2009-05-12 2013-12-11 株式会社ディスコ 半導体ウエーハの加工方法
JP5335576B2 (ja) * 2009-06-26 2013-11-06 株式会社ディスコ 半導体ウエーハの加工方法
KR101580924B1 (ko) * 2009-08-25 2015-12-30 삼성전자주식회사 웨이퍼 분할 장치 및 웨이퍼 분할 방법
JP5614738B2 (ja) * 2010-01-26 2014-10-29 国立大学法人埼玉大学 基板加工方法
JP5907717B2 (ja) * 2011-12-16 2016-04-26 日東電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016035964A (ja) 2016-03-17

Similar Documents

Publication Publication Date Title
US9018080B2 (en) Wafer processing method
US20100248450A1 (en) Method of producing semiconductor device
CN108630601B (zh) 半导体装置的制造方法
CN101533801B (zh) 光器件制造方法
JP6257979B2 (ja) ウェーハの分割方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
CN110480158B (zh) 碳化硅半导体晶圆的切割
JP6435545B2 (ja) 個片体製造方法
JP2017050408A (ja) 積層ウェーハの製造方法
JP6450964B2 (ja) 個片体製造方法
KR102270094B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102327105B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
CN107919432A (zh) 发光二极管芯片的制造方法和发光二极管芯片
KR102304244B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102270092B1 (ko) 발광 다이오드 칩의 제조 방법
KR102314054B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
JP2018182165A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
KR102228498B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
TWI757292B (zh) 發光二極體晶片之製造方法
JP2018181998A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
CN107768486A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN108962821A (zh) 用于半导体制程的分离方法
KR102225477B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102212255B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
JP2008277610A (ja) ウエハのダイシング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181019

R150 Certificate of patent or registration of utility model

Ref document number: 6435545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250