JP6516615B2 - Ｌｅｄ駆動回路 - Google Patents

Description

本発明は、ＬＥＤ列と当該ＬＥＤ列に直列接続する電流制限素子を備えたＬＥＤ駆動回路に関する。

サージや誤った接続などにより装置の外部から過大な電圧が印加されることがある。これに対し内部回路の破壊を防ぐため過電圧保護回路を設けることが多い。過電圧保護には様々な方式があるが、それらのなかで電流経路中にＦＥＴスイッチを挿入し、過電圧が印加されたらＦＥＴスイッチをオフにして電流を遮断し、内部回路の破壊を防止する過電圧保護回路が知られている（例えば特許文献１の図１）。

そこで特許文献１の図１を図３に再掲示し、特許文献１に示された過電圧保護回路を説明する。ここで図３は、過電圧保護回路を内蔵した電源装置の回路図である。この電源回路は、ＭＯＳＦＥＴ６１によって突入電流を制限し、整流コンデンサ７やＤＣ／ＤＣコンバータ８などの内部回路を保護する。なお通常の動作状態ではＭＯＳＦＥＴ６１はオン（導通）している。

図３に示すように過電圧検出手段５は、整流素子４と突入電流制御手段６の間であって、整流後の電圧が印加されたライン間に設けられている。この過電圧検出手段５は、ライン間の過電圧を検出した場合に、検出信号を制御手段６２に送り、突入電流をコントロールさせるためＭＯＳＦＥＴ６１をカットオフする。なおこの電源装置では、さらに印加電圧が上昇するとアレスタ２、バリスタ３に電流が流れ、ヒューズ１が溶断する。

特開２００５−２５３１４８号公報 （図１）

外部から印加される過電圧に対し内部回路を保護することは、種々の装置で共通の課題となっており、照明用の光源としてＬＥＤを使用するＬＥＤ駆動回路でも事情は同じである。ところがＬＥＤ駆動回路は、多数のＬＥＤが直列接続し、点灯させるために高電圧を必要とするＬＥＤ列を備えていることが多い。このＬＥＤ駆動回路においてＬＥＤ列がショートすると、ショートした部分の順方向ドロップ電圧分（本来ならＬＥＤによって電圧降下される部分）が過電圧となってＬＥＤ列に直列接続する回路に印加される。この結果、この回路が破壊することがある。しかしながら図３に示した過電圧保護回路では、ショートによって発生した過電圧から内部回路を保護することができない。

そこで本発明は、上記課題に鑑みて為されたものであり、外部から印加される過電圧とともにＬＥＤ列のショートに対しても、ＬＥＤ列に直列接続する回路を保護できるＬＥＤ駆動回路を提供することを目的とする。

上記目的を達成するため本発明のＬＥＤ駆動回路は、全波整流回路と、前記全波整流回路の出力電圧が印加されるＬＥＤ列と、前記ＬＥＤ列に直列接続し、前記ＬＥＤ列に流れる電流を制限する定電流回路とを備えるＬＥＤ駆動回路において、前記定電流回路は、主要部分と付加部分からなり、前記主要部分は、電流制限用のＦＥＴ、電流検出抵抗、プルアップ抵抗及び第１バイポーラトランジスタを含み、前記付加部分は、第１抵抗、第２抵抗及び第２バイポーラトランジスタを含み、前記主要部分では、前記ＦＥＴのドレイン及び前記プルアップ抵抗の一端が、前記ＬＥＤ列に接続し、前記プルアップ抵抗の他端及び前記第１バイポーラトランジスタのコレクタが、前記ＦＥＴのゲートに接続し、前記ＦＥＴのソース及び前記電流検出抵抗の一端が、前記第１バイポーラトランジスタのベースに接続し、前記電流検出抵抗の他端及び前記第１バイポーラトランジスタのエミッタが、グランドに接続し、前記付加部分では、第１抵抗及び第２抵抗が、前記ＬＥＤ列と前記ＦＥＴのドレインとの接続点と、前記グランドとの間で直列接続し、前記第２バイポーラトランジスタのベースが、前記第１抵抗及び前記第２抵抗との接続点に接続し、前記第２バイポーラトランジスタのコレクタが、前記ＦＥＴのゲートに接続し、前記第２バイポーラトランジスタのエミッタが、前記グランドに接続していることを特徴とする。

ＬＥＤ駆動回路は、ＬＥＤ列と、このＬＥＤ列に直列接続する回路を備え、この回路にＬＥＤ列に流れる電流を制限する電流制限素子が含まれている。またＬＥＤ列のカソードと電流制限素子が直列接続しているとともに、ＬＥＤ列のカソードに第１抵抗の一端が接続している。外部から過電圧が印加されるとＬＥＤ列のアノードを介してＬＥＤ列のカソード電圧が上昇する。同様にＬＥＤ列内でＬＥＤがショートしたときもＬＥＤ列のカソード電圧が上昇する。この電圧の上昇により分圧電圧が上昇し、予め設定された閾値電圧を超えると制御素子が電流制限素子に流れる電流を遮断する。この結果、本発明のＬＥＤ駆動回路は、過電圧保護を施さないとしたら過電圧により増加する熱損失により電流制限素子が破壊する不具合を防止することができる。

前記第２バイポーラトランジスタのエミッタと前記グランドとの間に第３抵抗を備えていても良い。

以上のように本発明のＬＥＤ駆動回路は、外部から印加される過電圧又はＬＥＤ列のショートに対して、電流制限素子を含むとともにＬＥＤ列に直列接続する回路を保護できる。

本発明の第１実施形態として示すＬＥＤ駆動回路の回路図である。 本発明の第２実施形態として示すＬＥＤ駆動回路の回路図である。 従来例として示す過電圧保護回路を備えた電源装置の回路図である。

以下、添付図１〜２を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一又は相当要素には同一の符号を付し、重複する説明は省略する。（）には特許請求の範囲に記載した発明特定事項を示す。

（第１実施形態）
図１により本発明の第１実施形態として示すＬＥＤ駆動回路１０を説明する。図１はＬＥＤ駆動回路１０の回路図である。

図１に示すようにＬＥＤ駆動回路１０は、ダイオード１３、１４、１５、１６からなる整流回路と、多数のＬＥＤが直列接続したＬＥＤ列２０と、ＦＥＴ２７（電流制限素子）とを含む定電流回路とを備えている。なお説明のため、商用電源１１及びヒューズ１２を附記している。

整流回路は、ダイオード１３~１６からなるブリッジ整流回路である。整流回路の入力端子にはヒューズ１２を介して商用電源１１が接続している。ダイオード１３、１４のカソードが接続した整流回路の電流出力端子は、ＬＥＤ列２０のアノードに接続している。ダイオード１５、１６のアノードが接続した整流回路の電流帰還端子はＬＥＤ駆動回路１０のグランドとなる。

ＬＥＤ列２０には抵抗１８とコンデンサ１９が並列接続されている。コンデンサ１９は
、整流回路から出力される全波整流波形の電圧がＬＥＤ列２０の順方向ドロップ電圧より低くなる期間において、蓄積しておいた電荷をＬＥＤ列２０に流し、ＬＥＤ列２０を点灯させ、フリッカを軽減させるものである。抵抗１８はコンデンサ１９の放電に使われる。

定電流回路において一定電流に制限する機能を発揮するための主要な部分（以下主要部分と呼ぶ）は、抵抗２５、バイポーラトランジスタ（以下トランジスタと呼ぶ）２６、ＦＥＴ２７（電流制限素子）、抵抗２８からなる。通常の動作状態ではトランジスタ２６のベース−エミッタ間電圧が０．６Ｖを維持するようにＦＥＴ２７のソースドレイン間電流が決定される。なお抵抗２５は高抵抗であり、抵抗２５に流れる電流は無視できる。

定電流回路において過電圧に対する保護機能を発揮するために付加された部分（以下付加部分と呼ぶ）は、抵抗２１（第１抵抗）、抵抗２２（第２抵抗）、トランジスタ２３（制御素子）、抵抗２４（第３抵抗）からなる。主要部分に含まれる抵抗２５の上側の端子及びＦＥＴ２７のドレインとともに抵抗２１の上側の端子はＬＥＤ列２０のドレイン（ＬＥＤ列と電流制限素子の接続点）に接続している。抵抗２１と抵抗２２はＬＥＤ列２０のドレイン電圧を分圧し、その分圧電圧をトランジスタ２３のベースに印加する。トランジスタ２３のコレクタはＦＥＴ２７のゲートに接続し、エミッタは抵抗２４を介してグランドに接続している。

通常の動作状態では、抵抗２１、２２から得られる分圧電圧は０．６Ｖ未満となるように設定され、トランジスタ２３のコレクタ−エミッタ間はオープン状態となる。この結果、通常の動作状態において付加部分は主要部分に影響を与えない。

これに対し外部から過電圧が印加された場合やＬＥＤ列２０がショートした場合においてＬＥＤ列２０のドレイン電圧が上昇すると、抵抗２１、２２から得られる分圧電圧が０．６Ｖ以上になることがある。このときトランジスタ２３のコレクタ−エミッタ間が導通しＦＥＴ２７のゲート電圧を低下させる。

この結果、ＦＥＴ２７のドレイン−ソース間の電流が遮断される。すなわち付加部分は、付加部分がないとしたら過電圧により増加する熱損失でＦＥＴ２７が破壊する不具合を防止している。

なお、付加部分がないとした場合に過電圧により増加する熱損失は、外部から過電圧が印加された場合と、ＬＥＤ列２０がショートした場合で若干異なる。この熱損失（増分）のうち外部から過電圧が印加された場合におけるものは、主要部分で設定した定電流値と過電圧（増分）の積となる。一方、ＬＥＤ列２０がショートした場合における熱損失は、過電圧による増分に加え、ＬＥＤ列２０のショートによる順方向ドロップ電圧の低下を原因とする発光期間（ＬＥＤ列２０のすべてのＬＥＤがショートした場合には、発光期間に相当する期間は全期間となり、その期間は発光しない）の延長（全波整流波形の一周期において発光期間（デューティ）が長くなる）による増分も加算される。

また抵抗２４は省略することができる。抵抗２４はトランジスタ２３のコレクタ−エミッタ間電流によりエミッタの電圧を上昇させるフィードバック抵抗である。また抵抗２４は、ＦＥＴ２７のドレイン−ソース間電流をカットオフさせるのに必要なトランジスタ２３のベース電圧を上昇させる。すなわち抵抗２４により、カットオフと導通との切り換わりに係るＦＥＴ２７のスイッチング特性を緩やかにする。このときＦＥＴ２７がスイッチングする条件の近傍における不具合を軽減できる。例えば抵抗２４を挿入することで、過電圧によりＦＥＴ２７がカットオフしＬＥＤ列２０が消灯した場合、その消灯によりＬＥＤが冷却されＬＥＤ列２０順方向ドロップ電圧が増大すると、過電圧状態が解消しＦＥＴ２７が導通し、つづいてＬＥＤ列２０の点灯によりＬＥＤ列２０の順方向ドロップ電圧が
低下すると、再び過電圧状態になりＬＥＤが消灯する（すなわちこれを繰り返せば点滅となる）という事態が軽減する。

以上のようにＬＥＤ駆動回路１０は、外部から印加される過電圧又はＬＥＤ列２０のショートに対し、ＦＥＴ２７のドレイン−ソース間をカットオフすることにより、付加部分がないとしたら過電圧により増加する熱損失でＦＥＴ２７が破壊する不具合を防止する。すなわちＬＥＤ駆動回路１０は、ＦＥＴ２７を含みＬＥＤ列２０に直列接続される定電流回路を過電圧から保護している。

（第２実施形態）
図１に示したＬＥＤ駆動回路１０は、全波整流波形の電圧がＬＥＤ列２０の順方向ドロップ電圧を超えている期間においてＬＥＤ列２０を点灯し、補助的にこの期間以外の期間にコンデンサ１９の放電でＬＥＤ列２０を点灯させていた。ＬＥＤ列の点灯方法としては、ＬＥＤ駆動回路１０のように全波整流波形をＬＥＤ列２０に直接的に印加する方法以外に、直流電源によりインダクタを励磁し、インダクタに蓄積された電磁エネルギーによる回生電流をＬＥＤ列に流し、ＬＥＤ列を高効率で点灯させるＬＥＤ駆動回路がある。そこで図２により本発明の第２実施形態として、過電圧及びショートへの保護機能を備え、回生電流を利用したＬＥＤ駆動回路３０を説明する。

図２は回生電流を利用するＬＥＤ駆動回路３０の回路図である。図２に示すようにＬＥＤ駆動回路３０は、ダイオード１３、１４、１５、１６からなる整流回路と、コンデンサ３１、３３とインダクタ３２からなる平滑回路と、多数のＬＥＤが直列接続したＬＥＤ列４０及びＦＥＴ５１（電流制限素子）を含む自励発振回路を備えている。なお説明のため附記した商用電源１１及びヒューズ１２並びに整流回路はＬＥＤ駆動回路１０と同じ（図１参照）であるため説明を省略する。

通常の状態において自励発振回路は平滑回路から供給される電力により自励発振する。自励発振回路において自励発振を行うための主要な部分（以下の主要部分と呼ぶ）は、ダイオード３７、インダクタ３８、コンデンサ３９及びＬＥＤ列４０からなる部分と、抵抗４５、コンデンサ４６、インダクタ４７、ツェナーダイオード４８、抵抗４９、トランジスタ５０、ＦＥＴ５１（電流制限素子）及び抵抗５２からなる部分を備えている。自励発振回路において過電圧に対する保護機能を発揮するために付加された部分（以下付加部分と呼ぶ）は、抵抗４１（第１抵抗）、抵抗４２（第２抵抗）及びトランジスタ４３（制御素子）からなる。

通常の動作状態では、抵抗４１、４２から得られる分圧電圧は０．６Ｖ未満となるように設定され、トランジスタ４３のコレクタ−エミッタ間はオープン状態となる。この結果、通常の動作状態において付加部分は主要部分に影響を与えない。このため通常の動作状態では、主要部分の次のように自励発振する。

１．初期状態ではトランジスタ５０のコレクタ−エミッタ間がオフしており、抵抗４９によりＦＥＴ５１のゲート電圧がハイレベルとなっている。すなわちＦＥＴ５１は導通状態である。

２．この状態からインダクタ３８に電流が流れ始める。この際、ＦＥＴ５１のゲートにはインダクタ４７の誘起電圧が印加される。なおインダクタ３８とインダクタ４７とは磁気的に結合しており、このタイミングではインダクタ４７の誘起電圧は正の値をとる。この誘起電圧は、上限がツェナーダイオード４８により制限され、ＦＥＴ５１の導通状態を維持する。

３．次にインダクタ３８に流れる電流（ＦＥＴ５１のドレイン−ソース間電流）が増加し、抵抗５２の上端の電圧が０．６Ｖを超えると、トランジスタ５０のコレクタ−エミッタ間が導通しＦＥＴ５１のドレイン−ソース間がカットオフする。このカットオフによりインダクタ３８に逆起電力が生じ、インダクタ３８の右端子が高電圧、左端子が低電圧となる。このときダイオード３７を介してＬＥＤ列４０に電流（回生電流）が流れる。またインダクタ４７の上端の電圧は負の値となり、ＦＥＴ５１のゲート電圧をローレベル（非導通状態）に維持する。

４．インダクタ３８が蓄積していたエネルギーを放出し、インダクタ３８を流れる電流が０（Ａ）になると、再び初期状態に戻る。

以上の１~４を繰り返すことにより自励発振回路の主要部分は自励発振する。

これに対し外部から過電圧が印加された場合やＬＥＤ列４０がショートした場合においてＬＥＤ列４０のドレイン電圧が上昇すると、抵抗４１、４２から得られる分圧電圧が０．６Ｖ以上になることがある。このときトランジスタ４３のコレクタ−エミッタ間が導通しＦＥＴ５１のゲート電圧を低下させる。このときＦＥＴ５１のドレイン−ソース間電流が遮断される。

以上のようにＬＥＤ駆動回路３０は、外部から印加される過電圧又はＬＥＤ列４０のショートに対し、ＦＥＴ５１のドレイン−ソース間をカットオフする。この結果、ＬＥＤ駆動回路３０は、付加部分がないとしたら過電圧により増加する熱損失でＦＥＴ５１が破壊する不具合を防止し、自励発振回路（ＬＥＤ列４０に直列接続され回路部分）を保護している。

図１、２で示したＬＥＤ駆動回路１０、３０では電流制限素子がＦＥＴ２７、５１であった。しかしながら本発明のＬＥＤ駆動回路では電流制限素子はＦＥＴに限られない。電流制限素子は、ＬＥＤ列に流れる電流の上限値を設定できるものであり、過電圧の印加時に強制的に電流を遮断できるものであれば良く、例えばトランジスタ（バイポーラトランジスタ）であっても良い。

図１、２で示したＬＥＤ駆動回路１０、３０では制御素子がトランジスタ２３、４３であった。しかしながら本発明のＬＥＤ駆動回路では制御素子はトランジスタに限られない。制御素子は、第１抵抗と第２抵抗により生成される分圧電圧に基づいて、過電圧の印加時に電流制限素子を強制的にカットオフできるものであれば良く、例えばオペアンプやコンパレータでも良い。

図１、２で示したＬＥＤ駆動回路１０、３０では第１抵抗（抵抗２１、４１）の上端をＬＥＤ列２０、４０）のカソードに接続していた。抵抗２１、４１の上端を整流回路の電流出力端子に接続すると外部からの過電圧印加に対し保護機能を発揮するが、この場合はＬＥＤ列２０、４０のショートに対応できなくなる。

図１、２で示したＬＥＤ駆動回路１０、３０では電流制限素子がＬＥＤ列２０、４０からみて下流側に接続されていた。電流制限素子に対する過電圧及びショートへの保護機能を発揮させる用途としては、ＬＥＤ列の代わりにモーターやブザーなど定電流で（又は駆動電流の上限値を設定して）駆動することが好ましい部品が用いられても良い。

１０、３０…ＬＥＤ駆動回路、
１１…商用交流電源、
１２…ヒューズ、
１３〜１６、３７…ダイオード、
１８、２５、２８、４５、４９、５２…抵抗、
１９、３１、３３、３９、４６…コンデンサ、
２０、４０…ＬＥＤ列、
２１、４１…抵抗（第１抵抗）、
２２、４２…抵抗（第２抵抗）、
２３、４３…トランジスタ（制御素子）、
２４…抵抗（第３抵抗）
２６、５０…トランジスタ、
２７、５１…ＦＥＴ（電流制限素子）、
３２、３８、４７…インダクタ、
４８…ツェナーダイオード。

Claims (2)

1. 全波整流回路と、前記全波整流回路の出力電圧が印加されるＬＥＤ列と、前記ＬＥＤ列に直列接続し、前記ＬＥＤ列に流れる電流を制限する定電流回路とを備えるＬＥＤ駆動回路において、
   前記定電流回路は、主要部分と付加部分からなり、
   前記主要部分は、電流制限用のＦＥＴ、電流検出抵抗、プルアップ抵抗及び第１バイポーラトランジスタを含み、
   前記付加部分は、第１抵抗、第２抵抗及び第２バイポーラトランジスタを含み、
   前記主要部分では、
   前記ＦＥＴのドレイン及び前記プルアップ抵抗の一端が、前記ＬＥＤ列に接続し、
   前記プルアップ抵抗の他端及び前記第１バイポーラトランジスタのコレクタが、前記ＦＥＴのゲートに接続し、
   前記ＦＥＴのソース及び前記電流検出抵抗の一端が、前記第１バイポーラトランジスタのベースに接続し、
   前記電流検出抵抗の他端及び前記第１バイポーラトランジスタのエミッタが、グランドに接続し、
   前記付加部分では、
   第１抵抗及び第２抵抗が、前記ＬＥＤ列と前記ＦＥＴのドレインとの接続点と、前記グランドとの間で直列接続し、
   前記第２バイポーラトランジスタのベースが、前記第１抵抗及び前記第２抵抗との接続点に接続し、
   前記第２バイポーラトランジスタのコレクタが、前記ＦＥＴのゲートに接続し、
   前記第２バイポーラトランジスタのエミッタが、前記グランドに接続している
   ことを特徴とするＬＥＤ駆動回路。
2. 前記第２バイポーラトランジスタのエミッタと前記グランドとの間に第３抵抗を備えている
   ことを特徴とする請求項１に記載のＬＥＤ駆動回路。
   

Images