JP6519112B2 - 薄膜キャパシタ - Google Patents

Description

本発明は、薄膜誘電材料を用いた誘電薄膜素子、特に薄膜キャパシタに関する。

パーソナルコンピュータや携帯電話など情報処理装置の小型化に伴い、内蔵される電子部品にも小型化が求められている。主要受動部品であるキャパシタ（我が国では一般に「コンデンサ」と称する。）も例外でなく、薄膜技術により電極や誘電体を形成して低背化した「薄膜キャパシタ」が提案されている。誘電体材料にセラミック薄膜を用いた場合、高誘電率を示す薄膜キャパシタを得ることができる。

薄膜キャパシタは、低背化のため機械的強度が犠牲となる傾向がある。そのため、薄膜キャパシタに有機材料あるいは無機材料の保護層を設けて強化する場合が多い。あるいは、薄膜キャパシタを樹脂材料の中に埋め込みモジュール化または基板化して用いる場合も多い。薄膜キャパシタのモジュール化または基板化も、実質的に薄膜キャパシタへ保護層を設ける技術にほかならない。薄膜キャパシタの保護層は、機械的強度の維持のみならず、水分からの保護層としても重要である。薄膜キャパシタは湿度によって静電容量が低下するからである。

キャパシタの誘電体材料は電歪現象を伴う。この現象はセラミック誘電体の場合特に顕著である。この現象のためキャパシタは印加電圧に応じた機械的歪を生じる。キャパシタに交流電圧を印加すると歪による振動が生じる。この振動はキャパシタの「音鳴り」として知られている。

キャパシタの音鳴りを抑制する技術がいくつか提案されている。例えば、セラミックコンデンサ素子（キャパシタ）の端子電極から基板までの述べ長さを調整して基板への音鳴り伝播を抑制する技術が開示されている（特許文献１参照）。また、キャパシタに接続した金属端子のばね性を向上させて音鳴りを低減する技術が開示されている（特許文献２参照）。

特開２０１２−９９５２９号公報 特開２００４−３３５９６３号公報

本発明者らは、検討を通じて薄膜キャパシタの「音鳴り」は保護層の破壊や剥離をもたらすこと、保護層の破壊や剥離により薄膜キャパシタの耐湿性が低下して静電容量が劣化する、という知見を得た。しかし、従来の音鳴り抑制技術を薄膜キャパシタに用いることは甚だ困難である。先行文献に開示の技術は、いずれも十分な大きさを有するキャパシタにおける振動を問題としているからである。薄膜キャパシタは概ね厚みが１００μｍ程度の低背素子である。そのため薄膜キャパシタの端子電極は形状の選択性に乏しい。したがって、端子電極のサイズ調整技術（先行文献１）も、金属端子のばね性を向上させる技術（先行文献２）も、薄膜キャパシタに適用することは事実上できないのである。

本発明は、上記課題を鑑みてなされたものであり、薄型キャパシタの振動に起因する耐湿性の低下を抑制することを目的とする。

本発明の薄膜キャパシタは、一対の電極層と、該一対の電極層に挟まれた誘電体層と、を有し、該電極層の少なくとも１層には、セラミック層を含む電極保持層が具備されたことを特徴する。電極保持層により電極層／誘電体層／電極層の積層体の振動が抑制されるため、薄膜キャパシタ全体の振動も抑制され、保護層の破壊や剥離を減少させることができる。この結果、薄膜キャパシタの耐湿性を高い水準に維持することができる。

電極保持層は、ヤング率５ＧＰａ以下の樹脂層と、セラミック層との積層構造とすることができる。このような構造とすることにより、セラミック層で抑制しきれなかった振動成分があっても、樹脂層により吸収され、薄膜キャパシタ全体の振動がさらに抑制される。このため、保護層の破壊や剥離をより効果的に減少させることができる。この結果、薄膜キャパシタの耐湿性をさらに高い水準に維持することができる。

電極保持層に具備されるセラミック層は、多結晶体とすることができる。多結晶体であることで、粒界により振動の伝播がより効率良く散乱され、薄膜キャパシタ全体の振動がさらに抑制される。このため、保護層の破壊や剥離をより効果的に減少させることができる。この結果、薄膜キャパシタの耐湿性をさらに高い水準に維持することができる。

電極保持層に具備されるセラミック層は、多孔体であってもよい。多孔体であることで、振動が効率よく吸収される。このため、保護層の破壊や剥離をより効果的に減少させることができる。この結果、薄膜キャパシタの耐湿性をさらに高い水準に維持することができる。

本発明の薄膜キャパシタは、電極層の層表面に高さ１μｍ以上の凹凸を設けてもよい。高さ１μｍ以上の凹凸があることで、電極層に存在する振動は、他の層（例えば、誘電体層や電極保持層、保護層等が考えられる）との界面で散乱される。そのため、振動が電極層と他の層との界面を乖離させることはない。このため、保護層の破壊や剥離をより効果的に減少させることができる。この結果、薄膜キャパシタの耐湿性をさらに高い水準に維持することができる。ここで、「凹凸」とは、ＪＩＳ Ｂ ０６０１（１９９４）、ＪＩＳ Ｂ ００３１（１９９４）に定義の「Ｒａ」をいう。

本発明に係る薄膜キャパシタは、誘電体層の電歪現象による振動（音鳴り）が抑制される。それにより保護層の破壊や剥離が抑制され、高い耐湿性を有する薄膜キャパシタを提供することができる。

本発明の一実施形態に係る薄膜キャパシタの構造を示す概略断面図である。 本発明の一実施形態に係る薄膜キャパシタの構造を示す概略断面図である。 本発明の比較例に係る薄膜キャパシタの構造を示す概略断面図である。 本発明の一実施形態に係る薄膜キャパシタの製造方法を示す概略断面図である。

以下、本発明の好適な実施形態について説明する。但し、本発明は以下の実施形態に限定されるものではない。

（第１の実施形態）
図１は、本実施形態に係る薄膜キャパシタの構造を示す概略断面図である。薄膜キャパシタ１０は、下部電極層１１と、この下部電極層１１の上に積層された誘電体層１２と、誘電体層１２の上に積層された上部電極層１３と、上部電極層１３の上に積層された電極保持層１４と表面保護膜としての保護層１５と、下部電極用端子電極１６と、上部電極用端子電極１７と、下部電極用ビア１８と、上部電極用ビア１９を備えて構成されている。電極保持層１４にはセラミック層が含まれる（図示せず）。電極保持層１４そのものをセラミック層としてもよい。

下部電極層１１は、導電性を有する材料であれば特に制限されない。金属、酸化物、有機導電材料等を適宜選択することができる。高い電気伝導性を有する材料として、例えば、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ａｕ、Ａｇ、Ｃｕ、ＩｒＯ_２、ＲｕＯ_２、ＳｒＲｕＯ_３、およびＬａＮｉＯ_３の少なくともいずれか１つを含むように構成してもよい。下部電極層１１の膜厚は、電気伝導度と機械的強度との観点から、５０〜２０００ｎｍであることが好ましい。５０ｎｍを下回る場合、下部電極層１１の電気抵抗が大きくなり薄膜キャパシタの電気特性を低下させる場合がある。２０００ｎｍを超える場合、下部電極層１１の内部応力が誘電体層１２に及ぼす圧力が顕著となる傾向がある。下部電極層１１は、Ｓｉやアルミナなどの基板（図示せず）の上に設けられていてもよいが、下部電極層１１が基板の機能を兼ねていてもよい。この場合、下部電極層１１と基板とは同一の材料となる。例えば、Ｎｉ、Ｃｕ、Ａｌ等の卑金属またはこれらの合金を主成分とした箔や板、ステンレス鋼、インコネル（登録商標）等の板や箔を好適に用いることができる。特にＮｉ箔は、高い電気伝導性を有するとともに高い硬度とヤング率とを有し、保護層１５との形状維持に寄与するため好ましい。下部電極層１１と基板を同一材料とした場合の下部電極層１１の厚さは５μｍ〜５００μｍであることが好ましい。下部電極層１１の厚さが５μｍを下回る場合は、下部電極層１１の機械的強度が保護層１５との形状を維持できる大きさを下回る場合がある。逆に下部電極層１１の厚さが５００μｍを超える場合は、薄膜キャパシタ製造工程に不可避な熱履歴に起因する歪の蓄積量が大きくなり、保護層１５の形状維持に悪影響を及ぼす場合がある。本実施形態では、下部電極層１１にＮｉ箔を用いた態様を示す。Ｎｉ箔である下部電極層１１は、誘電体層１２や上部電極層１３等を保持する保持部材としての機能と、下部電極層としての機能と、を兼ね備えている。なお、基板／電極層構造を用いる形態の場合は、基板／電極層を組合せた構造体を本実施形態の下部電極層１１に対応させて、本発明の実施形態とすることができる。

誘電体層１２は、組成式ＡＢＯ_３で表されるチタン酸バリウム（ＢａＴｉＯ_３、以下「ＢＴ」という。）、チタン酸バリウムストロンチウム（（ＢａＳｒ）ＴｉＯ_３、以下「ＢＳＴ」という。）、チタン酸ストロンチウム（ＳｒＴｉＯ_３、以下「ＳＴ」という。）、ジルコン酸カルシウム（ＣａＺｒＯ_３、（ＢａＳｒ）（ＴｉＺｒ）Ｏ_３、以下「ＣＺ」という。）、ＢａＴｉＺｒＯ_３などのペロブスカイト型酸化物が好適に用いられる。誘電体層１２は、これらの酸化物のうち一つ以上を含む複合材料であってもよいし、複数の誘電体層の積層体であってもよい。誘電体層１２の膜厚は、誘電体素子の機能と機械的強度保持の観点から１００〜２０００ｎｍ程度が好ましい。この誘電体層１２の材料には、添加物として、Ｌｉ（リチウム）、Ｔａ（タンタル）、Ｍｎ（マンガン）などを添加しても同様な効果を得られる。誘電体層１２の形成方法は特に制限されず、公知の誘電体薄膜作成方法を適宜選択して用いることができる。例えば、スパッタリング法や蒸着法等の物理的気相成長法を用いてもよいし、プラズマＣＶＤ法等の化学的気相成長法を用いてもよい。あるいは、出発原料を含む溶液を塗布して焼成する溶液法を用いてもよい。

上部電極層１３は、導電性を有する材料であれば特に制限されない。金属、酸化物、有機導電材料等を適宜選択することができる。高い電気伝導性を有する材料として、例えば、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ａｕ、Ａｇ、Ｃｕ、ＩｒＯ_２、ＲｕＯ_２、ＳｒＲｕＯ_３、およびＬａＮｉＯ_３の少なくともいずれか１つを含むように構成してもよい。特に、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ａｕ、Ａｇを主成分として構成される導電性材料が好ましく、中でもＮｉを主成分として構成される導電性材料が電気的特性と機械的強度との観点から好ましい。上部電極層１３はＮｉを単体で用いる必要はなく、たとえばＮｉ／Ｃｕのような積層構造としてもよい。この場合、上部電極層１３のＮｉ層側を誘電体層１２側にコンタクトさせ、Ｃｕ側を外部とすることができる。さらに、ＣｕはＮｉに比して導電性が高いため、Ｃｕの厚みをＮｉに比して増すことにより上部電極層１３の導電性を高めることができる。

電極保持層１４にはセラミック層が含まれる。電極保持層１４へのセラミック層の適用は、さまざまな態様をとることができる。例えば、電極保持層１４自体をセラミック層により形成してもよいし、高電気抵抗材料とセラミック層との積層体として形成してもよい。あるいは、高電気抵抗材料の中にセラミック粒子を分散させたものをセラミック層として用いてもよい。この場合の高電気抵抗材料には、Ｗ、Ｔａなどの金属材料を用いることができる。電極保持層１４自体は高強度部材であるのが好ましい。したがって、高電気抵抗材料に高分子材料を用いる場合には、後述の保護層１５とは異なり、高いヤング率を示す材料を選択することが望ましい。例えば、高強度のポリイミド材料などを選択することができる。

セラミック層を形成するセラミック材料は特に制限されないが、（１）電極層との間において良好な密着性を有すること、（２）機械的強度が良好なこと、を満たす材料を選択することができる。このような材料としては、ＡｌＮ、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、ＺｒＯ_２、ＭｇＯ、ＴｉＣなどの材料を挙げることができる。電極保持層１４の形成方法は、スパッタリング法や蒸着法等の物理的気相成長法を用いてもよいし、プラズマＣＶＤ法等の化学的気相成長法を用いてもよい。これらの方法は、電極保持層１４がセラミック層単体である場合も、高電気抵抗材料と組み合わせる場合も、同様に用いることができる。

電極保持層１４の膜厚は、１００ｎｍ〜５０００ｎｍであることが好ましい。１００ｎｍ以下だと、誘電体層１２に起因する振動を抑え込む効果が得にくくなる場合がある。５０００ｎｍ以上だと、材料の選択によっては電極保持層１４自体に無視できない歪や応力が蓄積されてしまい、本発明の効果が得にくくなる場合がある。

保護層１５は、ヤング率が０．１ＧＰａ以上２．０ＧＰａ以下の材料を適宜選択して用いることができる。例えば、ポリイミド系樹脂、エポキシ系樹脂、フェノール系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、フッ素系樹脂などの絶縁樹脂を好適に用いることができる。特に、ポリイミド系樹脂は吸湿率および吸水率が小さいという点で好ましい。これら材料のヤング率は、高分子材料の機械的特性を調整する公知の手段を適宜用いて調整することができる。例えば、（１）側鎖もしくは分子鎖へのアルキル基の導入、（２）分子鎖へのイオウの導入（加硫）、（３）架橋点の削減（分子鎖の酸素基を水素終端に変える、など）、（４）反応途中での重合禁止剤の投入による重合反応の制限、のような手段を用いることができる。

保護層１５のヤング率は、ナノインデンテーション法により求めることができる。ナノインデンテーション法に用いられるナノインデンターは、圧子の押し込みにより薄膜の機械的特性を評価する手法として知られているところ、薄膜自体の機械的強度評価には下地の影響を受けない程度の最大押し込み深さで荷重−変位曲線を得る必要がある。上述した保護層１５のヤング率は、下地の影響を考慮して最大押し込み深さを保護層１５の膜厚の１／５から１／３程度として得られた荷重−変位曲線から算出された結果であることが望ましい。具体的には、荷重２０ｍＮから１００ｍＮ程度の低荷重で予備測定を行っておくとよい。

下部電極端子電極１６及び上部電極用端子電極１７及び下部電極用ビア１８及び上部電極用ビア１９は、導電性の高い材料を適宜選択して用いることができる。例えば、Ａｕ、Ａｇ、Ｐｔ、Ｃｕなどもしくはこれらを主成分とした合金を用いることができる。機械的特性と電気伝導性の両立という観点から、Ｃｕを主成分として構成されるのが好ましい。端子電極の外層には、Ａｕ、Ｎｉ、Ｓｎ、Ｐｄなどの層を設けてもよい。

（第２の実施形態）
第２の実施形態では、電極保持層１４に対し、ヤング率が５ＧＰａ以下の樹脂層を積層した態様を開示する。すなわち、図１における電極保持層１４を、樹脂層と合わせて多層化した態様を意味する。ここで、「多層化」とは、（１）電極保持層１４の上部電極層１３側に樹脂層を設ける、（２）電極保持層１４の保護層１５側に樹脂層を設ける、（３）電極保持層１４の面周囲に樹脂層を設けて面方向に多層化（外周部を被覆）する、（４）電極保持層１４を樹脂層で被覆し全面多層化（全方位を被覆）する、等の態様もしくはそれらの組み合わせをとることができる。

樹脂層の材料は特に限定されないが、ポリイミド系樹脂、フェノール系樹脂、エポキシ系樹脂など、およびそれらの熱硬化型樹脂から適宜選択して用いることができる。樹脂層のヤング率を５ＧＰａ以下とする方法、およびヤング率を求める方法は、第１の実施形態の保護層１５に関する説明において述べた。第１の実施形態に説明したとおり、セラミック層を含む電極保持層１４により本発明の課題を解決することができる。しかし、誘電体層１２の振動があまりに大きな場合は、セラミック層自体が振動してしまう可能性がある。このような場合、ヤング率が５ＧＰａ以下の樹脂層を電極保持層１４に積層することにより、セラミック材料の振動を緩衝する効果が得られる。

（第３の実施形態）
第３の実施形態では、電極保持層１４に含まれるセラミック層を多結晶体とした態様を開示する。「セラミック層を多結晶体とした態様」とは、（１）電極保持層１４自体がセラミック層である態様や、他の材料との積層体として電極保持層１４を構成した態様における連続体としてのセラミック層が多結晶体である場合、（２）他の材料にセラミック材料を分散してセラミック層とした場合のセラミック材料が多結晶体である場合、のいずれも含まれる。

セラミック層が多結晶体であった場合、セラミック層中の多くの粒界によって振動が散乱される。そのため、本発明の効果がさらに高くなることが期待できる。多結晶体を構成する結晶粒子の大きさは０．２μｍ〜１０μｍとすることができる。結晶粒子の大きさは成長速度を変えることで調整が可能である。セラミック層の形成方法はスパッタリング法や溶液法等が好ましく、形成温度を上げることで、電極保持層１４が多結晶になりやすい。

（第４の実施形態）
第４の実施形態では、セラミック層が多孔体である態様を開示する。多孔体の場合も、多結晶体（第３の実施形態）の場合と同様に、振動の散乱が増加して本発明の効果が増大する。この場合、電極保持層１４におけるセラミック層の形成方法は、出発原料を含む溶液を塗布して焼成する溶液法が好ましい。溶液を塗布して、焼成する時の温度や時間を調整することで多孔体のセラミック層が得られる。

（第５の実施形態）
第５の実施形態では、上部電極層３３の表面に振動を散乱する凹凸が設けられている態様を開示する。図２は、本実施形態に係る薄膜キャパシタの構造を示す概略断面図である。薄膜キャパシタ３０は、下部電極層３１と、この下部電極層３１の上に積層された誘電体層３２と、誘電体層３２の上に積層された上部電極層３３と、上部電極層の上に積層された電極保持層３４と表面保護膜としての保護層３５と、下部電極用端子電極３６、上部電極用端子電極３７、下部電極用ビア３８、上部電極用ビア３９と、を備えて構成されている。また、上部電極層３３の凹凸をＲａとして図２の拡大部分に示した。このＲａの計算には、ＪＩＳ Ｂ ０６０１（１９９４）、ＪＩＳ Ｂ ００３１（１９９４）で定義されている計算式を用いる。

電極保持層３４を形成する上部電極層３３の表面に高さ１μｍ以上の凹凸があることで、振動はより顕著に散乱され、本発明の効果が増大する。電極保持層３４の膜厚は、２０００ｎｍ〜５０００ｎｍであることが好ましい。２０００ｎｍ以下だと、本発明の効果が得られにくく、５０００ｎｍ以上だと歪や応力が大きくなり過ぎ不適になる。電極保持層３４は、上部電極層３３の表面に高さ１μｍ以上の凹凸があることで、多くの粒界が発生する為に多結晶に配向し易くなり、本発明の効果が更に増大する。

以下、実施例、比較例及び参考例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。

（参考例１、２、４）
下部電極層１１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層１２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層１２上には、上部電極層１３（下層、誘電体層１２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層１３（上層）であるＣｕ層をスパッタリング法で形成した。また、Ｃｕ層上に電極保持層１４として、参考例１はＡｌ_２Ｏ_３、参考例２，４ではＡｌＮをそれぞれスパッタリング法で形成した。この時の成膜温度は、参考例１，２では４００℃で、参考例４では５００℃で、それぞれ作業を行った。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層１３の面積及びパターン形状と、誘電体層１２の厚みと、を設定した（図４（ａ）参照）。

電極保持層１４の形成後、熱処理を行った。熱処理後の電極保持層１４に対して、下部電極層１１との接続を行う位置に開口部２１を有するレジスト層を形成した。開口部２１の形状はマスクパターン上で正方形とし、サイズはマスクパターン上で１５０μｍ×１５０μｍとした。その後、開口部２１の電極保持層１４をＲｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ装置（以下「ＲＩＥ」という。）を用いて、ＣＦ_４ガスにてエッチングした。次に上部電極層１３を塩化第二鉄溶液によりエッチング除去した。その後レジスト層を剥離した（図４（ｂ）参照）。

開口部２１の位置に露出した誘電体層１２に対して、さらに開口部２２を有するレジスト層を形成した。開口部２２の形状はマスクパターン上で正方形とし、サイズはマスクパターン上で１００×１００μｍとした。その後、開口部２２の誘電体層１２を塩酸とフッ化アンモニウム水溶液の混合液を用いてエッチングを行なった。その後レジスト層を剥離した後、熱処理を行った（図４（ｃ）参照）。

感光性を有するポリイミド樹脂を用いて保護層１５を形成した。ポリイミド樹脂の材料には、（１）通常のポリイミドモノマーと、（２）アルキル基を結合させたポリイミドモノマーと、を混合させた材料を用いた。これらモノマー（１）とモノマー（２）との混合比を変えて予備試験片を作成し、ヤング率を求めた。予備試験の結果を基に、実施例に係る保護層１５のヤング率が三水準で得られるよう形成を試みた。得られた保護層１５のヤング率を、ナノインデンテーションシステム（Ｈｙｓｉｔｒｏｎ社製）を用いて求めた。測定は、最大荷重２０ｍＮの条件で荷重−変位曲線を一試料あたり１００回求め、ヤング率を算出して平均値を求めた。なお、最大変位量は保護層１５の膜厚６μｍに対して表面から約１／４以下であり、下部電極層１１の影響は認められなかった。測定の結果、保護層１５のヤング率は、０．１ＧＰａ、１．０ＧＰａ、２．０ＧＰａの三水準となっていることを確認した。形成された保護層１５に対し、フォトリソグラフィによって開口部２２の内部にさらに開口部２３を、および上部電極層１３上の開口部２１の無い部位に別の開口部２４を設けた。開口部２３および開口部２４の形状はマスクパターン上で正方形とし、サイズはマスクパターン上で５０×５０μｍとした。（図４（ｄ）参照）。

以上の手順で、薄膜キャパシタ素体を得た。薄膜キャパシタ素体に対し、Ｃｕを用いて下部電極用端子電極１６、上部電極用端子電極１７、下部電極用ビア１８、上部電極用ビア１９を形成した。その際、保護層１５に露出した開口部２３および開口部２４を通して、それぞれ下部電極層１１および上部電極層１３と接続させ、かつ、下部電極用端子電極１６、上部電極用端子電極１７を保護層１５をまたぐ形状で作製した（（図４（ｅ）参照））。以上の手順で薄膜キャパシタ１０を得た。得られた薄膜キャパシタ１０について静電容量の平均値及び標準偏差を算出したところ、平均値は８．０５ｎＦ，標準偏差は０．２ｎＦとなった。また、絶縁抵抗値を測定したところ、１．０〜２．０×１０^１１Ωの範囲内であった。

（参考例５、８）
下部電極層１１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層１２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層１２上には、上部電極層１３（下層、誘電体層１２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層１３（上層）であるＣｕ層をスパッタリング法で形成した。また、Ｃｕ層上に電極保持層１４として参考例５はＡｌ_２Ｏ_３を参考例８はＡｌＮそれぞれ溶液法で形成した。この後で焼成温度は参考例５は５５０℃、参考例８は６５０℃にて作業を行った。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層１３の面積及びパターン形状と、誘電体層１２の厚みと、を設定した。

誘電体層１２及び上部電極層１３の形成以降は、参考例１と同様な手順で薄膜キャパシタ１０を作製した。

（実施例３、６、７）
下部電極層１１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層１２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層１２上には、上部電極層１３（下層、誘電体層１２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層１３（上層）であるＣｕ層をスパッタリング法で形成した。また、Ｃｕ層上に電極保持層１４としてＡｌ_２Ｏ_３を実施例３、６はそれぞれスパッタリング法で実施例７は溶液法で形成した。この時の成膜温度は実施例３が４００℃、実施例６が５００℃で行った。実施例７の焼成温度は６５０℃とした。この後でポリイミド樹脂をスピンコーターで塗布して、２３０℃/１時間でキュアを行った。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層１３の面積及びパターン形状と、誘電体層１２の厚みと、を設定した。

誘電体層１２及び上部電極層１３の形成以降は、参考例１と同様な手順で薄膜キャパシタ１０を作製した。

（参考例９）
下部電極層３１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層３２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層３２上には、上部電極層３３（下層、誘電体層３２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層３３（上層）であるＣｕ層をスパッタリング法で形成し、二層構造とした。このＣｕ層の表面をＡｒプラズマによってＲａ＝１μｍになるようにエッチングした。また、Ｃｕ層上に電極保持層３４としてＡｌＮを溶液法で形成した。この時の焼成温度は６５０℃とした。で行った。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層３３の面積及びパターン形状と、誘電体層３２の厚みと、を設定した。

誘電体層３２及び上部電極層３３の形成以降は、参考例１と同様な手順で薄膜キャパシタ３０を作製した。

（実施例１０）
下部電極層３１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層３２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層３２上には、上部電極層３３（下層、誘電体層３２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層３３（上層）であるＣｕ層をスパッタリング法で形成した。このＣｕ層の表面をＡｒプラズマによってＲａ＝３μｍになるようにエッチングした。また、Ｃｕ層上に電極保持層３４としてＡｌ_２Ｏ_３を溶液法で形成した。この時の焼成温度は６５０℃とした。で行った。この後でポリイミド樹脂をスピンコーターで塗布して、２３０℃/１時間でキュアを行った。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層３３の面積及びパターン形状と、誘電体層３２の厚みと、を設定した。

誘電体層３２及び上部電極層３３の形成後、熱処理を行った。熱処理後の上部電極層３３に対して、下部電極層３１との接続を行う位置に開口部を有するレジスト層を形成した。開口部の形状はマスクパターン上で正方形とし、サイズはマスクパターン上で１５０μｍ×１５０μｍとした。その後、開口部の電極保持層３４を、ポリイミドはＯ_２ガスを用いたＲＩＥで、セラミック層はＣＦ_４ガスを用いたＲＩＥで、それぞれエッチングした。次に上部電極層３３を塩化第二鉄溶液によりエッチング除去した。その後レジスト層を剥離した。

誘電体層３２及び上部電極層３３の形成以降は、参考例１と同様な手順で薄膜キャパシタ３０を作製した。

（比較例１、２）
下部電極層５１として厚み１００μｍのＮｉ箔を用意し、その片面に誘電体層５２であるＢＴ層を誘電率１０００、膜厚８００ｎｍとなるようにスパッタリング法で形成した。誘電体層５２上には、上部電極層５３（下層、誘電体層５２側）であるＮｉ層をスパッタリング法で形成し、Ｎｉ層上に上部電極層５３（上層）であるＣｕ層をスパッタリング法で形成した。その際、容量が約８０００ｐＦ（８ｎＦ）となるように、上部電極層５３の面積及びパターン形状と、誘電体層５２の厚みと、を設定した。

誘電体層５２及び上部電極層５３の形成以降は、参考例１と同様な手順で薄膜キャパシタ５０を作製した。

（薄膜キャパシタの評価）
薄膜キャパシタ１０及び３０及び５０に対して耐湿信頼性試験をおこなった。耐湿信頼性試験では、薄膜キャパシタ１０及び３０及び５０をプリント配線基板上に実装したうえでワイヤーボンディングにて薄膜キャパシタ１０及び３０及び５０の端子電極と基板側の電極を接続し６０℃、９０％ＲＨに調節した恒温槽内に入れ、交流電圧４Ｖｒｍｓを６００時間印加した。２００時間、４００時間、６００時間経過後の薄膜キャパシタ１０及び３０及び５０に交流電圧１Ｖｒｍｓ、１ＫＨｚ、室温にて静電容量値を測定した。この静電容量値が、恒温槽に入れる前の静電容量値に対して５％以上変動した薄膜キャパシタ１０及び３０をＮＧと判断し、ＮＧ個数をカウントして評価結果とした。

以上の実施例３、６〜７及び１０、参考例１〜２、４〜５及び８〜９、並びに比較例１〜２について、耐湿信頼性試験の結果を表１に示す。

表１に示すように、本発明の実施により薄膜キャパシタの耐湿信頼性は向上した。本発明の実施により、音鳴りに起因する振動の伝搬が抑制され、その結果、耐湿性低下をもたらす亀裂の発生も抑制されたためと考えられる。

１０・・・薄膜キャパシタ、１１・・・下部電極層、１２・・・誘電体層、１３・・・上部電極層、１４・・・電極保持層、１５・・・保護層、１６・・・下部電極用端子電極、１７・・・上部電極用端子電極、１８・・・下部電極用ビア、１９・・・上部電極用ビア、２１・・・上部電極層及び電極保持層の開口部、２２・・・誘電体層の開口部、２３・・・下部電極層までの開口部、２４・・・上部電極層までの開口部、３０・・・薄膜キャパシタ、３１・・・下部電極層、３２・・・誘電体層、３３・・・上部電極層、３４・・・電極保持層、３５・・・保護層、３６・・・下部電極用端子電極、３７・・・上部電極用端子電極、３８・・・下部電極用ビア、３９・・・上部電極用ビア、５０・・・薄膜キャパシタ、５１・・・下部電極層、５２・・・誘電体層、５３・・・上部電極層、５５・・・保護層、５６・・・下部電極用端子電極、５７・・・上部電極用端子電極、５８・・・下部電極用ビア、５９・・・上部電極用ビア。

Claims (4)

1. 上部電極層と、下部電極層と、前記上部電極層と前記下部電極層との間に存在する誘電体層と、前記上部電極層の上に順に積層された電極保持層及び保護層と、を具備し、
   前記保護層が０．１〜２．０ＧＰａのヤング率を有するポリイミド系樹脂層であり、
   前記電極保持層が前記上部電極層側から順にセラミック層と樹脂層とを含み、
   前記樹脂層が、前記保護層よりも高く、且つ、５ＧＰａ以下のヤング率を有する、ことを特徴する薄膜キャパシタ。
2. 前記セラミック層が、多結晶体であることを特徴とする請求項１に記載の薄膜キャパシタ。
3. 前記セラミック層が、多孔体であることを特徴とする請求項１又は２に記載の薄膜キャパシタ。
4. 前記電極層の少なくとも１層において、層表面に高さ１μｍ以上の凹凸が形成されていることを特徴とする請求項１から請求項３のうちのいずれか一項に記載の薄膜キャパシタ。

Images