JP6519455B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6519455B2
JP6519455B2 JP2015230229A JP2015230229A JP6519455B2 JP 6519455 B2 JP6519455 B2 JP 6519455B2 JP 2015230229 A JP2015230229 A JP 2015230229A JP 2015230229 A JP2015230229 A JP 2015230229A JP 6519455 B2 JP6519455 B2 JP 6519455B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor substrate
semiconductor device
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015230229A
Other languages
English (en)
Other versions
JP2017098440A (ja
Inventor
辰雄 原田
辰雄 原田
成人 本田
成人 本田
昭人 西井
昭人 西井
則 陳
則 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015230229A priority Critical patent/JP6519455B2/ja
Priority to US15/173,749 priority patent/US20170154955A1/en
Priority to DE102016218418.0A priority patent/DE102016218418A1/de
Publication of JP2017098440A publication Critical patent/JP2017098440A/ja
Application granted granted Critical
Publication of JP6519455B2 publication Critical patent/JP6519455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、プレーナ型の終端領域を備える半導体装置に関する。
従来の半導体装置では、プレーナ型の終端領域を覆うパシベーション膜として絶縁膜が用いられていた（例えば、特許文献１参照）。
特開２０１０−００３７６２号公報
半導体装置に逆バイアスを印加した際に高電界領域が形成され、高電界に引かれた電子がホットキャリア化する。特に終端領域はフローティングな状態になっていることから、発生したホットキャリアが従来のパシベーション膜である絶縁膜に打ち込まれてその一部が絶縁膜中にトラップされ易い。絶縁膜中の空間電荷が増加していくことで絶縁膜と半導体基板の界面の界面準位及び正電荷密度が増加していく傾向にある。従って、絶縁膜と半導体基板の界面において逆バイアス印加時に生じる空乏層の伸びが抑制され、半導体基板の表面のごく一部で電界集中が発生してリーク電流が過度に増加し、耐圧劣化を起こすことがある。逆バイアス印加を継続的に掛け続ける信頼性試験において耐圧変動を抑制するために、終端領域を長くして電界を下げて電界集中を抑制する必要がある。この問題を解消するために従来は終端領域を広くしていたため、無効領域が増え、半導体装置の小型化を妨げていた。
本発明は、上述のような課題を解決するためになされたもので、その目的はリーク電流を抑制することができ、サイズを縮小することができる半導体装置を得るものである。
本発明に係る半導体装置は、半導体基板と、前記半導体基板に形成された素子領域と、前記素子領域を囲むように前記半導体基板に形成されたプレーナ型の終端領域と、前記素子領域の一部と前記終端領域を覆うパシベーション膜とを備え、前記パシベーション膜は、前記終端領域のみで前記半導体基板に直接的に接し、前記素子領域の電極に直接的に接する半絶縁膜を有することを特徴とする。
本発明では、終端領域を覆うパシベーション膜として、半導体基板に直接的に接する半絶縁膜を用いる。これにより、逆バイアス印加時に発生するホットキャリアが半絶縁膜中に取りこまれて空間電荷を形成するのを抑制できる。従って、パシベーション膜と半導体基板との界面準位及び正電荷密度を低く保つことができる。このため、プレーナ型の終端領域を用いた半導体装置に逆バイアスが印加された際に、半導体基板の表面での空乏化が抑制されることなく、電界が過度に強まるのを抑制できる。この結果、リーク電流を抑制することができ、耐圧安定性を図ることができる。これに伴って、終端領域を長くする必要がないため、半導体装置のサイズを縮小することができる。
本発明の実施の形態に係る半導体装置を示す平面図である。 図１のＩ−ＩＩに沿った断面図である。 本発明の形態のダイオードと従来のダイオードの実測におけるリーク電流の比較結果を示す図である。
図１は、本発明の実施の形態に係る半導体装置を示す平面図である。半導体基板１の中央部に素子領域２が形成されている。この素子領域２を囲むように半導体基板１にプレーナ型の終端領域３が形成されている。
図２は図１のＩ−ＩＩに沿った断面図である。素子領域２において、Ｎ−型の半導体基板１の表面側にＰ型アノード層４が形成されている。Ｐ型アノード層４にＡｌからなるアノード電極５が形成されている。半導体基板１の裏面にカソード電極６が形成されている。素子領域２はダイオードとして機能する。
終端領域３において、半導体基板１の表面側にＰ型アノード層４を囲むようにリング状の複数のＰ型リング層６が形成されている。Ｐ型リング層６を囲むようにＮ型拡散層からなるチャネルストッパー７が形成されている。チャネルストッパー７にＡｌ電極８が接続されている。半導体装置に逆バイアスを印加すると半導体基板１に空乏層（図２における破線）が形成される。これに伴って素子領域２及び終端領域３の一部に電界が発生する。
パシベーション膜９が素子領域２の一部と終端領域３を覆うように一体的に形成されている。パシベーション膜９は、Ｐ型アノード層４の外端部及びチャネルストッパー７の一部を覆うＳｉＯ２膜１０と、半導体基板１に直接的に接する半絶縁性ＳｉＮからなる半絶縁膜１１と、その上に形成された絶縁膜１２とを有する多層膜である。印加電圧１０Ｖに対して、半絶縁膜１１の抵抗値は１０７〜１０１１［Ω／ｍｍ２］である。
図３は、本発明の形態のダイオードと従来のダイオードの実測におけるリーク電流の比較結果を示す図である。従来例ではパシベーション膜として絶縁膜を用いている。ＶＲＲＭはアノード−カソード間の逆印加電圧、ＩＲＲＭはリーク電流である。ＶＲＲＭ＝６５００Ｖを定格電圧としてリーク電流を比較すると、本実施の形態のダイオードではリーク電流が０．８ｍＡである。終端領域の幅が本実施の形態と同じ従来例では、リーク電流は１．９ｍＡと過度に増加する。従来例において本実施の形態と同程度のリーク電流にするには、終端領域の幅を１．４倍程度にする必要がある。
以上説明したように、本実施の形態では、終端領域３を覆うパシベーション膜９として半絶縁膜１１を用いる。半絶縁膜１１はＳｉＯ２膜１０などの絶縁膜を介さずに半導体基板１に直接的に接する。これにより、逆バイアス印加時に発生するホットキャリアが半絶縁膜１１中に取りこまれて空間電荷を形成するのを抑制できる。従って、パシベーション膜９と半導体基板１との界面準位及び正電荷密度を低く保つことができる。このため、プレーナ型の終端領域３を用いた半導体装置に逆バイアスが印加された際に、半導体基板１の表面での空乏化が抑制されることなく、電界が過度に強まるのを抑制できる。この結果、リーク電流を抑制することができ、耐圧安定性を図ることができる。これに伴って、終端領域３を長くする必要がないため、半導体装置のサイズを縮小することができる。
また、終端領域３は、リング状の複数のＰ型リング層６を有するＦＬＲ（Field Limiting Ring）構造又はＬＮＦＬＲ（Linearly-narrowed Field Limiting Ring）構造である。これにより、複数のＰ型リング層６間で電位分担できるため、半導体基板１の表面の電界が過度に強まるのを抑制することができる。一方、ＲＥＳＵＲＦ構造及びＶＬＤ構造ではリング層が間隔を開けて配置されておらず、リング層間での電位分担ができない。このため、空乏層端部での電界が過度に強まる傾向があり、パシベーション膜として半絶縁膜を用いてもリーク電流の抑制が叶わない。従って、終端領域をある程度は狭められるものの必要以上に狭めるためには、信頼性試験において耐圧変動を抑制する必要がある。よって、ＦＬＲ構造又はＬＮＦＬＲ構造と半絶縁膜１１を組み合わせて用いることで、リーク電流を更に抑制することができる。
また、半絶縁膜１１はプラズマＣＶＤ膜であることが好ましい。プラズマＣＶＤ膜を用いることで比較的容易に半絶縁膜を形成することができる。
また、絶縁膜１２はＨｉｇｈ−Ｋ膜であることが好ましい。Ｈｉｇｈ−Ｋ膜を用いることで、それぞれの誘電率に従って、パシベーション膜９中の容量を減少させることなく厚膜化できる。
なお、実施の形態１，２に係る半導体装置では素子領域２にダイオードを形成していたが、これに限らず、例えばＩＧＢＴ又はパワーＭＯＳＦＥＴなどの半導体素子を形成してもよい。
また、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ 半導体基板、２ 素子領域、３ 終端領域、６ Ｐ型リング層、９ パシベーション膜、１１ 半絶縁膜、１２ 絶縁膜

Claims (6)

  1. 半導体基板と、
    前記半導体基板に形成された素子領域と、
    前記素子領域を囲むように前記半導体基板に形成されたプレーナ型の終端領域と、
    前記素子領域の一部と前記終端領域を覆うパシベーション膜とを備え、
    前記パシベーション膜は、前記終端領域のみで前記半導体基板に直接的に接し、前記素子領域の電極に直接的に接する半絶縁膜を有することを特徴とする半導体装置。
  2. 前記パシベーション膜は、前記素子領域で前記半導体基板に直接的に接する第１の絶縁膜と、前記第１の絶縁膜と前記半絶縁膜の上に形成された第２の絶縁膜とを有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の絶縁膜はＨｉｇｈ−Ｋ膜であることを特徴とする請求項２に記載の半導体装置。
  4. 前記半絶縁膜の抵抗値は１０７〜１０１１［Ω／ｍｍ２］であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記終端領域は、リング状の複数の第２導電型リング層を有するＦＬＲ（Field Limiting Ring）構造又はＬＮＦＬＲ（Linearly-narrowed Field Limiting Ring）構造であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記半絶縁膜はプラズマＣＶＤ膜であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
JP2015230229A 2015-11-26 2015-11-26 半導体装置 Active JP6519455B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015230229A JP6519455B2 (ja) 2015-11-26 2015-11-26 半導体装置
US15/173,749 US20170154955A1 (en) 2015-11-26 2016-06-06 Semiconductor device
DE102016218418.0A DE102016218418A1 (de) 2015-11-26 2016-09-26 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015230229A JP6519455B2 (ja) 2015-11-26 2015-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2017098440A JP2017098440A (ja) 2017-06-01
JP6519455B2 true JP6519455B2 (ja) 2019-05-29

Family

ID=58693314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230229A Active JP6519455B2 (ja) 2015-11-26 2015-11-26 半導体装置

Country Status (3)

Country Link
US (1) US20170154955A1 (ja)
JP (1) JP6519455B2 (ja)
DE (1) DE102016218418A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824084B2 (en) 2020-10-22 2023-11-21 Mitsubishi Electric Corporation Power semiconductor device
US12543332B2 (en) 2023-02-27 2026-02-03 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN107579057A (zh) * 2017-09-14 2018-01-12 全球能源互联网研究院 能进行终端横向耐压测试的igbt版图
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP2020136473A (ja) * 2019-02-19 2020-08-31 株式会社東芝 半導体装置の製造方法
JP7193387B2 (ja) * 2019-03-14 2022-12-20 株式会社東芝 半導体装置
JP7227110B2 (ja) 2019-09-18 2023-02-21 株式会社東芝 半導体装置
JP7345354B2 (ja) * 2019-10-25 2023-09-15 三菱電機株式会社 半導体装置
JP7664872B2 (ja) * 2022-02-07 2025-04-18 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60102770A (ja) * 1983-11-09 1985-06-06 Toshiba Corp 半導体装置
JPS63209161A (ja) * 1987-02-26 1988-08-30 Toshiba Corp 高耐圧プレ−ナ素子
JPH0817228B2 (ja) * 1988-03-11 1996-02-21 サンケン電気株式会社 半導体装置の製造方法
JP2904545B2 (ja) * 1990-05-08 1999-06-14 株式会社東芝 高耐圧プレーナ型半導体素子およびその製造方法
JP2870553B2 (ja) * 1990-11-08 1999-03-17 富士電機株式会社 高耐圧半導体装置
JPH11330496A (ja) * 1998-05-07 1999-11-30 Hitachi Ltd 半導体装置
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
DE102006011697B4 (de) * 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
JP5388487B2 (ja) 2008-06-18 2014-01-15 三菱電機株式会社 高耐圧半導体装置
JP2015230229A (ja) 2014-06-04 2015-12-21 株式会社リコー 非接触レーザスキャニング分光画像取得装置及び分光画像取得方法
US9576791B2 (en) * 2015-06-01 2017-02-21 GM Global Technology Operations LLC Semiconductor devices including semiconductor structures and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824084B2 (en) 2020-10-22 2023-11-21 Mitsubishi Electric Corporation Power semiconductor device
US12543332B2 (en) 2023-02-27 2026-02-03 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20170154955A1 (en) 2017-06-01
DE102016218418A1 (de) 2017-06-01
JP2017098440A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6519455B2 (ja) 半導体装置
JP5177151B2 (ja) 炭化珪素半導体装置
JP5477681B2 (ja) 半導体装置
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
US9196488B2 (en) Semiconductor device and manufacturing method thereof
JPWO2011129443A1 (ja) 半導体装置
CN103227193B (zh) 具有边缘终端结构的半导体器件
JP5655932B2 (ja) 半導体装置
CN108470767A (zh) 氮化物半导体器件
KR101236498B1 (ko) 전력 반도체장치
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
TW201423845A (zh) 半導體裝置之製造方法
JP4631268B2 (ja) 半導体装置
US20160104614A1 (en) Semiconductor Device and a Method of Manufacturing Same
WO2024150495A1 (ja) 半導体装置
KR101216561B1 (ko) 반도체장치
US11824084B2 (en) Power semiconductor device
JP5565309B2 (ja) 半導体装置
JP7846593B2 (ja) 半導体装置
CN113764508B (zh) 半导体装置
CN103094357A (zh) 半导体器件
CN119947179B (zh) 半导体结构和半导体器件
JP2012094889A (ja) 半導体装置
JP2024121375A (ja) 半導体装置
TWI527246B (zh) 蕭特基二極體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190408

R150 Certificate of patent or registration of utility model

Ref document number: 6519455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250