JP6532033B2 - 処理装置及び薄膜の製造方法 - Google Patents

Description

本発明は、処理装置及び薄膜の製造方法に関する。

従来、ナノ結晶シリコン層が形成された電子源を備える成膜装置に関し、電子源からの弾道電子の強力な還元力を利用して還元物質を成膜する成膜装置が知られている。従来の成膜装置では、電子源が物質塩溶液中に配置され、電子源における弾道電子の放出面上に還元物質が成膜されていた（例えば、特許文献１参照）。
特許文献１ 特許第５６４９００７号公報
特許文献２ 特開２００３−３３２２６５号公報
特許文献３ 特開２００７−２８８０１１号公報

しかしながら、従来の成膜装置は、電子源の放出面上に還元物質が成膜されるので、還元物質を直接利用できず、その用途が限られていた。また、従来の成膜装置では、電子源が物質塩溶液中に配置されるので、電子源の構造に制約がある。

本発明の第１の態様においては、弾道電子を放出するナノ結晶シリコン層を備える電子源と、弾道電子が照射される処理対象を載置するステージと、電子源における弾道電子の放出面と処理対象の処理面とが対向し、且つ、放出面と処理面とが非接触となるように電子源とステージとの相対位置を制御する位置制御部とを備える処理装置を提供する。

本発明の第２の態様においては、ステージ上に処理対象を載置する工程と、処理対象上に、物質イオンを含む電解質を塗布する工程と、ナノ結晶シリコン層を有する電子源と電解質とが対向し、且つ、電子源と電解質とが非接触となるように電子源とステージとの相対位置を制御する工程と、電子源の放出面から弾道電子を放出する工程と、弾道電子により物質イオンを還元して、処理対象上に還元物質を成膜する工程とを備える薄膜の製造方法を提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

処理装置１００の構成の一例を示す。 処理装置１００を用いた処理対象２０の処理フローの一例を示す。 処理装置１００を用いた電解質２２の塗布工程の一例を示す。 電子源１０のマウント工程の一例を示す。 電解質２２の処理工程の一例を示す。 還元物質２３の堆積工程後の処理装置１００の一例である。 図７（ａ）は、ＳｉとＣｕの境界付近のＡＦＭ像を示す。一方、図７（ｂ）は、ＳｉとＣｕの境界付近の線分ＡＢに沿った厚さプロファイルを示す。 図８（ａ）は、ＳｉとＣｕとの境界付近のＳＥＭ画像である。図８（ｂ）は、図８（ａ）の一部の拡大画像を示す。 ポリシリコン層１２の堆積工程を示す。 ナノ結晶シリコン層１３の形成工程の一例を示す。 絶縁膜１４の成膜工程を示す。 放出電極１５の形成工程の一例を示す。 放出電極１５のエッチング工程の一例を示す。 裏面電極１６の形成工程の一例を示す。 電子源１０の構成の一例を示す。 電子源１０の構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、処理装置１００の構成の一例を示す。処理装置１００は、収容部５０内に、電子源１０、処理対象２０、ステージ３０及びピエゾアクチュエータ４０を備える。

電子源１０は、半導体基板１１、ポリシリコン層１２、ナノ結晶シリコン層１３、絶縁膜１４、放出電極１５及び裏面電極１６を備える。電子源１０は、放出面Ｅｍから弾道電子を放出する。放出面Ｅｍとは、放出電極１５において弾道電子が放出される面を指す。弾道電子は、放出面Ｅｍの電極パターンで面放出されてよい。弾道電子とは、固体内であっても弾道的に走行する電子であって、エネルギー損失が少ない電子を指す。弾道電子のエネルギーは、数ｅＶ〜十数ｅＶ程度であってよい。例えば、弾道電子のエネルギーは、５〜１０ｅＶである。弾道電子のエネルギーは、電子源１０に印加された駆動電圧に応じて変化する。

半導体基板１１は、Ｓｉ、ＳｉＣ、Ｇｅ、ＧａＡｓ、ＧａＮ、ＧａＰ又はＩｎＰ等の半導体材料の結晶を加工して形成された板状の基板である。本例の半導体基板１１は、面方位（１００）のｎ^＋−Ｓｉ基板である。

ポリシリコン層１２は、ノンドープで半導体基板１１上に形成される。例えば、ポリシリコン層１２の膜厚は、１．６μｍである。ポリシリコン層１２には、ナノ結晶化されたナノ結晶シリコン層１３（ｎｃ−Ｓｉ層）が形成される。ナノ結晶シリコンとは、粒径がおよそ数ｎｍ〜数十ｎｍの多結晶シリコンを示す。

ナノ結晶シリコン層１３は、ナノ結晶シリコン層１３に印加された駆動電圧に応じて弾道電子を面放出する。ナノ結晶シリコン層１３は、ナノ結晶シリコンが複数並んだ列が形成された電子ドリフト層である。ナノ結晶シリコンの列には、電子トンネル障壁を接続した列が形成され、当該障壁に電圧が印加されると、多重トンネル現象が生じる。ナノ結晶シリコンにおける多重トンネル現象により、電子が弾道的に走行し弾道電子が発生する。弾道電子は、放出面Ｅｍに垂直な方向に対するずれが約±１０°以内の略垂直な方向に放出される。

絶縁膜１４は、電子源１０の放出面Ｅｍ以外の領域において、ポリシリコン層１２と放出電極１５との間を絶縁する。絶縁膜１４は、熱酸化によって形成されたＳｉＯ_２膜等であってよい。また、絶縁膜１４は、ＣＶＤ法等によって成膜されたＳｉＯ_２膜又はＳｉ_３Ｎ_４膜であってよい。

放出電極１５は、電子源１０が生成した弾道電子を所定の電極パターンで面放出する。放出電極１５は、第１の厚さ及び第１の厚さよりも厚い第２の厚さを有する。放出電極１５は、第１の厚さから弾道電子を放出し、第２の厚さを有する領域からは弾道電子を放出しない。即ち、放出電極１５において、第１の厚さを有する領域は弾道電子がトンネル可能な放出領域となり、第２の厚さを有する領域は弾道電子がトンネル不可能な非放出領域となる。例えば、第１の厚さは１０ｎｍ以下であり、第２の厚さは２０ｎｍ以上である。また、放出領域以外をマスクパターンで覆って非放出領域とすることも可能である。その場合、放出電極はマスクの下部、上部いずれに形成してもよい。いずれの場合にも電子放出はマスクパターン以外の領域に限定される。放出電極１５の材料は、Ｎｉ、Ａｕ、Ｃｒ、Ｔｉ、Ａｌ、Ｔａ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｕ、Ｒｕ、Ｉｎ、Ｉｒ及び／又はＭｏを含んでよい。また、放出電極１５の材料は、これらの材料を含む積層（例えばＡｕ（１０ｎｍ）／Ｔｉ（１ｎｍ））や２以上の材料の合金であってよい。放出電極１５の材料はＡｕであることが好ましい。

裏面電極１６は、半導体基板１１の放出面側と反対側の面に形成される。裏面電極１６には、接地された放出電極１５に対する電位差が負となる裏面印加電圧（−Ｖｂ）が印加される。裏面印加電圧（−Ｖｂ）の大きさを調整することにより、弾道電子の放出量を調整できる。裏面電極１６の材料は、Ｎｉ、Ａｕ、Ｃｒ、Ｔｉ、Ａｌ、Ｔａ、Ｐｄ、Ｒｈ、Ｐｔ、Ｃｕ、Ｒｕ、Ｉｎ、Ｉｒ及び／又はＭｏを含んでよい。また、裏面電極１６の材料は、これらの材料を含む２以上の材料の合金であってよい。

処理対象２０は、ステージ３０上に載置される。処理対象２０の処理面には、電子源１０の放出した弾道電子が照射される。処理対象２０は、電子源１０と非接触となるように相対位置が制御される。そのため、処理対象２０の材料は、半導体ウエハをはじめ、ガラス、プラスチック、柔軟性ポリマーシート等の任意の材料であってよい。また、処理対象２０の構造は、平面的な構造だけでなく、曲面を有する構造及び三次元構造であってよい。例えば、処理対象２０上には、レジスト２１により囲まれた領域が形成され、当該領域には、電解質２２が塗布される。この場合、電解質２２は、入射した弾道電子によって還元される。電解質２２の還元反応によって、処理対象２０の処理面上に予め定められた薄膜が形成される。レジスト２１の膜厚は、塗布される電解質２２の膜厚より大きければよい。例えば、レジスト２１の膜厚は５００ｎｍ〜２μｍであり、電解質２２の膜厚は３００ｎｍである。レジスト２１は、熱酸化によって形成されたＳｉＯ_２膜等であってよい。また、レジスト２１は、ＣＶＤ法等によって成膜されたＳｉＯ_２膜又はＳｉ_３Ｎ_４膜であってよい。

電解質２２は、電子源１０の放出した弾道電子により還元される物質イオンを含む。例えば、電解質２２は、ＣｕＣｌ_２、ＳｉＣｌ_４などの物質塩溶液である。電解質２２は、液体であっても、ゾルゲルであっても、コロイドであってもよい。電解質２２は、電子源１０の放出した弾道電子により還元される物質イオンを含むものであれば固体であってもよい。例えば、電解質２２がＣｕＣｌ_２の場合、弾道電子が電解質２２中のＣｕ^２＋を直接還元しＣｕ薄膜を自律成長させる。直接還元は、物質イオンの還元に必要なエネルギーと略同一なエネルギーを照射することによって生じる。つまり、直接還元は、物質イオンの還元に必要なエネルギーよりもはるかに大きなエネルギーを加えることにより生じる高速電子ビーム（ＥＢ）誘起還元と本質的に異なる反応である。物質イオンが直接還元されると、還元された原子の移動と、核成長が誘起され、物質イオンに応じた還元物質が堆積される。

堆積される還元物質は、物質塩溶液を構成するものであれば特に制約はない。そのため、還元物質は、金属から半導体まで広範囲のものを含む。金属では、Ｃｕなどの導電材料をはじめ、Ｎｉ、Ｃｏなどの磁性材料、Ａｇなどの貴金属に及ぶ。半導体では、例えば、１４族のＳｉ、Ｇｅが対象となる。また、異種物質塩の混合液への電子照射により、合金又はＳｉＧｅ等の混晶を堆積できる。混晶の組成は、異種物質塩の混合液の組成を調整することにより制御される。

堆積される還元物質の線幅は、放出電極１５の放出領域のパターンに応じて決まる。放出領域のパターンは、ＥＢ露光等の技術を用いることにより数ｎｍオーダーで加工される。また、還元物質の膜厚は、弾道電子の照射電子流密度と照射時間との積、すなわち照射電荷量密度に応じて変化する。照射電荷量密度とは、単位面積当たりに照射される電荷量（Ｃ／ｃｍ^２）で定義される。処理装置１００を用いた還元物質の堆積では、電子源１０と処理対象２０とが非接触であるため、堆積される膜厚の制限がない。

ステージ３０は、電子源１０と処理対象２０との相対位置を変更する。ステージ３０は、処理装置本体３２に形成されたガイドレール３１上に設けられる。これにより、放出面Ｅｍと平行な方向における、電子源１０と処理対象２０との相対位置を変化させる。ガイドレール３１は、少なくとも処理対象２０が電子源１０に対向する位置に移動できるように設けられる。

ピエゾアクチュエータ４０は、放出面Ｅｍと垂直な方向における、電子源１０と処理対象２０との相対位置を変化させる。電子源１０と処理対象２０との相対位置は、ピエゾ制御部４１からピエゾアクチュエータ４０に印加される電圧に応じて変化する。また、ピエゾ制御部４１は、ピエゾアクチュエータ４０から入力される信号に基づいて、電子源１０と処理対象２０との相対位置を算出する。例えば、当該相対位置は、電子源１０とレジスト２１が接触した場合に生じる圧力を検出することにより算出される。なお、電子源１０と処理対象２０との相対位置は、電子源１０に接続されたアクティブマトリクス装置によって、放出面Ｅｍに対して平行な方向に操作されるとしてもよい。なお、本明細書において、電子源１０と処理対象２０との相対位置とは、厳密には、電子源１０の放出面Ｅｍと処理対象２０の処理面との相対位置を指して良い。

収容部５０は、排出口５１及び吸入口５２を備え、収容部５０内の気圧を調整する。収容部５０の内部は、Ｎ_２、Ａｒ等の不活性ガスが充填される。収容部５０は、グローブボックス又はチャンバであってよい。収容部５０内の気圧は、形成する薄膜の形状、処理対象２０の性質に応じて変化されてよい。例えば、収容部５０内を大気圧とした場合、利用する処理対象２０の選択の幅が広がる。即ち、収容部５０内が大気圧の場合には、処理対象２０として固体以外の物質を利用することができる。一方、収容部５０内の気圧を大気圧よりも低い低真空とした場合、電子源１０から放出された弾道電子の平均自由行程が大きくなる。即ち、弾道電子の制御性が良くなるので、微細なパターンの薄膜を形成しやすくなる。

以上の通り、処理装置１００は、５〜１０ｅＶの弾道電子を用いた電解質２２の直接還元により還元物質を堆積する。一方、電子ビーム露光機に用いられるような数ｋｅＶ〜数十ｋｅＶの高エネルギー集束電子ビームを用いて電解質２２を還元すると、電解質２２の反応前駆体の分解反応が生じてしまう。つまり、本例の処理装置１００を用いた直接還元反応では、分解反応が生じないので、副産物が生成されにくく、汚染の少ない還元物質が得られる。

なお、本例では、還元物質を処理対象２０上に堆積させる実施形態について説明した。しかしながら、処理装置１００の実施形態はこれには限られず、処理対象２０の改質にも用いられてよい。例えば、処理装置１００は、弾道電子によって、処理対象２０の表面を親水化若しくは疎水化する。また、処理装置１００は、処理対象２０のｐＨを弾道電子の照射前後で変化させてよい。

図２は、処理装置１００を用いた処理対象２０の処理フローの一例を示す。まず、処理対象２０上に電解質２２を塗布する（Ｓ１００）。次に、電子源１０と処理対象２０との相対位置を制御する（Ｓ１０１）。電子源１０と処理対象２０との相対位置は、収容部５０内の気圧及び温度等に応じて制御されてよい。本例の電子源１０は、放出電極１５の放出領域に応じたパターンの弾道電子を面放出できるので、処理対象２０をパターニングする必要がない。次に、電子源１０から弾道電子を放出する（Ｓ１０２）。放出された弾道電子を処理対象２０上の電解質２２に照射する（Ｓ１０３）。次に、電子源１０から照射された弾道電子により、電解質２２の還元反応が生じる（Ｓ１０４）。このように、本例の処理装置１００は、室温一貫プロセス技術として利用できる。

なお、本例の処理フローでは、電解質２２を１度のみ還元する場合について開示した。この場合、処理装置１００によって、単独の薄膜が形成される。しかしながら、処理工程を適宜追加することによって、複数の薄膜を形成できる。例えば、処理装置１００は、異種の物質塩溶液に対する逐次電子照射によって、異種金属の積層やＳｉ／Ｇｅのような超格子薄膜構造の作製が可能である。また、処理装置１００は、薄膜堆積及び酸化処理を連続的に実施し、適宜、アニール工程、不純物ドーピング工程等を組み合わせることにより、金属−絶縁体−金属（ＭＩＭ）構造及び金属−酸化膜絶縁体−半導体（ＭＯＳ）構造を作製できる。さらに、処理装置１００は、異種の電解質２２に対する選択的な電子照射により、半導体と金属からなる３次元構造を形成してもよい。

図３は、処理装置１００を用いた電解質２２の塗布工程の一例を示す。本例の処理装置１００は、ディスペンサ６０及びディスペンサ制御部６１を備える。塗布工程はディスペンサに限るものではなく、スピンコーティングまたは印刷なども含まれる。

ディスペンサ６０は、充填した電解質２２を処理対象２０上に塗布する。ディスペンサ６０は、塗布する電解質２２の量を適切に調整できるものであれば特にどのような構造であってもよい。ディスペンサ６０の構造は、電解質２２の状態及び性質に応じて適宜変化されてよい。ディスペンサ６０は、収容部５０内に配置されるのが好ましい。

ディスペンサ制御部６１は、ディスペンサ６０を制御して、処理対象２０上に電解質２２を塗布する。ディスペンサ制御部６１は、ディスペンサ６０が電解質２２を塗布するタイミング、位置及び塗布量を制御する。ディスペンサ制御部６１は、ステージ３０が予め定められた位置に移動した場合に電解質２２を塗布するように制御してもよい。また、ディスペンサ制御部６１は、ディスペンサ６０が充填した電解質２２が処理対象２０上に塗布されるようにディスペンサ６０の位置を制御する。ディスペンサ６０の位置は固定であってもよい。

図４は、電子源１０のマウント工程の一例を示す。マウント工程では、電子源１０の放出面Ｅｍが電解質２２に対向するように、電子源１０とステージ３０との相対位置が制御される。

初めに、ステージ３０は、ディスペンサ６０による電解質２２の塗布位置から電子源１０のマウント位置に移動される。但し、ディスペンサ６０による電解質２２の塗布位置が、電子源１０のマウント位置と同じ場合は、ステージ３０を移動する必要がない。この場合、ガイドレール３１は不要である。ステージ３０が電子源１０のマウント位置に移動されると、ピエゾ制御部４１は、電子源１０と処理対象２０の相対位置が近づくように、ピエゾアクチュエータ４０を制御する。これにより、電子源１０とレジスト２１とが接触して、電子源１０の放出面Ｅｍと電解質２２とが予め定められた距離となる。電子源１０の放出面Ｅｍと電解質２２とが予め定められた距離になるとマウント工程は終了する。

電子源１０の放出面Ｅｍと電解質２２との間隔は、接触しない範囲で収容部５０の気圧に応じて決定されてよい。例えば、ピエゾ制御部４１は、収容部５０内が大気圧である場合に、放出面Ｅｍと電解質２２との間隔を５００ｎｍ以下に設定する。また、ピエゾ制御部４１は、収容部５０内が低真空の場合に、放出面Ｅｍと電解質２２との間隔を１μｍとしてよい。さらに、収容部５０内の気圧が低下するに伴い、放出面Ｅｍと電解質２２との間隔を１μｍ以上に大きくしてよい。このように、低気圧においては電子の自由工程増大に応じて放出面Ｅｍと電解質２２との間隔を大きく設定することができるが、同時に溶液の蒸発が生じやすくなることから、これを抑えるため還元反応に影響しない溶媒を電解質溶液に混合させてよい。

図５は、電解質２２の処理工程の一例を示す。電子源１０の裏面電極１６には、裏面印加電圧（−Ｖｂ）が印加され、放出電極１５は接地される。これにより、電子源１０は、所定のパターンの弾道電子を放出する。電解質２２は、所定のパターンに応じて還元反応が生じる。また、処理対象２０は、電位制御部４２に接続されてよい。

電位制御部４２は、電子源１０と処理対象２０との間の電位差を加速電圧Ｖａに制御する。加速電圧Ｖａは、放出面Ｅｍから放出された弾道電子を処理対象２０の方向に加速する。電位制御部４２は、加速電圧Ｖａの大きさを制御することにより、弾道電子の量とエネルギーを調整できる。加速電圧Ｖａの大きさは、少なくとも放出電極１５に対する処理対象２０の電位が正となるように決定される。

なお、電子源１０の構造は、電子源１０と処理対象２０とが接近した場合に邪魔にならないような構造であることが好ましい。即ち、電子源１０と処理対象２０の処理面との最短距離は、放出面Ｅｍと処理面との距離であることが好ましい。但し、電子源１０と処理対象２０との距離を予め定められた距離に近接できる構造であればこれに限られない。

図６は、還元物質２３の堆積工程後における処理装置１００の一例である。本例の処理対象２０は、電解質２２の処理工程後に純水で洗浄処理される。純粋処理は、ステージ３０上で行われてもよいし、ステージ３０から処理対象２０を取り外して行われてよい。

還元物質２３は、所定のパターンにより処理対象２０の処理面上に堆積される。還元物質２３は、電解質２２の物質イオンの直接還元により堆積されるので、副産物が生成されにくく汚染が少ない。

本例の処理装置１００を用いた還元物質２３の堆積方法は、従来のドライプロセス及びウエットプロセスを用いた成膜方法と比較して多くの点で優れている。本例の処理装置１００は、物理的気相堆積（ＰＶＤ）、化学的気相堆積（ＣＶＤ）等のドライプロセスと比較して、室温、クリーン、低コスト、低環境負荷の要件を兼ね備えている。例えば、処理装置１００は、処理対象２０の温度を、ＰＶＤ法及びＣＶＤ法のように高温に設定する必要がない。また、処理装置１００は、ＰＶＤ法において必須の真空排気装置及び放電装置、及びＣＶＤ法において必須の引火性ガスを使用しなくてよいため付帯設備を簡略化できる。さらに、ウエットプロセスと比較しても、本例の処理装置１００は、対向電極を使用しないため、対向電極で発生する気体の問題がないので、汚染されにくく、且つ、均一に薄膜成長できる。そして、処理装置１００では、真空に引く必要がないので、処理対象２０の大面積化も容易である。

図７は、処理装置１００により成膜された金属薄膜の原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像を示す。この場合、還元対象の溶液には０．１ｍｏｌ／ＬのＣｕＣｌ_２水溶液とエチレングリコールを３：１で混合した溶液を用い、気圧を１０００Ｐａとして電子源を駆動した。電子照射後、基板を純水に浸漬し残留する不要の溶液を除去した。この処理後に電子照射部分のＳｉ基板上でＣｕ薄膜の堆積を確認した結果が本例のＡＦＭ像である。図７（ａ）は、ＳｉとＣｕの境界付近のＡＦＭ像を示す。一方、図７（ｂ）は、ＳｉとＣｕの境界付近の線分ＡＢに沿った厚さプロファイルを示す。ＡＦＭ像において、Ｃｕが堆積されていない領域は弾道電子が照射されていない領域を示し、Ｃｕが堆積された領域は弾道電子が照射された領域を示す。

本例のＡＦＭ像より、電子源１０の放出領域のパターンに応じて、ＳｉとＣｕの境界が明確に形成されていることが観察された。また、ＡＦＭ像の厚さプロファイルからおよそ７ｎｍのＣｕが堆積されたことが分かる。

図８は、処理装置１００により成膜された金属薄膜の走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）画像を示す。図８（ａ）は、ＳｉとＣｕとの境界付近のＳＥＭ画像である。図８（ｂ）は、図８（ａ）の一部の拡大画像を示す。本例のＳＥＭ画像から、処理装置１００によって表面荒れのない均一なＣｕが堆積されていることが分かる。このように、処理装置１００を用いれば高品質な薄膜を堆積できる。堆積された薄膜がＣｕであることは、エネルギー分散型Ｘ線分光法（ＥＤＸ）及び光反射スペクトルの測定結果からも裏付けられた。

図９Ａから図９Ｆは、ナノ結晶シリコン層１３を有する電子源１０の製造工程の一例を示す。電子源１０は、大気中で使用されることから構造上の制約が少ない。なお、電子源１０の構造は、ナノ結晶シリコン層１３から弾道電子を放出できる構造であれば、本例に限られない。

図９Ａは、ポリシリコン層１２の堆積工程を示す。ポリシリコン層１２は、半導体基板１１上に形成される。ポリシリコン層１２は、減圧化学気相成長（ＬＰＣＶＤ）法により形成されてよい。本例のポリシリコン層１２の膜厚は１．６μｍである。

図９Ｂは、ナノ結晶シリコン層１３の形成工程の一例を示す。ナノ結晶シリコン層１３は、ポリシリコン層１２において半導体基板１１と反対側に形成される。例えば、ナノ結晶シリコン層１３は、ポリシリコン層１２がＨＦ溶液中で陽極酸化処理されることにより形成される。その後、ナノ結晶シリコン層１３は、電気化学的酸化に加えて、超臨界状態のＣＯ_２による洗浄、及び乾燥等の処理が施される。

図９Ｃは、絶縁膜１４の成膜工程を示す。絶縁膜１４は、ナノ結晶シリコン層１３の放出面Ｅｍに対応する領域以外を被覆する。絶縁膜１４は、ポリシリコン層１２のエッチング後に成膜されてよい。ポリシリコン層１２をエッチングすることによりナノ結晶シリコン層１３の放出面Ｅｍが電子源１０において突出する。

図９Ｄは、放出電極１５の形成工程の一例を示す。放出電極１５は、少なくともナノ結晶シリコン層１３の放出面Ｅｍを覆うように形成される。また、放出電極１５は、スパッタ又は蒸着等により、ナノ結晶シリコン層１３及び絶縁膜１４の全面に形成されてよい。本例では、放出電極１５としてＴｉ（１ｎｍ）とＡｕ（１０ｎｍ）の薄膜を積層する。

図９Ｅは、放出電極１５のエッチング工程の一例を示す。放出電極１５における放出領域のパターンは、ドライエッチング又はウエットエッチングにより形成される。例えば、放出電極１５における放出領域のパターンは、電子ビーム露光装置を用いてパターニングされる。なお、放出電極１５は、電子源１０が大気中で使用されるので、放出面Ｅｍに加えて、放出面Ｅｍ以外の領域が露出して形成されてよい。

図９Ｆは、裏面電極１６の形成工程の一例を示す。裏面電極１６は、半導体基板１１のポリシリコン層１２が形成される側と反対側に形成される。裏面電極１６は、スパッタ又は蒸着により形成されてよい。本例では、裏面電極１６として膜厚０．３μｍのＡｌが堆積される。

図１０は、電子源１０の構成の一例を示す。本例の電子源１０は、マスク１７を備える。マスク１７は、ナノ結晶シリコン層１３上にパターニングされて、ナノ結晶シリコン層１３から弾道電子が放出されるのを制限する。即ち、マスク１７の存在する領域からは弾道電子が放出されず、マスク１７の存在しない電子放出領域１８から弾道電子が放出される。弾道電子が放出される領域は、マスク１７が完全に存在しなくてもよいし、弾道電子が放出される程度にマスク１７が薄く存在していてもよい。マスク１７上には、放出電極１５が形成される。本実施形態では、放出電極１５をパターニングする必要がない。放出電極１５上には、外部と接続するためのパッド１９が形成されてよい。

図１１は、マスク１７を備えた電子源１０の構成の一例を示す。本例のマスク１７は、ナノ結晶シリコン層１３を覆う放出電極１５上に形成される。マスク１７は、予め定められたパターンでパターニングされる。これにより、マスク１７の存在する領域からは弾道電子が放出されず、マスク１７の存在しない電子放出領域１８から弾道電子が放出される。本例の電子源１０では、マスク１７を用いることにより、放出電極１５の膜厚を第１の厚さ及び第２の厚さの２段階に制御しなくてよい。

本明細書に開示した通り、処理装置１００は、室温、クリーン、低環境負荷、超微細化、大規模集積アレイ化の要求を同時に満たす固体薄膜形成技術を実現する。処理装置１００を用いて堆積された薄膜は、様々な分野に応用可能である。例えば、薄膜電子素子として、Ｓｉ、Ｇｅ薄膜の堆積及び積層化技術を総合したナノワイヤ、ＭＯＳ構造を基本とした薄膜トランジスタ、ヘテロ接合薄膜素子及びディスプレイ駆動素子に応用し得る。また、処理装置１００により堆積された薄膜は、受光素子（フォトダイオード、フォトトランジスタ）、光電変換素子（薄型太陽電池、光導電素子）及び発光素子（近赤外〜紫外）に応用し得る。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
［項目１］
弾道電子を放出するナノ結晶シリコン層を備える電子源と、
上記弾道電子が照射される処理対象を載置するステージと、
上記電子源における上記弾道電子の放出面と上記処理対象の処理面とが対向し、且つ、上記放出面と上記処理面とが非接触となるように上記電子源と上記ステージとの相対位置を制御する位置制御部と
を備える処理装置。
［項目２］
上記電子源は、上記放出面に形成された放出電極を更に備え、
上記放出電極は、第１の厚さを有する放出領域と、上記第１の厚さよりも厚い第２の厚さを有する非放出領域とを有し、または放出領域とそれ以外をマスクパターンで覆った非放出領域とを有し、
上記弾道電子は、上記放出領域から放出される項目１に記載の処理装置。
［項目３］
上記放出電極は、上記放出面以外の領域が露出している項目２に記載の処理装置。
［項目４］
物質イオンを含む電解質を上記処理面上に塗布するディスペンサ、スピンナーまたは印刷システムのいずれかを更に備え、
上記位置制御部は、上記放出面が上記電解質の表面と対向し、且つ、上記放出面と上記電解質とが非接触となるように上記電子源と上記ステージとの相対位置を制御し、
上記電子源は、上記物質イオンを還元して上記処理面上に還元物質を成膜する項目１から３のいずれか一項に記載の処理装置。
［項目５］
上記電子源及び上記ステージを収容する収容部を更に備え、
上記位置制御部は、上記収容部内の気圧に応じて上記放出面と上記処理面との間隔を制御する項目１から４のいずれか一項に記載の処理装置。
［項目６］
上記位置制御部は、上記収容部内が大気圧である場合に、上記放出面と上記処理面との間隔を５００ｎｍ以下に制御する項目５に記載の処理装置。
［項目７］
上記処理対象の電位を制御する電位制御部を更に備え、
上記電位制御部は、上記収容部内の気圧に応じて上記処理対象の電位を制御する項目５又は６に記載の処理装置。
［項目８］
上記位置制御部は、上記電子源の位置を、上記ステージに対して相対的に走査する項目１から７のいずれか一項に記載の処理装置。
［項目９］
上記電子源と上記処理面との最短距離は、上記放出面と上記処理面との距離である項目１から８のいずれか一項に記載の処理装置。
［項目１０］
上記電子源は、上記弾道電子を照射することで、上記処理対象のｐＨを制御する項目１から９のいずれか一項に記載の処理装置。
［項目１１］
上記電子源は、上記弾道電子を照射することで、上記処理対象の表面を改質する項目１から１０のいずれか一項に記載の処理装置。
［項目１２］
ステージ上に処理対象を載置する工程と、
上記処理対象上に、物質イオンを含む電解質を塗布する工程と、
ナノ結晶シリコン層を有する電子源と上記電解質とが対向し、且つ、上記電子源と上記電解質とが非接触となるように上記電子源と上記ステージとの相対位置を制御する工程と、
上記電子源の放出面から弾道電子を放出する工程と、
上記弾道電子により上記物質イオンを還元して、上記処理対象上に還元物質を成膜する工程と
を備える薄膜の製造方法。
［項目１３］
上記電子源と上記ステージとの相対位置を制御する工程は、
上記電子源及び上記ステージを収容する収容部内の気圧に応じて、上記放出面と上記処理対象との間隔を制御する項目１２に記載の薄膜の製造方法。

１０・・・電子源、１１・・・半導体基板、１２・・・ポリシリコン層、１３・・・ナノ結晶シリコン層、１４・・・絶縁膜、１５・・・放出電極、１６・・・裏面電極、１７・・・マスク、１８・・・電子放出領域、１９・・・パッド、２０・・・処理対象、２１・・・レジスト、２２・・・電解質、２３・・・還元物質、３０・・・ステージ、３１・・・ガイドレール、３２・・・処理装置本体、４０・・・ピエゾアクチュエータ、４１・・・ピエゾ制御部、４２・・電位制御部、５０・・・収容部、５１・・・排出口、５２・・・吸入口、６０・・・ディスペンサ、６１・・・ディスペンサ制御部、１００・・・処理装置

Claims (12)

1. 弾道電子を放出するナノ結晶シリコン層を備える電子源と、
   前記弾道電子が照射される処理対象を載置するステージと、
   前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と
   を備え、
   前記電子源は、前記放出面に形成された放出電極を更に備え、
   前記放出電極は、第１の厚さを有する放出領域と、前記第１の厚さよりも厚い第２の厚さを有する非放出領域とを有し、
   前記弾道電子は、前記放出領域から放出される処理装置。
2. 前記放出電極は、前記放出面以外の領域が露出している請求項１に記載の処理装置。
3. 前記電子源及び前記ステージを収容する収容部を更に備え、
   前記位置制御部は、前記収容部内の気圧に応じて前記放出面と前記処理面との間隔を制御する請求項１又は２に記載の処理装置。
4. 前記位置制御部は、前記収容部内が大気圧である場合に、前記放出面と前記処理面との間隔を５００ｎｍ以下に制御する請求項３に記載の処理装置。
5. 前記位置制御部は、前記電子源の位置を、前記ステージに対して相対的に走査する請求項１から４のいずれか一項に記載の処理装置。
6. 前記電子源と前記処理面との最短距離は、前記放出面と前記処理面との距離である請求項１から５のいずれか一項に記載の処理装置。
7. 前記電子源は、前記弾道電子を照射することで、前記処理対象のｐＨを制御する請求項１から６のいずれか一項に記載の処理装置。
8. 前記電子源は、前記弾道電子を照射することで、前記処理対象の表面を改質する請求項１から７のいずれか一項に記載の処理装置。
9. 弾道電子を放出するナノ結晶シリコン層を備える電子源と、
   前記弾道電子が照射される処理対象を載置するステージと、
   前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と、
   物質イオンを含む電解質を前記処理面上に塗布するディスペンサ、スピンナーまたは印刷システムのいずれかとを備え、
   前記位置制御部は、前記放出面が前記電解質の表面と対向し、且つ、前記放出面と前記電解質とが非接触となるように前記電子源と前記ステージとの相対位置を制御し、
   前記電子源は、前記物質イオンを還元して前記処理面上に還元物質を成膜する処理装置。
10. 弾道電子を放出するナノ結晶シリコン層を備える電子源と、
    前記弾道電子が照射される処理対象を載置するステージと、
    前記電子源における前記弾道電子の放出面と前記処理対象の処理面とが対向し、且つ、前記放出面と前記処理面とが非接触となるように前記電子源と前記ステージとの相対位置を制御する位置制御部と、
    前記電子源及び前記ステージを収容する収容部と、
    前記処理対象の電位を制御する電位制御部とを備え、
    前記位置制御部は、前記収容部内の気圧に応じて前記放出面と前記処理面との間隔を制御し、
    前記電位制御部は、前記収容部内の気圧に応じて前記処理対象の電位を制御する処理装置。
11. ステージ上に処理対象を載置する工程と、
    前記処理対象上に、物質イオンを含む電解質を塗布する工程と、
    ナノ結晶シリコン層を有する電子源と前記電解質とが対向し、且つ、前記電子源と前記電解質とが非接触となるように前記電子源と前記ステージとの相対位置を制御する工程と、
    前記電子源の放出面から弾道電子を放出する工程と、
    前記弾道電子により前記物質イオンを還元して、前記処理対象上に還元物質を成膜する工程と
    を備える薄膜の製造方法。
12. 前記電子源と前記ステージとの相対位置を制御する工程は、
    前記電子源及び前記ステージを収容する収容部内の気圧に応じて、前記放出面と前記処理対象との間隔を制御する請求項１１に記載の薄膜の製造方法。