JP6536318B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP6536318B2
JP6536318B2 JP2015186744A JP2015186744A JP6536318B2 JP 6536318 B2 JP6536318 B2 JP 6536318B2 JP 2015186744 A JP2015186744 A JP 2015186744A JP 2015186744 A JP2015186744 A JP 2015186744A JP 6536318 B2 JP6536318 B2 JP 6536318B2
Authority
JP
Japan
Prior art keywords
semiconductor device
surface protection
protection film
sin surface
sin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015186744A
Other languages
English (en)
Other versions
JP2017063089A (ja
JP2017063089A5 (ja
Inventor
健一郎 倉橋
健一郎 倉橋
南條　拓真
拓真 南條
吹田　宗義
宗義 吹田
章文 今井
章文 今井
柳生　栄治
栄治 柳生
拓行 岡崎
拓行 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015186744A priority Critical patent/JP6536318B2/ja
Priority to US15/173,740 priority patent/US9893210B2/en
Priority to DE102016217862.8A priority patent/DE102016217862B4/de
Priority to KR1020160120404A priority patent/KR101870524B1/ko
Priority to CN201610847818.6A priority patent/CN106558601B/zh
Publication of JP2017063089A publication Critical patent/JP2017063089A/ja
Publication of JP2017063089A5 publication Critical patent/JP2017063089A5/ja
Application granted granted Critical
Publication of JP6536318B2 publication Critical patent/JP6536318B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/794—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising conductive materials, e.g. silicided source, drain or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、ＳｉＮ表面保護膜を有する半導体装置及びその製造方法に関する。
ＧａＮはＳｉ又はＧａＡｓよりも高い絶縁破壊耐圧を有するため、窒化物半導体装置（ＧａＮ系トランジスタ）は高電圧・高出力動作が期待されるデバイスである。窒化物半導体装置の構造としてＡｌＧａＮ／ＧａＮヘテロ接合構造が代表的に知られている。
しかし、窒化物半導体装置の動作電圧が高い領域において高周波動作時の電流が大きく減少する電流コラプスと呼ばれる現象が生じる。電流コラプスが生じると、ＤＣ特性から期待される出力電力が得られないため、電流コラプスを抑制する必要がある。
電流コラプスの主な原因として、高電圧動作時において、ＡｌＧａＮの結晶、ＧａＮの結晶中又はＡｌＧａＮの表面等に形成された不純物準位及び界面準位に電子が一時的に捕獲されてしまい、電流の狭窄が生じていると考えられている。
表面保護膜にＳｉＮを適用することで、電流コラプスが大幅に抑制されることが知られている（例えば、非特許文献１参照）。しかし、ＳｉＮを適用しただけで電流コラプスを十分に抑制できるわけではないため、ＳｉＮの組成や成膜方法・条件、他の絶縁膜との組み合わせ等を規定した技術が開示されている（例えば、特許文献１，２，３参照）。特許文献１では、薬液のエッチングレートを主な指標にした窒素（Ｎ）過剰なＳｉＮを用いる。一方、特許文献２，３では、Ｓｉ／Ｎ比に着目し、シリコン（Ｓｉ）過剰領域のＳｉＮを用いる。
特開２００９−１０１０７号公報 特開２０１３−１１５３２３号公報 特許第４９１２６０４号公報
長谷川文夫、吉川明彦編著、「ワイドギャップ半導体光・電子デバイス」、森北出版株式会社、２００６年、ｐ．２４５−２４６
しかし、特許文献１〜３では、電流コラプスを抑制するために本質的に満たすべきＳｉＮ表面保護膜の条件が定まっていないため、電流コラプス抑制の効果に対して十分な再現性を得られないという問題がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は再現性よく電流コラプスを抑制することができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、基板と、前記基板上に形成された窒化物半導体層と、前記窒化物半導体層上に形成されたソース電極、ドレイン電極及びゲート電極と、前記窒化物半導体層を覆うＳｉＮ表面保護膜とを備え、前記ＳｉＮ表面保護膜は、Ｓｉ−Ｎ結合を成すＳｉ及びＮと、不純物準位又は界面準位に結合された他のＳｉ及びＮとを有し、前記Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であることを特徴とする。
本発明ではＳｉＮ表面保護膜のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１である。これにより、ＳｉＮ／半導体界面のエネルギーが下がるため、再現性よく電流コラプスを抑制することができる。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 電流コラプスの指標として、ＤＣ動作時の最大電流値とパルス動作時の最大電流値の比率を示す図である。 ＳｉＮ／ＡｌＧａＮ界面におけるＡｌ及びＧａの内殻準位の結合エネルギーを比較した図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態３に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態５に係る半導体装置を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態６に係る半導体装置を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置はヘテロ構造電界効果トランジスタである。
基板１上にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮバリア層４が順に形成されている。基板１は、ＳｉＣ基板、サファイア基板、又はシリコン基板等であるが、その上にＧａＮチャネル層３を形成することができれば如何なるものでもよい。バッファ層２はＧａＮ又はＡｌＮ等であるが、その上にＧａＮチャネル層３を形成することができれば如何なるものでもよい。例えば、ＧａＮチャネル層３を形成できていれば、ダブルヘテロ構造でもよい。半導体最表面層はＡｌＧａＮバリア層４であるが、ＩｎＡｌＮバリア層でもよい。また、必要に応じて、ＡｌＧａＮバリア層４上にＧａＮキャップ層を形成してもよい。
最表面層であるＡｌＧａＮバリア層４上にソース電極５、ドレイン電極６及びゲート電極７が形成されている。ソース電極５及びドレイン電極６は、ゲート電極７を挟んで互いに離間している。
ソース電極５及びドレイン電極６がＡｌＧａＮバリア層４にオーミック接合されている。ソース電極５及びドレイン電極６は代表的にはＴｉ／Ａｌ構造であり、例えばＴｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（４０ｎｍ）／Ａｕ（３０ｎｍ）を形成し、６００℃以上のアニーリング処理を行うことによってオーミック接合が得られる。その他必要に応じて、任意の電極構造及びオーミック形成プロセスを適用することが可能である。
ゲート電極７がＡｌＧａＮバリア層４にショットキー接合されてＭＥＳ（Metal-Semiconductor）構造が形成されている。ゲート電極７は代表的にはＮｉ／Ａｕ構造であり、例えばＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を蒸着あるいはスパッタリフトオフプロセスを用いて形成する。その他必要に応じて、ショットキー障壁が高いＰｔあるいはＰｄ系電極材料等も適用することができる。
ＳｉＮ表面保護膜８がＡｌＧａＮバリア層４を覆う。ＡｌＧａＮバリア層４とＳｉＮ表面保護膜８が直接に接して界面を形成する。ＳｉＮ表面保護膜８のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図２は、本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。
まず、図２に示すように、半絶縁性ＳｉＣの基板１上に、ＧａＮ又はＡｌＮからなるバッファ層２を形成する。次に、バッファ層２上にＧａＮチャネル層３及びＡｌＧａＮバリア層４を順に形成する（ＡｌＧａＮ／ＧａＮ構造）。次に、ＡｌＧａＮバリア層４上に、Ｔｉ（２０ｎｍ）／Ａｌ（１００ｎｍ）／Ｔｉ（４０ｎｍ）／Ａｕ（３０ｎｍ）からなるソース電極５及びドレイン電極６と、Ｎｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなるゲート電極７を形成する。
次に、図１に示すように、ＡｌＧａＮバリア層４の表面を覆うようにＳｉＮ表面保護膜８を形成する。ＳｉＮ表面保護膜８の膜厚は例えば８０ｎｍとする。ＳｉＮ表面保護膜８の成膜方法としては、例えば成膜時のガス流量の調整自由度が高いＥＣＲ（Electron Cyclotron Resonance）スパッタ法を用いる。成膜時ガス流量条件は、ストイキオメトリなＳｉ３Ｎ４膜を成膜するためのガス流量を基準とした時に、例えば、Ｎ２ガス流量のみを９０％とする。これにより、Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１に収まるＳｉＮ、つまり、固体としてＳｉ過剰なＳｉＮ表面保護膜８を形成することができる。以上の工程により本実施の形態に係る半導体装置が得られる。
ここで、電流コラプス抑制を目的にＳｉＮ表面保護膜８に着目すると、ＳｉＮと半導体表面の界面で形成される電子構造が、その領域の特性を主に支配しており、本質的に重要であると考えられる。例えば、最表面層がＡｌＧａＮ層である系を考えた場合、ＳｉＮ／ＡｌＧａＮ界面の基本的な電子構造を形成しているのは、固体としてのＳｉＮとＡｌＧａＮが主である。しかし、実際の系においては、成膜方法／条件に依存してＳｉＮの形成以外に寄与するＳｉ及びＮ、いわゆる不純物と結合するＳｉ及びＮが生じ、且つそれらが不純物準位及び界面準位を形成し得ることになる。従って、含有比で規定されたＳｉＮを形成しただけでは、固体としてのＳｉＮの形成に寄与するＳｉ及びＮを規定できず、ＳｉＮ／ＡｌＧａＮ界面の電子構造までは再現できない。
ここで注目すべき点は、不純物準位及び界面準位に有限の寿命で電子が捕獲されることで電流コラプスが生じていると考えられる点である。これらの準位は、無バイアス状態では電子で満たされず、かつ高バイアス印加時に電子が励起され得るエネルギー範囲に位置している。このため、高バイアス印加に伴って有限の寿命で電子が捕獲されると推定できる。一方で、これらの準位の低減は現実的に限界がある。そこで、発明者は、これらの準位が無バイアス状態でも電子が存在し得るエネルギー位置、つまり系のエネルギーを下げることで、電流コラプスが抑制されると考えた。このように、電子構造の観点で実験と検証を行った結果、Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１のＳｉＮを適用することで、ＳｉＮ／半導体界面における系のエネルギーが下がり、電流コラプスを抑制できることを見出した。
図３は、電流コラプスの指標として、ＤＣ動作時の最大電流値とパルス動作時の最大電流値の比率を示す図である。Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／ＮがＳｉ過剰であるほど最大電流値の比率が高くなることが分かる。
一方、Ｓｉ欠乏の範囲、即ちＳｉ／Ｎが０．７５１より小さい場合は、最大電流値の比率が顕著に低下することが分かる。つまり、Ｓｉ／Ｎが０．７５１より小さい場合は電流コラプス現象が顕著となる。このため、元来、電流コラプス現象の抑制のためにＳｉＮを適用していることを鑑みると、Ｓｉ欠乏の範囲は適用範囲として不適であることが分かる。
図４は、ＳｉＮ／ＡｌＧａＮ界面におけるＡｌ及びＧａの内殻準位の結合エネルギーを比較した図である。Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／ＮがＳｉ過剰となることで、ＡｌとＧａの内殻準位が高結合エネルギー側にシフトしており、ＳｉＮ／ＡｌＧａＮ界面の系のエネルギーが下がることが分かる。
しかし、ＳｉＮはＳｉ過剰になるにつれ屈折率が高くなる傾向にあり、ウエハ面内で膜剥がれが生じ易くなるため、不適である。このため、図３及び図４の通り、実験を通して素子特性の確認が取れ、現実的に作成可能な範囲を考慮すると、Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎは０．８０１が上限レベルである。
これらの結果より、Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１、つまり固体としてＳｉ過剰なＳｉＮを適用することにより、ＳｉＮ／窒化物半導体界面の系のエネルギーを低下させ、電流コラプス抑制の効果を得られることが分かる。
以上説明したように、本実施の形態ではＳｉＮ表面保護膜８のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１である。これにより、ＳｉＮ／ＡｌＧａＮ界面のエネルギーが下がるため、再現性よく電流コラプスを抑制することができる。また、電流コラプスの抑制に伴い、高周波高出力化を図れる。
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置を示す断面図である。ＳｉＮ表面保護膜８に比べてバンドギャップが大きいＡｌ２Ｏ３絶縁膜９がＳｉＮ表面保護膜８上に設けられている。ＳｉＮ表面保護膜８のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎは実施の形態１と同様に０．７５１〜０．８０１である。ＳｉＮ表面保護膜８の膜厚は例えば８０ｎｍ、Ａｌ２Ｏ３絶縁膜９の膜厚は例えば５０ｎｍである。その他の構成は実施の形態１と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。まず、基板１上にバッファ層２、ＧａＮチャネル層３及びＡｌＧａＮバリア層４を順に形成する。次に、ＡｌＧａＮバリア層４上にソース電極５、ドレイン電極６、及びゲート電極７を形成する。これらの製造方法は実施の形態１と同様である。
次に、図１に示すように、ＡｌＧａＮバリア層４の表面を覆うようにＳｉＮ表面保護膜８（例えば８０ｎｍ）を形成する。次に、ＳｉＮ表面保護膜８上にＡｌ２Ｏ３絶縁膜９（例えば５０ｎｍ）を形成する。ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９の成膜方法としては、例えばＥＣＲ−スパッタ法、又は膜厚制御性に優れたＡＬＤ（Atomic Layer Deposition）法を用いる。これにより、Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であるＳｉＮ表面保護膜８を形成し、ＳｉＮ表面保護膜８よりもバンドギャップが大きいＡｌ２Ｏ３絶縁膜９を形成することができる。
以上説明したように、本実施の形態ではＳｉＮ表面保護膜８に比べてバンドギャップが大きいＡｌ２Ｏ３絶縁膜９がＳｉＮ表面保護膜８上に形成されている。これにより、ＳｉＮ表面保護膜８のエネルギーを引き上げずに、ＳｉＮよりも高い絶縁破壊耐圧を有する表面保護膜を形成することができる。これにより、電流コラプスの抑制効果を確保しつつ、ＳｉＮのみを適用した場合よりも高い絶縁破壊耐圧を得ることができる。従って、実施の形態１よりも半導体装置の信頼性を向上させることができる。
なお、本実施の形態では、表面保護膜が２層（ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、電流コラプスの抑制効果を得るためには、最下層がＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であるＳｉＮ表面保護膜８であり、最下層以外の層が最下層よりもバンドギャップが大きい絶縁膜であればよい。
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置を示す断面図である。ゲート電極７の一部がＳｉＮ表面保護膜８上に配置されてフィールドプレート構造が形成されている。具体的には、ＳｉＮ表面保護膜８は、ＡｌＧａＮバリア層４の表面を覆うように形成され、且つゲート電極７を形成すべき個所に開口を有している。ゲート電極７はＳｉＮ表面保護膜８の開口を充填し、かつ一部がＳｉＮ表面保護膜８を覆うように形成されている。ゲート電極７はＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる。その他の構成は実施の形態１と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図７〜９は、本発明の実施の形態３に係る半導体装置の製造工程を示す断面図である。
まず、図７に示すように、基板１上にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮバリア層４を順に形成し、ＡｌＧａＮバリア層４上にソース電極５及びドレイン電極６を形成する。これらの製造方法は実施の形態１と同様である。なお、この時点ではゲート電極７を形成しない。
次に、図８に示すように、ＡｌＧａＮバリア層４の表面を覆うようにＳｉＮ表面保護膜８（例えば８０ｎｍ）を形成する。ゲート電極７を形成すべき個所においてリソグラフィ及びドライエッチングを用いてＳｉＮ表面保護膜８に開口１０（ゲート開口パターン）を形成する。次に、図９に示すように、ゲート電極７を形成するためのパターン１１をＳｉＮ表面保護膜８の開口部に合わせてリソグラフィ法によって形成する。
次に、実施の形態１と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによって開口１０内とＳｉＮ表面保護膜８上にゲート電極７を形成する。この結果、図６に示すようにゲート電極７の一部をＳｉＮ表面保護膜８上に配置してフィールドプレート構造を形成する。
以上説明したように、本実施の形態では、実施の形態１と同様に電流コラプス抑制効果を得つつ、フィールドプレート構造によって電界集中が緩和される。このため、電界集中に伴う不純物準位及び界面準位への電子の捕獲を抑制し、さらにそれらの準位を介した逆方向リーク電流を抑制することができる。即ち、本実施の形態により電流コラプスの抑制効果を更に高め、且つ逆方向リーク電流を抑制することができるため、実施の形態１よりも電気特性及び信頼性を向上することができる。
なお、本実施の形態では表面保護膜が１層の場合について説明したが、これに限らず実施の形態２のように表面保護膜は複数層を積層したものでもよい。この場合、電流コラプスの抑制効果を得るためには、最下層がＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であるＳｉＮ表面保護膜８であり、最下層以外の層が最下層よりもバンドギャップが大きい絶縁膜であればよい。
実施の形態４．
図１０は、本発明の実施の形態４に係る半導体装置を示す断面図である。ゲート電極７がＳｉＮ表面保護膜８上に形成されて、ゲート電極７、ＳｉＮ表面保護膜８、及びＡｌＧａＮバリア層４（窒化物半導体層）によりＭＩＳ（Metal-Insulator-Semiconductor）構造が形成されている。即ち、ＳｉＮ表面保護膜８は、半導体装置の表面を保護する機能と、ＭＩＳ構造における絶縁膜としての機能とを兼ね備えている。ＳｉＮ表面保護膜８の膜厚は例えば５ｎｍである。ゲート電極７はＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる。その他の構成は実施の形態１と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図１１，１２は、本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
まず、図１１に示すように、基板１上にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮバリア層４を順に形成し、ＡｌＧａＮバリア層４上にソース電極５及びドレイン電極６を形成する。これらの製造方法は実施の形態１と同様である。なお、この時点ではゲート電極７を形成しない。次に、ＡｌＧａＮバリア層４、ソース電極５、及びドレイン電極６の表面を覆うようにＳｉＮ表面保護膜８（例えば５ｎｍ）を形成する。
次に、図１２に示すように、ＳｉＮ表面保護膜８上に、ゲート電極７を形成するためのパターン１２をリソグラフィ法によって形成する。次に、パターン１２に対して、実施の形態１と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極７を形成する。この結果、図１０に示すようにＭＩＳ構造を有する半導体装置が得られる。
ＭＩＳ構造を有する半導体装置では、ＭＥＳ構造でゲート電極７が形成される窒化物半導体表面の領域にも表面保護膜が形成される。このため、表面保護膜／窒化物半導体表面の界面に起因した電流コラプスがより支配的である。また、ＭＩＳ構造を半導体装置は、その構造ゆえＭＥＳ構造の半導体装置に比べ逆方向リーク電流が少なく、信頼性が高い構造である。従って、本実施の形態により、ＭＩＳ構造の半導体装置において信頼性を確保しつつ、電流コラプス抑制の効果を得ることができる。
実施の形態５．
図１３は、本発明の実施の形態５に係る半導体装置を示す断面図である。ＳｉＮ表面保護膜８に比べてバンドギャップが大きいＡｌ２Ｏ３絶縁膜９がＳｉＮ表面保護膜８上に設けられている。ＳｉＮ表面保護膜８のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎは０．７５１〜０．８０１である。ＳｉＮ表面保護膜８の膜厚は例えば５ｎｍ、Ａｌ２Ｏ３絶縁膜９の膜厚は例えば５ｎｍである。ゲート電極７が実施の形態４と同様にＳｉＮ表面保護膜８上に形成されている。ゲート電極７は実施の形態４と同様にＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる。その他の構成は実施の形態４と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図１４，１５は、本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。
まず、実施の形態４と同様に基板１上にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮバリア層４を順に形成し、ＡｌＧａＮバリア層４上にソース電極５及びドレイン電極６を形成する。なお、この時点ではゲート電極７を形成しない。
次に、図１４に示すように、ＡｌＧａＮバリア層４の表面を覆うようにＳｉＮ表面保護膜８（例えば５ｎｍ）を形成する。次に、ＳｉＮ表面保護膜８上にＡｌ２Ｏ３絶縁膜９（例えば５ｎｍ）を形成する。ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９の成膜方法として、例えばＥＣＲ−スパッタ法、又は膜厚制御性に優れたＡＬＤ法を用いる。
次に、図１５に示すように、Ａｌ２Ｏ３絶縁膜９上に、ゲート電極７を形成するためのパターン１３をリソグラフィ法によって形成する。次に、パターン１３に対して、実施の形態４と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによってゲート電極７を形成する。この結果、図１３に示すようにＭＩＳ構造を有する半導体装置が得られる。
以上説明したように、本実施の形態ではＳｉＮ表面保護膜８に比べてバンドギャップが大きいＡｌ２Ｏ３絶縁膜９がＳｉＮ表面保護膜８上に形成されている。これにより、電流コラプスの抑制効果を確保しつつ、ＳｉＮのみを適用した場合よりも高い絶縁破壊耐圧を得ることができる。また、実施の形態４と同様に、ＭＩＳ構造の半導体装置において信頼性を確保しつつ、電流コラプス抑制の効果を得ることができる。
なお、本実施の形態では、表面保護膜が２層（ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、電流コラプスの抑制効果を得るためには、最下層がＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であるＳｉＮ表面保護膜８であり、最下層以外の層が最下層よりもバンドギャップが大きい絶縁膜であればよい。
実施の形態６．
図１６は、本発明の実施の形態６に係る半導体装置を示す断面図である。ゲート電極７がＳｉＮ表面保護膜８上に形成されて、ゲート電極７、ＳｉＮ表面保護膜８、及びＡｌＧａＮバリア層４（窒化物半導体層）によりＭＩＳ構造が形成されている。また、ＳｉＮ表面保護膜８に比べてバンドギャップが大きいＡｌ２Ｏ３絶縁膜９がＳｉＮ表面保護膜８上に設けられている。ＳｉＮ表面保護膜８のＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎは０．７５１〜０．８０１である。ＳｉＮ表面保護膜８の膜厚は例えば５ｎｍ、Ａｌ２Ｏ３絶縁膜９の膜厚は例えば５ｎｍである。
Ａｌ２Ｏ３絶縁膜９には、ゲート電極７を形成すべき個所に開口が形成されている。ゲート電極７はＡｌ２Ｏ３絶縁膜９の開口を充填し、かつ一部がＡｌ２Ｏ３絶縁膜９を覆うように形成されている。ゲート電極７はＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）からなる。このようにゲート電極７の一部がＡｌ２Ｏ３絶縁膜９上に配置されてフィールドプレート構造が形成されている。その他の構成は実施の形態５と同様である。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図１７〜１９は、本発明の実施の形態６に係る半導体装置の製造工程を示す断面図である。
まず、実施の形態５と同様に基板１上にバッファ層２、ＧａＮチャネル層３、及びＡｌＧａＮバリア層４を順に形成し、ＡｌＧａＮバリア層４上にソース電極５及びドレイン電極６を形成する。なお、この時点ではゲート電極７を形成しない。
次に、図１７に示すように、ＡｌＧａＮバリア層４の表面を覆うようにＳｉＮ表面保護膜８（例えば５ｎｍ）を形成する。次に、ＳｉＮ表面保護膜８上にＡｌ２Ｏ３絶縁膜９（例えば５ｎｍ）を形成する。ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９の成膜方法として、例えばＥＣＲ−スパッタ法、又は膜厚制御性に優れたＡＬＤ法を用いる。
次に、図１８に示すように、ゲート電極７を形成すべき個所においてリソグラフィ及びドライエッチングを用いてＡｌ２Ｏ３絶縁膜９に開口１４（ゲート開口パターン）を形成する。Ａｌ２Ｏ３絶縁膜９に開口１４を形成する方法としては、塩素ガス、メタンガス、或いはアルゴンガスを用いたドライエッチング、又は強アルカリ性の現像液を用いたウェットエッチング等による方法がある。
次に、図１９に示すように、Ａｌ２Ｏ３絶縁膜９上に、ゲート電極７を形成するためのパターン１５をリソグラフィ法によって形成する。次に、パターン１５に対して、実施の形態５と同様のＮｉ（５０ｎｍ）／Ａｕ（３００ｎｍ）を用いて蒸着リフトオフ法を適用することによって開口１４内とＡｌ２Ｏ３絶縁膜９上にゲート電極７を形成する。この結果、図１６に示すようにＭＩＳ構造及びフィールドプレート構造を有する半導体装置が得られる。
以上説明したように、本実施の形態によれば実施の形態５の効果に加えて、フィールドプレート構造による電流コラプス抑制の効果と信頼性向上の効果を得ることができる。
なお、本実施の形態では、表面保護膜が２層（ＳｉＮ表面保護膜８及びＡｌ２Ｏ３絶縁膜９）を積層して形成される場合について説明したが、これに限るものではなく、３層以上であってもよい。この場合、電流コラプスの抑制効果を得るためには、最下層がＳｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であるＳｉＮ表面保護膜８であり、最下層以外の層が最下層よりもバンドギャップが大きい絶縁膜であればよい。
なお、本発明の範囲内において、各実施の形態を自由に組み合わせ、各実施の形態を適宜、変形、省略することが可能である。
１ 基板、３ ＧａＮチャネル層（窒化物半導体層）、４ ＡｌＧａＮバリア層（窒化物半導体層）、５ ソース電極、６ ドレイン電極、７ ゲート電極、８ ＳｉＮ表面保護膜、９ 絶縁膜、１０，１４ 開口

Claims (16)

  1. 基板と、
    前記基板上に形成された窒化物半導体層と、
    前記窒化物半導体層上に形成されたソース電極、ドレイン電極及びゲート電極と、
    前記窒化物半導体層を覆うＳｉＮ表面保護膜とを備え、
    前記ＳｉＮ表面保護膜は、Ｓｉ−Ｎ結合を成すＳｉ及びＮと、不純物準位又は界面準位に結合された他のＳｉ及びＮとを有し、
    前記Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であることを特徴とする半導体装置。
  2. 前記窒化物半導体層は、ＧａＮチャネル層と、前記ＧａＮチャネル層上に形成されたＡｌＧａＮバリア層とを有し、
    前記ＡｌＧａＮバリア層と前記ＳｉＮ表面保護膜が直接に接して界面を形成し、
    前記半導体装置はヘテロ構造電界効果トランジスタであることを特徴とする請求項１に記載の半導体装置。
  3. 前記ゲート電極が前記窒化物半導体層にショットキー接合されてＭＥＳ（Metal-Semiconductor）構造が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ＳｉＮ表面保護膜上に設けられ、前記ＳｉＮ表面保護膜に比べてバンドギャップが大きい絶縁膜を備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
  5. 前記ゲート電極の一部が前記ＳｉＮ表面保護膜上に配置されてフィールドプレート構造が形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
  6. 前記ゲート電極が前記ＳｉＮ表面保護膜上に形成されてＭＩＳ（Metal-Insulator-Semiconductor）構造が形成されていることを特徴とする請求項１又は２に記載の半導体装置。
  7. 前記ＳｉＮ表面保護膜上に設けられ、前記ＳｉＮ表面保護膜に比べてバンドギャップが大きい絶縁膜を備えることを特徴とする請求項６に記載の半導体装置。
  8. 前記ゲート電極の一部が前記絶縁膜上に配置されてフィールドプレート構造が形成されていることを特徴とする請求項７に記載の半導体装置。
  9. 基板上に窒化物半導体層を形成する工程と、
    前記窒化物半導体層上にソース電極、ドレイン電極及びゲート電極を形成する工程と
    前記窒化物半導体層を覆うＳｉＮ表面保護膜を形成する工程とを備え、
    前記ＳｉＮ表面保護膜は、Ｓｉ−Ｎ結合を成すＳｉ及びＮと、不純物準位又は界面準位に結合された他のＳｉ及びＮとを有し、
    前記Ｓｉ−Ｎ結合を成すＳｉとＮの構成比Ｓｉ／Ｎが０．７５１〜０．８０１であることを特徴とする半導体装置の製造方法。
  10. 前記窒化物半導体層としてＧａＮチャネル層及びＡｌＧａＮバリア層を順に形成し、
    前記ＡｌＧａＮバリア層と前記ＳｉＮ表面保護膜が直接に接して界面を形成し、
    前記半導体装置はヘテロ構造電界効果トランジスタであることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記ゲート電極を前記窒化物半導体層にショットキー接合させてＭＥＳ（Metal-Semiconductor）構造を形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
  12. 前記ＳｉＮ表面保護膜上に、前記ＳｉＮ表面保護膜に比べてバンドギャップが大きい絶縁膜を形成する工程を備えることを特徴とする請求項９〜１１の何れか１項に記載の半導体装置の製造方法。
  13. 前記ＳｉＮ表面保護膜に開口を形成する工程と、
    前記開口内と前記ＳｉＮ表面保護膜上に前記ゲート電極を形成する工程とを備え、
    前記ゲート電極の一部を前記ＳｉＮ表面保護膜上に配置してフィールドプレート構造を形成することを特徴とする請求項９〜１２の何れか１項に記載の半導体装置の製造方法。
  14. 前記ゲート電極を前記ＳｉＮ表面保護膜上に形成してＭＩＳ（Metal-Insulator-Semiconductor）構造を形成することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
  15. 前記ＳｉＮ表面保護膜上に、前記ＳｉＮ表面保護膜に比べてバンドギャップが大きい絶縁膜を形成する工程を備えることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記絶縁膜に開口を形成する工程と、
    前記開口内と前記絶縁膜上に前記ゲート電極を形成する工程とを備え、
    前記ゲート電極の一部を前記絶縁膜上に配置してフィールドプレート構造を形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
JP2015186744A 2015-09-24 2015-09-24 半導体装置及びその製造方法 Active JP6536318B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015186744A JP6536318B2 (ja) 2015-09-24 2015-09-24 半導体装置及びその製造方法
US15/173,740 US9893210B2 (en) 2015-09-24 2016-06-06 Semiconductor device and method of manufacturing the same
DE102016217862.8A DE102016217862B4 (de) 2015-09-24 2016-09-19 Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
KR1020160120404A KR101870524B1 (ko) 2015-09-24 2016-09-21 반도체 장치 및 그 제조 방법
CN201610847818.6A CN106558601B (zh) 2015-09-24 2016-09-23 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015186744A JP6536318B2 (ja) 2015-09-24 2015-09-24 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2017063089A JP2017063089A (ja) 2017-03-30
JP2017063089A5 JP2017063089A5 (ja) 2018-03-15
JP6536318B2 true JP6536318B2 (ja) 2019-07-03

Family

ID=58282257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015186744A Active JP6536318B2 (ja) 2015-09-24 2015-09-24 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9893210B2 (ja)
JP (1) JP6536318B2 (ja)
KR (1) KR101870524B1 (ja)
CN (1) CN106558601B (ja)
DE (1) DE102016217862B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6946989B2 (ja) * 2017-12-06 2021-10-13 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP7092188B2 (ja) * 2018-04-19 2022-06-28 日産自動車株式会社 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4912604A (ja) 1972-05-16 1974-02-04
CN1557024B (zh) 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP4385205B2 (ja) 2002-12-16 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
JP5186776B2 (ja) 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP2009010107A (ja) 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US9299821B2 (en) * 2010-06-23 2016-03-29 Cornell University Gated III-V semiconductor structure and method
JP5655424B2 (ja) * 2010-08-09 2015-01-21 サンケン電気株式会社 化合物半導体装置
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP2014078537A (ja) 2011-02-15 2014-05-01 Sharp Corp 横型半導体装置
JP2013115323A (ja) 2011-11-30 2013-06-10 Sharp Corp 電界効果トランジスタ
JP6025242B2 (ja) * 2012-03-30 2016-11-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9425267B2 (en) 2013-03-14 2016-08-23 Freescale Semiconductor, Inc. Transistor with charge enhanced field plate structure and method
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
JP6301640B2 (ja) * 2013-11-28 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6356009B2 (ja) * 2014-08-25 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP5991415B2 (ja) 2015-07-31 2016-09-14 株式会社ニデック 眼科撮影装置

Also Published As

Publication number Publication date
CN106558601B (zh) 2019-09-27
US9893210B2 (en) 2018-02-13
JP2017063089A (ja) 2017-03-30
CN106558601A (zh) 2017-04-05
US20170092783A1 (en) 2017-03-30
DE102016217862A1 (de) 2017-03-30
KR101870524B1 (ko) 2018-06-22
KR20170036625A (ko) 2017-04-03
DE102016217862B4 (de) 2022-09-01

Similar Documents

Publication Publication Date Title
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP6055799B2 (ja) 半導体装置とその製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP6642883B2 (ja) 窒化物半導体装置およびその製造方法
JP5866766B2 (ja) 化合物半導体装置及びその製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
CN105390539A (zh) 半导体器件
JPWO2008035403A1 (ja) 電界効果トランジスタ
CN103545362B (zh) 化合物半导体器件及其制造方法
JP2008277640A (ja) 窒化物半導体素子
JP2011198837A (ja) 半導体装置およびその製造方法
JP5941335B2 (ja) スイッチング素子及びスイッチング素子の製造方法
JP2014072391A (ja) 化合物半導体装置及びその製造方法
TWI661555B (zh) 增強型高電子遷移率電晶體元件
JP6331907B2 (ja) 半導体装置
JP5673501B2 (ja) 化合物半導体装置
JP6536318B2 (ja) 半導体装置及びその製造方法
JP2012234984A (ja) 半導体装置
JP2014157993A (ja) 半導体装置
JP2018056365A (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP7545044B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP2015213100A (ja) 半導体装置およびその製造方法
CN115769379B (zh) 具有晶片级动态导通电阻监测能力的氮化物基电子装置
JP5789959B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190520

R150 Certificate of patent or registration of utility model

Ref document number: 6536318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250