JP6558423B2 - 電子装置 - Google Patents

Description

本発明は、ＬＥＤ照明装置としての利用に好適な電子装置に関する。

特許文献１には、雷サージなどの外来サージから機器を保護するサージ保護回路が開示されている。また、電子機器が発生させるノイズによる他の機器への影響または他の機器が発生させるノイズによる電子機器への影響を抑制するために、ノイズに対する規制および規格が設けられている。ノイズ抑制には、一般にノーマルモードチョークコイル、コモンモードチョークコイル、ＸコンデンサおよびＹコンデンサなどが用いられる。特許文献２には、ノイズ電圧からＬＥＤを保護するための雑防回路が開示されている。

実開昭６３−１４９１５２公報 特許第４６８７８２６号公報

サージ保護回路および雑防回路を備えることで、製品の性能を向上できる。一般に、サージ保護回路と雑防回路は個別に用意される。サージ保護回路および雑防回路は複数の部品を有するので、サージ保護回路および雑防回路を個別に設けると、製品の小型化および省部品化が妨げられる。

本発明は、上述の課題を解決するためになされたもので、外来サージからの保護とノイズ抑制が可能な回路を備えた電子装置を得ることを目的とする。

本発明に係る電子装置は、電源ユニットと、負荷と、を備え、該電源ユニットは、交流電源から電源供給を受ける入力部と、アース端子と、該入力部に接続された整流回路と、該整流回路の直流出力に接続され、該負荷に電力を供給する回路部と、該入力部と該整流回路との間において、一端が該整流回路の一方の入力端と接続された第１バリスタと、該入力部と該整流回路との間において、一端が該整流回路の他方の入力端と接続され、他端が該第１バリスタの他端と接続された第２バリスタと、一端が該第２バリスタの他端と接続され、他端が該アース端子に接続された容量性素子と、を備え、該第１バリスタと、該第２バリスタの各々の静電容量は、該電源ユニットと該負荷の対地容量の和の４０％以上である。

本発明に係る電子装置において、第１バリスタと第２バリスタの各々の静電容量は、電子装置の対地容量の４０％以上である。このとき、第１バリスタ、第２バリスタおよび絶縁性素子を備える回路は、外来サージからの保護に加え、ノイズ抑制の効果を備える。

実施の形態１に係る照明装置の回路ブロック図である。 実施の形態１に係る保護回路の回路ブロック図である。 ノイズの減衰量のシミュレーションに用いたモデルを示す図である。 実施の形態１に係る保護回路によるノイズの減衰量のシミュレーション結果である。 比較例に係る照明装置の回路ブロック図である。 実施の形態１の第１の変形例に係る照明装置の回路ブロック図である。 実施の形態１の第２の変形例に係る照明装置の回路ブロック図である。

本発明の実施の形態に係る照明装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る照明装置の回路ブロック図である。本実施の形態に係る照明装置１００は、電源ユニット１０と光源部２０を備える。光源部２０は直列に接続された複数の光源２１を備える。光源２１はＬＥＤである。電源ユニット１０は、入力部ＣＮ１を備える。入力部ＣＮ１は一対の入力端子を備える。一対の入力端子は外部電源である交流電源ＡＣから電源供給を受ける。また、電源ユニット１０はアース端子１９を備える。アース端子１９はアースと接続される。

入力部ＣＮ１の入力端子には、保護回路１１を介して整流回路ＤＢが接続される。整流回路ＤＢは、交流電源ＡＣから入力される交流電源電圧を整流する。整流回路ＤＢの直流出力１５、１６には回路部１が接続される。電源ユニット１０は、出力部ＣＮ２を備える。出力部ＣＮ２は一対の出力端子を備える。回路部１の出力は、一対の出力端子に接続される。一対の出力端子には、光源部２０が接続される。この結果、回路部１の出力電力は光源部２０に供給される。

照明装置１００は、入力部ＣＮ１が始端であり、整流回路ＤＢの入力端１３、１４を終端とする第１区間に、保護回路１１を備える。保護回路１１は、直列接続された第１バリスタＺ１と第２バリスタＺ２を備える。第１バリスタＺ１の一端は、入力部ＣＮ１と整流回路ＤＢとの間において、整流回路ＤＢの一方の入力端１３と接続される。第２バリスタＺ２の一端は、入力部ＣＮ１と整流回路ＤＢとの間において、整流回路ＤＢの他方の入力端１４と接続される。第２バリスタＺ２の他端は第１バリスタＺ１の他端と接続される。直列に接続された第１バリスタＺ１と第２バリスタＺ２は、交流電源電圧が供給されるライン４１およびライン４２の間に接続される。

保護回路１１は、さらにアレスタＡＲ１を備える。アレスタＡＲ１は、一端が第２バリスタの他端と接続される。つまり、アレスタＡＲ１は、第１バリスタＺ１と第２バリスタＺ２の接続点に一端が接続される。アレスタＡＲ１の他端は、アース端子１９に接続される。また、保護回路１１は、アレスタＡＲ１と並列に接続された第１コンデンサＣ１を備える。

照明装置１００は、筐体を備える。電源ユニット１０および光源部２０は筐体に取り付けられている。筐体は、安全を考慮してアースに接続されている。

次に、回路部１について説明する。本実施の形態では、回路部１は光源部２０を点灯させる点灯回路部である。回路部１は、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）コンバータ部と降圧コンバータ部を備える。整流回路ＤＢの直流出力１５、１６からは脈流電圧が出力される。ＰＦＣコンバータ部は、脈流電圧を高電圧に昇圧させ、コンデンサＣ７を充電する。また、降圧コンバータ部は、コンデンサＣ７に印加される電圧を光源部２０に供給する電圧まで降圧する。

ＰＦＣコンバータ部は、昇圧チョッパ回路である。ＰＦＣコンバータ部は、コイルＴ１を備える。コイルＴ１の一端は整流回路ＤＢの直流出力１５に接続される。コイルＴ１の他端は、ダイオードＤ２のアノードおよびスイッチ素子Ｑ１のドレインに接続される。本実施の形態ではスイッチ素子Ｑ１はＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。ダイオードＤ２のカソードは、コンデンサＣ７の正極に接続される。スイッチ素子Ｑ１のソースは整流回路ＤＢの直流出力１６と接続される。コンデンサＣ７の負極はスイッチ素子Ｑ１のソースと接続される。

スイッチ素子Ｑ１のゲートにはＰＦＣ制御回路１７が接続される。スイッチ素子Ｑ１、コイルＴ１およびダイオードＤ２はスイッチング回路６１を構成する。ＰＦＣ制御回路１７は、コンデンサＣ７に印加される電圧が目標の電圧となるようにスイッチ素子Ｑ１をオンオフする。

降圧コンバータ部は、スイッチ素子Ｑ２を備える。本実施の形態では、スイッチ素子Ｑ２はＭＯＳＦＥＴである。スイッチ素子Ｑ２のドレインは、コンデンサＣ７の正極に接続される。スイッチ素子Ｑ２のソースは、ダイオードＤ３のカソードおよびコイルＬ５の一端に接続される。ダイオードＤ３のアノードはコンデンサＣ７の負極に接続される。コイルＬ５の他端は、コンデンサＣ８の正極に接続される。コンデンサＣ８の負極は、ダイオードＤ３のアノードと接続される。

スイッチ素子Ｑ２のゲートには降圧制御回路１８が接続される。スイッチ素子Ｑ２、コイルＬ５およびダイオードＤ３はスイッチング回路６２を構成する。降圧制御回路１８は、コンデンサＣ８に印加される電圧が目標の電圧となるようにスイッチ素子Ｑ２をオンオフする。降圧コンバータ部は、光源部２０に電力を供給する。ここで、コンデンサＣ８は、光源部２０と並列に接続されている。このため、降圧コンバータ部がスイッチングしても光源部２０に平滑電圧を供給できる。

図２は、実施の形態１に係る保護回路の回路ブロック図である。図２を用いて、保護回路１１の動作について説明する。便宜上、図２では入力部ＣＮ１およびアース端子１９は省略されている。まず、外来サージに対する保護動作について説明する。

交流電源ＡＣから交流電源電圧が入力されるライン４１、４２の間にサージ電圧が印加されたとする。このとき、サージ電圧は第１バリスタＺ１と第２バリスタＺ２の直列回路の両端に印加される。ここで、バリスタの抵抗値は、電圧に対して非直線特性を備える。バリスタに閾値以上の電圧が印加されると、バリスタは低インピーダンスとなる。

従って、第１バリスタＺ１と第２バリスタＺ２の直列回路にサージ電圧が印加されると、第１バリスタＺ１と第２バリスタＺ２は低インピーダンスとなる。このとき、サージ電流は、第１バリスタＺ１と第２バリスタＺ２の直列回路に流れ、交流電源ＡＣ側に戻される。従って、保護回路１１に対して交流電源ＡＣと反対側にある回路に印加される電圧の上昇を抑制できる。このため、整流回路ＤＢ、回路部１および光源部２０をサージ電圧から保護できる。

次に、交流電源電圧が入力されるライン４１とアース間にサージ電圧が印加される場合について説明する。このとき、サージ電圧は第１バリスタＺ１とアレスタＡＲ１の直列回路の両端に印加される。ここで、アレスタＡＲ１に閾値以上の電圧が印加されると、アレスタＡＲ１が備える放電管が放電する。この結果、アレスタＡＲ１に電流が流れる。

従って、第１バリスタＺ１とアレスタＡＲ１の直列回路にサージ電圧が印加されると、第１バリスタＺ１およびアレスタＡＲ１に電流が流れ易くなる。このとき、サージ電流は、第１バリスタＺ１とアレスタＡＲ１の直列回路を介し、アースに流れる。従って、保護回路１１に対して交流電源ＡＣと反対側にある回路に印加される電圧の上昇を抑制できる。

交流電源電圧が入力されるライン４２とアース間にサージ電圧が発生した場合には、第２バリスタＺ２とアレスタＡＲ１の直列回路によって、同様に電圧の上昇が抑制される。以上から、２極の交流電源電圧のうち、どちらの極とアース間にサージ電圧が印加されても、サージ電圧の抑制の効果を同様に得ることができる。

次に、ノイズ抑制の効果について説明する。一般に、ノイズを抑制するために、ＸコンデンサまたはＹコンデンサが用いられることがある。ここで、バリスタは静電容量を備える。このため、バリスタの静電容量を高く設定することにより、ノイズ抑制の効果が得られると考えられる。

ノイズの主な要因は、照明装置１００が備える回路部品が発生させる矩形波または揺れ等の非直流の成分である。照明装置１００において、スイッチ素子Ｑ１、スイッチ素子Ｑ２、ダイオードＤ２、ダイオードＤ３および光源２１が非直流の成分を発生させる。従って、スイッチ素子Ｑ１、スイッチ素子Ｑ２、ダイオードＤ２、ダイオードＤ３および光源２１が主なノイズの要因となる。

スイッチ素子Ｑ１、スイッチ素子Ｑ２、ダイオードＤ２、ダイオードＤ３および光源２１は、それぞれ対地容量を有する。対地容量は素子とアースの間の浮遊容量である。この対地容量を介して、ノイズが伝播する。従って、スイッチ素子Ｑ１、スイッチ素子Ｑ２、ダイオードＤ２、ダイオードＤ３および光源２１の対地容量に対する第１バリスタＺ１および第２バリスタＺ２の静電容量の大きさが、ノイズ抑制の効果に影響するものと考えられる。

ノイズ抑制の効果が得られるバリスタの静電容量を算出するために、まず、照明装置１００の対地容量を測定した。上述したように、照明装置１００の対地容量はノイズの主要因となる素子について考慮すればよい。各々の素子の対地容量は、素子に電圧を供給するラインとアースの間で測定する。対地容量は、スイッチ素子Ｑ１が５２ｐＦ、スイッチ素子Ｑ２が４３ｐＦ、ダイオードＤ２が４２ｐＦ、ダイオードＤ３が２５ｐＦであった。これらの合計は１６２ｐＦである。また、光源部２０の対地容量を実測すると３１１ｐＦであった。以上から、照明装置１００の対地容量は、４７３ｐＦであることが分かった。

図３は、ノイズの減衰量のシミュレーションに用いたモデルを示す図である。図３に示すモデルを用いて、ノイズの減衰量の解析を実施した。モデルにおいて、保護回路１１の一端にはコンデンサＣ６を介してノイズ源５０が接続される。また、保護回路１１の他端には負荷Ｚｌｉｓｎが接続されている。負荷Ｚｌｉｓｎは光源部２０に相当する。負荷Ｚｌｉｓｎは５０Ωに設定した。

また、ＡＲ１の静電容量は０．３ｐＦとした。また、第１コンデンサＣ１の静電容量を４７００ｐＦとした。コンデンサＣ６は照明装置１００の対地容量に相当する。コンデンサＣ６の容量は測定値である４７３ｐＦに設定した。また、第１バリスタＺ１と第２バリスタＺ２の静電容量は等しい値に設定した。

図４は、実施の形態１に係る保護回路によるノイズの減衰量のシミュレーション結果である。シミュレーションでは、容量比に対するノイズ減衰量の特性を算出した。ここで、容量比は、照明装置１００の対地容量に対する第１バリスタＺ１および第２バリスタＺ２の静電容量の割合である。シミュレーションでは、図３に示したモデルを用いた。ここで、図４の横軸に示される量は、バリスタ容量を照明装置１００の対地容量で割った値である。また、図４の横軸に示されるバリスタ容量は、第１バリスタＺ１および第２バリスタＺ２の各々の静電容量を示す。

シミュレーション結果によれば、２０ＭＨｚおよび３０ＭＨｚの周波数に対して、容量比が０．３６以上のときに、減衰量が−４ｄＢ以上となる。また、１０ＭＨｚの周波数に対しては、容量比が０．４４以上のときに減衰量が−４ｄＢ以上となる。

一般に、ノイズ測定は３ｄＢ〜４ｄＢの不確かさを有する可能性がある。従って、減衰量が−３ｄＢ以上であれば、不確かさよりも減衰量が大きくなり得る。このため、減衰量が−３ｄＢ以上となるバリスタ容量を選定すると、測定誤差を考慮してもノイズ測定においてノイズ抑制の効果を得られる。以上を考慮して、本実施の形態では、第１バリスタＺ１および第２バリスタＺ２の各々の静電容量を照明装置１００の対地容量の４０％以上に設定する。

本実施の形態では、第１バリスタＺ１と、第２バリスタＺ２の各々の静電容量は、照明装置１００の対地容量の４０％以上である。ここで、照明装置１００の対地容量は、電源ユニット１０と光源部２０の対地容量の和である。また、照明装置１００の対地容量が４７３ｐＦであることを考慮して、第１バリスタＺ１と、第２バリスタＺ２の各々の静電容量は、２００ｐＦ以上であるものとする。このとき、保護回路１１によってノイズ抑制の効果を得ることができる。従って、製品の信頼性を向上することが可能になる。このため、使用者が安心して使用できる照明装置１００を得ることができる。

また、アレスタＡＲ１と第１バリスタＺ１の直列回路およびアレスタＡＲ１と第２バリスタＺ２の直列回路は、コモンモードノイズを抑制するＹコンデンサを形成する。ここで、アレスタＡＲ１の静電容量はバリスタの静電容量に比べて小さい。このため、これらの直列回路のＹコンデンサとしての効果は小さくなる。これに対し、本実施の形態では、第１コンデンサＣ１をアレスタＡＲ１と並列に設ける。これにより、保護回路１１のＹコンデンサとしての効果を向上することができる。第１コンデンサＣ１の静電容量は、第１バリスタＺ１と第２バリスタＺ２の各々の静電容量以上であることが望ましい。なお、第１コンデンサＣ１は備えなくても良い。

図５は、比較例に係る照明装置の回路ブロック図である。比較例に係る照明装置２００は、電源ユニット２１０と光源部２０を備える。電源ユニット２１０は、第１区間の構造が照明装置１００と異なる。第１区間は、入力部ＣＮ１が始端であり、整流回路ＤＢの入力端１３、１４を終端とする区間である。その他の部分は、照明装置１００と同様である。また、図５において、回路部１の内部構造は省略されている。

照明装置２００は、保護回路２１１を備える。保護回路２１１において、交流電源電圧が供給されるライン４１およびライン４２はバリスタＺ３によって接続される。また、ライン４２には、バリスタＺ４の一端が接続される。バリスタＺ４の他端はアレスタＡＲ２の一端に接続される。アレスタＡＲ２の他端はアースに接続される。保護回路２１１と整流回路ＤＢとの間において、ライン４１とライン４２の間にコンデンサＣ４が接続される。コンデンサＣ４と整流回路ＤＢの間にはコイルＬ１が接続される。

照明装置２００は、雑防回路２１２を備える。雑防回路２１２は、整流回路ＤＢの回路グランドである直流出力１６とアースとの間に接続される。雑防回路２１２はコンデンサＣ２、コンデンサＣ３および抵抗Ｒ１がこの順に接続された直列回路を備える。

交流電源電圧が入力されるライン４１、４２の間にサージ電圧が印加されたとする。このとき、サージ電圧はバリスタＺ３に印加される。この結果、保護回路２１１に対して交流電源ＡＣと反対側にある回路に印加される電圧の上昇が抑制される。従って、保護回路２１１の後段の回路が保護される。

次に、交流電源電圧が入力されるライン４１とアース間にサージ電圧が印加されたとする。このとき、サージ電圧はバリスタＺ３、バリスタＺ４およびアレスタＡＲ２の直列回路に印加される。従って、保護回路２１１の後段の回路が保護される。交流電源電圧が入力されるライン４２とアース間にサージ電圧が発生した場合には、バリスタＺ４とアレスタＡＲ２の直列回路によって、保護回路２１１の後段の回路が保護される。

コンデンサＣ４はＸコンデンサである。コイルＬ１はコモンモードチョークコイルである。雑防回路２１２が備えるコンデンサＣ２およびコンデンサＣ３はＹコンデンサである。一般に、整流回路の回路グランドまたは直流電圧ラインなどの安定電位とアースとの間に、コンデンサが接続されることで、コモンモードノイズを抑制できる。このため、雑防回路２１２によってコモンモードノイズを抑制できる。

比較例に係る照明装置２００では、ノイズ抑制のために雑防回路２１２、コンデンサＣ４およびコイルＬ１を備える。これに対し、本実施の形態では、保護回路１１によって外来サージからの保護およびノイズの抑制をすることができる。従って、ノイズ抑制のための雑防回路２１２、コンデンサＣ４およびコイルＬ１を備えなくても良い。従って、照明装置１００を小型化できる。また、照明装置１００を少ない部品で製造できる。従って、製造コストを低減できる。

一般に、サージ保護回路とノイズ抑制のためのノイズフィルタは別個に設けられる。これに対し、本実施の形態では、外来サージからの保護およびノイズ抑制の両方が可能な保護回路１１を得ることができる。これにより、照明装置１００は、雑防回路２１２等のノイズフィルタを備えなくて良い。または、照明装置が備えるノイズフィルタを削減できる。

一般に、バリスタは外来サージからの保護のために用いられ、ノイズ抑制には用いられない。また、一般にバリスタはノイズ抑制を期待していないため、静電容量が明確な範囲で規定されていない。本実施の形態では、バリスタによりノイズ抑制をするために、バリスタの静電容量の最小値を規定した。これにより、バリスタを用いてノイズ抑制の効果が得られる。

本実施の形態では、回路部１はスイッチング回路６１、６２を備える。スイッチング回路６１、６２は、スイッチ素子Ｑ１、Ｑ２およびダイオードＤ２、Ｄ３を備える。一般に、これらの素子が発生させる非直流の成分は、回路部におけるノイズの主要因となる。このため、スイッチング回路を備えた電子装置では、特に、ノイズの影響が問題となる。本実施の形態では、スイッチ素子Ｑ１、Ｑ２、ダイオードＤ２、Ｄ３および光源部２０の対地容量に対してバリスタの容量を決める。このため、スイッチング回路を備えた電子装置に対して、適切なノイズ抑制の効果を提供できる。

本実施の形態の変形例として、照明装置１００は、保護回路１１に加えて、ノイズ抑制のためのノイズフィルタを備えても良い。これにより、本実施の形態に係る照明装置１００よりもノイズ抑制の効果を高めることができる。

図６は、実施の形態１の第１の変形例に係る照明装置の回路ブロック図である。第１の変形例の係る照明装置３００は、電源ユニット３１０を備える。電源ユニット３１０は、保護回路１１と、入力部ＣＮ１との間に接続されたノイズフィルタ回路３０を備える。これ以外の構造は、電源ユニット１０と同じである。また、図６において、回路部１の内部構造は省略されている。

ノイズフィルタ回路３０は、コンデンサＣ５を備える。コンデンサＣ５は、交流電源ＡＣから交流電源電圧が供給されるライン４１に一端が接続される。コンデンサＣ５の他端は、ライン４２に接続される。コンデンサＣ５と保護回路１１の間にはコイルＬ２が接続される。コンデンサＣ５およびコイルＬ２はノイズフィルタである。ノイズフィルタはラインフィルタとも呼ばれる。

コンデンサＣ５はＸコンデンサである。コンデンサＣ５は、交流電源電圧が供給されるライン４１とライン４２の間に発生するノーマルモードノイズを抑制する。コイルＬ２は、コモンモードチョークコイルである。コイルＬ２は、ライン４１またはライン４２とアースとの間に発生するコモンモードノイズを抑制する。

第１の変形例では、入力部ＣＮ１と保護回路１１との間にノイズフィルタ回路３０が接続される。このため、ノイズフィルタ回路３０のインダクタンスおよび静電容量の成分により照明装置１００よりもノイズ抑制の効果が大きくなる。また、ノイズフィルタ回路３０は、保護回路１１よりも交流電源ＡＣ側に配置される。この構成では、ノイズフィルタ回路３０が保護回路１１よりも後段に設けられる場合と比較して、ノイズ抑制の効果が大きくなる。ここで、ノイズフィルタ回路３０は、保護回路１１よりも交流電源ＡＣ側に配置されるため、サージ電圧が印加される可能性がある。従って、コンデンサＣ５およびコイルＬ２には耐圧の大きい部品を用いることが好ましい。

図７は、実施の形態１の第２の変形例に係る照明装置の回路ブロック図である。第２の変形例の係る照明装置４００は、電源ユニット４１０を備える。電源ユニット４１０は、ノイズフィルタ回路３０が保護回路１１と整流回路ＤＢとの間に接続されている。これ以外の構造は、電源ユニット３１０と同じである。また、ノイズフィルタ回路３０の構造は第１の変形例と同じである。また、図７において、回路部１の内部構造は省略されている。

第２の変形例では、整流回路ＤＢと保護回路１１との間にノイズフィルタ回路３０が接続される。このため、ノイズフィルタ回路３０は、保護回路１１によってサージ電圧から保護される。従って、照明装置３００よりも外来サージに対して強い。また、ノイズフィルタ回路３０のインダクタンスおよび静電容量の成分により、照明装置１００よりもノイズ抑制の効果が大きくなる。

照明装置４００は、保護回路１１よりも後段にノイズフィルタ回路３０を備える。このとき、ノイズ抑制の効果は、照明装置４００よりも照明装置３００の方が大きい。このため、照明装置４００では、ノイズ抑制の効果を高めるために、第１コンデンサＣ１、コンデンサＣ５、第１バリスタＺ１または第２バリスタＺ２の静電容量を大きくすることが好ましい。または、静電容量を増やすように、第１コンデンサＣ１またはコンデンサＣ５と並列に別のコンデンサを設けても良い。

本実施の形態では、ＬＥＤである光源２１を備えた照明装置１００について説明した。ここで、保護回路１１を備える機器は、照明装置に限定されず、別の電子装置であっても良い。電子装置は、負荷と、負荷に電力を供給する電源ユニット１０を備えるものとする。負荷は、本実施の形態では光源２１である。また、回路部１が備えるスイッチング回路６１、６２は、スイッチ素子のオンオフによって負荷に供給する電力を生成する回路であれば別の構成でも良い。

本実施の形態では、第１バリスタＺ１と第２バリスタＺ２の静電容量は等しいものとした。これに対し、第１バリスタＺ１と第２バリスタＺ２の静電容量は等しくなくても良い。

１００、３００、４００ 照明装置、１０、３１０、４１０ 電源ユニット、２１ 光源、ＡＣ 交流電源、ＣＮ１ 入力部、１９ アース端子、ＤＢ 整流回路、１５、１６ 直流出力、１ 回路部、１３、１４ 入力端、Ｚ１ 第１バリスタ、Ｚ２ 第２バリスタ、ＡＲ１ アレスタ、３０ ノイズフィルタ回路、Ｃ１ 第１コンデンサ、６１、６２ スイッチング回路、Ｑ１、Ｑ２ スイッチ素子、Ｄ２、Ｄ３ ダイオード

Claims (10)

1. 電源ユニットと、
   負荷と、
   を備え、
   前記電源ユニットは、
   交流電源から電源供給を受ける入力部と、
   アース端子と、
   前記入力部に接続された整流回路と、
   前記整流回路の直流出力に接続され、前記負荷に電力を供給する回路部と、
   前記入力部と前記整流回路との間において、一端が前記整流回路の一方の入力端と接続された第１バリスタと、
   前記入力部と前記整流回路との間において、一端が前記整流回路の他方の入力端と接続され、他端が前記第１バリスタの他端と接続された第２バリスタと、
   一端が前記第２バリスタの他端と接続され、他端が前記アース端子に接続された容量性素子と、
   を備え、
   前記第１バリスタと、前記第２バリスタの各々の静電容量は、前記電源ユニットと前記負荷の対地容量の和の４０％以上であることを特徴とする電子装置。
2. 前記第１バリスタと、前記第２バリスタの各々の静電容量は、２００ｐＦ以上であることを特徴とする請求項１に記載の電子装置。
3. 前記回路部は、スイッチ素子と、ダイオードと、を備え、
   前記対地容量の和は、前記スイッチ素子と、前記ダイオードと、前記負荷の対地容量の和であることを特徴とする請求項１または２に記載の電子装置。
4. 前記第１バリスタおよび前記第２バリスタと、前記入力部との間に接続されたノイズフィルタ回路を備えることを特徴とする請求項１〜３の何れか１項に記載の電子装置。
5. 前記第１バリスタおよび前記第２バリスタと、前記整流回路との間に接続されたノイズフィルタ回路を備えることを特徴とする請求項１〜３の何れか１項に記載の電子装置。
6. 前記ノイズフィルタ回路はコイルを備えることを特徴とする請求項４または５に記載の電子装置。
7. 前記容量性素子は第１コンデンサであることを特徴とする請求項１〜６の何れか１項に記載の電子装置。
8. 前記容量性素子の静電容量は、前記第１バリスタと前記第２バリスタの各々の静電容量以上であることを特徴とする請求項１〜７の何れか１項に記載の電子装置。
9. 前記容量性素子と並列に接続されたアレスタを備えることを特徴とする請求項１〜７の何れか１項に記載の電子装置。
10. 前記負荷は光源であり、
    前記電子装置は照明装置であることを特徴とする請求項１〜９の何れか１項に記載の電子装置。

Images