JP6564261B2 - 半田ジョイントを有する半導体素子 - Google Patents

Description

本発明は、半田ジョイントを有する半導体素子に係り、より詳しくは、高い信頼性の半田ジョイントを有する半導体素子に関する。

半導体パッケージ、半導体チップ、及びメインボードの間の電気的接続のために半田ジョイントを用いる多様な方法が研究されている。前記半田ジョイントの信頼性は、半田ポスト、半田バンプ、または半田ボールの構造及び物質によって決定される。前記半田ジョイントに発生するクラック等の多様な種類の欠陥によって半導体チップが搭載された電子システムの特性低下及び寿命短縮の事例が報告されている。

米国特許出願公開第２０１３／０１０５３２９Ａ１号

本発明が解決しようとする課題は、高い信頼性の半田ジョイントを有する半導体素子を提供することにある。

本発明が解決しようとする他の課題は、高い信頼性の半田ジョイントを有する半導体素子の形成方法を提供することにある。

本発明が解決しようとする多様な課題は、上記に言及した課題に限らず、言及のない更なる他の課題は下記の記載から当業者に明確に理解される。

上記課題を達成するためになされた本発明による半導体素子は、導電性パッドと、前記導電性パッド上に形成される高温半田と、前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、前記高温半田内のＳｎ含有量が前記低温半田よりも高く、前記高温半田の側面に形成された側面酸化物をさらに含むことを特徴とする。

前記高温半田は、純錫（ｐｕｒｅ−Ｓｎ）を含み得る。

前記高温半田は、９０ｗｔ％以上のＳｎ含有量を有する混合物を含み得る。

前記高温半田はフラックスを含まず、前記低温半田はフラックスを含み得る。

前記高温半田の側面は、凹状（ｃｏｎｃａｖｅ）のプロファイルを有し得る。前記低温半田の側面は凸状（ｃｏｎｖｅｘ）のプロファイルを有し得る。

前記高温半田の側面のプロファイルは、前記バリア層に隣接する領域において、前記導電性パッドの上面に対して実質的に直線的かつ垂直であり、前記導電性パッドに隣接する領域において、凹状であることが好ましい。

前記高温半田の側面は、前記導電性パッドの上部表面に対して実質的に直線的かつ垂直なプロファイルを有し、前記低温半田の側面は、凸状のプロファイルを有することが好ましい。

前記バリア層と前記高温半田との間に第２金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）と、前記バリア層と前記低温半田との間に第３金属間化合物と、をさらに含むことが好ましい。

前記バリア層は、第１バリア層と、前記第１バリア層下に形成される第２バリア層と、を含み、前記第１バリア層は、前記第２バリア層よりも厚いことが好ましい。
前記第１バリア層は、ニッケル（Ｎｉ）を含み、前記第２バリア層は、ビスマス（Ｂｉ）を含むことが好ましい。

前記第２金属間化合物と前記高温半田との間に、第１拡散領域をさらに含み、前記第１拡散領域は、前記第２バリア層及び前記高温半田の物質を含むことが好ましい。

前記第１バリア層上に形成される第３バリア層をさらに含み、前記第１バリア層は、前記第２バリア層と前記第３バリア層との間に形成され、前記第３バリア層は、Ｂｉを含むことが好ましい。

前記第３金属間化合物と前記低温半田との間に形成される第２拡散領域をさらに含み、前記第２拡散領域は、前記第３バリア層及び前記低温半田の物質を含むことが好ましい。

また、上記課題を達成するためになされた本発明による半導体素子は、半導体パッケージの一面に形成される導電性パッドと、前記導電性パッド上に形成される高温半田と、前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、前記高温半田の側面は、凹状のプロファイルを有することを特徴とする。

また、上記課題を達成するためになされた本発明による半導体素子は、半導体パッケージの一面に形成される導電性パッドと、前記導電性パッド上に形成される高温半田と、前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、前記高温半田の側面のプロファイルは、前記バリア層に隣接する領域において、前記導電性パッドの上面に対して実質的に直線的かつ垂直であり、前記導電性パッドに隣接する領域において、凹状であることを特徴とする。

また、上記課題を達成するためになされた本発明による半導体素子は、半導体パッケージの一面に形成される導電性パッドと、前記導電性パッド上に形成される高温半田と、前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、前記低温半田の側面は、凸状のプロファイルを有することを特徴とする。

また、上記課題を達成するためになされた本発明による半導体素子は、半導体パッケージの一面に形成される導電性パッドと、前記導電性パッド上に形成される高温半田と、前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、前記高温半田の側面は、前記導電性パッドの上面に対して実質的に直線的かつ垂直のプロファイルを有することを特徴とする。

本発明の技術的思想の実施形態によれば、導電性パッド上に、高温半田、バリア層、及び低温半田が順に形成される。前記高温半田は、前記導電性パッド及び前記低温半田の間のストレスを緩和する役割をする。前記バリア層は、前記高温半田及び前記低温半田が互いに混合されることを防止する役割をする。高い信頼性の半田ジョイントを有する半導体素子を実現できる。

本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。 本発明の技術的思想の実施形態に係る電子装置のシステムブロック図である。 本発明の技術的思想の実施形態に係る電子装置のシステムブロック図である。

本発明の利点及び特徴、そして、これらを達成する方法は、添付図面と共に詳細に後述する実施形態を参照することによって明確になる。しかしながら、本発明は以下に開示する実施形態に限定されるものではなく、互いに異なる多様な形態として実現できる。本実施形態は、本発明の開示が完全となるようにし、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に開示するために提供されるものであって、本発明は請求項の範疇のみによって定義される。

本明細書に使用する用語は実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数は文章において特に言及しない限り複数も含む。明細書に使用される「含む（ｃｏｍｐｒｉｓｅｓ）。」及び／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は言及した構成要素、段階、動作及び／または素子は、１つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。

１つの素子（ｅｌｅｍｅｎｔｓ）が他の素子と「接続された（ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「カップリングされた（ｃｏｕｐｌｅｄｔｏ）」とされる場合は、他の素子と直接連結またはカップリングされた場合または中間に他の素子を介在した場合を全て含む。一方、１つの素子が他の素子と「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」または「直接カップリングされた（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」とされる場合は、中間に他の素子を介在しないものとする。明細書全体を通して同一参照符号は、同一構成要素を指称する。「及び／または」は言及したアイテムのそれぞれ及び１つ以上のすべての組み合わせを含む。

空間的に相対的な用語である「下方（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「下部（ｌｏｗｅｒ）」、「上（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」などは、図示するように、１つの素子または構成要素と異なる素子または構成要素との相関関係を容易に記述するために用いられる。空間的に相対的な用語は、図示されている方向に加えて使用時または動作時の素子の互いに異なる方向を含む用語として理解しなければならない。例えば、図示している素子を逆にした場合、他の素子の「下方（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された素子は、他の素子の「上（ａｂｏｖｅ）」に置かれる。よって、例示的な用語である「下」は下と上の方向を全て含む。素子は他の方向にも配置され、空間的に相対的な用語は配置により解釈される。

また、本明細書において記述する実施形態は、本発明の理想的な例示図である断面図を参照して説明される。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張され得る。よって、生産技術及び／または許容誤差などによって例示図の形態が変形され得る。よって、本発明の実施例は、図示した特定形態に制限されず、生産工程によって生成する形態の変化も含むものである。例えば、直角に図示したエッチング領域はラウンドされたり、所定曲率を有したりする形態とすることができる。よって、図により例示した領域は概略的な属性を有し、図により例示した領域の形態は素子の領域の特定形態を例示するためのものであって、発明の範疇を制限するためのものではない。

明細書全文にかけて同一参照符号は同一構成要素を指称する。よって、同一参照符号または類似参照符号は当該図面において言及または説明されなくても、他の図面を参照して説明できる。また、参照符号が表示されなくても、他の図面を参照して説明できる。

本明細書において、「前面」と「後面」は、本発明の技術的思想を理解しやすく説明するために相対的な概念として用いるものである。よって、「前面」と「後面」は、特定の方向、位置または構成要素を指称するものではなく、互いに互換され得る。例えば、「前面」が「後面」と解釈され、「後面」が「前面」と解釈され得る。よって、「前面」を「第１」と表現し、「後面」を「第２」と表現でき、「後面」を「第１」と表現し、「前面」を「第２」と表現できる。しかし、１つの実施形態内においては「前面」と「後面」が混用されない。

本明細書において、「近い」という表現は、対称的概念を有する２つ以上の構成要素のうちのいずれか１つが他の特定構成要素に対して相対的に近く位置していることを意味する。例えば、第１端部が第１面に近いという表現は、第１端部が第２端部よりも第１面により近いという意味であるか、または第１端部が第２面よりも第１面により近いという意味と理解される。

図１ないし図１３は、本発明の技術的思想の実施形態に係る半導体素子を説明するための断面図である。

図１を参照すると、半導体パッケージ２１の一面に導電性パッド２３を形成する。導電性パッド２３上に高温半田３１、バリア層４５、及び低温半田５１を形成する。低温半田５１は高温半田３１に比べて低い融点を有する。例えば、高温半田３１は低温半田５１に比べて１５℃以上高い融点を有する。低温半田５１は２３０℃未満の融点を有する物質を含む。

半導体パッケージ２１は、半導体チップ、印刷回路基板、及び封止材等の多様な構成を選択的に含むが、簡略な説明のために省略するものとする。導電性パッド２３は、半導体パッケージ２１内の印刷回路基板上に形成される。導電性パッド２３は、フィンガー電極またはランディングパッドに該当する。導電性パッド２３は、ＣｕまたはＡｌ等の導電性物質を含む。

導電性パッド２３の上部表面に仕上げ層（ｆｉｎｉｓｈ ｌａｙｅｒ）２５を形成する。仕上げ層２５の厚さは導電性パッド２３よりも薄くする。仕上げ層２５は導電性パッド２３の上部表面を覆う。仕上げ層２５は、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ、Ｚｎ、Ｐ、Ｉｎ、Ｃｄ、Ｓｂ、Ｓｎ、Ｂｉ、Ａｓ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｄ、Ｃｏ、Ｍｎ、Ｖ、Ｍｇ、またはこれらの組み合わせを含む。仕上げ層２５は、ＵＢＭ（ｕｎｄｅｒ ｂｕｍｐ ｍｅｔａｌ）に相当する。仕上げ層２５は、導電性パッド２３及び高温半田３１の間に形成される。

半導体パッケージ２１の一面に、半田レジスト等のパッケージ絶縁膜２７を形成する。パッケージ絶縁膜２７は仕上げ層２５の縁を覆う。他の実施形態において、仕上げ層２５が省略された場合、パッケージ絶縁膜２７は導電性パッド２３の縁を覆う。

高温半田３１は、第１金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、ＩＭＣ）３３、原高温半田領域（符番なし）第１拡散領域３７、及び第２金属間化合物（ＩＭＣ）３５を含む。高温半田３１の側面に側面酸化物３９を形成する。バリア層４５は、第１バリア層４１、第２バリア層４２、及び第３バリア層４３を含む。低温半田５１は、第３金属間化合物（ＩＭＣ）５５、原低温半田領域（符番なし）、及び第２拡散領域５７を含む。

高温半田３１は、低温半田５１に比べて高い融点を有する。高温半田３１は、２３０℃以上の融点を有する物質を含む。例えば、高温半田３１は２５０℃以上の融点を有する。高温半田３１は、９０ｗｔ％以上のＳｎ含有量を有する混合物または合金とすることができる。高温半田３１は、純錫とすることができる。高温半田３１内のＳｎ含有量は低温半田５１に比べて高いものとする。

第１金属間化合物３３は、仕上げ層２５及び高温半田３１の間に形成される。第１金属間化合物３３は仕上げ層２５及び高温半田３１の物質を含む。他の実施形態において、第１金属間化合物３３は、仕上げ層２５、導電性パッド２３及び高温半田３１の物質を含む。仕上げ層２５が省略された場合、第１金属間化合物３３は導電性パッド２３及び高温半田３１の物質を含む。

第１拡散領域３７は、第２金属間化合物３５及び高温半田３１の間に形成される。第１拡散領域３７は、第２バリア層４２及び高温半田３１の物質を含む。高温半田３１は、第１金属間化合物３３及び第１拡散領域３７の間に形成される。他の実施形態において、第１拡散領域３７を省略できる。

第２金属間化合物３５は、第２バリア層４２及び第１拡散領域３７の間に形成される。第２金属間化合物３５は、第２バリア層４２及び高温半田３１の物質を含む。他の実施形態において、第２金属間化合物３５は、第１バリア層４１、第２バリア層４２及び高温半田３１の物質を含む。第２バリア層４２が省略された場合、第２金属間化合物３５は第１バリア層４１及び高温半田３１の物質を含む。

側面酸化物３９は高温半田３１の露出した表面に沿って形成される。側面酸化物３９は、ＳｎＯを含む。低温半田５１はフラックスを含むのに対し、高温半田３１はフラックスを含まない。

バリア層４５は、高温半田３１及び低温半田５１の間に形成される。バリア層４５は高温半田３１及び低温半田５１の混合を防止する役割をする。バリア層４５は、Ｎｉ、Ａｕ、Ａｇ、Ｐｔ、Ｚｎ、Ｐ、Ｉｎ、Ｃｄ、Ｓｂ、Ｓｎ、Ｂｉ、Ｃｕ、Ａｓ、Ｃｒ、Ｔｉ、Ｔａ、Ｐｄ、Ｃｏ、Ｍｎ、Ｖ、Ｍｇ、Ａｌ、またはこれらの組み合わせを含む。第１バリア層４１は、第２バリア層４２及び第３バリア層４３の間に形成される。第１バリア層４１は、第２バリア層４２または第３バリア層４３よりも厚くする。例えば、第１バリア層４１は、Ｎｉ、Ｃｕ、またはこれらの組み合わせを含む。

第２バリア層４２は、第２金属間化合物３５及び第１バリア層４１の間に形成される。例えば、第２バリア層４２はＢｉを含む。他の実施形態において、第２バリア層４２は第２金属間化合物３５及び第１拡散領域３７内部に全部拡散され、第２金属間化合物３５は第１バリア層４１に直接接触する。第２バリア層４２を省略できる。

第３バリア層４３は、第３金属間化合物５５及び第１バリア層４１の間に形成される。例えば、第３バリア層４３はＢｉを含む。他の実施形態において、第３バリア層４３は第３金属間化合物５５及び第２拡散領域５７内部に全部拡散され、第３金属間化合物５５は第１バリア層４１に直接接触する。第３バリア層４３を省略できる。

低温半田５１は高温半田３１に比べて低い融点を有する。低温半田５１はＳｎを含む。低温半田５１内のＳｎ含有量は前記高温半田３１に比べて低くする。第３金属間化合物５５は、第３バリア層４３及び第２拡散領域５７の間に形成される。第３金属間化合物５５は、第３バリア層４３及び低温半田５１の物質を含む。他の実施形態において、第３金属間化合物５５は、第１バリア層４１、第３バリア層４３及び低温半田５１の物質を含む。第３バリア層４３が省略された場合、第３金属間化合物５５は第１バリア層４１及び低温半田５１の物質を含む。

第２拡散領域５７は、第３金属間化合物５５及び低温半田５１の間に形成される。第２拡散領域５７は、第３バリア層４３及び低温半田５１の物質を含む。低温半田５１は第２拡散領域５７上に形成される。他の実施形態において、第２拡散領域５７を省略できる。

低温半田５１の側面は、高温半田３１の側面と異なる形状を有する。低温半田５１の表面は丸く形成される。高温半田３１の水平幅は、導電性パッド２３に近くなるほど拡張される。高温半田３１の側面は、バリア層４５に近くなるほど導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。高温半田３１の側面は、導電性パッド２３に近くなるほど凹状のプロファイルを有する。低温半田５１の側面は凸状のプロファイルを有する。

側面酸化物３９及びパッケージ絶縁膜２７の間に仕上げ層２５が露出される。他の実施形態において、高温半田３１及びパッケージ絶縁膜２７の間に導電性パッド２３が露出される。導電性パッド２３は高温半田３１よりも大きな幅を有する。

他の実施形態において、導電性パッド２３は半導体パッケージ２１内の半導体チップ上に形成される。導電性パッド２３は半導体ウエハの一面に形成される。導電性パッド２３は再配線層（ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ ｌａｙｅｒ、ＲＤＬ）に相当する。

高温半田３１、バリア層４５、及び低温半田５１は、半田ポスト、半田ボール、または半田バンプとして解釈できる。

図２を参照すると、第２金属間化合物３５は、第１バリア層４１に直接接触する。第３金属間化合物５５は第１バリア層４１に直接接触する。第１バリア層４１は第２金属間化合物３５及び第３金属間化合物５５の間に形成される。

図３を参照すると、バリア層４５は第１バリア層４１及び第３バリア層４３を含む。第２バリア層（図１の４２）及び第１拡散領域（図１の３７）を省略できる。第２金属間化合物３５は第１バリア層４１に直接接触する。第３金属間化合物５５は第３バリア層４３に直接接触する。

図４を参照すると、高温半田３１の側面は露出される。側面酸化物（図１の３９）を省略できる。

図５を参照すると、高温半田３１の側面は、導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。低温半田５１の側面は凸状のプロファイルを有する。

図６を参照すると、半導体パッケージ２２上に導電性パッド２３を形成する。半導体パッケージ２２は半導体ウエハまたは半導体チップを含む。導電性パッド２３は再配線層に該当する。導電性パッド２３上に仕上げ層２５を形成する。半導体パッケージ２２の一面にパッケージ絶縁膜２７を形成する。パッケージ絶縁膜２７は仕上げ層２５の縁を覆う。導電性パッド２３上に、高温半田３１、バリア層４５、及び低温半田５１を形成する。高温半田３１、前記バリア層４５、及び低温半田５１は半田バンプとして解釈される。パッケージ絶縁膜２７は側面酸化物３９と接触する。高温半田３１の側面は導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。

図７を参照すると、高温半田３１の側面は露出される。高温半田３１の側面は、導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。パッケージ絶縁膜２７は第１金属間化合物３３と接触する。

図８を参照すると、半導体パッケージ２１上に上部半導体パッケージ１２１を搭載する。半導体パッケージ２１の一面に導電性パッド２３を形成する。導電性パッド２３上に仕上げ層２５を形成する。仕上げ層２５上に高温半田３１及びバリア層４５が順に積層される。高温半田３１は、第１金属間化合物３３、第１拡散領域３７、及び第２金属間化合物３５を含む。高温半田３１の側面に側面酸化物３９を形成する。バリア層４５は、第１バリア層４１、第２バリア層４２、及び第３バリア層４３を含む。

上部半導体パッケージ１２１の一面に上部導電性パッド１２３を形成する。上部導電性パッド１２３上に仕上げ層１２５を形成する。上部半導体パッケージ１２１の一面に半田レジスト等の上部パッケージ絶縁膜１２７を形成する。上部パッケージ絶縁膜１２７は上部仕上げ層１２５の縁を覆う。上部仕上げ層１２５上に上部高温半田１３１及び上部バリア層１４５が順に積層される。上部高温半田１３１は、第１上部金属間化合物１３３、第１上部拡散領域１３７、及び第２上部金属間化合物１３５を含む。上部高温半田１３１の側面に上部側面酸化物１３９を形成する。上部バリア層１４５は、第１上部バリア層１４１、第２上部バリア層１４２、及び第３上部バリア層１４３を含む。

上部高温半田１３１、上部バリア層１４５、第１上部金属間化合物１３３、第１上部拡散領域１３７、第２上部金属間化合物１３５、上部側面酸化物１３９、第１上部バリア層１４１、第２上部バリア層１４２、及び第３上部バリア層１４３は、図１ないし図７において説明したものと類似の多様な構成を含む。

バリア層４５及び上部バリア層１４５の間に低温半田５１を形成する。低温半田５１は第３金属間化合物５５、第２拡散領域５７、第３上部金属間化合物１５５、第２上部拡散領域１５７を含む。低温半田５１の側面は凸状のプロファイルを有する。

図９を参照すると、低温半田５１はバリア層４５及び上部仕上げ層１２５の間に形成される。第３上部金属間化合物１５５は上部仕上げ層１２５及び低温半田５１の間に形成される。第３上部金属間化合物１５５は上部仕上げ層１２５に直接接触する。上部仕上げ層１２５が省略された場合、第３上部金属間化合物１５５は上部導電性パッド１２３に直接接触する。

図１０を参照すると、低温半田５１はフラックスを含むのに対し、高温半田３１はフラックスを含まない。低温半田５１の側面及び上部パッケージ絶縁膜１２７上にフラックス残渣１３８が付着する。フラックス残渣１３８は、第３上部金属間化合物１５５、上部仕上げ層１２５及び上部パッケージ絶縁膜１２７に直接接触する。側面酸化物３９、仕上げ層２５、及びパッケージ絶縁膜２７周辺にはフラックス残渣が付着しない。

図１１を参照すると、半導体パッケージ２２、導電性パッド２３、仕上げ層２５、高温半田３１、第１金属間化合物３３、第１拡散領域３７、第２金属間化合物３５、側面酸化物３９、バリア層４５、第１バリア層４１、第２バリア層４２、第３バリア層４３、上部半導体パッケージ１２２、上部導電性パッド１２３、上部仕上げ層１２５、上部パッケージ絶縁膜１２７、上部高温半田１３１、第１上部金属間化合物１３３、第１上部拡散領域１３７、及び第２上部金属間化合物１３５、上部側面酸化物１３９、上部バリア層１４５、第１上部バリア層１４１、第２上部バリア層１４２、及び第３上部バリア層１４３は、図６において説明したものと類似の多様な構成を含む。

バリア層４５及び上部バリア層１４５の間に低温半田５１を形成する。低温半田５１は、第３金属間化合物５５、第２拡散領域５７、第３上部金属間化合物１５５、第２上部拡散領域１５７を含む。低温半田５１の側面は凸状のプロファイルを有する。

図１２を参照すると、低温半田５１はバリア層４５及び上部仕上げ層１２５の間に形成される。第３上部金属間化合物１５５は上部仕上げ層１２５及び低温半田５１の間に形成される。第３上部金属間化合物１５５は上部仕上げ層１２５に直接接触する。上部仕上げ層１２５が省略された場合、第３上部金属間化合物１５５は上部導電性パッド１２３に直接接触する。上部パッケージ絶縁膜１２７は第３上部金属間化合物１５５に直接接触する。

図１３を参照すると、低温半田５１はフラックスを含むのに対し、高温半田３１はフラックスを含まない。低温半田５１の側面及び上部パッケージ絶縁膜１２７上にフラックス残渣１３８が付着する。側面酸化物３９及びパッケージ絶縁膜２７周辺にはフラックス残渣が付着しない。

図１４ないし図２５は、本発明の技術的思想の実施形態に係る半導体素子の形成方法を説明するための断面図である。

図１４を参照すると、犠牲プレート１３上に複数の貫通孔１４Ｈを有するフィルム１４を形成する。犠牲プレート１３は一面が平らな構成を有するガラス板、金属板、プラスチック板、セラミック板、またはこれらの組み合わせを含む。フィルム１４は合成樹脂を含む。フィルム１４は柔軟性フィルム（ｆｌｅｘｉｂｌｅ ｆｉｌｍ）を含む。例えば、フィルム１４はドライフィルム（ｄｒｙ ｆｉｌｍ）を含む。貫通孔１４Ｈのそれぞれは互いに離隔される。貫通孔１４Ｈの底に犠牲プレート１３の一面が露出される。

図１５を参照すると、貫通孔１４Ｈ内に、高温半田３１、バリア層４５、及び低温半田５１を形成する。高温半田３１は犠牲プレート１３に接触する。バリア層４５は高温半田３１上に形成される。低温半田５１はバリア層４５上に形成される。低温半田５１の上端は露出される。

図１６を参照すると、犠牲プレート１３を除去して高温半田３１の底が露出される。高温半田３１、バリア層４５、及び低温半田５１は、半田ポスト（ｓｏｌｄｅｒ ｐｏｓｔ）を構成する。

図１７を参照すると、導電性パッド２３上に高温半田３１が付着される。

導電性パッド２３は半導体パッケージ２１の一面に形成される。導電性パッド２３上に高温半田３１を付着する工程は、ＴＣ（ｔｈｅｒｍｏ−ｃｏｍｐｒｅｓｓｉｏｎ）ｂｏｎｄｉｎｇ、ＴＳ（ｔｈｅｒｍｏ−ｓｏｎｉｃ）ｂｏｎｄｉｎｇ、またはこれらの組み合わせが適用される。
その際に、高温半田３１内の、仕上げ層２５又は導電性パッド２３と接する領域に第１金属間化合物３３が形成される。
高温半田３１の水平幅は導電性パッド２３に近くなるほど拡張される。高温半田３１の側面は低温半田５１の側面と異なる形状を有する。高温半田３１の側面は前記バリア層４５に近くなるほど導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。高温半田３１の側面は導電性パッド２３に近くなるほど凹状のプロファイルを有する。

他の実施形態において、導電性パッド２３は半導体チップまたは半導体ウエハの一面に形成される。

図１８を参照すると、フィルム１４が除去される。

図１９を参照すると、リフロー工程を用いて低温半田５１の表面を丸く形成する。その際に、図１ないし図４に示した第１拡散領域３７、第２金属化合物３５、第３金属化合物５５、第２拡散領域５７が形成される。残存部分が、原高温半田領域、原低温半田領域となる。図１ないし図４は、図１９に示した半導体素子の一部分を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、及び低温半田５１は、図１ないし図４において説明したものと類似の構成を有する。

図２０を参照すると、半導体パッケージ２１上に上部半導体パッケージ１２１を搭載する。図８は、図２０に示した半導体素子の一部分を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、低温半田５１、上部導電性パッド１２３、上部高温半田１３１、及び上部バリア層１４５は、図８において説明したものと類似の構成を有する。

図２１を参照すると、半導体パッケージ２１上に上部半導体パッケージ１２１を搭載する。図９は、図２１に示した半導体素子の一部を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、低温半田５１、及び上部導電性パッド１２３は、図９において説明したものと類似の構成を有する。

図２２を参照すると、半導体パッケージ２２上に導電性パッド２３を形成する。半導体パッケージ２２は半導体ウエハまたは半導体チップを含む。導電性パッド２３は再配線層に該当する。導電性パッド２３上に、高温半田３１、バリア層４５、及び低温半田５１を形成する。高温半田３１、バリア層４５、及び低温半田５１は半田バンプとして解釈できる。高温半田３１の側面は導電性パッド２３の上部表面に対して垂直に近いプロファイルを有する。

図２３を参照すると、リフロー工程を用いて低温半田５１の表面を丸く形成する。図６及び図７は、図２３に示した半導体素子の一部分を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、及び低温半田５１は、図６及び図７において説明したものと類似の構成を有する。

図２４を参照すると、半導体パッケージ２２上に上部半導体パッケージ１２２を搭載する。図１１は、図２４に示した半導体素子の一部を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、低温半田５１、上部導電性パッド１２３、上部高温半田１３１、及び上部バリア層１４５は図１１において説明したものと類似の構成を有する。

図２５を参照すると、半導体パッケージ２２上に上部半導体パッケージ１２２を搭載する。図１２は、図２５に示した半導体素子の一部を詳しく示す拡大図である。導電性パッド２３、高温半田３１、バリア層４５、低温半田５１、及び上部導電性パッド１２３は図１２において説明したものと類似の構成を有する。

図２６及び図２７は、本発明の技術的思想の実施形態に係る電子装置のシステムブロック図である。

図２６を参照すると、図１ないし図２５を参照して説明したものと類似の半導体素子を電子システム２１００に適用する。電子システム２１００は、ボディ２１１０、マイクロプロセッサ２１２０、電源部（Ｐｏｗｅｒ）２１３０、機能ユニット（Ｆｕｎｃｔｉｏｎ Ｕｎｉｔ）２１４０、及びディスプレイコントローラ２１５０を含む。ボディ２１１０は印刷回路基板（ＰＣＢ）に形成されたマザーボード（Ｍｏｔｈｅｒ Ｂｏａｒｄ）とすることができる。マイクロプロセッサ２１２０、電源部２１３０、機能ユニット２１４０、及びディスプレイコントローラ２１５０はボディ２１１０に装着ポッドすることができる。ボディ２１１０の内部あるいはボディ２１１０の外部にディスプレイ２１６０を配置する。例えば、ディスプレイ２１６０はボディ２１１０の表面に配置されてディスプレイコントローラ２１５０によりプロセスされたイメージを表示する。

電源部２１３０は外部バッテリーなどから所定電圧が印加され、これを要求される電圧レベルに分岐してマイクロプロセッサ２１２０、機能ユニット２１４０、ディスプレイコントローラ２１５０などに供給する役割をする。マイクロプロセッサ２１２０は、電源部２１３０から電圧を印加して機能ユニット２１４０とディスプレイ２１６０を制御する。機能ユニット２１４０は多様な電子システム２１００の機能を実行する。例えば、電子システム２１００がスマートフォンの場合、機能ユニット２１４０はダイヤリング、または外部装置（Ｅｘｔｅｒｎａｌ Ａｐｐａｒａｔｕｓ）２１７０との交信によりディスプレイ２１６０への映像出力、スピーカへの音声出力などの携帯電話機能を実行する多様な構成要素を含み、カメラが一緒に装着された場合にカメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ）の役割をする。

応用実施形態において、電子システム２１００が容量拡張のためにメモリカードなどと接続される場合、機能ユニット２１４０はメモリカードコントローラとなる。機能ユニット２１４０は有線あるいは無線の通信ユニット（Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｔ）２１８０を介して外部装置２１７０と信号を交信する。さらに、電子システム２１００が機能拡張のためにＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）などを必要とする場合、機能ユニット２１４０は、インタフェースコントローラ（Ｉｎｔｅｒｆａｃｅ Ｃｏｎｔｒｏｌｌｅｒ）の役割をする。さらに、機能ユニット２１４０は大容量保存装置を含み得る。

図１ないし図２５を参照し説明したものと類似の半導体素子は、機能ユニット２１４０またはマイクロプロセッサ２１２０に適用できる。例えば、マイクロプロセッサ２１２０は、導電性パッド２３、高温半田３１、バリア層４５、及び低温半田５１を含む。

図２７を参照すると、電子システム２４００は、本発明の技術的思想の多様な実施形態に係る半導体素子のうちの少なくとも１つを含む。電子システム２４００は、モバイル機器またはコンピュータを製造するために用いられる。例えば、電子システム２４００は、メモリシステム２４１２、マイクロプロセッサ２４１４、ＲＡＭ２４１６、バス２４２０、及びユーザインタフェース２４１８を含む。マイクロプロセッサ２４１４、メモリシステム２４１２、及びユーザインタフェース２４１８はバス２４２０を経由して相互接続される。ユーザインタフェース２４１８は、電子システム２４００にデータを入力したり、電子システム２４００からデータを出力したりするのに用いられる。マイクロプロセッサ２４１４は、電子システム２４００をプログラム及びコントロールする。ＲＡＭ２４１６は、マイクロプロセッサ２４１４の動作メモリとして用いられる。マイクロプロセッサ２４１４、ＲＡＭ２４１６及び／または他の構成要素は単一パッケージ内に組立できる。メモリシステム２４１２は、マイクロプロセッサ２４１４の動作用コード、マイクロプロセッサ２４１４により処理されたデータ、または外部入力データを保存する。メモリシステム２４１２はコントローラ及びメモリを含む。

図１ないし図２５を参照し説明したものと類似の半導体素子は、マイクロプロセッサ２４１４、ＲＡＭ２４１６、またはメモリシステム２４１２に適用できる。

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１３ 犠牲プレート
１４ フィルム
２１、２２、１２１、１２２ 半導体パッケージ
２３、１２３ 導電性パッド
２５、１２５ 仕上げ層
２７、１２７ パッケージ絶縁膜
３１、１３１ 高温半田
３３、３５、５５、１３３、１３５、１５５ 金属間化合物
３７、５７、１３７、１５７ 拡散領域
３９、１３９ 側面酸化物
４１、４２、４３、４５、１４１、１４２、１４３、１４５ バリア層
５１ 低温半田
１３８ フラックス残渣
２１００ 電子システム
２１１０ ボディ
２１２０、２４１４ マイクロプロセッサ
２１３０ 電源部
２１４０ 機能ユニット
２１５０ ディスプレイコントローラ
２１６０ ディスプレイ
２１７０ 外部装置
２１８０ 通信ユニット
２４００ 電子システム
２４１２ メモリシステム
２４１６ ＲＡＭ
２４１８ ユーザインタフェース
２４２０ バス

Claims (18)

1. 導電性パッドと、
   前記導電性パッド上に形成される高温半田と、
   前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、
   前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、
   前記高温半田内のＳｎ含有量が前記低温半田よりも高く、
   前記高温半田の側面に形成された側面酸化物をさらに含むことを特徴とする半導体素子。
2. 前記高温半田が純錫を含むことを特徴とする請求項１に記載の半導体素子。
3. 前記高温半田が９０ｗｔ％以上のＳｎ含有量を有する混合物を含むことを特徴とする請求項１に記載の半導体素子。
4. 前記低温半田がフラックスを含み、前記高温半田がフラックスを含まない、ことを特徴とする請求項１に記載の半導体素子。
5. 前記側面酸化物がＳｎＯを含むことを特徴とする請求項１に記載の半導体素子。
6. 前記高温半田の側面が凹状（ｃｏｎｃａｖｅ）のプロファイルを有し、前記低温半田の側面が凸状（ｃｏｎｖｅｘ）のプロファイルを有することを特徴とする請求項１に記載の半導体素子。
7. 前記高温半田の側面のプロファイルは、前記バリア層に隣接する領域において、前記導電性パッドの上面に対して実質的に直線的かつ垂直であり、前記導電性パッドに隣接する領域において、凹状であることを特徴とする請求項１に記載の半導体素子。
8. 前記高温半田の側面は、前記導電性パッドの上面に対して実質的に直線的かつ垂直なプロファイルを有し、前記低温半田の側面は、凸状のプロファイルを有することを特徴とする請求項１に記載の半導体素子。
9. 前記バリア層と前記高温半田との間に第２金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ）と、
   前記バリア層と前記低温半田との間に第３金属間化合物と、をさらに含むことを特徴とする請求項１に記載の半導体素子。
10. 前記バリア層は、
    第１バリア層と、
    前記第１バリア層下に形成される第２バリア層と、を含み、
    前記第１バリア層は、前記第２バリア層よりも厚いことを特徴とする請求項９に記載の半導体素子。
11. 前記第１バリア層は、ニッケル（Ｎｉ）を含み、前記第２バリア層は、ビスマス（Ｂｉ）を含むことを特徴とする請求項１０に記載の半導体素子。
12. 前記第２金属間化合物と前記高温半田との間に、第１拡散領域をさらに含み、
    前記第１拡散領域は、前記第２バリア層及び前記高温半田の物質を含むことを特徴とする請求項１０に記載の半導体素子。
13. 前記第１バリア層上に形成される第３バリア層をさらに含み、
    前記第１バリア層は、前記第２バリア層と前記第３バリア層との間に形成され、前記第３バリア層は、Ｂｉを含むことを特徴とする請求項１０に記載の半導体素子。
14. 前記第３金属間化合物と前記低温半田との間に形成される第２拡散領域をさらに含み、
    前記第２拡散領域は、前記第３バリア層及び前記低温半田の物質を含むことを特徴とする請求項１３に記載の半導体素子。
15. 半導体パッケージの一面に形成される導電性パッドと、
    前記導電性パッド上に形成される高温半田と、
    前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、
    前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、
    前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、
    前記高温半田の側面は、凹状のプロファイルを有することを特徴とする半導体素子。
16. 半導体パッケージの一面に形成される導電性パッドと、
    前記導電性パッド上に形成される高温半田と、
    前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、
    前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、
    前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、
    前記高温半田の側面のプロファイルは、前記バリア層に隣接する領域において、前記導電性パッドの上面に対して実質的に直線的かつ垂直であり、前記導電性パッドに隣接する領域において、凹状であることを特徴とする半導体素子。
17. 半導体パッケージの一面に形成される導電性パッドと、
    前記導電性パッド上に形成される高温半田と、
    前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、
    前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、
    前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、
    前記低温半田の側面は、凸状のプロファイルを有することを特徴とする半導体素子。
18. 半導体パッケージの一面に形成される導電性パッドと、
    前記導電性パッド上に形成される高温半田と、
    前記高温半田上に形成され、前記高温半田よりも低い融点を有する低温半田と、
    前記高温半田と前記低温半田との間に形成されるバリア層と、を含み、
    前記高温半田の側面は、前記低温半田の側面と異なる形状を有し、
    前記高温半田の側面は、前記導電性パッドの上面に対して実質的に直線的かつ垂直のプロファイルを有することを特徴とする半導体素子。

Images