JP6569743B2

JP6569743B2 - 表示装置

Info

Publication number: JP6569743B2
Application number: JP2017562881A
Authority: JP
Inventors: 政博上岡
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2016-01-19
Filing date: 2017-01-19
Publication date: 2019-09-04
Anticipated expiration: 2037-01-19
Also published as: TWI642303B; CN108352153B; CN108352153A; JPWO2017126600A1; TW201733337A; WO2017126600A1

Description

本発明の実施形態は、表示装置に関する。

表示装置として、例えば液晶表示装置や有機ＥＬ表示装置等が普及している。アクティブマトリクス型の表示装置は、マトリクス状に配置した複数の表示画素を含む表示領域を備えた表示パネルと、例えばフレキシブル基板を介して表示パネルと電気的に接続した回路基板と、を備えている。表示パネルの表示領域の周囲や回路基板には、複数の表示画素を駆動するドライバ回路等が搭載されている。

近年では表示装置の高精細化が進み、これに伴い、複数の表示画素を駆動するための信号線の本数も増加している。高精細の表示装置において、複数の信号線を複数のソースドライバで駆動する表示装置が提案されている。

複数のソースドライバを備えた表示装置において、例えば、ＬＶＤＳ（Low-Voltage Differential Signaling:小振幅作動方式）のインタフェース及びマルチチップに対応した表示装置駆動用のドライバを採用する場合、ＬＶＤＳで通信される信号（ＬＶＤＳ信号）を送信する配線をマルチドロップ(単一終端)構成とすることが可能である。

ＬＶＤＳ信号を送信する配線をマルチドロップ構成とする場合、ＬＶＤＳ信号が、例えばＴＴＬ（Transistor Transistor Logic）回路やチャージポンプ昇圧回路などへ延びる配線からのクロストークの影響を受け難くする為には、マルチドロップ構成においてスタブ長を極力短くし、かつ、最終端ドライバに配置する終端抵抗はレシーバの極力近くに配置することが望ましい。

しかしながら、表示パネルへＬＶＤＳ信号などの駆動信号や電源などを供給する配線は、フレキシブル基板を介して引き回される。また、多くの場合、フレキシブル基板は、表示パネルの裏側へ折り曲げられる。フレキシブル基板の折り曲げられる部分は、配線パタンのクラックなどを防止するために、部品やスルーホールを配置しないように設計されることが望ましく、配線や部品などの配置には制約があることが多い。その結果、マルチドロップ構成において、レシーバまでのスタブ長が長くなり、終端抵抗がレシーバの近くに配置できないなどの制約が生じることがあった。

また、表示パネルにタイミングコントローラや電源昇圧回路が内蔵され、マルチチップ構成を採用すると、ＬＶＤＳ配線がＴＴＬ信号配線や電源配線と交差して、クロストークの影響を回避することが困難であった。ＬＶＤＳ信号がクロストーク等の影響を受けると、表示装置の表示品質が不安定となる。

本発明は、上記事情を鑑みて成されたものであって、安定した表示品質の表示装置を提供することを目的とする。

本発明の一態様に係る表示装置は、マトリクス状に配置した複数の表示画素を含む表示領域と、前記表示領域の第１方向に沿って延びた複数の走査線と、前記第１方向と交差した第２方向に沿って延びた複数の信号線と、前記表示領域の周囲に配置され、前記複数の走査線を駆動するゲートドライバと、前記複数の信号線を駆動する複数のソースドライバと、を備えた表示パネルと、前記表示パネルの一端にフレキシブル基板を介して電気的に接続し、前記表示パネルへ駆動信号を供給する回路基板と、を備え、前記複数のソースドライバは、前記駆動信号を受信しＴＴＬ方式の信号に変換するレシーバと、前記ＴＴＬ方式の信号が書き込まれるバッファと、を含むマスタードライバと、前記ＴＴＬ方式の信号を受信する複数のスレーブドライバとを含み、前記マスタードライバは、前記第１方向における両端にそれぞれ配置された電源入力端子と、前記電源入力端子間に配置された、映像信号入力端子およびＴＴＬ信号入力端子を備え、前記回路基板は、前記第１方向に延びた電源供給ラインおよびＴＴＬ信号供給ラインと、駆動信号供給ラインと、を備え、前記電源供給ラインには前記電源入力端子から前記第２方向に延びた配線が電気的に接続し、前記ＴＴＬ信号供給ラインには前記ＴＴＬ信号入力端子から前記第２方向に延びた配線が電気的に接続し、前記駆動信号供給ラインには前記映像信号入力端子から前記第２方向に延びた配線が電気的に接続し、前記駆動信号供給ラインは、前記回路基板上において前記電源供給ラインと１ヶ所で交差している。

本発明によれば、安定した表示品質の表示装置を提供することができる。

図１は、本実施形態の表示装置の一構成例を概略的に示す図である。図２は、図１に示す表示装置の、ソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。図３は、比較例の表示装置におけるソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。

実施形態

以下、本発明の実施形態の表示装置について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。

図１は、本実施形態の表示装置の一構成例を概略的に示す図である。
本実施形態の表示装置は、液晶表示パネルＰＮＬと、回路基板１０と、フレキシブル基板２０と、を備えている。

液晶表示パネルＰＮＬは、対向して配置された一対の基板（図示せず）と、一対の基板間に保持された液晶層（図示せず）と、マトリクス状に配置した複数の表示画素を含む表示領域ＤＹＰと、ゲートドライバＧＤと、ソースドライバとＳＤ１〜ＳＤｎと、を備えている。

表示領域ＤＹＰは、マトリクス状に配置した複数の表示画素の行（第１方向）に沿って延びた複数の走査線ＧＬと、マトリクス状に配置した複数の表示画素の列（第２方向）に沿って延びた複数の信号線ＳＬと、走査線ＧＬと信号線ＳＬとが交差した位置近傍に配置されたスイッチング素子（図示せず）と、を備えている。

それぞれの表示画素に配置されたスイッチング素子は、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）であって、そのゲート電極は対応する走査線ＧＬと電気的に接続し（あるいは一体に形成され）、ソース電極は対応する信号線ＳＬと電気的に接続し（あるいは一体に形成され）、ドレイン電極は対応する画素電極（図示せず）と電気的に接続し（あるいは一体に形成され）ている。

複数の走査線ＧＬの一端はゲートドライバＧＤと電気的に接続している。複数の信号線ＳＬの一端は、ソースドライバＳＤ１〜ＳＤｎの何れかと電気的に接続している。ゲートドライバＧＤとソースドライバＳＤ１〜ＳＤｎとは、表示領域ＤＹＰの周囲において、一対の基板の一方上に配置されている。ゲートドライバＧＤは、表示領域ＤＹＰの列方向に延びた一辺に沿って配置されている。ソースドライバＳＤ１〜ＳＤｎは、表示領域ＤＹＰの行方向に延びた一辺に並んで配置されている。

ゲートドライバＧＤは、垂直同期信号と水平同期信号とに基づくタイミングで、複数の走査線ＧＬを順次駆動する。ソースドライバＳＤ１〜ＳＤｎは、垂直同期信号と水平同期信号とに基づくタイミングで、それぞれの走査線ＧＬが駆動されている期間において、１ライン分の映像信号を複数の信号線ＳＬに供給する。

ソースドライバＳＤ１〜ＳＤｎには、回路基板１０およびフレキシブル基板２０を介して、映像信号、電源信号、などが供給されている。映像信号は、回路基板１０の外部に設けられたトランシーバＴＲからＬＶＤＳ信号形式で供給される。なお、ＬＶＤＳ信号形式の映像信号は、映像信号と、水平同期信号および垂直同期信号等の同期信号とが合成された信号である。

回路基板１０は、液晶表示パネルＰＮＬの一端にフレキシブル基板２０を介して電気的に接続し、表示パネルＰＮＬへ駆動信号としてＬＶＤＳ信号を供給する。本実施形態では、回路基板１０は、複数のソースドライバＳＤ１〜ＳＤｎが並んだ領域近傍の液晶表示パネルＰＮＬの一端に、フレキシブル基板２０を介して電気的に接続している。

なお、回路基板１０からフレキシブル基板２０を介して表示パネルＰＮＬへ供給される駆動信号は、例えば、ＭＩＰＩＤＳＩ（Mobile Industry Processor Interface Display Serial Interface）規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ（embedded Display Port）規格に基づく信号、および、ＨＤＭＩ（High-Definition Multimedia Interface）（登録商標）規格に基づく信号のいずれかであってもよい。更に、表示装置の信号伝送に適用される上記以外の規格に基づく信号であっても、本願に開示された技術を適用することが可能である。その場合には、ソースドライバＳＤ１〜ＳＤｎおよびゲートドライバＧＤは、回路基板１０から供給される信号の方式および規格に適用されるインタフェース及びマルチチップを含む。

図２は、図１に示す表示装置の、ソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。なお、図２では、ソースドライバＳＤ１〜ＳＤｎが互いに映像信号を共有するための構成について主に説明し、他の構成については図示を省略している。

本実施形態では、ソースドライバＳＤ１〜ＳＤｎはマスタードライバとスレーブドライバとを含む。図２に示す例では、ソースドライバＳＤ１はマスタードライバであって、ソースドライバＳＤ２〜ＳＤｎはスレーブドライバである。
ソースドライバＳＤ１は、電源チャージポンプ回路１と、レシーバ２と、タイミングコントローラ３と、電源回路４と、バッファＭと、通信部５と、を備えている。

電源チャージポンプ回路１と電源回路４との電源入力端子は、ソースドライバＳＤ１において、複数のソースドライバＳＤ１〜ＳＤｎが並んだ方向（第１方向）における両端にそれぞれ配置されている。レシーバ２の映像信号入力端子とタイミングコントローラ３のＴＴＬ信号入力端子とは、電源チャージポンプ回路１の電源入力端子と電源回路４の電源入力端子との間に配置されている。

電源チャージポンプ回路１には回路基板１０から電源が供給されている。電源チャージポンプ回路１は、供給された電源電圧を昇圧あるいは降圧して、駆動に必要な電圧を出力する回路である。

タイミングコントローラ３は例えばＴＴＬ回路であって、回路基板１０から供給されたタイミング信号に基づいてソースドライバＳＤ１〜ＳＤｎの同期信号を生成して通信部５へ出力する。また、タイミングコントローラ３は、内部でタイミング信号を生成することも可能である。タイミングコントローラ３には、回路基板１０からＴＴＬ信号が供給される。タイミングコントローラ３に供給されるＴＴＬ信号は、主に、ＬＣＤドライバのレジスタ設定を行う３線（または４線）シリアルインターフェース（ＳＰＩ）への信号や、ソースドライバおよびゲートドライバのＭＯＤＥ端子（解像度や転送方向、反転駆動方式などを選択するＭＯＤＥ端子）への信号である。

電源回路４は、回路基板１０から供給された電源と電源チャージポンプ回路１で生成した電源によりゲートドライバＧＤ及びソースドライバＳＤの電源電圧を生成する回路である。

レシーバ２はＬＶＤＳ信号を受信し、ＴＴＬ方式の信号に変換する変換手段を備えている。本実施形態では、レシーバ２はＬＶＤＳ信号である映像信号と同期信号とを受信し、例えば２４ビットの階調信号としての映像信号（ＴＴＬ信号）に変換する変換手段を備えている。レシーバ２は、変換した１ライン分の映像信号のデータをバッファＭへ書き込む。なお、レシーバ２は、ＬＶＤＳ信号である映像信号の１ライン分をバッファＭへ書き込むように構成されても構わない。

通信部５は、ソースドライバＳＤ１〜ＳＤｎ間で信号を送受信する回路である。通信部５には、バッファＭから読みだした映像信号と、タイミングコントローラ３から供給された垂直同期信号、水平同期信号と、クロック信号と、が入力される。

バッファＭは、例えばＲＡＭ（Random Access Memory）であり、少なくとも２４ビットの映像信号データを１ライン分格納することが可能なラインバッファである。上記のように、レシーバ２で変換された映像信号（ＴＴＬ信号）を、バッファＭに格納した後に、通信部５へ送信することにより、複数のソースドライバＳＤ１〜ＳＤｎへ映像信号が供給される際に遅延が生じることを回避することができる。

ソースドライバＳＤ１〜ＳＤｎの通信部５間には、例えば、２４ビットの映像信号と、垂直同期信号と、水平同期信号と、クロック信号と、を通信するための２８本の配線が延びている。ソースドライバＳＤ１〜ＳＤｎの通信部５間に延びる配線は、ソースドライバＳＤ１〜ＳＤｎが形成されたパネル上に形成された金属配線またはＩＴＯ配線により形成されている。

ソースドライバＳＤ２〜ＳＤｎは、マスタードライバ（ソースドライバＳＤ１）の近傍（上流側）から離れる方向（下流側）に向かって、順次並んで配置している。すなわち、ソースドライバＳＤ２がソースドライバＳＤ１の最も近く（上流側）に配置され、ソースドライバＳＤ３、ＳＤ４、ＳＤ５…が下流側に向かって順次並んで配置している。

ソースドライバＳＤ２〜ＳＤｎは、同じ構成である。ソースドライバＳＤ２〜ＳＤｎは、通信部５を２つ備え、レシーバ２と、バッファＭとを備えていない点で、上述のソースドライバＳＤ１と構成が異なっている。すなわち、本実施形態では、回路基板１０およびフレキシブル基板２０を介してＬＶＤＳ信号を受信するのは、マスタードライバであるソースドライバＳＤ１のみである。

ソースドライバＳＤ２〜ＳＤｎは、マスタードライバＳＤ１を介して例えばＴＴＬ信号である映像信号を受信する。ソースドライバＳＤ２〜ＳＤｎの一方の通信部５は、上流側において隣り合うソースドライバの通信部５と通信ラインにより接続している。一方の通信部５は、上流側のソースドライバから受信した垂直同期信号、水平同期信号およびクロック信号などの同期信号に従って、２４ビットの映像信号を受信する。

他方の通信部５は下流側において隣り合うソースドライバの通信部５と通信ラインにより接続している。他方の通信部５には、一方の通信部５から２４ビットの映像信号と同期信号（例えばＴＴＬ信号であって、ＬＶＤＳ信号、ＭＩＤＩＤＳＩ規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ規格に基づく信号、および、ＨＤＭＩ規格に基づく信号など他の通信規格に基づく信号であってもよい。）とが供給される。また、最も下流側に配置されたソースドライバＳＤｎは、一方の通信部５により映像信号、垂直同期信号、水平同期信号およびクロック信号を受信し、他方の通信部５へ映像信号を出力しなくても構わない。

回路基板１０には、電源供給ラインＷ１と、垂直同期信号、水平同期信号、およびクロック信号などを供給するＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ライン（駆動信号供給ライン）Ｗ３と、を含む各種配線が互いに絶縁された状態で配置されている。

電源供給ラインＷ１およびレジスタ設定信号、ＭＯＤＥ信号等の供給ラインＷ２は、回路基板１０上において、水平方向（走査線ＧＬが延びた方向）と略平行な方向に延びて配置されている。電源供給ラインＷ１には、ソースドライバＳＤ１〜ＳＤｎの電源チャージポンプ回路１および電源回路４から、フレキシブル基板２０を介して配線が延びて電気的に接続している。レジスタ設定信号、ＭＯＤＥ信号等のＴＴＬ信号供給ラインＷ２には、ソースドライバＳＤ１〜ＳＤｎのタイミングコントローラ３から配線が延びて電気的に接続している。

上記のように、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２は、複数のソースドライバＳＤ１〜ＳＤｎへ信号を供給する配線であって、複数のソースドライバＳＤ１〜ＳＤｎが並んだ位置に対応して、回路基板１０の水平方向の一端から他端に渡って延びて配置されている。

また、ＬＶＤＳ信号供給ラインＷ３の一端は、垂直方向（信号線ＳＬが延びた方向）と略平行に延び、フレキシブル基板２０を介して、ソースドライバＳＤ１のレシーバ２と電気的に接続している。また、ＬＶＤＳ信号供給ラインＷ３には、回路基板１０上において、抵抗器Ｒが挿入されている。ＬＶＤＳ信号供給ラインＷ３の他端は、回路基板１０の外部において、映像信号の供給源であるトランシーバＴＲと電気的に接続している。

上記のように、本実施形態の表示装置では、外部から供給されたＬＶＤＳ信号である映像信号と同期信号とを、回路基板１０からマスタードライバであるソースドライバＳＤ１のみに供給している。したがって、ＬＶＤＳ信号供給ラインＷ３は、回路基板１０上において電源供給ラインＷ１と１ヶ所で交差するのみとすることができる。

[比較例]
以下に、比較例の表示装置をについて図面を参照して説明する。
図３は、比較例の表示装置におけるソースドライバ、回路基板およびフレキシブル基板の一構成例を概略的に示す図である。なお、以下の説明において、上述の実施形態と同様の構成については、同一の符号を付して説明を省略する。

この例では、回路基板１０に配置されたＬＶＤＳ信号供給ラインＷ３から、複数のソースドライバＳＤ１〜ＳＤｎの夫々に、映像信号が供給されているマルチドロップ構成が採用されている。すなわち、全てのソースドライバＳＤ１〜ＳＤｎがレシーバ２を備え、ソースドライバＳＤ１〜ＳＤｎの夫々においてＬＶＤＳ信号である映像信号を２４ビットの階調信号に変換して、垂直同期信号水平同期信号に従って、対応する信号線ＳＬへ映像信号を出力している。

この例では、ソースドライバＳＤ１〜ＳＤｎの通信部５間では、映像信号を供給する必要がなくなる。通信部５は、タイミングコントローラ３から供給される垂直同期信号、水平同期信号およびクロック信号を含む制御信号を上流側から下流側へ送信している。このことにより、複数のソースドライバＳＤ１〜ＳＤｎは、互いに動作を同期させることができる。

回路基板１０には、電源供給ラインＷ１と、ＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ラインＷ３と、を含む各種配線が互いに絶縁された状態で配置されている。ＴＴＬ信号供給ラインＷ２は、ソースドライバおよびゲートドライバのレジスタ設定を行う３線 (または４線）シリアルインターフェース（ＳＰＩ）への信号や、ソースドライバおよびゲートドライバの各ＭＯＤＥ端子への信号を供給する配線である。

電源供給ラインＷ１と、ＴＴＬ信号供給ラインＷ２と、ＬＶＤＳ信号供給ラインＷ３とは、回路基板１０上において、水平方向に延びて配置されている。電源供給ラインＷ１には、ソースドライバＳＤ１〜ＳＤｎの電源チャージポンプ回路１および電源回路４から、フレキシブル基板２０を介して配線が延びて電気的に接続している。ＴＴＬ信号供給ラインＷ２には、ソースドライバＳＤ１〜ＳＤｎのタイミングコントローラ３から配線が延びて電気的に接続している。ＬＶＤＳ信号供給ラインＷ３には、ソースドライバＳＤ１〜ＳＤｎのレシーバ２から、フレキシブル基板２０を介して配線が延びて電気的に接続している。

上記のように、この例では、電源供給ラインＷ１、ＴＴＬ信号供給ラインＷ２およびＬＶＤＳ信号供給ラインＷ３は、複数のソースドライバＳＤ１〜ＳＤｎへ信号を供給する配線であって、複数のソースドライバＳＤ１〜ＳＤｎが並んだ位置に対応して、回路基板１０の水平方向の一端から他端に渡って延びて配置されている。

なお、ＬＶＤＳ信号を送信する配線をマルチドロップ構成とする場合には、スタブ長を極力短くすることが望ましい。このことから、ＬＶＤＳ信号供給ラインＷ３は、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２よりもフレキシブル基板２０側に配置されることが望ましい。ＬＶＤＳ信号供給ラインＷ３をフレキシブル基板２０の近傍に配置した場合、複数のソースドライバＳＤ１〜ＳＤｎの電源チャージポンプ回路１、タイミングコントローラ３および電源回路４から、電源供給ラインＷ１およびＴＴＬ信号供給ラインＷ２に延びた配線は、ＬＶＤＳ信号供給ラインＷ３と交差して配置されることとなる。図３に示す構成では、ＬＶＤＳ信号供給ラインＷ３は、少なくとも３（ｎ−１）箇所において、電源信号あるいはＴＴＬ信号を供給する配線と絶縁層を介して交差することとなる。

これに対し、上述の実施形態の表示装置では、ＬＶＤＳ信号供給ラインをマルチドロップ構成とすることなく、マスタードライバであるソースドライバＳＤ１のみがＬＶＤＳ信号を受信するレシーバ２を備えた構成となっている。このことにより、本実施形態の表示装置では、回路基板１０上のフレキシブル基板２０近傍において、ＬＶＤＳ信号供給ラインＷ３を水平方向に渡って配置する必要がなくなり、ＬＶＤＳ信号供給ラインＷ３と電源信号あるいはＴＴＬ信号を供給する配線とが絶縁層を介して交差する箇所を最小限とすることができる。その結果、ＬＶＤＳ信号である映像信号や同期信号にクロストークなどによるノイズが生じることを回避することができ、表示領域ＤＹＰに表示される映像の表示品質を安定させることができる。

すなわち、本発明の実施形態によれば、安定した表示品質の表示装置を提供することができる。
なお、上述の実施形態では、複数のソースドライバＳＤ１〜ＳＤｎ間で、ＴＴＬ信号（２４ビットの階調信号）の映像信号を通信していたが、通信部５間でＬＶＤＳ信号である映像信号を通信するように構成されても構わない。その場合には、スレーブドライバであるソースドライバＳＤ２〜ＳＤｎは、ＬＶＤＳ信号である映像信号をＴＴＬ信号である映像信号に変換する変換手段を更に備え、ソースドライバＳＤ１〜ＳＤｎは、変換手段により変換された映像信号を夫々対応する信号線ＳＬへ出力する。

また、上述の実施形態では、ＬＶＤＳ信号供給ラインＷ３に、回路基板１０上において抵抗器Ｒが挿入されていたが、抵抗器Ｒは、ソースドライバＳＤ１内に搭載されていても構わない。上述の実施形態では、ＬＶＤＳ信号供給ラインはマルチドロップ形式を採用していないため、終端抵抗はレシーバから離れた位置に配置されてもインピーダンスの整合をとることが比較的容易である。一方で、ソースドライバＳＤ１内に抵抗器Ｒを搭載すると、レシーバの近傍に終端抵抗を配置することが可能となるが、ドライバチップにより抵抗値にバラツキが生じることがある。したがって、表示装置の設計に応じて、抵抗器Ｒの搭載位置は適切に選択すべきである。

また、上述の実施形態では、ＬＶＤＳ信号として映像信号を回路基板から液晶表示パネルＰＮＬへ供給する例について説明したが、ＬＶＤＳ信号は映像信号に限定されるものではない。映像信号以外の他の信号をＬＶＤＳおよび他の通信規格に基づいて通信する際にも、上述の実施形態と同様に、回路基板からマルチチップの１つへフレキシブル基板を介してＬＶＤＳ信号を通信し、１つのチップから他の複数のチップへ順次通信することにより、上述の実施形態と同様の効果を得ることができる。

本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。

Claims

マトリクス状に配置した複数の表示画素を含む表示領域と、前記表示領域において、第１方向に沿って延びた複数の走査線と、前記第１方向と交差した第２方向に沿って延びた複数の信号線と、前記表示領域の周囲に配置され、前記複数の走査線を駆動するゲートドライバと、前記複数の信号線を駆動する複数のソースドライバと、を備えた表示パネルと、
前記表示パネルの一端にフレキシブル基板を介して電気的に接続し、前記表示パネルへ駆動信号を供給する回路基板と、を備え、
前記複数のソースドライバは、前記駆動信号を受信しＴＴＬ方式の信号に変換するレシーバと、前記ＴＴＬ方式の信号が書き込まれるバッファと、を含むマスタードライバと、前記マスタードライバを介して前記ＴＴＬ方式の信号を受信する複数のスレーブドライバとを含み、
前記マスタードライバは、前記第１方向における両端にそれぞれ配置された電源入力端子と、前記電源入力端子間に配置された、映像信号入力端子およびＴＴＬ信号入力端子を備え、
前記回路基板は、前記第１方向に延びた電源供給ラインおよびＴＴＬ信号供給ラインと、駆動信号供給ラインと、を備え、
前記電源供給ラインには前記電源入力端子から前記第２方向に延びた配線が電気的に接続し、前記ＴＴＬ信号供給ラインには前記ＴＴＬ信号入力端子から前記第２方向に延びた配線が電気的に接続し、前記駆動信号供給ラインには前記映像信号入力端子から前記第２方向に延びた配線が電気的に接続し、前記駆動信号供給ラインは、前記回路基板上において前記電源供給ラインと１ヶ所で交差している、表示装置。
前記駆動信号は、ＬＶＤＳ信号、ＭＩＰＩＤＳＩ規格に基づく信号、DisplayPort規格に基づく信号、ｅＤＰ規格に基づく信号、および、ＨＤＭＩ（High-Definition Multimedia Interface）規格に基づく信号のいずれかである、請求項１記載の表示装置。
前記駆動信号は映像信号を含む、請求項１又は請求項２記載の表示装置。