JP6574582B2 - 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法 - Google Patents

Description

本発明の実施形態は、波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法に関する。

パルス幅が広がった状態で出力される信号パルスのパルス幅を狭めるために、時定数を制御可能な波形整形フィルタが利用されている。従来の波形整形フィルタとして、信号パルスのトレイリングエッジをサンプリングし、サンプリングした値を用いてオーバーシュート（又はアンダーシュート）の発生を検出し、検出結果に基づいて時定数を制御するものが提案されている。

しかしながら、この波形整形フィルタでは、信号パルスのトレイリングエッジをサンプリングするためのサンプリング回路や、サンプリングパルスを発生させる制御回路や、信号パルスを高速にＡＤ変換するためのＡＤ変換器などが必要となり、回路規模が増大するという問題があった。

米国特許４８６６４００号明細書 米国特許５８７２３６３号明細書

時定数を調整可能な、回路規模が小さい波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法を提供する。

一実施形態に係る波形整形フィルタは、少なくとも１つのフィルタ段と、制御部と、を備える。フィルタ段は、微分信号生成部と、比例信号生成部と、加算部と、を備える。微分信号生成部は、入力信号の微分成分を増幅した微分信号を生成する。比例信号生成部は、入力信号を増幅した比例信号を生成する。加算部は、比例信号と微分信号とを加算した出力信号を出力する。制御部は、出力信号と第１検出レベルとを比較して、出力信号のオーバーシュート及びアンダーシュートの少なくとも一方を検出し、検出結果に基づいてフィルタ段の時定数を制御する。

第１実施形態に係る波形整形フィルタを示す図。 図１の波形整形フィルタの入力信号及び出力信号の一例を示す図。 図１の波形整形フィルタの入力信号及び出力信号の一例を示す図。 図１の波形整形フィルタの入力信号及び出力信号の一例を示す図。 図１の波形整形フィルタの入力信号及び出力信号の一例を示す図。 図１の波形整形フィルタの入力信号及び出力信号の一例を示す図。 図１の波形整形フィルタによる時定数の調整処理を示すフローチャート。 波形整形フィルタの出力信号の一例を示す図。 波形整形フィルタの出力信号の一例を示す図。 波形整形フィルタの出力信号の一例を示す図。 図７の調整処理による時定数の変化を説明する図。 図７の調整処理による時定数の変化を説明する図。 第２実施形態に係る波形整形フィルタを示す図。 第３実施形態に係る波形整形フィルタを示す図。 図１４の制御信号演算部の一例を示す図。 フィルタ段が備える時定数調整回路の一例を示す図。 フィルタ段が備える時定数調整回路の一例を示す図。 第４実施形態に係る波形整形フィルタを示す図。 第５実施形態に係る波形整形フィルタを示す図。 図１９の波形整形フィルタによる利得の調整処理を示すフローチャート。 波形整形フィルタの出力信号の一例を示す図。 波形整形フィルタの出力信号の一例を示す図。 図１９の利得制御部の一例を示す図。 図２３の利得制御信号演算部の一例を示す図。 第６実施形態に係るフィルタ回路の第１の実施例を示す図。 図２５のフィルタ回路の変形例を示す図。 図２５のフィルタ回路の変形例を示す図。 第６実施形態に係るフィルタ回路の第２の実施例を示す図。 図２８のフィルタ回路の変形例を示す図。 第６実施形態に係るフィルタ回路の第３の実施例を示す図。 図３０のフィルタ回路の変形例を示す図。 第６実施形態に係るフィルタ回路の第４の実施例を示す図。 第６実施形態に係るフィルタ回路の第５の実施例を示す図。 第６実施形態に係るフィルタ回路の第６の実施例を示す図。 第７実施形態に係る集積回路を示す図。 第８実施形態に係る放射線検出装置を示す図。

以下、本発明の実施形態について図面を参照して説明する。

（第１実施形態）
第１実施形態に係る波形整形フィルタについて、図１〜図１２を参照して説明する。図１は、本実施形態に係る波形整形フィルタの一例を示す図である。図１に示すように、波形整形フィルタは、フィルタ段１，２と、制御部３と、を備える。

フィルタ段１は、１段目のフィルタ段である。波形整形フィルタの入力端子Ｉｎｐｕｔから入力された入力信号Ｉｎ（ｓ）は、フィルタ段１に入力される。ｓは、ラプラス演算子である。図１に示すように、フィルタ段１は、微分信号生成部１１と、比例信号生成部１２と、加算部１３と、を備える。

微分信号生成部１１は、入力信号Ｉｎ（ｓ）の微分成分をｋ_１１倍に増幅し、微分信号を生成する。微分信号は、Ｉｎ（ｓ）×ｋ_１１ｓとなる。微分信号生成部１１は、微分信号を加算部１３に入力する。

比例信号生成部１２は、入力信号Ｉｎ（ｓ）をｋ_１２倍に増幅し、比例信号を生成する。比例信号は、Ｉｎ（ｓ）×ｋ_１２となる。比例信号生成部１２は、比例信号を加算部１３に入力する。

加算部１３は、微分信号生成部１１から微分信号を入力され、比例信号生成部１２から比例信号を入力される。加算部１３は、微分信号と比例信号とを加算して出力する。加算部１３の出力信号は、Ｉｎ（ｓ）×（ｋ_１１ｓ＋ｋ_１２）となり、フィルタ段１の出力信号となる。フィルタ段１の時定数は、ｋ_１１／ｋ_１２である。

フィルタ段２は、フィルタ段１に接続された２段目のフィルタ段である。フィルタ段１の出力信号は、フィルタ段２に入力される。図１に示すように、フィルタ段２は、微分信号生成部２１と、比例信号生成部２２と、加算部２３と、を備える。

微分信号生成部２１は、フィルタ段１の出力信号の微分成分をｋ_２１倍に増幅し、微分信号を生成する。微分信号は、Ｉｎ（ｓ）×（ｋ_１１ｓ＋ｋ_１２）×ｋ_２１ｓとなる。微分信号生成部２１は、微分信号を加算部２３に入力する。

比例信号生成部２２は、フィルタ段１の出力信号をｋ_２２倍に増幅し、比例信号を生成する。比例信号は、Ｉｎ（ｓ）×（ｋ_１１ｓ＋ｋ_１２）×ｋ_２２となる。比例信号生成部２２は、比例信号を加算部２３に入力する。

加算部２３は、微分信号生成部２１から微分信号を入力され、比例信号生成部２２から比例信号を入力される。加算部２３は、微分信号と比例信号とを加算して出力する。加算部２３の出力信号は、Ｉｎ（ｓ）×（ｋ_１１ｓ＋ｋ_１２）（ｋ_２１ｓ＋ｋ_２２）となり、フィルタ段２の出力信号となる。フィルタ段２の時定数は、ｋ_２１／ｋ_２２である。フィルタ段２は、最終段であるため、フィルタ段２の出力信号が、波形整形フィルタの出力信号Ｏｕｔ（ｓ）となる。

なお、本実施形態に係る波形整形フィルタは、フィルタ段を１段だけ備えてもよいし、３段以上のフィルタ段を備えてもよい。いずれの場合も、１段目のフィルタ段に入力信号Ｉｎ（ｓ）が入力され、最終段のフィルタ段から出力信号Ｏｕｔ（ｓ）が出力される。

制御部３は、出力信号Ｏｕｔ（ｓ）に基づいて、波形整形フィルタの時定数を制御する。図１に示すように、制御部３は、比較部３１と、制御信号生成部３２と、を備える。

比較部３１は、出力信号Ｏｕｔ（ｓ）を入力される。比較部３１は、出力信号Ｏｕｔ（ｓ）と第１検出レベルとを比較する。第１検出レベルは、出力信号Ｏｕｔ（ｓ）のアンダーシュート又はオーバーシュートを検出するための閾値である。以下では、出力信号Ｏｕｔ（ｓ）のアンダーシュートを検出する場合について説明するが、比較部３１は、出力信号Ｏｕｔ（ｓ）のオーバーシュートを検出してもよい。出力信号Ｏｕｔ（ｓ）のアンダーシュートを検出するかオーバーシュートを検出するかは、入力信号Ｉｎ（ｓ）の向き（符号）によって決まる。比較部３１は、出力信号Ｏｕｔ（ｓ）と第１検出レベルとの比較結果、すなわち、アンダーシュートの検出結果を、制御信号生成部３２に入力する。

制御信号生成部３２は、比較部３１から入力された検出結果に基づいて、波形整形フィルタの時定数を制御する制御信号を生成し、フィルタ段１及びフィルタ段２の少なくとも一方に入力する。制御部３は、この制御信号により、波形整形フィルタの時定数を制御する。

上述の通り、フィルタ段１の時定数はｋ_１１／ｋ_１２であるから、制御部３は、ｋ_１１及びｋ_１２の少なくとも一方の値を調整することにより、フィルタ段１の時定数を制御することができる。また、フィルタ段２の時定数はｋ_２１／ｋ_２２であるから、制御部３は、ｋ_２１及びｋ_２２の少なくとも一方の値を調整することにより、フィルタ段２の時定数を制御することができる。

より詳細には、制御部３は、ｋ_１１又ｋ_２１の値を大きくするか、ｋ_１２又はｋ_２２の値を小さくすることにより、波形整形フィルタの時定数を大きくすることができる。また、制御部３は、ｋ_１１又ｋ_２１の値を小さくするか、ｋ_１２又はｋ_２２の値を大きくすることにより、波形整形フィルタの時定数を小さくすることができる。

ここで、本実施形態に係る波形整形フィルタの時定数の調整方法について説明する。以下では、入力信号Ｉｎ（ｓ）は、不定期に到来する信号パルスであるものとする。また、波形整形フィルタの後段には、入力信号Ｉｎ（ｓ）の到来を検出する信号検出回路が接続されるものとする。

信号検出回路は、出力信号Ｏｕｔ（ｓ）と第２検出レベルとを比較して、入力信号Ｉｎ（ｓ）の到来を検出する。第２検出レベルは、入力信号Ｉｎ（ｓ）の到来を検出するための閾値である。信号検出回路は、第２検出レベルより大きい出力信号Ｏｕｔ（ｓ）を入力された場合、入力信号Ｉｎ（ｓ）が到来したと判定する。

上記の式（１）からわかるように、波形整形フィルタは、ゼロ点を有する。このため、入力信号Ｉｎ（ｓ）が、１次のポールを有する低域通過特性を備えた系を介して波形整形フィルタに入力される場合、波形整形フィルタのゼロ点を用いてポール・ゼロキャンセルを行うことで、入力信号Ｉｎ（ｓ）のパルス幅を狭めることができる。

ポール及びゼロ点の周波数が一致し、ポール・ゼロキャンセルが正しく行われた場合、図２に示すように、系の低域通過特性によって鈍くなった入力信号Ｉｎ（ｓ）は、パルス幅を狭められる。ゼロ点の周波数は、波形整形フィルタの時定数に依存するため、波形整形フィルタの時定数を適切に設定することにより、図２のようなポール・ゼロキャンセルが可能となる。

しかしながら、実際には、波形整形フィルタを構成する素子のばらつきや、入力信号Ｉｎ（ｓ）が通過する系のばらつきにより、ポール及びゼロ点の周波数が一致しない場合がある。

波形整形フィルタの時定数が適切な時定数より大きいと、入力信号Ｉｎ（ｓ）の微分成分が強調されすぎ、図３に示すように、出力信号Ｏｕｔ（ｓ）にアンダーシュートが発生する。このような波形整形フィルタに、近接した入力信号Ｉｎ（ｓ）が入力されると、図４に示すように、アンダーシュートが発生している期間に入力された入力信号Ｉｎ（ｓ）に対応する出力信号Ｏｕｔ（ｓ）が小さくなり、信号検出回路が入力信号Ｉｎ（ｓ）の到来を検出できなくなる恐れがある。

また、波形整形フィルタの時定数が適切な時定数より小さいと、入力信号Ｉｎ（ｓ）の微分成分が十分に強調されず、図５に示すように、出力信号Ｏｕｔ（ｓ）のパルス幅が十分に狭められない。このような波形整形フィルタに、近接した入力信号Ｉｎ（ｓ）が入力されると、図６に示すように、出力信号Ｏｕｔ（ｓ）がパイルアップし、信号検出回路が入力信号Ｉｎ（ｓ）の到来を検出できなくなる恐れがある。

そこで、制御回路３は、ポール及びゼロ点の周波数が一致し、ポール・ゼロキャンセルが正しく行われるように、波形整形フィルタの時定数を制御する。具体的には、制御部３は、出力信号Ｏｕｔ（ｓ）のアンダーシュートが検出された場合、波形整形フィルタの時定数を小さくし、アンダーシュートが検出されなかった場合、波形整形フィルタの時定数を大きくする。

このような調整方法により、波形整形フィルタの時定数を適切な時定数に近づけることができる。したがって、入力信号Ｉｎ（ｓ）のパルス幅を狭めつつ、出力信号Ｏｕｔ（ｓ）のオーバーシュートを抑制することができる。後段の信号検出回路は、出力信号Ｏｕｔ（ｓ）を利用することにより、入力信号Ｉｎ（ｓ）の到来を精度よく検出できる。

また、制御部３は、出力信号Ｏｕｔ（ｓ）と第１検出レベルとを比較する簡単な回路を用いてアンダーシュートを検出するため、サンプリング回路、サンプリングパルスを発生させる制御回路、及びＡＤ変換器などが不要である。したがって、波形整形フィルタの回路規模を小さくすることができる。

次に、波形整形フィルタの時定数の調整処理について、図７〜図１２を参照して具体的に説明する。図７は、時定数の調整処理の一例を示すフローチャートである。図７の調整処理では、所定の終了条件を満たすまで、調整処理が繰り返し実行される。

まず、ステップＳ１において、制御部３は、波形整形フィルタの時定数を初期値に設定する。初期値は、任意に設定可能であり、例えば、ノミナル値である。

次に、ステップＳ２において、波形整形フィルタに入力信号Ｉｎ（ｓ）を所定期間入力する。所定期間の間に、複数の入力信号Ｉｎ（ｓ）が入力され、各入力信号Ｉｎ（ｓ）に応じた出力信号Ｏｕｔ（ｓ）が出力される。比較部３１は、各出力信号Ｏｕｔ（ｓ）を第１検出レベルと比較し、比較結果を制御信号生成部３２に入力する。

所定期間の経過後、ステップＳ３において、制御信号生成部３２は、所定期間の間に比較部３１がアンダーシュートを検出したか判定する。

比較部３１がアンダーシュートを検出していない、すなわち、所定期間の間に出力された全ての出力信号Ｏｕｔ（ｓ）にアンダーシュートが発生していない場合（ステップＳ３のＮＯ）、処理はステップＳ４に進む。

ステップＳ４において、制御信号生成部３２は、前回の調整処理において、比較部３１がアンダーシュートを検出したか判定する。比較部３１が、前回アンダーシュートを検出していた場合（ステップＳ４のＹＥＳ）、処理は終了する。一方、比較部３１が、前回アンダーシュートを検出していない場合（ステップＳ４のＮＯ）、処理はステップＳ５に進む。比較部３１が前回アンダーシュートを検出していない場合には、調整処理が１回目の場合も含まれる。

ステップＳ５において、制御信号生成部３２は、制御信号により、波形整形フィルタの時定数を１ステップ大きくする。その後、処理はステップＳ２に進み、波形整形フィルタに再び入力信号Ｉｎ（ｓ）が入力される。

一方、ステップＳ３において、比較部３１がアンダーシュートを検出した、すなわち、所定期間の間に出力された出力信号Ｏｕｔ（ｓ）の少なくとも１つにアンダーシュートが発生していた場合（ステップＳ３のＹＥＳ）、処理はステップＳ６に進む。

ステップＳ６において、制御信号生成部３２は、今回の調整処理が１回目の調整処理であるか判定する。１回目の調整処理であった場合（ステップＳ６のＹＥＳ）、処理はステップＳ７に進む。

ステップＳ７において、制御信号生成部３２は、制御信号により、波形整形フィルタの時定数を１ステップ小さくする。その後、処理はステップＳ２に進み、波形整形フィルタに再び入力信号Ｉｎ（ｓ）が入力される。

一方、ステップＳ６において、今回の調整処理が１回目の調整処理でなかった場合（ステップＳ６のＮＯ）、処理はステップＳ８に進む。

ステップＳ８において、制御信号生成部３２は、前回の調整処理において、比較部３１がアンダーシュートを検出したか判定する。比較部３１が、前回アンダーシュートを検出していた場合（ステップＳ８のＹＥＳ）、処理はステップＳ７に進む。一方、比較部３１が、前回アンダーシュートを検出していない場合（ステップＳ８のＮＯ）、処理はステップＳ９に進む。

ステップＳ９において、制御信号生成部３２は、制御信号により、波形整形フィルタの時定数を１ステップ小さくする。その後、処理は終了する。

図８は、波形整形フィルタの時定数が適切な時定数（ポール及びゼロ点の周波数が一致する時定数）τ_０より大きい場合の出力信号Ｏｕｔ（ｓ）の一例を示す図である。この波形整形フィルタに上述の調整処理を実行すると、比較部３１が、アンダーシュートを検出し、図８に示すように、検出信号を出力する（ステップＳ３のＹＥＳ）。そして、検出信号を受信した制御信号生成部３２は、波形整形フィルタの時定数を１ステップ小さくする（ステップＳ７）。

図９は、図８の波形整形フィルタに１回目の調整処理を実施後の出力信号Ｏｕｔ（ｓ）を示す図である。時定数が小さくなったことにより、出力信号Ｏｕｔ（ｓ）のアンダーシュートが抑制されたことがわかる。しかしながら、この出力信号Ｏｕｔ（ｓ）にはアンダーシュートが発生しているため、波形整形フィルタの時定数は、２回目の処理で、再び１ステップ小さくされる（ステップＳ７）。以降、出力信号Ｏｕｔ（ｓ）のアンダーシュートが検出されなくなるまで、上記の処理が繰り返される。

図１０は、調整処理の終了時点における出力信号Ｏｕｔ（ｓ）を示す図である。図１０に示すように、調整処理によって、波形整形フィルタの出力信号Ｏｕｔ（ｓ）は、第１検出レベルを超えるアンダーシュートがなく、かつ、パルス幅を狭められた信号となる。

これは、図１１に示すように、調整処理によって、時定数τ_０より大きい波形整形フィルタの時定数は、ステップＳ７で１ステップずつ小さくされ、最終的に、時定数τ_０に最も近い時定数τ_１に設定されるためである。

波形整形フィルタの時定数が時定数τ_０より小さい場合も同様である。図１２に示すように、調整処理によって、波形整形フィルタの時定数は、ステップＳ５で１ステップずつ大きくされ、アンダーシュートが検出されると（ステップＳ８のＮＯ）、ステップＳ９で１ステップ小さくされる。最終的に、波形整形フィルタの時定数は、時定数τ_０に最も近い時定数τ_１に設定される。したがって、出力信号Ｏｕｔ（ｓ）は、第１検出レベルを超えるアンダーシュートがなく、かつ、パルス幅を狭められた信号となる。

以上説明した通り、図７の調整処理によれば、波形整形フィルタの時定数を、適切な時定数τ_０に最も近い時定数τ_１に設定される。したがって、波形整形フィルタの出力信号Ｏｕｔ（ｓ）を、第１検出レベルを超えるアンダーシュートがなく、かつ、パルス幅を狭められた信号とすることができる。

なお、以上の説明では、調整処理は、終了条件（ステップＳ８のＮＯ又はステップＳ４のＹＥＳ）を満たすことにより終了したが、終了回数を予め設定されていてもよい。また、時定数の１ステップは、任意に設定可能であり、小さくするほど、τ_１をτ_０に近づけることができる。

（第２実施形態）
第２実施形態に係る波形整形フィルタについて、図１３を参照して説明する。図１３は、本実施形態に係る波形整形フィルタを示す図である。本実施形態において、比較部３１は、比較器Ｃｏｍ１を備える。また、制御信号生成部３２は、ラッチＬＴ１を備える。他の構成は、図１と同様である。

比較器Ｃｏｍ１（第１の比較器）は、第１入力端子から出力信号Ｏｕｔ（ｓ）を入力され、第２入力端子から第１検出レベルを入力される。比較器Ｃｏｍ１は、比較結果に応じた１又は０の信号を出力する。以下では、比較器Ｃｏｍ１は、出力信号Ｏｕｔ（ｓ）が第１検出レベルより小さい場合（アンダーシュートを検出した場合）に１を出力し、出力信号Ｏｕｔ（ｓ）が第１検出レベルより大きい場合（アンダーシュートを検出していない場合）に０を出力するものとする。この場合、比較器Ｃｏｍ１が出力した１が、図８及び図９に示した検出信号となる。比較器Ｃｏｍ１の出力信号は、制御信号生成部３２に入力される。

ラッチＬＴ１（第１の保持回路）は、比較器Ｃｏｍ１から入力された検出結果を保持する。制御信号生成部３２は、ラッチＬＴ１に保持された検出結果に基づいて、制御信号を生成する。

このような構成により、サンプリング回路などを利用せずにアンダーシュートを検出することができる。したがって、波形整形フィルタの回路規模を小さくすることができる。

また、ラッチＬＴ１で、検出結果を保持することにより、図７のような調整処理が可能となる。図７の調整処理を行う場合、調整処理を１回実行する毎に、ラッチＬＴ１をリセットすればよい。

（第３実施形態）
次に、第３実施形態に係る波形整形フィルタについて、図１４〜図１７を参照して説明する。図１４は、本実施形態に係る波形整形フィルタを示す図である。本実施形態において、制御信号生成部３２は、ラッチＬＴ２と、制御信号演算部３３と、を備える。他の構成は、図１３と同様である。

ラッチＬＴ２（第２の保持回路）は、ラッチＬＴ１が保持した検出結果を入力され、１回前の調整処理における検出結果を保持する。すなわち、本実施形態では、図７の調整処理における、今回の検出結果はラッチＬＴ１が保持され、前回の検出結果はラッチＬＴ２に保持される。

制御信号演算部３３は、ラッチＬＴ１から今回の検出結果を入力され、ラッチＬＴ２から前回の検出結果を入力される。制御信号演算部３３は、入力された２つの検出結果に基づいて、制御信号を生成する。

具体的には、制御信号演算部３３は、前回アンダーシュートが検出され、今回もアンダーシュートが検出された場合、時定数を小さくする制御信号を生成する。また、制御信号演算部３３は、前回アンダーシュートが検出されず、今回もアンダーシュートが検出されなかった場合、時定数を大きくする制御信号を生成する。さらに、制御信号演算部３３は、前回アンダーシュートが検出されず、今回アンダーシュートが検出された場合、時定数を小さくする制御信号を生成するとともに、調整処理を終了する調整終了信号を生成する。そして、制御信号演算部３３は、前回アンダーシュートが検出され、今回アンダーシュートが検出されなかった場合、調整終了信号を生成する。

制御信号演算部３３が生成した制御信号により、波形整形フィルタの時定数が制御され、図７の調整処理が実現される。

図１５は、制御信号演算部３３の一例を示す図である。図１５に示すように、制御信号演算部３３は、論理回路Ｌ１〜Ｌ４と、カウンタＣＮＴと、温度計コード変換器３４と、調整終了信号生成部３５と、を備える。以下では、ラッチＬＴ１は、今回アンダーシュートが検出された場合に１を出力し、検出されなかった場合に０を出力するものとする。また、ラッチＬＴ２は、前回アンダーシュートが検出された場合に１を出力し、検出されなかった場合に０を出力するものとする。

論理回路Ｌ１〜Ｌ４は、ラッチＬＴ１及びラッチＬＴ２の出力信号を入力される。論理回路Ｌ１〜Ｌ４は、たとえば、ＮＡＮＤ回路やインバータ回路により構成される。

論理回路Ｌ１は、ラッチＬＴ１から０を入力され、かつ、ラッチＬＴ２から０を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ１は、今回も前回もアンダーシュートが検出されなかった場合、１を出力する。

論理回路Ｌ２は、ラッチＬＴ１から０を入力され、かつ、ラッチＬＴ２から１を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ２は、今回アンダーシュートが検出されず、前回アンダーシュートが検出された場合、１を出力する。

論理回路Ｌ３は、ラッチＬＴ１から１を入力され、かつ、ラッチＬＴ２から０を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ３は、今回アンダーシュートが検出され、前回アンダーシュートが検出されなかった場合、１を出力する。

論理回路Ｌ４は、ラッチＬＴ１から１を入力され、かつ、ラッチＬＴ２から１を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ４は、今回も前回もアンダーシュートが検出された場合、１を出力する。

カウンタＣＮＴは、波形整形フィルタに設定する時定数に応じたカウント値を保持する。カウンタＣＮＴは、論理回路Ｌ１〜Ｌ４の出力信号を入力される。カウンタＣＮＴのカウント値は、論理回路Ｌ１〜Ｌ４の出力信号により制御される。

具体的には、カウント値は、論理回路Ｌ１から１を入力されると、１増加する。これにより、波形整形フィルタの時定数が１ステップ大きくなる（ステップＳ５）。また、カウント値は、論理回路Ｌ２から１を入力されると、変化しない。さらに、カウント値は、論理回路Ｌ３から１を入力されると、１減少する。これにより、波形整形フィルタの時定数が１ステップ小さくなる（ステップＳ９）。またさらに、カウント値は、論理回路Ｌ４から１を入力されると、１減少する。これにより、波形整形フィルタの時定数が１ステップ小さくなる（ステップＳ７）。

温度計コード変換器３４は、カウンタＣＮＴのカウント値を温度計コードに変換する。温度計コードに変換されたカウント値が制御信号となる。制御信号は、フィルタ段１，２に入力される。これにより、波形整形フィルタの時定数が制御される。

調整終了信号生成部３５は、論理回路Ｌ２，Ｌ３の出力信号を入力され、論理回路Ｌ２又は論理回路Ｌ３から１を入力された場合、調整終了信号を生成する。すなわち、調整終了信号生成部３５は、終了条件（ステップＳ８のＮＯ又はステップＳ４のＹＥＳ）を満たした場合に調整終了信号を生成する。調整終了信号生成部３５が生成した調整終了信号は、調整処理を制御する外部装置（波形整形フィルタを搭載した装置）に入力され、図７の調整処理を終了させる。調整終了信号生成部３５は、例えば、ＯＲ回路により構成される。

図１６は、フィルタ段１，２が備える時定数調整回路の一例を示す図である。図１６の時定数調整回路は、並列に接続されたＭ＋１個の抵抗Ｒ０〜ＲＭと、抵抗Ｒ１〜ＲＭをそれぞれ接続又は開放するＭ個のスイッチＳＷＲ１〜ＳＷＲＭと、を備える。時定数は抵抗値に依存するため、制御部３は、制御信号によってスイッチＳＷＲ１〜ＳＷＲＭの開閉を制御することにより、フィルタ段１，２の時定数を調整することができる。例えば、フィルタ段１，２がＲＣ回路である場合、制御部３は、時定数調整回路の抵抗値を大きく（小さく）することで、波形整形フィルタの時定数を大きく（小さく）することができる。

図１７は、フィルタ段１，２が備える時定数調整回路の他の例を示す図である。図１７の時定数調整回路は、並列に接続されたＭ＋１個の容量Ｃ０〜ＣＭと、容量Ｃ１〜ＣＭをそれぞれ接続又は開放するＭ個のスイッチＳＷＣ１〜ＳＷＣＭと、を備える。時定数は容量値に依存するため、制御部３は、制御信号によってスイッチＳＷＣ１〜ＳＷＣＭの開閉を制御することにより、フィルタ段１，２の時定数を調整することができる。例えば、フィルタ段１，２がＲＣ回路である場合、制御部３は、時定数調整回路の容量値を大きく（小さく）することで、波形整形フィルタの時定数を大きく（小さく）することができる。

このような構成により、サンプリング回路などを利用せずにアンダーシュートを検出することができる。したがって、波形整形フィルタの回路規模を小さくすることができる。

また、ラッチＬＴ１，ＬＴ２で検出結果を保持することにより、図７のような調整処理が可能となる。図７の調整処理を行う場合、調整処理を１回実行する毎に、ラッチＬＴ１をリセットすればよい。

（第４実施形態）
次に、第４実施形態に係る波形整形フィルタについて、図１８を参照して説明する。図１８は、本実施形態に係る波形整形フィルタを示す図である。本実施形態において、比較部３１は、カウンタＣＮＴ１と、第２比較器Ｃｏｍ２と、カウンタＣＮＴ２と、判定部３６と、を備える。他の構成は、図１と同様である。

カウンタＣＮＴ１（第１のカウンタ）は、第１比較器Ｃｏｍ１がアンダーシュートを検出した回数をカウントする。カウンタＣＮＴ１のカウント値ｃｎｔ１は、調整処理が１回行われる毎にリセットされる。すなわち、カウンタＣＮＴ１は、１回の調整処理で検出されたアンダーシュートの回数をカウントする。カウンタＣＮＴ１のカウント値ｃｎｔ１は、判定部３６に入力される。

第２比較器Ｃｏｍ２は、第１入力端子から出力信号Ｏｕｔ（ｓ）を入力され、第２入力端子から第２検出レベルを入力される。第２検出レベルは、上述の通り、入力信号Ｉｎ（ｓ）の到来を検出するための閾値である。第２比較器Ｃｏｍ２は、比較結果に応じた１又は０の信号を出力する。以下では、第２比較器Ｃｏｍ２は、出力信号Ｏｕｔ（ｓ）が第２検出レベルより大きい場合（入力信号Ｉｎ（ｓ）の到来を検出した場合）に１を出力し、出力信号Ｏｕｔ（ｓ）が第２検出レベルより小さい場合（入力信号Ｉｎ（ｓ）の到来を検出していない場合）に０を出力するものとする。第２比較器Ｃｏｍ２の出力信号は、カウンタＣＮＴ２に入力される。

カウンタＣＮＴ２（第２のカウンタ）は、第２比較器Ｃｏｍ２が入力信号Ｉｎ（ｓ）の到来を検出した回数をカウントする。カウンタＣＮＴ２のカウント値ｃｎｔ２は、調整処理が１回行われる毎にリセットされる。すなわち、カウンタＣＮＴ２は、１回の調整処理の間に入力された入力信号Ｉｎ（ｓ）の回数をカウントする。カウンタＣＮＴ２のカウント値ｃｎｔ２は、判定部３６に入力される。

判定部３６は、カウンタＣＮＴ１のカウント値ｃｎｔ１と、カウンタＣＮＴ２のカウント値ｃｎｔ２と、を入力される。判定部３５は、カウント値ｃｎｔ１とカウント値ｃｎｔ２との比（ｃｎｔ１／ｃｎｔ２）を計算し、所定の閾値と比較する。判定部３６は、比較結果に応じた１又は０の信号を出力する。以下では、判定部１は、ｃｎｔ１／ｃｎｔ２が閾値より大きい場合に１を出力し、ｃｎｔ１／ｃｎｔ２が閾値より小さい場合に０を出力するものとする。本実施形態では、判定部３６が出力した１が、図８及び図９に示した検出信号となる。判定部３６の出力信号は、制御信号生成部３２に入力される。

上述の実施形態では、ステップＳ２の所定期間の間に１度でもアンダーシュートが検出されると、時定数が大きいと判定され、制御部３により時定数が１ステップ小さく設定された。この調整処理では、出力信号Ｏｕｔ（ｓ）にアンダーシュートが確実に発生しないように、時定数は調整される。これにより、出力信号Ｏｕｔ（ｓ）のアンダーシュートに起因して、入力信号Ｉｎ（ｓ）を検出できなくなることを防ぐことができる。

しかしながら、アンダーシュートが確実に発生しないように時定数を調整すると、出力信号Ｏｕｔ（ｓ）のパルス幅を十分に狭められず、結果として、入力信号Ｉｎ（ｓ）の検出精度が低下する恐れがある（図６参照）。

そこで、本実施形態では、ｃｎｔ１／ｃｎｔ２が閾値より小さい場合、アンダーシュートは検出されなかったものとみなして、時定数を制御する。これにより、時定数の調整後の出力信号Ｏｕｔ（ｓ）には、わずかにアンダーシュートが発生する。このように、出力信号Ｏｕｔ（ｓ）のアンダーシュートを許容することにより、出力信号Ｏｕｔ（ｓ）のパルス幅を狭め、入力信号Ｉｎ（ｓ）の検出精度を向上させることができる。

なお、上記の閾値は、１／１０や１／１００など、任意に設定可能である。閾値を小さくするほど、アンダーシュートが抑制され、閾値を大きくするほど、パルス幅が狭められる。閾値は、要求される入力信号Ｉｎ（ｓ）の検出精度や、入力信号Ｉｎ（ｓ）の性質に応じて設定すればよい。

（第５実施形態）
次に、第５実施形態に係る波形整形フィルタについて、図１９〜図２４を参照して説明する。図１９は、本実施形態に係る波形整形フィルタを示す図である。本実施形態において、波形整形フィルタは、増幅回路４と、利得制御部５と、を備える。他の構成は、図１と同様である。

増幅回路４は、加算部２３と、出力端子Ｏｕｔｐｕｔと、の間に接続され、フィルタ段２の出力信号を増幅する。図１９の例では、増幅回路４の出力信号が、波形整形フィルタの出力信号Ｏｕｔ（ｓ）となる。

利得制御部５は、出力信号Ｏｕｔ（ｓ）に基づいて、増幅回路４の利得を制御する。図１９に示すように、利得制御部５は、振幅比較部５１と、利得制御信号生成部５２と、を備える。

振幅比較部５１は、出力信号Ｏｕｔ（ｓ）を入力される。比較部５１は、出力信号Ｏｕｔ（ｓ）と第３検出レベルとを比較する。第３検出レベルは、出力信号Ｏｕｔ（ｓ）の振幅を所定の範囲内に設定するための閾値である。以下では、第３検出レベルが振幅の上限値である場合について説明するが、第３検出レベルは振幅の下限値であってもよい。第３検出レベルとして上限値を設定するか下限値を設定するかは、入力信号Ｉｎ（ｓ）の向き（符号）によって決まる。振幅比較部５１は、出力信号Ｏｕｔ（ｓ）と第３検出レベルとの比較結果、すなわち、出力信号Ｏｕｔ（ｓ）による第３検出レベルの超過の検出結果を、利得制御信号生成部５２に入力する。

利得制御信号生成部５２は、振幅比較部３１から入力された検出結果に基づいて、増幅回路４の利得を制御する制御信号を生成し、増幅回路４に入力する。利得制御部５は、この制御信号により、増幅回路４の利得を制御する。具体的には、利得制御信号生成部５２は、超過が検出されていない（出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルより小さい）場合、増幅回路４の利得を大きくし、超過が検出されている（出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルより大きい）場合、増幅回路４の利得を小さくする。これにより、出力信号Ｏｕｔ（ｓ）の振幅を第３検出レベルより小さい範囲に設定することができる。

次に、増幅回路４の利得の調整処理について、図２０〜図２４を参照して具体的に説明する。図２０は、利得の調整処理の一例を示すフローチャートである。利得の調整処理は、時定数の調整処理の終了後に行われる。図２０の調整処理では、所定の終了条件を満たすまで、調整処理が繰り返し実行される。

まず、ステップＳ１１において、利得制御部５は、増幅回路４の利得を初期値に設定する。初期値は、任意に設定可能であり、例えば、ノミナル値である。

次に、ステップＳ１２において、波形整形フィルタに入力信号Ｉｎ（ｓ）を所定期間入力する。所定期間の間に、複数の入力信号Ｉｎ（ｓ）が入力され、各入力信号Ｉｎ（ｓ）に応じた出力信号Ｏｕｔ（ｓ）が出力される。振幅比較部５１は、各出力信号Ｏｕｔ（ｓ）を第３検出レベルと比較し、比較結果（検出結果）を利得制御信号生成部５２に入力する。

所定期間の経過後、ステップＳ１３において、利得制御信号生成部５２は、所定期間の間に超過が検出されたか、すなわち、出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルを超過したか判定する。

超過が検出されていない、すなわち、所定期間の間に出力された全ての出力信号Ｏｕｔ（ｓ）の振幅が第３検出レベルより小さい場合（ステップＳ１３のＮＯ）、処理はステップＳ１４に進む。

ステップＳ１４において、利得制御信号生成部５２は、前回の調整処理において、超過が検出されたか判定する。前回の調整処理において超過が検出されていた場合（ステップＳ１４のＹＥＳ）、処理は終了する。一方、前回の調整処理において超過が検出されていない場合（ステップＳ１４のＮＯ）、処理はステップＳ１５に進む。前回の調整処理において超過が検出されていない場合には、調整処理が１回目の場合も含まれる。

ステップＳ１５において、利得制御信号生成部５２は、制御信号により、増幅回路４の利得を１ステップ大きくする。その後、処理はステップＳ１２に進み、波形整形フィルタに再び入力信号Ｉｎ（ｓ）が入力される。

一方、ステップＳ１３において、超過が検出された、すなわち、所定期間の間に出力された出力信号Ｏｕｔ（ｓ）の少なくとも１つの振幅が第３検出レベルを超過していた場合（ステップＳ１３のＹＥＳ）、処理はステップＳ１６に進む。

ステップＳ１６において、利得制御信号生成部５２は、今回の調整処理が１回目の調整処理であるか判定する。１回目の調整処理であった場合（ステップＳ１６のＹＥＳ）、処理はステップＳ１７に進む。

ステップＳ１７において、利得制御信号生成部５２は、制御信号により、増幅回路４の利得を１ステップ小さくする。その後、処理はステップＳ１２に進み、波形整形フィルタに再び入力信号Ｉｎ（ｓ）が入力される。

一方、ステップＳ１６において、今回の調整処理が１回目の調整処理でなかった場合（ステップＳ１６のＮＯ）、処理はステップＳ１８に進む。

ステップＳ１８において、利得制御信号生成部５２は、前回の調整処理において、超過が検出されたか判定する。前回の調整処理において超過が検出されていた場合（ステップＳ１８のＹＥＳ）、処理はステップＳ１７に進む。一方、前回の調整処理において超過が検出されていない場合（ステップＳ１８のＮＯ）、処理はステップＳ１９に進む。

ステップＳ１９において、利得制御信号生成部５２は、制御信号により、増幅回路４の利得を１ステップ小さくする。その後、処理は終了する。

図２１は、出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルより大きい場合の出力信号Ｏｕｔ（ｓ）の一例を示す図である。この波形整形フィルタに上述の調整処理を実行すると、振幅比較部５１が、出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルを超過したことを検出し、図２１に示すように、検出信号を出力する（ステップＳ１３のＹＥＳ）。そして、検出信号を受信した利得制御信号生成部５２は、増幅回路４の利得を１ステップ小さくする（ステップＳ１７）。

図２２は、調整処理の終了時点における出力信号Ｏｕｔ（ｓ）を示す図である。図２２に示すように、調整処理によって、波形整形フィルタの出力信号Ｏｕｔ（ｓ）の最大振幅は、第３検出レベルより小さい範囲で最大となる。

これは、最大振幅が第３検出レベルより大きい場合、ステップＳ１７で利得が１ステップずつ小さくされ、最終的に、最大振幅が第３検出レベルより小さく、かつ、最大振幅が第３検出レベルに最も近い利得に設定されるためである。

最大振幅が第３検出レベルより小さい場合も同様である。調整処理によって、増幅回路４の利得は、ステップＳ１５で１ステップずつ大きくされ、最大振幅が第３検出レベルより大きくなると（ステップＳ１８のＮＯ）、ステップＳ１９で利得が１ステップ小さくされる。最終的に、増幅回路４の利得は、最大振幅が第３検出レベルより小さく、かつ、最大振幅が第３検出レベルに最も近い利得に設定される。したがって、出力信号Ｏｕｔ（ｓ）の最大振幅は、第３検出レベルより小さい範囲で最大となる。

以上説明した通り、図２２の調整処理によれば、増幅回路４の利得を、出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルと略一致するように設定することができる。したがって、波形整形フィルタの後段の回路（ＡＤ変換器など）の入力範囲の上限値を第３検出レベルに設定することにより、出力信号Ｏｕｔ（ｓ）を後段の回路の入力範囲内の振幅に調整することができる。

なお、以上の説明では、調整処理は、終了条件（ステップＳ１８のＮＯ又はステップＳ１４のＹＥＳ）を満たすことにより終了したが、終了回数を予め設定されていてもよい。また、利得の１ステップは、任意に設定可能であり、小さくするほど、最大振幅を第３検出レベルに近づけることができる。

ここで、図２３は、利得制御部５の一例を示す図である。図２３において、振幅比較部５１は、比較器Ｃｏｍ３を備える。また、利得制御信号生成部５２は、ラッチＬＴ３と、ラッチＬＴ４と、利得制御信号演算部５３と、を備える。他の構成は、図１９と同様である。

比較器Ｃｏｍ３（第２の比較器）は、第１入力端子から出力信号Ｏｕｔ（ｓ）を入力され、第２入力端子から第３検出レベルを入力される。比較器Ｃｏｍ３は、比較結果に応じた１又は０の信号を出力する。以下では、比較器Ｃｏｍ３は、出力信号Ｏｕｔ（ｓ）が第３検出レベルより大きい（超過を検出した）場合に１を出力し、出力信号Ｏｕｔ（ｓ）が第３検出レベルより小さい（超過を検出していない）場合に０を出力するものとする。この場合、比較器Ｃｏｍ３が出力した１が、図２１に示した検出信号となる。比較器Ｃｏｍ３の出力信号は、利得制御信号生成部５２に入力される。

ラッチＬＴ３（第３の保持回路）は、比較器Ｃｏｍ３の出力信号を入力され、今回の調整処理における検出結果を保持する。

ラッチＬＴ４（第４の保持回路）は、ラッチＬＴ３が保持した検出結果を入力され、１回前の調整処理における検出結果を保持する。

利得制御信号演算部５３は、ラッチＬＴ３から今回の検出結果を入力され、ラッチＬＴ４から前回の検出結果を入力される。利得制御信号演算部３３は、入力された２つの検出結果に基づいて、制御信号を生成する。

具体的には、利得制御信号演算部５３は、前回超過が検出され、今回も超過が検出された場合、利得を小さくする制御信号を生成する。また、利得制御信号演算部５３は、前回超過が検出されず、今回も超過が検出されなかった場合、利得を大きくする制御信号を生成する。さらに、利得制御信号演算部５３は、前回超過が検出されず、今回超過が検出された場合、利得を小さくする制御信号を生成するとともに、調整処理を終了する利得調整終了信号を生成する。そして、利得制御信号演算部５３は、前回超過が検出され、今回超過が検出されなかった場合、利得調整終了信号を生成する。

利得制御信号演算部５３が生成した制御信号により、増幅回路４の利得が制御され、図２０の調整処理が実現される。

図２４は、利得制御信号演算部５３の一例を示す図である。図２４に示すように、利得制御信号演算部５３は、論理回路Ｌ５〜Ｌ８と、カウンタＣＮＴと、温度計コード変換器５４と、利得調整終了信号生成部５５と、を備える。以下では、ラッチＬＴ３は、今回超過が検出された場合に１を出力し、検出されなかった場合に０を出力するものとする。また、ラッチＬＴ４は、前回超過が検出された場合に１を出力し、検出されなかった場合に０を出力するものとする。

論理回路Ｌ５〜Ｌ８は、ラッチＬＴ３及びラッチＬＴ４の出力信号を入力される。論理回路Ｌ５〜Ｌ８は、たとえば、ＮＡＮＤ回路やインバータ回路により構成される。

論理回路Ｌ５は、ラッチＬＴ３から０を入力され、かつ、ラッチＬＴ４から０を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ５は、今回も前回も超過が検出されなかった場合、１を出力する。

論理回路Ｌ６は、ラッチＬＴ３から０を入力され、かつ、ラッチＬＴ４から１を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ６は、今回超過が検出されず、前回超過が検出された場合、１を出力する。

論理回路Ｌ７は、ラッチＬＴ３から１を入力され、かつ、ラッチＬＴ４から０を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ７は、今回超過が検出され、前回超過が検出されなかった場合、１を出力する。

論理回路Ｌ８は、ラッチＬＴ３から１を入力され、かつ、ラッチＬＴ４から１を入力された場合、１を出力し、それ以外の場合０を出力する。すなわち、論理回路Ｌ８は、今回も前回も超過が検出された場合、１を出力する。

カウンタＣＮＴは、増幅回路４に設定する利得に応じたカウント値を保持する。カウンタＣＮＴは、論理回路Ｌ５〜Ｌ８の出力信号を入力される。カウンタＣＮＴのカウント値は、論理回路Ｌ５〜Ｌ８の出力信号により制御される。

具体的には、カウント値は、論理回路Ｌ５から１を入力されると、１増加する。これにより、増幅回路４の利得が１ステップ大きくなる（ステップＳ１５）。また、カウント値は、論理回路Ｌ６から１を入力されると、変化しない。さらに、カウント値は、論理回路Ｌ７から１を入力されると、１減少する。これにより、増幅回路４の利得が１ステップ小さくなる（ステップＳ１９）。またさらに、カウント値は、論理回路Ｌ８から１を入力されると、１減少する。これにより、増幅回路４の利得が１ステップ小さくなる（ステップＳ１７）。

温度計コード変換器５４は、カウンタＣＮＴのカウント値を温度計コードに変換する。温度計コードに変換されたカウント値が制御信号となる。制御信号は、増幅回路４に入力される。これにより、増幅回路４の利得が制御される。

利得調整終了信号生成部５５は、論理回路Ｌ６，Ｌ７の出力信号を入力され、論理回路Ｌ６又は論理回路Ｌ７から１を入力された場合、利得調整終了信号を生成する。すなわち、利得調整終了信号生成部５５は、終了条件（ステップＳ１８のＮＯ又はステップＳ１４のＹＥＳ）を満たした場合に利得調整終了信号を生成する。利得調整終了信号生成部５５が生成した利得調整終了信号は、利得の調整処理を制御する外部装置（波形整形フィルタを搭載した装置）に入力され、図２０の調整処理を終了させる。利得調整終了信号生成部５５は、例えば、ＯＲ回路により構成される。

このような構成により、出力信号Ｏｕｔ（ｓ）の最大振幅が第３検出レベルと略一致するように設定することができる。したがって、波形整形フィルタの後段の回路（ＡＤ変換器など）の入力範囲の上限値を第３検出レベルに設定することにより、出力信号Ｏｕｔ（ｓ）を後段の回路の入力範囲内の振幅に調整することができる。

なお、以上の説明において、増幅回路４は、フィルタ段２の後段に接続されたが、フィルタ段１とフィルタ段２との間に接続されてもよいし、フィルタ段１に含まれてもよいし、フィルタ段２に含まれてもよい。

また、第１検出レベル、第２検出レベル、及び第３検出レベルは、増幅回路４の負入力端子の電圧に基づいて設定されるのが好ましい。増幅回路４の負入力端子の電圧は、無信号時（入力信号Ｉｎ（ｓ）が到来していないとき）の電圧となるため、これを基準に各検出レベルを設定することにより、素子ばらつきの影響を低減することができる。

（第６実施形態）
次に、第６実施形態に係る波形整形フィルタについて、図２５〜図３４を参照して説明する。本実施形態では、波形整形フィルタのフィルタ段１，２として利用されるフィルタ回路の具体例について説明する。

図２５は、フィルタ回路の第１の実施例を示す図である。図２５のフィルタ回路は、電圧電流変換増幅器Ｇｍと、低域通過フィルタＬＰＦと、電流源ＩＬＳと、を備える。

入力端子は、ノードＮ_１に接続されている。入力端子からは、入力信号として、入力電流Ｉｓｉｎｇａｌ（ｓ）が入力される。入力端子は、出力端子としても機能し、入力端子の電圧がこのフィルタ回路の出力信号となる。

電圧電流変換増幅器Ｇｍは、出力端子をノードＮ_１に接続され、負入力端子をノードＮ_２に接続され、正入力端子を電源線に接続されている。ノードＮ_１は、フィルタ回路の入力端子に接続される。フィルタ回路の入力端子からは、入力信号として、電流Ｉｓｉｇｎａｌ（ｓ）が入力される。また、フィルタ回路の入力端子は、フィルタ回路の出力端子としても利用される。フィルタ回路の出力信号として、フィルタ回路の入力端子の電圧Ｖｏｕｔ（ｓ）が出力される。図２５において、電圧電流変換増幅器Ｇｍは、トランジスタＭ４により構成されている。

トランジスタＭ４は、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）であり、ドレイン端子をノードＮ_１に接続され、ゲート端子をノードＮ_２に接続され、ソース端子を電源線に接続されている。トランジスタＭ４のドレイン端子、ゲート端子、及びソース端子は、電圧電流変換増幅器Ｇｍの出力端子、負入力端子、及び正入力端子としてそれぞれ機能する。

低域通過フィルタＬＰＦは、入力端子をノードＮ_１に接続され、出力端子をノードＮ_２に接続されている。図２５において、低域通過フィルタＬＰＦは、抵抗Ｒ３と、抵抗Ｒｄｃと、容量Ｃ３ａと、容量Ｃ３ｂと、を備える。

抵抗Ｒ３は、一端をノードＮ_１に接続され、他端をノードＮ_２に接続されている。

抵抗Ｒｄｃは、一端をノードＮ_２に接続され、他端をノードＮ_３に接続されている。

容量Ｃ３ａは、一端をノードＮ_２に接続され、他端をノードＮ_３に接続されている。

容量Ｃ３ｂは、一端をノードＮ_３に接続され、他端を接地線に接続されている。

電流源ＩＬＳは、定電流源であり、一端をノードＮ_２に、他端を電源線に接続されている。

ここで、図２５のフィルタ回路の動作について説明する。以下では、低域通過フィルタＬＰＦの伝達関数をＨＬＰＦ（ｓ）、電圧電流変換増幅器Ｇｍの電圧電流変換係数をＧｍとする。また、ＨＬＰＦ（ｓ）＝１／（１＋ｓτ）とする。τは、低域通過フィルタＬＰＦの時定数であり、τ＝Ｃ３×Ｒ３である。ただし、Ｃ３＝Ｃ３ａ×Ｃ３ｂ／（Ｃ３ａ＋Ｃ３ｂ）である。このとき、出力電圧Ｖｏｕｔ（ｓ）は以下のように表される。

式（２）からわかるように、図２５のフィルタ回路により、ゼロ点を１つ有するフィルタ特性を実現できる。このフィルタ回路の時定数を可変にする場合、抵抗Ｒ３の代わりに図１６の時定数調整回路を接続したり、容量Ｃ３ａ，Ｃ３ｂの代わりに図１７の時定数調整回路を接続したりすればよい。

また、ノードＮ_３の電圧Ｖ_ＣＲは、第１検出レベルとして利用できる。電圧Ｖ_ＣＲは、ノードＮ_２（電圧電流変換増幅器Ｇｍの負入力端子）の電圧に基づいて、抵抗Ｒｄｃ，Ｒ３と、容量Ｃ３ａ，Ｃ３ｂと、電流源ＩＬＳにより設定される。

具体的には、電圧Ｖ_ＣＲの直流成分は、ノードＮ_２の電圧をＩＬＳ×Ｒ３だけシフトした電圧となり、交流成分は、ノードＮ_２の電圧を容量Ｃ３ａと容量Ｃ３ｂとで分圧した電圧となる。

なお、式（２）に示すように、図２５のフィルタ回路は、入力電流Ｉｓｉｇｎａｌ（ｓ）を１／Ｇｍ倍した比例信号と、微分成分Ｉｓｉｇｎａｌ（ｓ）×ｓをτ／Ｇｍ倍した微分信号と、を加算した出力電圧Ｖｏｕｔ（ｓ）を出力する。すなわち、図２５のフィルタ回路により、微分信号生成部、比例信号生成部、及び加算部の機能が実現されている。

図２６は、図２５のフィルタ回路の変形例である。図２６において、電流源ＩＬＳは、一端をノードＮ_３に接続され、他端を電源線に接続されている。他の構成は図２５と同様である。図２６のフィルタ回路では、電圧Ｖ_ＣＲ（第１検出レベル）の直流成分は、ノードＮ_２の電圧をＩＬＳ×（Ｒ３＋Ｒｄｃ）だけシフトした電圧となる。

図２７は、図２５のフィルタ回路の変形例である。図２７のフィルタ回路は、容量Ｃ３ａ，Ｃ３ｂの代わりに、容量Ｃ３，Ｃｄｃを備える。他の構成は、図２５と同様である。

容量Ｃ３は、一端をノードＮ_２に接続され、他端を接地線に接続されている。容量Ｃ３は、図２５の容量Ｃ３ａと容量Ｃ３ｂと、からなる直列容量に相当する。つまり、Ｃ３＝Ｃ３ａ×Ｃ３ｂ／（Ｃ３ａ＋Ｃ３ｂ）である。また、容量Ｃｄｃは、一端をノードＮ_３に接続され、他端を接地線に接続されている。

図２７において、抵抗Ｒｄｃの抵抗値Ｒｄｃは十分大きいものとする。ノードＮ_３の電圧Ｖ_ＣＲは、第１検出レベルとして利用できる。電圧Ｖ_ＣＲは、ノードＮ_２（電圧電流変換増幅器Ｇｍの負入力端子）の電圧に基づいて、抵抗Ｒｄｃ、Ｒ３と、容量Ｃｄｃと、電流源ＩＬＳと、により設定される。

具体的には、電圧Ｖ_ＣＲの直流成分は、ノードＮ_２の電圧をＩＬＳ×Ｒ３だけシフトした電圧となり、交流成分は、ノードＮ_２の電圧を抵抗Ｒｄｃと容量Ｃｄｃとで構成する低域通過フィルタＬＰＦを通した電圧となる。

図２８は、フィルタ回路の第２の実施例を示す図である。図２８のフィルタ回路は、増幅器Ａ４と、低域通過フィルタＬＰＦと、電流源ＩＬＳと、を備える

入力端子は、増幅器Ａ４の正入力端子に接続されている。入力端子からは、入力信号として、入力電圧Ｖｓｉｇｎａｌ（ｓ）が印加される。

出力端子は、ノードＮ_４に接続されている。出力端子の電圧Ｖｏｕｔ（ｓ）がこのフィルタ回路の出力信号となる。

増幅器Ａ４は、正入力端子をフィルタ回路の入力端子に接続され、出力端子をノードＮ_４に接続され、負入力端子をノードＮ_５に接続されている。フィルタ回路の入力端子からは、入力信号として、電圧Ｖｓｉｇｎａｌ（ｓ）が印加される。また、ノードＮ_４は、フィルタ回路の出力端子に接続される。フィルタ回路の出力信号として、ノードＮ_４の電圧Ｖｏｕｔ（ｓ）が出力される。

低域通過フィルタＬＰＦは、入力端子をノードＮ_４に接続され、出力端子をノードＮ_５に接続されている。図２８において、低域通過フィルタＬＰＦは、抵抗Ｒ５と、抵抗Ｒｄｃと、容量Ｃ５ａと、容量Ｃ５ｂと、を備える。

抵抗Ｒ５は、一端をノードＮ_４に接続され、他端をノードＮ_５に接続されている。

抵抗Ｒｄｃは、一端をノードＮ_５に接続され、他端をノードＮ_６に接続されている。

容量Ｃ５ａは、一端をノードＮ_５に接続され、他端をノードＮ_６に接続されている。

容量Ｃ５ｂは、一端をノードＮ_６に接続され、他端を接地線に接続されている。

電流源ＩＬＳは、定電流源であり、一端をノードＮ_５に接続され、他端を接地線に接続されている。

ここで、図２８のフィルタ回路の動作について説明する。以下では、増幅器Ａ４の利得は十分大きく、抵抗Ｒｄｃの抵抗値Ｒｄｃも十分大きいものとする。また、低域通過フィルタＬＰＦの伝達関数をＨＬＰＦ（ｓ）＝１／（１＋ｓτ）とする。τは、低域通過フィルタＬＰＦの時定数であり、τ＝Ｃ５×Ｒ５である。ただし、Ｃ５＝Ｃ５ａ×Ｃ５ｂ／（Ｃ５ａ＋Ｃ５ｂ）である。このとき、出力電圧Ｖｏｕｔ（ｓ）は以下のように表される。

式（３）からわかるように、図２８のフィルタ回路により、ゼロ点を１つ有するフィルタ特性を実現できる。このフィルタ回路の時定数を可変にする場合、抵抗Ｒ５の代わりに図１６の時定数調整回路を接続したり、容量Ｃ５ａ，Ｃ５ｂの代わりに図１７の時定数調整回路を接続したりすればよい。

また、ノードＮ_６の電圧Ｖ_ＣＲは、第１検出レベルとして利用できる。電圧Ｖ_ＣＲは、ノードＮ_５（増幅器Ａ４の負入力端子）の電圧に基づいて、抵抗Ｒｄｃ，Ｒ５と、容量Ｃ５ａ，Ｃ５ｂと、電流源ＩＬＳにより設定される。

具体的には、電圧Ｖ_ＣＲの直流成分は、ノードＮ_５の電圧をＩＬＳ×Ｒ５だけシフトした電圧となり、交流成分は、ノードＮ_５の電圧を容量Ｃ５ａと容量Ｃ５ｂとで分圧した電圧となる。

なお、式（３）に示すように、図２８のフィルタ回路は、入力電圧Ｖｓｉｇｎａｌ（ｓ）を１倍した比例信号と、微分成分Ｖｓｉｇｎａｌ×ｓをＣ５×Ｒ５倍した微分信号と、を加算した出力電圧Ｖｏｕｔ（ｓ）を出力する。すなわち、図２８のフィルタ回路により、微分信号生成部、比例信号生成部、及び加算部の機能が実現されている。

図２６の場合と同様、電流源ＩＬＳの位置を変更し、電流源ＩＬＳをノードＮ_６と接地線との間に接続してもよい。このとき、電圧Ｖ_ＣＲ（第１検出レベル）の直流成分は、ノードＮ_５の電圧をＩＬＳ×（Ｒ５＋Ｒｄｃ）だけシフトした電圧となる。

図２９は、図２８のフィルタ回路の変形例である。図２９のフィルタ回路は、容量Ｃ５ａ，Ｃ５ｂの代わりに、容量Ｃ５，Ｃｄｃを備える。他の構成は、図２８と同様である。

容量Ｃ５は、一端をノードＮ_５に接続され、他端を接地線に接続されている。容量Ｃ５は、図２８の容量Ｃ５ａとＣ５ｂとからなる直列容量に相当する。つまり、Ｃ５＝Ｃ５ａ×Ｃ５ｂ／（Ｃ５ａ＋Ｃ５ｂ）である。また、容量Ｃｄｃは、一端をノードＮ_６に接続され、他端を接地線に接続されている。

図２９において、抵抗Ｒｄｃの抵抗値Ｒｄｃは十分大きいものとする。ノードＮ_６の電圧Ｖ_ＣＲは、第１検出レベルとして利用できる。電圧Ｖ_ＣＲは、ノードＮ_５（電圧電流変換増幅器Ｇｍの負入力端子）の電圧に基づいて、抵抗Ｒｄｃ、Ｒ５と、容量Ｃｄｃと、電流源ＩＬＳと、により設定される。

具体的には、電圧Ｖ_ＣＲの直流成分は、ノードＮ_５の電圧をＩＬＳ×Ｒ５だけシフトした電圧となり、交流成分は、ノードＮ_５の電圧を抵抗Ｒｄｃと容量Ｃｄｃとで構成する低域通過フィルタを通した電圧となる。

図３０は、フィルタ回路の第３の実施例を示す図である。図３０のフィルタ回路は、増幅器Ａ３と、抵抗Ｒ４と、容量Ｃ４と、抵抗Ｒ５と、電流源ＩＬＳと、を備える

増幅器Ａ３は、出力端子をノードＮ_８に接続され、正入力端子からバイアス電圧Ｖｃを印加され、負入力端子をノードＮ_９に接続されている。ノードＮ_８は、フィルタ回路の出力端子に接続される。フィルタ回路の出力信号として、ノードＮ_８の電圧Ｖｏｕｔ（ｓ）が出力される。

抵抗Ｒ４は、一端をノードＮ_７に接続され、他端をノードＮ_９に接続されている。ノードＮ７は、フィルタ回路の入力端子に接続される。フィルタ回路の入力端子からは、入力信号として、電圧Ｖｓｉｇｎａｌ（ｓ）が印加される。

容量Ｃ４は、一端をノードＮ_７に接続され、他端をノードＮ_９に接続されている。

抵抗Ｒ５は、一端をノードＮ_８に接続され、他端をノードＮ_９に接続されている。

電流源ＩＬＳは、定電流源であり、一端をノードＮ_９に接続され、他端を接地線に接続されている。

ここで、図３０のフィルタ回路の動作について説明する。以下では、増幅器Ａ３の利得は十分大きいものとする。このとき、出力電圧Ｖｏｕｔ（ｓ）は以下のように表される。

式（４）からわかるように、図３０のフィルタ回路により、ゼロ点を１つ有するフィルタ特性を実現できる。このフィルタ回路の時定数はＣ４×Ｒ４となる。このフィルタ回路の時定数を可変にする場合、抵抗Ｒ４の代わりに図１６の時定数調整回路を接続したり、容量Ｃ４の代わりに図１７の時定数調整回路を接続したりすればよい。

また、ノードＮ_９（増幅器Ａ３の負入力端子）の電圧Ｖ_ＣＲは、第１検出レベルとして利用できる。電圧Ｖ_ＣＲは、ノードＮ_８（増幅器Ａ３の出力端子）の電圧に基づいて、抵抗Ｒ５と、電流源ＩＬＳにより設定される。具体的には、電圧Ｖ_ＣＲは、ノードＮ_８の電圧をＩＬＳ×Ｒ５だけシフトした電圧となる。なお、図３０のフィルタ回路では、仮想接地により、増幅器Ａ３の負入力端子の電圧と正入力端子の電圧とは略等しくなるため、増幅器Ａ３の正入力端子の電圧（バイアス電圧Ｖｃ）を第１検出レベルとして利用してもよい。

なお、式（４）に示すように、図３０のフィルタ回路は、入力電圧Ｖｓｉｇｎａｌ（ｓ）をＲ５／Ｒ４倍した比例信号と、微分成分Ｖｓｉｇｎａｌ×ｓをＣ４×Ｒ５倍した微分信号と、を加算した出力電圧Ｖｏｕｔ（ｓ）を出力する。すなわち、図３０のフィルタ回路により、微分信号生成部、比例信号生成部、及び加算部の機能が実現されている。

図３１は、図３０のフィルタ回路の変形例である。図３１のフィルタ回路は、抵抗ＲＬＳを備える。抵抗ＲＬＳは、一端をノードＮ_９に接続され、他端をノードＮ_１０に接続されている。電流源ＩＬＳは、一端をノードＮ_１０に接続され、他端を接地線に接続されている。他の構成は、図３０と同様である。

図３１のフィルタ回路では、ノードＮ_１０の電圧Ｖ_ＣＲを、第１検出レベルとして利用してもよい。このとき、電圧Ｖ_ＣＲは、ノードＮ_９（増幅器Ａ３の負入力端子）の電圧を、ＩＬＳ×Ｒｄｃだけシフトした電圧となる。

図３２は、フィルタ回路の第４の実施例を示す図である。図３２のフィルタ回路は、抵抗Ｒｇａｉｎと、電流源ＩＬＳ２と、を備える。抵抗Ｒｇａｉｎは、一端をノードＮ_９に接続され、他端をノードＮ_１１に接続されている。電流源Ｒｇａｉｎは、定電流源であり、一端をノードＮ_１１に接続され、他端を電源線に接続されている。他の構成は、図３０と同様である。

図３２のフィルタ回路では、ノードＮ_１１の電圧Ｖｇａｉｎは、第３検出レベルとして利用できる。電圧Ｖｇａｉｎは、ノードＮ_９（増幅器Ａ３の負入力端子）の電圧に基づいて、抵抗Ｒｇａｉｎ及び電流源ＩＬＳ２により設定される。具体的には、電圧Ｖｇａｉｎは、ノードＮ_９の電圧をＩＬＳ２×Ｒｇａｉｎだけシフトした電圧となる。

図３３は、フィルタ回路の第５の実施例を示す図である。図３３のフィルタ回路は、フィルタ段１と、フィルタ段２と、を備える。各フィルタ段は、いずれも図３０のフィルタ回路である。

フィルタ段１は、増幅器Ａ３ａ、抵抗Ｒ４ａ、容量Ｃ４ａ、及び抵抗Ｒ５ａを備える。フィルタ段１の各構成は、図３０のフィルタ回路の増幅器Ａ３、抵抗Ｒ４、容量Ｃ４、及び抵抗Ｒ５と、それぞれ対応する。

フィルタ段２は、増幅器Ａ３ｂ、抵抗Ｒ４ｂ、容量Ｃ４ｂ、抵抗Ｒ５ｂ、及び電流源ＩＬＳを備える。フィルタ段２の各構成は、図３０のフィルタ回路の増幅器Ａ３、抵抗Ｒ４、容量Ｃ４、抵抗Ｒ５、及び電流源ＩＬＳと、それぞれ対応する。

ここで、図３３のフィルタ回路の動作について説明する。以下では、図３３のフィルタ回路の入力信号を電圧Ｖｓｉｇｎａｌ（ｓ）、出力信号を電圧Ｖｏｕｔ（ｓ）とする。また、増幅器Ａ３ａ，Ａ３ｂの利得が十分大きいものとする。このとき、出力電圧Ｖｏｕｔ（ｓ）は、以下のように表される。

式（５）からわかるように、図３３のフィルタ回路により、ゼロ点を２つ有するフィルタ特性を実現できる。このフィルタ回路の時定数は、Ｃ４ａ×Ｒ４ａ及びＣ４ｂ×Ｒ４ｂとなる。このフィルタ回路の時定数を可変にする場合、抵抗Ｒ４ａ，Ｒ４ｂの代わりに図１６の時定数調整回路を接続したり、容量Ｃ４ａ，Ｃ４ｂの代わりに図１７の時定数調整回路を接続したりすればよい。

また、図３０のフィルタ回路と同様、増幅器Ａ３ｂの負入力端子の電圧や、正入力端子の電圧Ｖｃを、第１検出レベルとして利用できる。

図３４は、フィルタ回路の第６の実施例を示す図である。図３４のフィルタ回路は、フィルタ段１と、フィルタ段２と、電流電圧変換回路Ｇｍと、抵抗Ｒｄｃと、電流源ＩＬＳと、抵抗Ｒｇａｉｎと、電流源ＩＬＳ２と、を備える。

フィルタ段１は、抵抗Ｒ１と、トランジスタＭ１と、反転増幅器Ａ１と、容量Ｃ１と、抵抗Ｒ１ａと、を備える。

抵抗Ｒ１は、一端をノードＮ_１２に接続され、他端をノードＮ_１３に接続されている。ノードＮ_１３は、フィルタ段１（フィルタ回路）の入力端子に接続される。フィルタ回路の入力端子からは、入力信号として、電流Ｉｓｉｇｎａｌ（ｓ）が入力される。入力電流Ｉｓｉｇｎａｌ（ｓ）は、抵抗Ｒ１によって電圧に変換される。

トランジスタＭ１は、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）であり、ソース端子をノードＮ_１２に接続され、ゲート端子を反転増幅器Ａ１の出力端子に接続され、ドレイン端子をノードＮ_１４に接続されている。ノードＮ_１４は、フィルタ段１の出力端子となる。フィルタ段１の出力端子からは、出力信号として、トランジスタＭ１のドレイン電流Ｉ１（ｓ）が出力される。

反転増幅器Ａ１は、負入力端子をノードＮ_１３に接続され、出力端子をトランジスタＭ１のゲート端子に接続されている。

容量Ｃ１は、一端をノードＮ_１２に接続され、他端を抵抗Ｒ１ａの一端に接続されている。

抵抗Ｒ１ａは、一端を容量Ｃ１の他端に接続され、他端を接地線に接続されている。

フィルタ段１は、反転増幅器Ａ１の出力が、トランジスタＭ１及び抵抗Ｒ１を介して反転増幅器Ａ１の入力に帰還される構成となっているため、反転増幅器Ａ１の負入力端子は仮想接地点となり、フィルタ段１の入力端子（ノードＮ_１３）からみた入力インピーダンスは、（１＋ｇｍ１×Ｒ１）／｛ｇｍ１×（１＋Ａ１）｝となる。ｇｍ１は、トランジスタＭ１のトランスコンダクタンス、Ａ１は反転増幅器Ａ１の利得である。一般に、Ａ１は非常に大きいため、上記の入力インピーダンスは非常に小さくなり、反転増幅器Ａ１の入力電圧は略一定となる。

このため、トランジスタＭ１のソース端子の電圧は、Ｉｓｉｎｇａｌ（ｓ）×Ｒ１となり、容量Ｃ１に流れる電流は、Ｉｓｉｇｎａｌ×ｓＣ１×Ｒ１／（１＋ｓＣ１×Ｒ１ａ）となる。トランジスタＭ１のドレイン電流Ｉ１（ｓ）は、容量Ｃ１に流れる電流と、電流Ｉｓｉｇｎａｌ（ｓ）と、の和となり、以下のように表される。

式（６）からわかるように、図３４のフィルタ段１により、ゼロ点を１つ有するフィルタ特性を実現できる。フィルタ段１の時定数は、Ｃ１×（Ｒ１＋Ｒ１ａ）となる。このフィルタ段１の時定数を可変にする場合、抵抗Ｒ１，Ｒ１ａの代わりに図１６の時定数調整回路を接続したり、容量Ｃ１の代わりに図１７の時定数調整回路を接続したりすればよい。

また、図３４の例では、抵抗Ｒ１にかかる電圧を低減し、より低い電源電圧でもフィルタ回路が動作するように、抵抗Ｒ１ａと容量Ｃ１とを直列に接続しているが、フィルタ段１は、抵抗Ｒ１ａを備えない構成も可能である。この場合、容量Ｃ１の一端をノードＮ_１２に接続し、他端を接地線に接続すればよい。

なお、式（６）に示すように、図３４のフィルタ段１は、入力電流Ｉｓｉｇｎａｌ（ｓ）から生成された比例信号及び微分信号を加算した出力電流Ｉ１（ｓ）を出力する。すなわち、図３４のフィルタ段１により、微分信号生成部１１、比例信号生成部１２、及び加算部１３の機能が実現されている。

フィルタ段２は、抵抗Ｒ２と、トランジスタＭ２と、非反転増幅器Ａ２と、容量Ｃ２と、トランジスタＭ３と、を備える。

抵抗Ｒ２は、一端をノードＮ_１４に接続され、他端をノードＮ_１５に接続されている。ノードＮ_１４は、フィルタ段２の入力端子となる。フィルタ団２の入力端子からは、入力信号として、ドレイン電流Ｉ１（ｓ）が入力される。ドレイン電流Ｉ１（ｓ）は、抵抗Ｒ２によって電圧に変換される。

トランジスタＭ２は、ＰＭＯＳであり、ドレイン端子をノードＮ_１５に接続され、ゲート端子をノードＮ_１６に接続され、ソース端子を電源線に接続されている。

非反転増幅器Ａ２は、負入力端子をノードＮ_１４に接続され、出力端子をノードＮ_１６に接続されている。

容量Ｃ２は、一端をノードＮ_１５に接続され、他端を接地線に接続されている。

トランジスタＭ３は、ＰＭＯＳであり、ドレイン端子をノードＮ_１７に接続され、ゲート端子をノードＮ_１６に接続され、ソース端子を電源線に接続されている。ノードＮ_１７は、フィルタ段２の出力端子となる。フィルタ段２の出力端子から、出力信号として、トランジスタＭ３のドレイン電流Ｉ３（ｓ）が出力される。

トランジスタＭ３は、トランジスタＭ２とともにカレントミラー回路を構成しているため、トランジスタＭ３のドレイン電流Ｉ３（ｓ）は、トランジスタＭ２のドレイン電流Ｉ２（ｓ）のデバイスサイズ比倍の電流となる。

フィルタ段２は、非反転増幅器Ａ２の出力が、トランジスタＭ２及び抵抗Ｒ２を介して非反転増幅器Ａ２の入力に帰還される構成となっているため、非反転増幅器Ａ２の負入力端子は仮想接地点となり、フィルタ段２の入力端子（ノードＮ_１４）からみた入力インピーダンスは、（１／ｇｍ２）／Ａ２となる。ｇｍ２は、トランジスタＭ２のトランスコンダクタンス、Ａ２は非反転増幅器Ａ２の利得である。一般に、Ａ２は非常に大きいため、上記の入力インピーダンスは非常に小さくなり、非反転増幅器Ａ２の入力電圧は略一定となる。

このため、トランジスタＭ２のドレイン端子の電圧は、Ｉ１（ｓ）×Ｒ２となり、容量Ｃ２に流れる電流は、Ｉ（ｓ）×ｓＣ２×Ｒ２となる。トランジスタＭ２のドレイン電流Ｉ２（ｓ）は、容量Ｃ２に流れる電流と、電流Ｉ１（ｓ）と、の和となり、以下のように表される。

トランジスタＭ２とトランジスタＭ３のデバイスサイズが同じ場合、Ｉ２（ｓ）＝Ｉ３（ｓ）となる。このとき、フィルタ段２が出力するドレイン電流Ｉ３（ｓ）は、以下のように表される。

式（８）からわかるように、フィルタ段１，２によりゼロ点を２つ有するフィルタ特性を実現できる。フィルタ段２の時定数は、Ｃ２Ｒ２となる。このフィルタ段２の時定数を可変にする場合、抵抗Ｒ２の代わりに図１６の時定数調整回路を接続したり、容量Ｃ２の代わりに図１７の時定数調整回路を接続したりすればよい。

なお、式（８）に示すように、図３４のフィルタ段２は、入力電流Ｉ１（ｓ）から生成された比例信号及び微分信号を加算した出力電流Ｉ３（ｓ）を出力する。すなわち、図３４のフィルタ段２により、微分信号生成部２１、比例信号生成部２２、及び加算部２３の機能が実現されている。

電流電圧変換回路Ｇｍは、ドレイン電流Ｉ３（ｓ）を電圧に変換して出力する。電流電圧変換回路Ｇｍは、抵抗Ｒｖと、トランジスタＭ５と、非反転増幅器Ａ５と、を備える。

抵抗Ｒｖは、一端をノードＮ_１７に接続され、他端をノードＮ_１８に接続されている。ノード１８は、このフィルタ回路の出力端子に接続される。出力端子からは、出力信号として、電圧Ｖｏｕｔ（ｓ）が出力される。抵抗Ｒｖは、ドレイン電流Ｉ３（ｓ）を電圧に変換して、出力電圧Ｖｏｕｔ（ｓ）を生成する。

トランジスタＭ５は、ＮＭＯＳであり、ドレイン端子をノードＮ_１８に接続され、ゲート端子を非反転増幅器Ａ５の出力端子に接続され、ソース端子を接地線に接続されている。トランジスタＭ５は、ソース接地増幅回路として動作する。ソース接地増幅回路は、反転増幅回路である。

非反転増幅器Ａ５は、正入力端子をノードＮ_１７に接続され、出力端子をトランジスタＭ５のゲート端子に接続されている。非反転増幅回路Ａ５とトランジスタＭ５によるソース接地増幅回路とは、縦続接続されており、全体で反転増幅回路を形成している。よって、非反転増幅器Ａ５の正入力端子は、全体を反転増幅回路として見た時の負入力端子となっている。

電流電圧変換回路Ｇｍは、前述のように、非反転増幅回路Ａ５とトランジスタＭ５とで反転増幅回路を形成しており、この反転増幅回路の出力であるトランジスタＭ５のドレイン端子から、抵抗Ｒｖを介して非反転増幅器Ａ５の入力に帰還される構成となっているため、非反転増幅器Ａ５の正入力端子は仮想接地点となり、フィルタ段２の出力端子（ノードＮ_１７）からみた入力インピーダンスは、（１／ｇｍ５）／Ａ５となる。ｇｍ５は、トランジスタＭ５のトランスコンダクタンス、Ａ５は非反転増幅器Ａ５の利得である。一般に、Ａ５は非常に大きいため、上記の入力インピーダンスは非常に小さくなり、非反転増幅器Ａ５の入力電圧は略一定となる。

このため、トランジスタＭ５のドレイン端子の電圧Ｖｏｕｔは、ノードＮ_１７の電圧を、Ｉ３（ｓ）×Ｒｖだけシフトした電圧となる。

抵抗Ｒｄｃは、一端をノードＮ_１７に接続され、他端を電流源ＩＬＳの一端に接続されている。

電流源ＩＬＳは、定電流源であり、一端を抵抗Ｒｄｃの他端に接続され、他端を電源線に接続されている。

抵抗Ｒｇａｉｎは、一端をノードＮ_１７に接続され、他端を電流源ＩＬＳ２の一端に接続されている。

電流源ＩＬＳは、定電流源であり、一端を抵抗Ｒｇａｉｎの他端に接続され、他端を接地線に接続されている。

図３４のフィルタ回路では、抵抗Ｒｄｃの他端の電圧Ｖ_ＣＲを、第１検出レベルとして利用することができる。電圧Ｖ_ＣＲは、ノードＮ_１７（非反転増幅器Ａ５の負入力端子）の電圧を、ＩＬＳ×Ｒｄｃだけシフトした電圧となる。

また、抵抗Ｒｇａｉｎの他端の電圧Ｖｇａｉｎを、第３検出レベルとして利用することができる。電圧Ｖｇａｉｎは、ノードＮ_１７（非反転増幅器Ａ５の負入力端子）の電圧を、ＩＬＳ２×Ｒｇａｉｎだけシフトした電圧となる。

（第７実施形態）
次に、第７実施形態に係る集積回路について、図３５を参照して説明する。本実施形態に係る集積回路は、同一チップ上に、上述の波形整形フィルタを複数集積したものである。図３５に示すように、集積回路は、複数の波形整形フィルタと、アンド回路ＡＮＤと、を備える。図３５において、各波形整形フィルタは、フィルタ段１，２を備える。しかしながら、上述の通り、波形整形フィルタは、２段以上のフィルタ段を備えればよい。

アンド回路ＡＮＤは、各波形整形フィルタの制御部３から、アンダーシュートの検出結果を入力される。アンド回路ＡＮＤは、アンダーシュートの検出結果が全て同じ場合、制御信号を出力し、各々の波形整形フィルタの全フィルタ段の時定数の制御を実行する。検出結果が全て同じ場合とは、全ての波形整形フィルタでアンダーシュートが検出された場合、或いは、全ての波形整形フィルタでアンダーシュートが検出されなかった場合のことである。

図３５の例では、アンド回路ＡＮＤが出力した制御信号は、各波形整形フィルタのフィルタ段１，２に入力されている。しかしながら、アンド回路ＡＮＤは、制御信号を各波形整形フィルタの制御部３に入力し、制御部３により時定数の制御を実行させてもよい。

ここで、図３５の集積回路の動作について説明する。集積回路上の各波形整形フィルタは、入力信号Ｉｎ（ｓ）を入力されると、出力信号Ｏｕｔ（ｓ）のアンダーシュートを検出し、時定数を１ステップずつ調整する。このため、図３５のように、集積回路が複数の波形整形フィルタを備え、各波形整形フィルタがフィルタ段１およびフィルタ段２を備える場合、各フィルタ段の時定数を調整する必要があるので、調整処理の回数が増え、調整処理に時間がかかる。

一般に、同一チップ上では、抵抗値や容量値の相対的なばらつきは小さいが、絶対値のばらつきが大きい。このため、アンダーシュートの検出結果が、同一チップ内で全て同じとき、各波形整形フィルタの時定数のずれには、集積回路の抵抗値や容量値の絶対値のずれに起因するずれが含まれる、と考えられる。

そこで、本実施形態に係る集積回路は、アンダーシュートの検出結果が全て同じ場合に、各々の波形整形フィルタのフィルタ段１及びフィルタ段２の時定数を同時に制御する。これにより、上記の絶対値のずれに起因した時定数のずれが調整される。

このように時定数を制御することにより、制御部３による調整処理の回数を減らし、調整処理の時間を短縮することができる。

なお、図３５では、アンド回路ＡＮＤは、波形整形フィルタと同一チップ上に集積されているが、別チップに集積されてもよい。また、アンド回路ＡＮＤによる処理は、ソフトウェアにより実現されてもよい。

（第８実施形態）
次に、第８実施形態に係る放射線検出装置について、図３６を参照して説明する。図３６は、本実施形態に係る放射線検出装置を示す図である。図３６に示すように、放射線検出装置は、光子検出器と、上述の波形整形フィルタと、を備える。

光子検出器は、入射した放射線光子のエネルギーに比例した電荷量を、パルス性の信号電流Ｉｓｉｇｎａｌとして出力する。図３６に示すように、光子検出器は、シンチレータと、光電子増倍器と、を備える。

シンチレータは、入射した放射線光子のエネルギーに応じたシンチレーション光を発生させる。シンチレータは、シンチレーション光の減衰時間に起因した低域通過特性を有する。以下では、シンチレータの時定数をτ１とし、低域通過特性を１／（１＋ｓτ１）とする。

光電子増倍器（ＳｉＰＭ）は、シンチレータが発生させたシンチレーション光のエネルギーに応じた電荷量を、パルス性の信号電流Ｉｓｉｇｎａｌとして出力する。一般に、光電子増倍器は、低域通過特性を有する。以下では、光電子増倍器の時定数をτ２とし、低域通過特性を１／（１＋ｓτ２）とする。

波形整形フィルタは、入力信号Ｉｎ（ｓ）として、信号電流Ｉｓｉｇｎａｌを入力され、信号電流Ｉｓｉｇｎａｌに応じた出力信号Ｏｕｔ（ｓ）を出力する。

例えば、図３６の放射線検出装置のように、光子検出器が、時定数τ１のシンチレータと、時定数τ２の光電子増倍器と、を備える場合、波形整形フィルタは、時定数τ１を有する１段目のフィルタ段１と、時定数τ２を有する２段目のフィルタ段２と、を備えるのが好ましい。

このような構成により、信号電流Ｉｓｉｇｎａｌが有する低域通過特性を、波形整形フィルタのフィルタ特性によって相殺し、低域通過特性によって鈍った（パルス幅が拡大した）信号電流Ｉｓｉｇｎａｌの鈍りを除去し、パルス幅を狭めることができる。

なお、１段目のフィルタ段１の時定数をτ２とし、２段目のフィルタ段２の時定数をτ１としても同様の効果を得られる。また、信号電流Ｉｓｉｇｎａｌの低域通過特性が、１つ又は３つ以上の時定数を有する場合、波形整形フィルタは、当該時定数の数と同数のフィルタ段を備え、各フィルタ段の時定数を、低域通過特性の時定数に合わせればよい。

なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。

１：フィルタ段、２：フィルタ段、３：制御部、４：増幅回路、５：利得制御部、１１：微分信号生成部、１２：比例信号生成部、１３：加算部、２１：微分信号生成部、２２：比例信号生成部、２３：加算部、３１：比較部、３２：制御信号生成部、３３：制御信号演算部、３４：温度計コード変換器、３５：調整終了信号生成部、３６：判定部、５１：振幅比較部、５２：利得制御信号生成部、５３：利得制御信号演算部、５４：温度計コード変換器、５５：利得調整終了信号生成部、ＬＴ：ラッチ、Ｃｏｍ：比較器、Ｌ：論理回路、ＣＮＴ：カウンタ、ＡＮＤ：アンド回路

Claims (21)

1. 入力信号にラプラス演算子及び第１係数を乗じることにより前記入力信号の微分成分を増幅した微分信号を生成する微分信号生成部と、前記入力信号に第２係数を乗じることにより前記入力信号を増幅した比例信号を生成する比例信号生成部と、前記比例信号と前記微分信号とを加算した出力信号を出力する加算部と、を備える少なくとも１つのフィルタ段と、
   前記出力信号と第１検出レベルとを比較して、前記出力信号が一時的に前記第１検出レベルよりも高くなった後に前記第１検出レベルよりも低くなるオーバーシュート及び前記出力信号が一時的に前記第１検出レベルよりも低くなった後に前記第１検出レベルよりも高くなるアンダーシュートの少なくとも一方を検出し、検出結果に基づいて前記フィルタ段の前記第１係数及び前記第２係数の比である時定数を制御することにより前記出力信号のパルス幅を調整する制御部と、
   を備える波形整形フィルタ。
2. 前記制御部は、前記オーバーシュート及び前記アンダーシュートの少なくとも一方を検出した場合、前記フィルタ段の前記時定数を小さくする
   請求項１に記載の波形整形フィルタ。
3. 前記制御部は、前記オーバーシュート及び前記アンダーシュートの少なくとも一方を検出されなかった場合、前記フィルタ段の前記時定数を大きくする
   請求項１又は請求項２に記載の波形整形フィルタ。
4. 前記制御部は、前記出力信号と、前記第１検出レベルと、を比較する第１の比較器と、 前記第１の比較器による比較結果を保持する保持回路と、
   を備える請求項１乃至請求項３のいずれか１項に記載の波形整形フィルタ。
5. 前記時定数の調整処理は複数回行われ、
   前記制御部は、
   今回の前記調整処理における前記第１の比較器による比較結果を保持する第１の保持回路と、
   前回の前記調整処理における前記第１の比較器による比較結果を保持する第２の保持回路と、
   を備える請求項４に記載の波形整形フィルタ。
6. 前記制御部は、
   前記時定数に応じたカウント値を保持するカウンタと、
   前記第１の保持回路が保持する前記比較結果と、前記第２の保持回路が保持する前記比較結果と、に応じて前記カウント値を変化させる論理回路と、
   を備える請求項５に記載の波形整形フィルタ。
7. 前記制御部は、
   前記第１の保持回路が保持する前記比較結果と、前記第２の保持回路が保持する前記比較結果と、に基づいて、前記調整処理を終了させる信号を生成する調整終了信号生成部を備える
   請求項５又は請求項６に記載の波形整形フィルタ。
8. 前記フィルタ段は、並列に接続された複数の抵抗と、前記各抵抗を接続又は開放する複数のスイッチと、を備える時定数調整回路を備え、
   前記制御部は、前記時定数調整回路の前記スイッチの開閉を制御することにより、前記フィルタ段の時定数を調整する
   請求項１乃至請求項７のいずれか１項に記載の波形整形フィルタ。
9. 前記フィルタ段は、並列に接続された複数の容量と、前記各容量を接続又は開放する複数のスイッチと、を備える時定数調整回路を備え、
   前記制御部は、前記時定数調整回路の前記スイッチの開閉を制御することにより、前記フィルタ段の時定数を調整する
   請求項１乃至請求項８のいずれか１項に記載の波形整形フィルタ。
10. 前記制御部は、
    前記出力信号と前記第１検出レベルとの比較によって検出された前記オーバーシュート及び前記アンダーシュートの少なくとも一方の回数をカウントする第１のカウンタと、
    前記出力信号と第２検出レベルとの比較によって検出された前記入力信号の到来回数をカウントする第２のカウンタと、
    前記第１のカウンタのカウント値及び前記第２のカウンタのカウント値の比と、所定の閾値と、を比較する判定部と、
    を備える請求項１乃至請求項９のいずれか１項に記載の波形整形フィルタ。
11. 前記フィルタ段の後段に接続される、或いは、前記フィルタ段に含まれる、増幅回路を備える
    請求項１乃至請求項１０のいずれか１項に記載の波形整形フィルタ。
12. 前記出力信号と第３検出レベルとを比較して、前記出力信号が前記第３検出レベルを超過したことを検出し、検出結果に基づいて前記増幅回路の利得を制御する利得制御部を備える
    請求項１１に記載の波形整形フィルタ。
13. 前記利得制御部は、前記出力信号と、前記第３検出レベルと、を比較する第２の比較器と、
    前記第２の比較器による比較結果を保持する保持回路と、
    を備える請求項１２に記載の波形整形フィルタ。
14. 前記利得の調整処理は複数回行われ、
    前記利得制御部は、
    今回の前記調整処理における前記第２の比較器による比較結果を保持する第３の保持回路と、
    前回の前記調整処理における前記第２の比較器による比較結果を保持する第４の保持回路と、
    を備える請求項１３に記載の波形整形フィルタ。
15. 前記利得制御部は、
    前記利得に応じたカウント値を保持するカウンタと、
    前記第３の保持回路が保持する前記比較結果と、前記第４の保持回路が保持する前記比較結果と、に応じて前記カウント値を変化させる論理回路と、
    を備える請求項１４に記載の波形整形フィルタ。
16. 前記利得制御部は、
    前記第３の保持回路が保持する前記比較結果と、前記第４の保持回路が保持する前記比較結果と、に基づいて、前記調整処理を終了させる信号を生成する利得調整終了信号生成部を備える
    請求項１４又は請求項１５に記載の波形整形フィルタ。
17. 同一チップ上に複数集積された請求項１乃至請求項１６のいずれか１項に記載の波形整形フィルタを備える集積回路。
18. 複数の前記波形整形フィルタにおける前記オーバーシュート及び前記アンダーシュートの少なくとも一方の検出結果が全て同じ場合、前記制御部は、前記複数の波形整形フィルタで共通の制御信号に基づいて、全ての前記波形整形フィルタが備える全てのフィルタ段の前記時定数を調整する
    請求項１７に記載の集積回路。
19. 入射した放射線光子のエネルギーに比例した電流信号を出力する光子検出器と、
    前記電流信号を入力される、請求項１乃至請求項１６のいずれか１項に記載の波形整形フィルタと、
    を備える放射線検出装置。
20. 前記波形整形フィルタの前記時定数は、前記光子検出器の時定数と等しくなるように制御される
    請求項１９に記載の放射線検出装置。
21. 入力信号にラプラス演算子及び第１係数を乗じることにより前記入力信号の微分成分を増幅した微分信号と、前記入力信号に第２係数を乗じることにより前記入力信号を増幅した比例信号と、を加算した波形整形フィルタの出力信号が一時的に第１検出レベルよりも高くなった後に前記第１検出レベルよりも低くなるオーバーシュート及び前記出力信号が一時的に前記第１検出レベルよりも低くなった後に前記第１検出レベルよりも高くなるアンダーシュートの少なくとも一方を検出し、検出結果に応じて前記波形整形フィルタの前記第１係数及び前記第２係数の比である時定数を調整する調整処理を複数回繰り返す
    波形整形フィルタの時定数調整方法であって、
    各調整処理において、前記オーバーシュート及び前記アンダーシュートの少なくとも一方が、
    今回は検出され、かつ、前回は検出されなかった場合、前記時定数を１ステップ小さくして調整を終了し、
    今回は検出され、かつ、前回も検出された場合、前記時定数を１ステップ小さくし、
    今回は検出されず、かつ、前回は検出された場合、前記時定数の調整を終了し、
    今回は検出されず、かつ、前回も検出されなかった場合、前記時定数を１ステップ大きくする
    波形整形フィルタの時定数調整方法。

Images