JP6593294B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6593294B2
JP6593294B2 JP2016189852A JP2016189852A JP6593294B2 JP 6593294 B2 JP6593294 B2 JP 6593294B2 JP 2016189852 A JP2016189852 A JP 2016189852A JP 2016189852 A JP2016189852 A JP 2016189852A JP 6593294 B2 JP6593294 B2 JP 6593294B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
drift region
vertical drift
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016189852A
Other languages
English (en)
Other versions
JP2018056298A (ja
Inventor
峰司 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016189852A priority Critical patent/JP6593294B2/ja
Priority to US15/671,503 priority patent/US10050108B2/en
Priority to DE102017216923.0A priority patent/DE102017216923B4/de
Priority to CN201710883116.8A priority patent/CN107871786B/zh
Publication of JP2018056298A publication Critical patent/JP2018056298A/ja
Application granted granted Critical
Publication of JP6593294B2 publication Critical patent/JP6593294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
図４に示した従来の半導体装置１００は、Ｎ型の半導体基板１１０、半導体基板１１０上に積層した半導体層１２０、半導体基板１１０の裏面を被覆するドレイン電極１３２、半導体層１２０の表面を被覆するソース電極１３４、及び、半導体層１２０の表面上の一部に設けられている絶縁ゲート部１３６を備える。半導体層１２０は、Ｎ型のドリフト領域１２１、Ｐ型のボディ領域１２３、Ｐ型のコンタクト領域１２４、及び、Ｎ型のソース領域１２５を有する。ドリフト領域１２１は、横型ドリフト領域１２１ａと縦型ドリフト領域１２１ｂで構成されており、その縦型ドリフト領域１２１ｂが窒化物半導体層１２０の表面に露出する。本明細書では、縦型ドリフト領域１２１ｂのことを特にＪＦＥＴ領域ということもある。
ボディ領域１２３は、縦型ドリフト領域１２１ｂに隣接する位置に配置されており、半導体層１２０の表面に露出する。コンタクト領域１２４は、半導体層１２０の表面に露出しており、ソース電極１３４に電気的に接続する。ソース領域１２５は、ボディ領域１２３によって縦型ドリフト領域１２１ｂから隔てられており、半導体層１２０の表面に露出しており、ソース電極１３４に電気的に接続する。絶縁ゲート部１３６のゲート電極１３６ｂは、縦型ドリフト領域１２１ｂとソース領域１２５を隔てる部分のボディ領域１２３にゲート絶縁膜１３６ａを介して対向する。絶縁ゲート部１３６のゲート電極１３６ｂは、層間絶縁膜１５２によってソース電極１３４から絶縁分離されている。
この半導体装置１００がオンのときは、ゲート電極１３６ｂの電位によって、縦型ドリフト領域１２１ｂとソース領域１２５を隔てる部分のボディ領域１２３に反転層が形成され、その反転層を経由してソース領域１２５から縦型ドリフト領域１２１ｂに電子が流入する。縦型ドリフト領域１２１ｂに流入した電子は、縦型ドリフト領域１２１ｂを縦方向に流れてドレイン電極１３２に向かう。これにより、ドレイン電極１３２とソース電極１３４が導通する。
半導体装置１００がオフのときは、ボディ領域１２３から縦型ドリフト領域１２１ｂ内に空乏層が伸びてくる。半導体装置１００がオフのときに、縦型ドリフト領域１２１ｂは、両側から伸びてくる空乏層が繋がってピンチオフの状態となるように設計されている。縦型ドリフト領域１２１ｂがピンチオフすることで、絶縁ゲート部１３６のゲート絶縁膜１３６ａに加わる電界が緩和され、ゲート絶縁膜１３６ａの絶縁破壊が抑えられ、半導体装置１００の耐圧が向上する。なお、半導体装置１００がオンすると、縦型ドリフト領域１２１ｂとボディ領域１２３の電位がほぼ等しくなり、空乏層が消失する。Ｎ型の縦型ドリフト領域１２１ｂとＰ型のボディ領域１２３によってＪＦＥＴ構造が構成されている。特許文献１は、縦型ドリフト領域（即ち、ＪＦＥＴ領域）を有する半導体装置の一例を開示している。
特開２０１５−０４１７１９号公報
縦型ドリフト領域１２１ｂが良好にピンチオフしてゲート絶縁膜１３６ａの絶縁破壊を抑えるためには、縦型ドリフト領域１２１ｂの不純物濃度を薄く設定するのが望ましい。しかしながら、縦型ドリフト領域１２１ｂの不純物濃度が薄いと、縦型ドリフト領域１２１ｂの電気抵抗が高くなり、半導体装置１００のオン抵抗が増加する。
このように、縦型ドリフト領域を有する半導体装置には、耐圧とオン抵抗の間にトレードオフの関係がある。このため、縦型ドリフト領域を有する半導体装置では、このようなトレードオフ関係を改善する技術の開発が望まれている。
本明細書が開示する半導体装置は、半導体層、半導体層の一方の主面上の一部に設けられている絶縁ゲート部、及び、半導体層の前記主面上の他の一部に設けられている第１導電型半導体領域を備える。半導体層は、第２導電型の縦型ドリフト領域、第１導電型のボディ領域、及び、第２導電型のソース領域を有する。縦型ドリフト領域は、半導体層の前記主面に露出する。ボディ領域は、縦型ドリフト領域に隣接しており、半導体層の前記主面に露出する。ソース領域は、ボディ領域によって縦型ドリフト領域から隔てられており、半導体層の前記主面に露出する。絶縁ゲート部は、縦型ドリフト領域とソース領域を隔てているボディ領域に対向する。第１導電型半導体領域は、縦型ドリフト領域が半導体層の前記主面に露出する範囲の少なくとも一部に対向する。
上記半導体装置がオフのとき、第１導電型半導体領域から縦型ドリフト領域内に空乏層が伸びる。これにより、上記半導体装置では、縦型ドリフト領域の表面部を良好に空乏化することができるので、縦型ドリフト領域の表面部近傍に配置されている絶縁ゲート部のゲート絶縁膜に加わる電界を緩和することができる。換言すると、上記半導体装置では、縦型ドリフト領域の不純物濃度が濃く設定されていても、絶縁ゲート部のゲート絶縁膜に加わる電界を緩和することができる。このように、上記半導体装置は、耐圧とオン抵抗の間のトレードオフ関係を改善することができる。
半導体装置の要部断面図を模式的に示す。 変形例１の半導体装置の要部断面図を模式的に示す。 変形例２の半導体装置の要部断面図を模式的に示す。 従来の半導体装置の要部断面図を模式的に示す。
図１に示されるように、半導体装置１は、Ｎ型の半導体基板１０、半導体基板１０上に積層した半導体層２０、半導体層２０の表面上の一部に積層したＰ型半導体領域４２、半導体基板１０の裏面を被覆するドレイン電極３２、半導体層２０の表面を被覆するソース電極３４、及び、半導体層２０の表面上の一部に設けられている絶縁ゲート部３６を備える。半導体層２０は、Ｎ型のドリフト領域２１、Ｐ型のボディ領域２３、Ｐ型のコンタクト領域２４、及び、Ｎ型のソース領域２５を有する。ドリフト領域２１は、横型ドリフト領域２１ａと縦型ドリフト領域２１ｂで構成されており、その縦型ドリフト領域２１ｂが半導体層２０の表面に露出する。Ｐ型半導体領域４２は半導体層２０の一部ではなく、半導体層２０の上側の主面の一部に形成されている。
半導体基板１０は、Ｎ型不純物を高濃度に含む炭化珪素（ＳｉＣ）を材料とする。半導体基板１０の裏面全体にドレイン電極３２がオーミック接触している。半導体基板１０は、半導体層２０がエピタキシャル成長するための下地基板である。
半導体層２０は、半導体基板１０上にエピタキシャル成長して堆積されている。半導体層２０は、半導体基板１０よりもＮ型不純物を低濃度に含む炭化珪素（ＳｉＣ）を材料とする。半導体層２０には、後述する複数種類の拡散領域が形成されている。
ドリフト領域２１は、半導体層２０に複数種類の半導体領域を形成した残部として構成されており、横型ドリフト領域２１ａ及び縦型ドリフト領域２１ｂを有する。横型ドリフト領域２１ａは、半導体基板１０上に配置されている。縦型ドリフト領域２１ｂは、横型ドリフト領域２１ａから突出した凸状の形態を有するように横型ドリフト領域２１ａ上に配置されており、半導体層２０の表面の一部に露出する。縦型ドリフト領域２１ｂは、半導体層２０の表面に直交する方向（紙面上下方向）から見たときに、長手方向（紙面奥行方向）に沿って直線状に伸びている。
ボディ領域２３は、横型ドリフト領域２１ａ上に配置されており、縦型ドリフト領域２１ｂの両側に配置されているとともに、半導体層２０の表面に露出する。ボディ領域２３は、Ｐ型不純物を低濃度に含んでいる。ボディ領域２３は、イオン注入技術を利用して、半導体層２０の表面に向けて窒素又はアルミニウムを照射することで形成されている。
コンタクト領域２４は、ボディ領域２３上に配置されており、半導体層２０の表面に露出する。コンタクト領域２４は、Ｐ型不純物を高濃度に含んでおり、ソース電極３４にオーミック接触している。コンタクト領域２４は、イオン注入技術を利用して、半導体層２０の表面に向けて窒素又はアルミニウムを照射することで形成されている。
ソース領域２５は、ボディ領域２３上に配置されており、ボディ領域２３によってドリフト領域２１から隔てられているとともに、半導体層２０の表面に露出する。ソース領域２５は、Ｎ型不純物を高濃度に含んでおり、ソース電極３４にオーミック接触している。ソース領域２５は、イオン注入技術を利用して、半導体層２０の表面に向けてリンを照射することで形成されている。
Ｐ型半導体領域４２は、半導体層２０の表面上の一部に積層して設けられている。正確には、Ｐ型半導体領域４２は、縦型ドリフト領域２１ｂが半導体層２０の表面に露出する範囲の一部に接触するように設けられており、縦型ドリフト領域２１ｂによってボディ領域２３から隔てられている。Ｐ型半導体領域４２の厚みは、絶縁ゲート部３６のゲート絶縁膜３６ａの厚みよりも厚い。Ｐ型半導体領域４２は、Ｐ型の炭化珪素（ＳｉＣ）を材料とする。Ｐ型半導体領域４２は、エピタキシャル成長技術を利用して半導体層２０の表面上に堆積した後に、エッチング技術を利用してパターニングすることで形成されている。Ｐ型半導体領域４２は、層間絶縁膜５２及び絶縁ゲート部３６を貫通する貫通孔を介してソース電極３４にオーミック接触している。
絶縁ゲート部３６は、半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有する。詳細には、ゲート絶縁膜３６ａは、縦型ドリフト領域２１ｂとソース領域２５を隔てる部分のボディ領域２３の表面、Ｐ型半導体領域４２とボディ領域２３の間の縦型ドリフト領域２１ｂの表面、Ｐ型半導体領域４２の側面、及び、Ｐ型半導体領域４２の表面の一部を被覆する。ゲート電極３６ｂは、縦型ドリフト領域２１ｂとソース領域２５を隔てる部分のボディ領域２３にゲート絶縁膜３６ａを介して対向するとともに、Ｐ型半導体領域４２とボディ領域２３の間の縦型ドリフト領域２１ｂの表面にもゲート絶縁膜３６ａを介して対向する。ゲート電極３６ｂは、層間絶縁膜５２によってソース電極３４から絶縁分離されている。
次に、半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値よりも高い正電圧が印加されると、縦型ドリフト領域２１ｂとソース領域２５を隔てる部分のボディ領域２３に反転層が形成され、半導体装置１がターンオンする。このとき、反転層を経由してソース領域２５から縦型ドリフト領域２１ｂに電子が流入する。縦型ドリフト領域２１ｂに流入した電子は、その縦型ドリフト領域２１ｂを縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。
ゲート電極３６ｂが接地されると、反転層が消失し、半導体装置１がターンオフする。このとき、縦型ドリフト領域２１ｂ内にボディ領域２３から空乏層が伸びてくる。それに加えて、Ｐ型半導体領域４２と縦型ドリフト領域２１ｂの接合面も逆バイアスされるので、Ｐ型半導体領域４２から縦型ドリフト領域２１ｂ内に空乏層が伸びる。これにより、半導体装置１では、縦型ドリフト領域２１ｂの表面部を良好に空乏化することができるので、縦型ドリフト領域２１ｂの表面部近傍に配置されている絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界を緩和することができる。特に、半導体装置１では、縦型ドリフト領域２１ｂの表面上にも絶縁ゲート部３６が配設されており、この部分のゲート絶縁膜３６ａに加わる電界が良好に緩和される。このため、半導体装置１は、絶縁ゲート部３６のゲート絶縁膜３６ａの絶縁破壊が抑えられ、高い耐圧を有することができる。
半導体装置１では、縦型ドリフト領域２１ｂのＪＦＥＴ抵抗を小さくするために、縦型ドリフト領域２１ｂの不純物濃度が濃い。このような場合、半導体装置１がオフのときに、ボディ領域２３から縦型ドリフト領域２１ｂ内に伸びる空乏層が繋がってピンチオフの状態となることが抑えられ、絶縁ゲート部３６のゲート絶縁膜３６ａに高電界が加わることが懸念される。しかしながら、半導体装置１では、上記したように、縦型ドリフト領域２１ｂがピンチオフするのに先立ってＰ型半導体領域４２から伸びる空乏層によって縦型ドリフト領域２１ｂの表面部が空乏化されており、絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界が緩和されている。即ち、半導体装置１は、低いオン抵抗とするために縦型ドリフト領域２１ｂの不純物濃度が濃く設定されていても、絶縁ゲート部３６のゲート絶縁膜３６ａの絶縁破壊が抑えられ、高い耐圧を有することができる。この結果、半導体装置１は、耐圧とオン抵抗の間のトレードオフ関係を改善することができる。
また、半導体装置１では、Ｐ型半導体領域４２が半導体層２０の表面上に設けられている。換言すると、Ｐ型半導体領域４２が縦型ドリフト領域２１ｂ内に配置されていない。このため、半導体装置１がオンのときに、電子の移動経路を狭めることがないので、オン抵抗が増大することがない。
また、半導体装置１では、Ｐ型半導体領域４２がソース電極３４に電気的に接続しているので、ターンオンするときにＰ型半導体領域４２内の空乏層に対して正孔が速やかに供給される。このため、ターンオンするときに縦型ドリフト領域２１ｂ内の空乏層が速やかに消失する。この結果、Ｐ型半導体領域４２と縦型ドリフト領域２１ｂの接合面から縦型ドリフト領域２１ｂ内に伸びた空乏層によって電子の移動経路が狭められるような事態が抑えられ、ターンオン損失の増加が抑えられている。
また、半導体装置１は、炭化珪素を材料として構成されている。炭化珪素を用いた半導体装置１は、炭化珪素が有する高絶縁破壊電界という特性を十分に発揮させるために、半導体層２０の厚みが比較的に薄く設計され、ゲート絶縁膜３６ａに高電界が加わるような条件下で使用される。半導体装置１は、ゲート絶縁膜３６ａに加わる電界が緩和されるので、炭化珪素が有する高絶縁破壊電界という特性を十分に発揮して動作することができる。なお、炭化珪素に代えて窒化物半導体が材料として用いられていても同様であり、半導体装置１は、窒化物半導体が有する高絶縁破壊電界という特性を十分に発揮して動作することができる。
（変形例１）
図２に示す変形例の半導体装置２は、Ｐ型半導体領域４２が絶縁ゲート部３６のゲート電極３６ｂにオーミック接触することを特徴とする。この変形例では、半導体装置２がオンのときに、Ｐ型半導体領域４２と縦型ドリフト領域２１ｂの接合面が順バイアスされ、Ｐ型半導体領域４２からドリフト領域２１内に正孔が注入される。これにより、ドリフト領域２１内で伝導度変調が起きるので、ドリフト抵抗が低下する。半導体装置１は、低いオン抵抗を有することができる。
また、半導体装置２でも、Ｐ型半導体領域４２がゲート電極３６ｂに電気的に接続しているので、ターンオンするときにＰ型半導体領域４２内の空乏層に対して正孔が速やかに供給される。これにより、半導体装置２でも、ターンオン損失の増加が抑えられている。
（変形例２）
図３に示す変形例の半導体装置３は、Ｐ型半導体領域４２と縦型ドリフト領域２１ｂの間に設けられているＮ型又はＩ型の中間半導体領域４４を備えることを特徴とする。ここで、半導体装置３では、半導体基板１０、半導体層２０及びＰ型半導体領域４２が窒化ガリウム（ＧａＮ）を材料としており、中間半導体領域４４が窒化アルミニウムガリウム（ＡｌＧａＮ）を材料としている。このため、中間半導体領域４４と縦型ドリフト領域２１ｂがヘテロ接合しており、半導体装置３がオンのとき、縦型ドリフト領域２１ｂの表面部に２次元電子ガスが生成する。２次元電子ガスには高密度な電子キャリアが存在するので、縦型ドリフト領域２１ｂの表面部の電気抵抗が大きく低下する。これにより、半導体装置３のオン抵抗が低下する。
中間半導体領域４４の厚み及び不純物濃度は、半導体装置３がオフのときに、Ｐ型半導体領域４２から伸びる空乏層が中間半導体領域４４を超えて縦型ドリフト領域２１ｂ内にも形成されるように調整されている。このため、半導体装置３でも、Ｐ型半導体領域４２から伸びる空乏層によって縦型ドリフト領域２１ｂの表面部が空乏化されており、絶縁ゲート部３６のゲート絶縁膜３６ａに加わる電界が緩和されている。
なお、半導体装置３では、中間半導体領域４４が、縦型ドリフト領域２１ｂが半導体層２０の表面に露出する全範囲に接触するように設けられていてもよい。さらに、Ｐ型半導体領域４２が、縦型ドリフト領域２１ｂが半導体層２０の表面に露出する全範囲に対向するように設けられていてもよい。この場合、縦型ドリフト領域２１ｂの表面部の広い範囲に２次元電子ガスが生成されるので、半導体装置３は、より低いオン抵抗を有することができる。
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
本明細書が開示する半導体装置は、半導体層、半導体層の一方の主面上の一部に設けられている絶縁ゲート部、及び、半導体層の前記主面上の他の一部に設けられている第１導電型領域を備えていてもよい。半導体層は、第２導電型のドリフト領域、第１導電型のボディ領域、及び、第２導電型のソース領域を有していてもよい。ドリフト領域は、半導体層の前記主面に露出する縦型ドリフト領域を有する。ボディ領域は、縦型ドリフト領域を間に置いて配置されており（縦型ドリフト領域の隣接する位置に配置されており）、半導体層の前記主面に露出する。ソース領域は、ボディ領域によって縦型ドリフト領域から隔てられており、半導体層の前記主面に露出する。絶縁ゲート部は、縦型ドリフト領域とソース領域を隔てているボディ領域に対向する。絶縁ゲート部と半導体層の間には、他の層が介在してもよい。第１導電型半導体領域は、縦型ドリフト領域が半導体層の前記主面に露出する範囲の少なくとも一部に対向する。第１導電型半導体領域と半導体層の間には、他の層が介在してもよい。
上記半導体装置において、第１導電型半導体領域は、縦型ドリフト領域が半導体層の前記主面に露出する範囲の一部に接触しており、縦型ドリフト領域によってボディ領域から隔てられている。第１導電型半導体領域と縦型ドリフト領域が直接的に接触しているので、第１導電型半導体領域から伸びる空乏層によって縦型ドリフト領域の表面部が良好に空乏化され、絶縁ゲート部のゲート絶縁膜に加わる電界が良好に緩和される。
上記半導体装置は、半導体層の前記主面を被覆するとともにソース領域に電気的に接続するソース電極をさらに備えていてもよい。さらに、第１導電型半導体領域が、ソース電極に電気的に接続してもよい。この場合、半導体装置がターンオンしたときに、第１導電型半導体領域から縦型ドリフト領域内に伸びていた空乏層が速やかに消失するので、半導体装置のターンオン損失の増加が抑えられる。
上記半導体装置では、第１導電型半導体領域が、絶縁ゲート部のゲート電極に電気的に接続してもよい。この場合、半導体装置がオンのときに、第１導電型半導体領域から縦型ドリフト領域にキャリアが注入され、ドリフト領域に伝導度変調が起きる。この半導体装置は、低いオン抵抗を有することができる。
上記半導体装置では、半導体層が、炭化珪素又は窒化物半導体であってもよい。半導体装置は、絶縁ゲート部のゲート絶縁膜に加わる電界を緩和することができるので、炭化珪素又は窒化物半導体が有する高絶縁破壊電界という特性を十分に発揮して動作することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１：半導体装置
１０：半導体基板
２０：半導体層
２１：ドリフト領域
２１ａ：横型ドリフト領域
２１ｂ：縦型ドリフト領域
２３：ボディ領域
２４：コンタクト領域
２５：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極
４２：Ｐ型半導体領域
５２：層間絶縁膜

Claims (3)

  1. 窒化物半導体の半導体層と、
    前記半導体層の一方の主面上の一部に設けられている絶縁ゲート部と、
    前記半導体層の前記主面上の他の一部に設けられている第１導電型半導体領域と、
    前記半導体層と前記第１導電型半導体領域の間に設けられている第２導電型又はＩ型の窒化物半導体の中間半導体領域と、を備えており、
    前記半導体層は、
    前記主面に露出する第２導電型の縦型ドリフト領域と、
    前記縦型ドリフト領域に隣接しており、前記主面に露出する第１導電型のボディ領域と、
    前記ボディ領域によって前記縦型ドリフト領域から隔てられており、前記主面に露出する第２導電型のソース領域と、を有しており、
    前記絶縁ゲート部は、前記縦型ドリフト領域と前記ソース領域を隔てている前記ボディ領域に対向しており、
    前記第１導電型半導体領域は、前記縦型ドリフト領域が前記半導体層の前記主面に露出する範囲の少なくとも一部に前記中間半導体領域を介して対向しており、
    前記中間半導体領域は、前記縦型ドリフト領域にヘテロ接合している、半導体装置。
  2. 前記半導体層の前記主面を被覆するとともに前記ソース領域に電気的に接続するソース電極をさらに備えており、
    前記第１導電型半導体領域が、前記ソース電極に電気的に接続する、請求項１に記載の半導体装置。
  3. 前記第１導電型半導体領域が、前記絶縁ゲート部のゲート電極に電気的に接続する、請求項１に記載の半導体装置。
JP2016189852A 2016-09-28 2016-09-28 半導体装置 Expired - Fee Related JP6593294B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016189852A JP6593294B2 (ja) 2016-09-28 2016-09-28 半導体装置
US15/671,503 US10050108B2 (en) 2016-09-28 2017-08-08 Semiconductor device
DE102017216923.0A DE102017216923B4 (de) 2016-09-28 2017-09-25 Halbleitervorrichtung
CN201710883116.8A CN107871786B (zh) 2016-09-28 2017-09-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016189852A JP6593294B2 (ja) 2016-09-28 2016-09-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018056298A JP2018056298A (ja) 2018-04-05
JP6593294B2 true JP6593294B2 (ja) 2019-10-23

Family

ID=61564098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016189852A Expired - Fee Related JP6593294B2 (ja) 2016-09-28 2016-09-28 半導体装置

Country Status (4)

Country Link
US (1) US10050108B2 (ja)
JP (1) JP6593294B2 (ja)
CN (1) CN107871786B (ja)
DE (1) DE102017216923B4 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019177121A (ja) * 2018-03-30 2019-10-17 株式会社三洋物産 遊技機
JP7110821B2 (ja) * 2018-08-22 2022-08-02 株式会社デンソー スイッチング素子
CN109904216B (zh) * 2019-01-28 2021-09-28 西安电子科技大学 具有AlGaN/GaN异质结的垂直型场效应晶体管及其制作方法
CN111146292B (zh) * 2020-01-17 2021-05-14 电子科技大学 一种具有集成续流二极管的纵向GaN MOS
CN112349781A (zh) * 2020-11-05 2021-02-09 湖南大学 一种异质集成二极管的SiC MOSFET器件
CN114520263A (zh) * 2020-11-19 2022-05-20 联华电子股份有限公司 半导体装置及半导体装置的制作方法
JP7529553B2 (ja) * 2020-12-11 2024-08-06 株式会社デンソー 半導体装置とその製造方法
CN112599524B (zh) * 2020-12-18 2022-09-20 浙江大学杭州国际科创中心 一种具有增强可靠性的碳化硅功率mosfet器件
CN117253923A (zh) * 2023-11-20 2023-12-19 深圳平创半导体有限公司 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4537646B2 (ja) 2002-06-14 2010-09-01 株式会社東芝 半導体装置
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP2005011846A (ja) * 2003-06-16 2005-01-13 Nissan Motor Co Ltd 半導体装置
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP5017877B2 (ja) * 2006-02-09 2012-09-05 日産自動車株式会社 半導体装置
CN102414818B (zh) * 2009-04-30 2013-03-20 松下电器产业株式会社 半导体元件、半导体装置及电力变换器
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
JP5574923B2 (ja) * 2010-11-10 2014-08-20 三菱電機株式会社 半導体装置およびその製造方法
JP5655570B2 (ja) * 2011-01-06 2015-01-21 住友電気工業株式会社 半導体装置の製造方法
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
JP6197995B2 (ja) 2013-08-23 2017-09-20 富士電機株式会社 ワイドバンドギャップ絶縁ゲート型半導体装置
CN105140270B (zh) * 2015-07-29 2018-01-09 电子科技大学 一种增强型hemt器件
JP6461063B2 (ja) 2016-09-28 2019-01-30 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN107871786B (zh) 2021-03-02
CN107871786A (zh) 2018-04-03
JP2018056298A (ja) 2018-04-05
DE102017216923A1 (de) 2018-03-29
US10050108B2 (en) 2018-08-14
US20180090571A1 (en) 2018-03-29
DE102017216923B4 (de) 2022-09-15

Similar Documents

Publication Publication Date Title
JP6593294B2 (ja) 半導体装置
JP5693831B2 (ja) トランジスタ
US20230207636A1 (en) High Voltage Blocking III-V Semiconductor Device
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6461063B2 (ja) 半導体装置とその製造方法
JP2024138119A (ja) 電界効果トランジスタ
CN106409900A (zh) 抗击穿的hemt衬底和器件
JP2012069797A (ja) 絶縁ゲート型トランジスタ
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6283709B2 (ja) 半導体装置
JP2010263087A (ja) トランジスタ
JP2015133447A (ja) 半導体装置
JP2016131207A (ja) 集積した半導体装置
JP2009038200A (ja) 半導体装置
JP6754310B2 (ja) 半導体装置
JP6848746B2 (ja) 半導体装置
JP6754308B2 (ja) 半導体装置
JP7643910B2 (ja) 半導体装置
JP5914097B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2020047823A (ja) 窒化物半導体装置とその製造方法
JP7120886B2 (ja) スイッチング素子の製造方法
JP2018064022A (ja) 炭化珪素半導体装置
JP6814652B2 (ja) 半導体装置
JP2020047822A (ja) 窒化物半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190909

R151 Written notification of patent or utility model registration

Ref document number: 6593294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees