JP6617875B2 - Ｌｅｄ素子及びその製造方法 - Google Patents
Ｌｅｄ素子及びその製造方法 Download PDFInfo
- Publication number
- JP6617875B2 JP6617875B2 JP2015241051A JP2015241051A JP6617875B2 JP 6617875 B2 JP6617875 B2 JP 6617875B2 JP 2015241051 A JP2015241051 A JP 2015241051A JP 2015241051 A JP2015241051 A JP 2015241051A JP 6617875 B2 JP6617875 B2 JP 6617875B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor layer
- protective layer
- current supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体発光素子及びその製造方法に関する。
近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、ｎ型半導体層と、ｐ型半導体層と、これらｎ型半導体層及びｐ型半導体層に挟まれるように形成された活性層とを含んで構成される。ｎ型半導体層とｐ型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。
例えば、下記特許文献１には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。
図７は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子９０は、基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が基板９１側から順に積層されて構成される。
絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
反射電極９５は、活性層９７で生成された光のうち、基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
ところで、図７に示す半導体発光素子９０を発光させると、ｎ側電極１００の端部には電界が集中しやすい。このため、ｎ側電極１００の端部の近傍において温度が上昇する傾向を示す。温度が上昇した箇所において、大気中の水分が浸透すると、ｐ側電極９５の構成材料がマイグレーションを生じやすくなる。この結果、発光を継続すると、ｐ側電極９５の構成材料が半導体層９９内の貫通転位を通じてｎ側電極１００の端部近傍にまで達して、リーク電流が発生し、発光しなくなる場合がある。
このような観点から、本発明者は、図８に示す発光素子１１０のように、ｎ側電極１００の近傍におけるｎ型半導体層９８の上面から、ｎ側電極１００の側面及び上面を覆うように保護層１０１を設けることを考案した。この構成によれば、特に温度が高くなるｎ側電極１００の端部近傍が保護層１０１で覆われているため、この箇所において大気中の水分が浸透するのを抑制することができる。
しかし、本発明者の鋭意研究によれば、図８に示す発光素子１１０においても、一定時間利用した後においては、発光素子１１０が発光しなくなる場合があることが確認された。そして、このように非発光となった素子を分析すると、保護層１０１にクラックが生じていたことを突き止めた。
本発明は、上記の課題に鑑み、良好な寿命特性を示す半導体発光素子を提供することを目的とする。
本発明に係る半導体発光素子は、
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第一電極よりも熱膨張係数が低い材料からなり、前記第一電極の外側面に接触して形成された保護層とを有し、
前記保護層は、前記第一電極の、前記第一半導体層に接する側の端部を含む外側面に形成されており、
前記第一電極は、少なくとも一部の上面が前記保護層で覆われていないことを特徴とする。
基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第一電極よりも熱膨張係数が低い材料からなり、前記第一電極の外側面に接触して形成された保護層とを有し、
前記保護層は、前記第一電極の、前記第一半導体層に接する側の端部を含む外側面に形成されており、
前記第一電極は、少なくとも一部の上面が前記保護層で覆われていないことを特徴とする。
上記構成の素子によれば、第一電極の、第一半導体層に接する側の端部を含む外側面に形成された保護層が設けられている。このため、電界が集中する第一電極の端部近傍に位置する第一半導体層の上面に、大気中の水蒸気や酸素が接触することが抑制される。すなわち、温度が上昇しやすい領域に形成されている半導体層に水蒸気や酸素が侵入しないため、第二電極を構成する材料がマイグレーションして第一電極まで拡散することが抑制される。
ところで、「発明が解決しようとする課題」の項で上述したように、図８に示す発光素子１１０では保護層１０１にクラックが発生して非発光になる素子が確認された。本発明者はこの原因を以下のように推察している。
素子を発光すべく通電をすると、特に第一電極１００の端部近傍において温度が上昇し、通電を停止すると温度が低下する。ところで、保護層１０１は、金属材料で構成される第一電極１００と比較して熱膨張係数が小さい。このため、通電によって温度が上昇すると、第一電極１００は膨張をしようとするが、第一電極１００の周囲を覆う保護層１０１は第一電極１００ほど膨張しようとしないため、第一電極１００は保護層１０１に膨張が遮られ、両者間に応力が発生する。その後、通電を停止すると、第一電極１００は収縮する。このような温度上昇／低下を繰り返すことで、第一電極１００から保護層１０１に対して大きな応力が発生し、やがて保護層１０１にクラックが生じたものと考えられる。このようなクラックが生じると、当該クラックを通じて大気中の水蒸気や酸素が、第一電極１００の端部近傍から半導体層９９へと流入し、マイグレーションや半導体層９９の酸化を引き起こす。
これに対し、上記構成の素子によれば、少なくとも第一電極の上面の一部は保護層で覆われていない。このため、通電に伴う温度上昇によって、第一電極が膨張しても、保護層で覆われていない領域を通じて第一電極と保護層の間に生じる応力を逃がすことができる。この結果、図８に示した発光素子１１０のように、通電と停止を繰り返しても保護層にクラックが生じにくくなり、寿命特性が向上する。
なお、前記保護層が、前記第一電極の外側の位置における前記第一半導体層の上面と、前記第一電極の外側面とを連絡するように形成されているものとしても構わない。
また、上記構成において、前記保護層は、前記第一電極の外側面を介して、前記第一電極の一部上面に達するように形成されているものとしても構わない。より具体的な構成として、前記保護層は、前記第一電極の外側面を介して、前記第一電極の外側の位置における前記第一半導体層の上面と、前記第一電極の一部上面とを連絡するように形成されているものとしても構わない。
前記第一電極は、前記第一半導体層の面上において、所定の方向に延伸して形成されており、
前記保護層は、前記所定の方向に沿って、前記第一電極の外側面上に接触して形成されているものとしても構わない。
前記保護層は、前記所定の方向に沿って、前記第一電極の外側面上に接触して形成されているものとしても構わない。
この構成において、
前記保護層は、前記第一電極の一部上面を覆い、
前記保護層によって覆われていない前記第一電極の露出面は、前記所定の方向に沿ったスリット形状を示すものとしても構わない。
前記保護層は、前記第一電極の一部上面を覆い、
前記保護層によって覆われていない前記第一電極の露出面は、前記所定の方向に沿ったスリット形状を示すものとしても構わない。
特に上記の構成によれば、保護層にクラックが発生するのを抑制する効果に加えて、異物が素子に付着した場合においても、当該異物を保護層の上面に留めて第一電極の上面に付着する蓋然性を低下させる効果も得られる。
上記の構成において、前記スリット形状を示す前記第一電極の露出面の幅は、前記所定の方向に沿って延伸する前記第一電極の幅の１０％以上とすることができる。
前記第一電極は、Ａｕを含む材料からなるものとしても構わない。第一電極としては、導電性が高く、安定した材料であることが好ましく、このような材料としてはＡｕを含む材料が挙げられる。ところが、Ａｕは柔らかく、熱膨張係数が高いため、上述した課題が生じやすい。しかし、本構成によれば、第一電極と保護層の間の応力を緩和することができるため、保護層にクラックを生じにくくする効果が得られる。
上記の構成において、
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極と、
前記基板の面に直交する方向に関して前記第一電極と対向する位置において、前記第二電極の面のうち、前記第二半導体層とは反対側の面に、直接又は他の導電層を介して接触して形成された電流遮断層とを有し、
前記第二電極の面のうち、前記第二半導体層側の面の全面が前記第二半導体層と接触しているものとしても構わない。
前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極と、
前記基板の面に直交する方向に関して前記第一電極と対向する位置において、前記第二電極の面のうち、前記第二半導体層とは反対側の面に、直接又は他の導電層を介して接触して形成された電流遮断層とを有し、
前記第二電極の面のうち、前記第二半導体層側の面の全面が前記第二半導体層と接触しているものとしても構わない。
図７及び図８に示した発光素子においては、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁層９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３〜４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３〜４％の光が吸収される。
つまり、図７及び図８に示した発光素子では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層９４内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。
ところで、上記の構成において、電流遮断層は、基板の面に直交する方向に関して第一電極と対向する位置において、第二電極の面のうち、第二半導体層とは反対側の面に接触して形成されている。このため、第一電極と第二電極の間を流れる電流が、基板の面に直交する方向に集中して流れるのが抑制される。これにより、活性層内を流れる電流を、基板の面に平行な方向に拡げる効果が得られ、発光効率が向上する。この結果、上記の素子のように、第二電極の一方の面の全面が第二半導体層と接触する構成を採用することができ、第二電極と第二半導体層の間に絶縁層を設ける必要がなくなるため、絶縁層内での光吸収が抑制され、光取り出し効率が向上する。
ところが、このような構成では、第二電極と第二半導体層の間に絶縁層を設けた場合と比較して、第二電極と第一電極の距離（基板の面に直交する方向に関する距離）が近づく。この結果、マイグレーションが生じやすい環境が成立すると、第二電極を構成する材料が第一電極側に拡散しやすくなり、リーク電流が生じやすくなるという懸念がある。
しかしながら、上記の素子においては、温度が高くなりやすい第一電極の端部近傍が保護層で覆われていると共に、少なくとも第一電極の上面の一部が保護層で覆われていない。これにより、温度が高い領域の半導体層内に大気中の水蒸気が浸透しにくい構成が実現できている。よって、この素子によれば、光取り出し効率の向上と寿命特性の向上の両立を図ることができる。
なお、上記の構成において、前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されているものとしても構わない。
ピーク波長が４００ｎｍ以下の光を発する発光素子においては、第一半導体層及び第二半導体層内での光吸収を抑制するため、これらの半導体層の厚みをなるべく薄くする必要がある。例えば、半導体層の厚みは５μｍ以下で構成される。このとき、基板の面に直交する方向に関し、第一電極と第二電極の離間距離が短くなり、上述したように、第二電極を構成する材料が第一電極側に拡散しやすくなる。しかしながら、上記の素子においては、温度が高くなりやすい第一電極の端部近傍が保護層で覆われていると共に、少なくとも第一電極の上面の一部が保護層で覆われていない。これにより、温度が高い領域の半導体層内に大気中の水蒸気が浸透しにくい構成が実現できている。よって、この素子によれば、光取り出し効率の向上と寿命特性の向上の両立を図ることができる。
前記第一電極と前記保護層との界面に形成された、Ｔｉを含む材料からなる密着補助層を有するものとしても構わない。
上述したように、通電と停止を繰り返すことで、第一電極が膨張と収縮を繰り返す。このとき、第一電極と保護層との熱膨張係数の違いに生じて、保護層の一部が第一電極の表面から剥がれる可能性がある。上記のように、密着補助層を介して第一電極と保護層とを接触させることで、通電と停止を繰り返しても、保護層を第一電極の表面に安定的に密着させることができ、マイグレーションの抑制効果を維持することができる。
前記保護層は、前記活性層から放射される光を透過する材料からなるものとしても構わない。一例として、前記保護層は、ＳｉＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２等で構成されることができる。
本発明に係る半導体発光素子の製造方法は、
成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の面上の所定の領域に第一電極を形成する工程（ｆ）と、
前記第一電極の、前記第一半導体層に接する側の端部を含む外側面上に、前記第一電極よりも熱膨張係数が低い材料からなる保護層を形成する工程（ｇ）とを有することを特徴とする。
成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の面上の所定の領域に第一電極を形成する工程（ｆ）と、
前記第一電極の、前記第一半導体層に接する側の端部を含む外側面上に、前記第一電極よりも熱膨張係数が低い材料からなる保護層を形成する工程（ｇ）とを有することを特徴とする。
上記方法において、
前記工程（ｆ）は、前記第一半導体層の面上において、所定の方向に延伸するように前記第一電極を形成する工程であって、
前記工程（ｇ）は、前記第一電極の外側面を介して、前記第一電極の一部上面に達するように、前記保護層を形成する工程であり、
前記工程（ｇ）の後に露出している前記第一電極の面が、前記所定の方向に延伸するスリット形状を示すものとしても構わない。
前記工程（ｆ）は、前記第一半導体層の面上において、所定の方向に延伸するように前記第一電極を形成する工程であって、
前記工程（ｇ）は、前記第一電極の外側面を介して、前記第一電極の一部上面に達するように、前記保護層を形成する工程であり、
前記工程（ｇ）の後に露出している前記第一電極の面が、前記所定の方向に延伸するスリット形状を示すものとしても構わない。
本発明によれば、良好な寿命特性を有し、且つ従来よりも光取り出し効率の向上した半導体発光素子が実現される。
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」等の記述についても同様である。
［構造］
図１Ａ〜図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ａは光取り出し方向から見たときの平面図に対応する。図１Ｂは、図１Ａ内におけるＸ１−Ｘ１線で切断したときの断面図に対応する。以下では、光取り出し面をＸ−Ｙ平面とし、このＸ−Ｙ平面に直交する方向をＺ方向と規定する。
図１Ａ〜図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ａは光取り出し方向から見たときの平面図に対応する。図１Ｂは、図１Ａ内におけるＸ１−Ｘ１線で切断したときの断面図に対応する。以下では、光取り出し面をＸ−Ｙ平面とし、このＸ−Ｙ平面に直交する方向をＺ方向と規定する。
図１Ｂに示すように、半導体発光素子１は、基板３と、基板３の上層に形成された半導体層５と、第一電極１５と、第二電極１３と、保護層２８とを備える。以下では、半導体発光素子１を単に「発光素子１」と適宜略記することがある。
（基板３）
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
（半導体層５）
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｎ型半導体層７が「第一半導体層」に対応し、ｐ型半導体層１１が「第二半導体層」に対応する。
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｎ型半導体層７が「第一半導体層」に対応し、ｐ型半導体層１１が「第二半導体層」に対応する。
ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。
活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。本実施形態の発光素子１は、例えば活性層９で生成される光の波長が４００ｎｍ以下である。例えば、発光波長が３６５ｎｍの場合、活性層９は、Ｉｎ0.05Ｇａ0.95ＮとＡｌ0.09Ｇａ0.91Ｎとが繰り返し積層されて構成される。
ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。
特に、発光素子１が波長４００ｎｍ以下の光を放射する素子の場合、半導体層５，特にｎ型半導体層７内での光吸収を抑制するべく、光取り出し面を構成するｎ型半導体層７の厚みを薄くするのが好ましい。一例として、ｎ型半導体層７の厚みは４．５μｍ以下であるのが好ましく、４μｍ以下であるのがより好ましく、３．５μｍ以下であるのが更により好ましい。なお、半導体層５全体の厚みとしては、５μｍ以下であるのが好ましく、４．５μｍ以下であるのがより好ましく、４μｍ以下であるのが更により好ましい。半導体層５のうち、ｐ型半導体層１１及び活性層９と比較して、ｎ型半導体層７の厚みが十分に大きい。
（第一電極１５）
第一電極１５は、第一半導体層７の面のうち、活性層９とは反対側の面に形成されている。本実施形態では、第一電極１５はｎ側の電極を構成する。第一電極１５は、例えば、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕの多層構造の他、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ｃｒ／Ａｕ／Ｃｒ／Ｐｔ／Ａｕ等で構成することができる。
第一電極１５は、第一半導体層７の面のうち、活性層９とは反対側の面に形成されている。本実施形態では、第一電極１５はｎ側の電極を構成する。第一電極１５は、例えば、Ｎｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕの多層構造の他、Ｃｒ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ｃｒ／Ａｕ／Ｃｒ／Ｐｔ／Ａｕ等で構成することができる。
本実施形態の発光素子１においては、図１Ａに示すように、第一電極１５は、Ｚ方向に見たときに枠形状を示す。より詳細には、第一電極１５の外縁部は、半導体層５（第一半導体層７）の外縁部に沿って枠形状を有して構成されている。なお、図１Ａに示す発光素子１は、枠形状を示す第一電極１５の外縁部の内側の２箇所で、外縁部からＸ方向に離間した位置に、Ｙ方向に延伸した２本の第一電極１５を有している。しかし、枠形状を示す領域の内側において、第一電極１５の延伸する本数は２本に限られるものではなく、１本でもよいし、３本以上であっても構わない。図１Ａに示した第一電極１５の形状はあくまで一例であり、設計に応じて任意に変更可能である。
第一電極１５は、一部の箇所において、電流供給線１４が連結される電流供給部１５ａを含んで構成される。電流供給部１５ａは、第一電極１５の他の領域と比較して幅広の領域を示す。電流供給線１４は、例えばＡｕ、Ｃｕなどで構成されている。電流供給線１４は、電流供給部１５ａが連結されている端部とは反対側の端部は、例えばパッケージ基板の給電パターンなどに接続されている。
（第二電極１３）
第二電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
第二電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第二電極１３はｐ側電極を構成する。
第一電極１５と第二電極１３との間に電圧が印加されることで、活性層９内を電流が流れ、活性層９が発光する。
第二電極１３は、活性層９から放射される光に対して高い反射率（例えば８０％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成されるのが好ましい。より具体的には、第二電極１３は、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。上述したように、図１Ａに示す発光素子１は、活性層９から放射された光をｎ型半導体層７側に取り出すことが想定されている。第二電極１３を高い反射率を示す材料で構成することで、活性層９から基板３側に向けて放射された光がｎ型半導体層７側に向けて反射されるため、光取り出し効率が高められる。
（導電層２０）
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、拡散防止層２３、接合層２１、接合層１９、拡散防止層１７、及び拡散防止層１６の多層構造で構成されている。
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、拡散防止層２３、接合層２１、接合層１９、拡散防止層１７、及び拡散防止層１６の多層構造で構成されている。
接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。
拡散防止層１６及び拡散防止層１７は、例えばＮｉ／Ｔｉ／Ｐｔ、ＴｉＷ／Ｐｔ等の多層構造で構成されており、接合層（１９，２１）を構成する材料が第二電極１３側に拡散して、第二電極１３の反射率が低下することを抑制する目的で設けられている。ただし、発光素子１が、拡散防止層１６又は拡散防止層１７を備えるか否かは任意である。
拡散防止層２３は、例えば拡散防止層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、発光素子１が拡散防止層２３を備えるか否かは任意である。
（電流遮断層２４）
本実施形態において、電流遮断層２４は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。電流遮断層２４は、Ｚ方向に関して、第一電極１５と対向する位置に形成されている。電流遮断層２４は、活性層９を流れる電流を、ＸＹ平面に平行な方向に拡げる役割を果たしている。更に、電流遮断層２４は半導体層５の外側の位置にも形成されており、製造方法の説明の際に後述するように（ステップＳ１１）、素子分離時におけるエッチングストッパー層としても機能する。
本実施形態において、電流遮断層２４は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。電流遮断層２４は、Ｚ方向に関して、第一電極１５と対向する位置に形成されている。電流遮断層２４は、活性層９を流れる電流を、ＸＹ平面に平行な方向に拡げる役割を果たしている。更に、電流遮断層２４は半導体層５の外側の位置にも形成されており、製造方法の説明の際に後述するように（ステップＳ１１）、素子分離時におけるエッチングストッパー層としても機能する。
（保護層２８）
図１Ｂに示すように、本実施形態の発光素子１は、第一電極１５の外側面及び上面の一部を覆うように保護層２８が形成されている。より詳細には、保護層２８は、第一電極１５が形成されている領域の外側の位置におけるｎ型半導体層７の上面から、第一電極１５の外側面を介して、第一電極１５の上面を連絡するように、形成されている。この保護層２８は、活性層９から放射される光を透過する材料で構成されるのが好ましく、例えば、ＳｉＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２等で構成される。これらは、いずれも第一電極１５と比較して熱膨張係数が小さい材料である。なお、保護層２８と第一電極１５との界面に、密着性を高めるための密着補助層を形成しても構わない。このような密着補助層としては、例えばＴｉ等を含む材料で構成することができる。
図１Ｂに示すように、本実施形態の発光素子１は、第一電極１５の外側面及び上面の一部を覆うように保護層２８が形成されている。より詳細には、保護層２８は、第一電極１５が形成されている領域の外側の位置におけるｎ型半導体層７の上面から、第一電極１５の外側面を介して、第一電極１５の上面を連絡するように、形成されている。この保護層２８は、活性層９から放射される光を透過する材料で構成されるのが好ましく、例えば、ＳｉＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｎＯ、ＺｒＯ２等で構成される。これらは、いずれも第一電極１５と比較して熱膨張係数が小さい材料である。なお、保護層２８と第一電極１５との界面に、密着性を高めるための密着補助層を形成しても構わない。このような密着補助層としては、例えばＴｉ等を含む材料で構成することができる。
図１Ａを参照して上述したように、本実施形態では、第一電極１５が所定の方向に延伸して形成されている。保護層２８は、この第一電極１５の延伸方向に沿って、延伸する構成である。そして、図１Ｂに示すように、第一電極１５の上面は、保護層２８によって完全には覆われておらず、開口部２８ｄを有した状態で保護層２８によって覆われている。本実施形態では、この開口部２８ｄについても、第一電極１５の延伸方向に沿って延伸している。すなわち、開口部２８を通じて露出している第一電極１５の露出面が、第一電極１５の延伸方向に沿ってスリット状に延伸する構成である。
以下、発光素子１の製造方法を説明した後、発光素子１の作用について述べる。
［製造方法］
発光素子１の製造方法につき、図２Ａ〜図２Ｓを参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。なお、以下の図２Ａ〜図２Ｓは、いずれも図１Ｂと同じ方向に係る模式的な断面図に対応する。
発光素子１の製造方法につき、図２Ａ〜図２Ｓを参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。なお、以下の図２Ａ〜図２Ｓは、いずれも図１Ｂと同じ方向に係る模式的な断面図に対応する。
（ステップＳ１）
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。
準備工程として、成長基板２５のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板２５を配置し、処理炉内に所定の流量の水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
ステップＳ１が工程（ａ）に対応する。
（ステップＳ２）
図２Ｂに示すように、成長基板２５の上層に、下地層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
図２Ｂに示すように、成長基板２５の上層に、下地層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板２５の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内に、キャリアガスとして、流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなるバッファ層を形成する。これらのバッファ層により下地層２７が形成される。
次に、下地層２７の上層にｎ型半導体層７を形成する。ｎ型半導体層７の具体的な形成方法は、例えば以下の通りである。
まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ0.06Ｇａ0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７が下地層２７の上層に形成される。なお、ｎ型半導体層７をＧａＮ又はＡｌＧａＮで構成する場合、Ａｌの組成比は、０％以上１５％以下であるのが好ましく、２％以上１１％以下であるのがより好ましく、５％以上９％以下であるのが更により好ましい。
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。なお、上述したように、ｎ型半導体層７の厚みは、４．５μｍ以下であるのが好ましく、４μｍ以下であるのがより好ましく、３．５μｍ以下であるのが更により好ましい。
上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。
なお、活性層９から放射される光の波長を４００ｎｍ以下とする場合には、発光層を構成するＩｎＧａＮのＩｎ組成比を１０％以下とするのが好ましい。この場合、障壁層を構成するＧａＮ又はＡｌＧａＮのＡｌ組成比を、０％以上１５％以下とするのが好ましく、２％以上１３％以下とするのがより好ましく、５％以上１０％以下とするのが更により好ましい。
次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ0.3Ｇａ0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ0.13Ｇａ0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。
なお、この工程の後、ＴＭＡの供給を停止すると共に、ＣＰ2Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０20／ｃｍ3程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。
上記の説明では、ｐ型半導体層１１に含まれるｐ型不純物をＭｇとする場合について説明したが、ｐ型不純物としては、Ｍｇ以外に、Ｂｅ、Ｚｎ、又はＣ等を用いることもできる。
ステップＳ２が工程（ｂ）に対応する。
（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
（ステップＳ４）
次に、図２Ｃに示すように、ｐ型半導体層１１の上面の所定箇所に第二電極１３を形成する。第二電極１３の具体的な形成方法は、例えば以下の通りである。
次に、図２Ｃに示すように、ｐ型半導体層１１の上面の所定箇所に第二電極１３を形成する。第二電極１３の具体的な形成方法は、例えば以下の通りである。
スパッタリング装置を用いて、ｐ型半導体層１１の所定の領域の上面に、膜厚０．７ｎｍのＮｉ及び膜厚１５０ｎｍのＡｇを成膜する。その後、ＲＴＡ装置を用いてドライエア雰囲気中で４００℃、２分間のコンタクトアニールを行う。なお、第二電極１３の材料としては、ＮｉとＡｇの合金の他、Ａｌ、Ｒｈ、ＡｇとＰｄとＣｕの合金等によって第二電極１３を形成することもできる。
ステップＳ４が工程（ｃ）に対応する。
（ステップＳ５）
図２Ｃに示すように、第二電極１３の上面に拡散防止層１６を形成する。例えば、電子線蒸着装置（ＥＢ装置）を用いて、膜厚８０ｎｍのＮｉ、膜厚１００ｎｍのＴｉ、及び膜厚２００ｎｍのＰｔを成膜することで拡散防止層１６を形成する。なお、拡散防止層１６の材料としては、Ｎｉ／Ｔｉ／Ｐｔ以外にも、ＴｉＷ／Ｐｔ等を用いることができる。なお、本ステップＳ５を行うか否かは任意である。
図２Ｃに示すように、第二電極１３の上面に拡散防止層１６を形成する。例えば、電子線蒸着装置（ＥＢ装置）を用いて、膜厚８０ｎｍのＮｉ、膜厚１００ｎｍのＴｉ、及び膜厚２００ｎｍのＰｔを成膜することで拡散防止層１６を形成する。なお、拡散防止層１６の材料としては、Ｎｉ／Ｔｉ／Ｐｔ以外にも、ＴｉＷ／Ｐｔ等を用いることができる。なお、本ステップＳ５を行うか否かは任意である。
（ステップＳ６）
図２Ｄに示すように、露出しているｐ型半導体層１１の上面、及び、拡散防止層１６の上面の所定の領域に、電流遮断層２４を形成する。電流遮断層２４は、例えば、ＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、又はＡｌ2Ｏ3等をスパッタリング法等によって成膜することで形成される。
図２Ｄに示すように、露出しているｐ型半導体層１１の上面、及び、拡散防止層１６の上面の所定の領域に、電流遮断層２４を形成する。電流遮断層２４は、例えば、ＳｉＯ2、ＳｉＮ、Ｚｒ2Ｏ3、ＡｌＮ、又はＡｌ2Ｏ3等をスパッタリング法等によって成膜することで形成される。
なお、本ステップＳ６において、電流遮断層２４は、後のステップで第一電極１５を形成する予定の領域に対して、Ｚ方向に対向する位置に形成される。
（ステップＳ７）
図２Ｅに示すように、拡散防止層１６及び電流遮断層２４の上面全体に拡散防止層１７を形成し、拡散防止層１７の上面に接合層１９を形成する。拡散防止層１７は、拡散防止層１６と同様の方法で形成される。例えば、電子線蒸着装置（ＥＢ装置）を用いて、ＴｉとＰｔを多周期積層させることで形成される。その後、拡散防止層１７の上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、接合層１９が形成される。なお、接合層１９としては、Ａｕ−Ｓｎハンダの他、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等を利用することができる。なお、拡散防止層１７を設けるか否かは任意である。
図２Ｅに示すように、拡散防止層１６及び電流遮断層２４の上面全体に拡散防止層１７を形成し、拡散防止層１７の上面に接合層１９を形成する。拡散防止層１７は、拡散防止層１６と同様の方法で形成される。例えば、電子線蒸着装置（ＥＢ装置）を用いて、ＴｉとＰｔを多周期積層させることで形成される。その後、拡散防止層１７の上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、接合層１９が形成される。なお、接合層１９としては、Ａｕ−Ｓｎハンダの他、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎ等を利用することができる。なお、拡散防止層１７を設けるか否かは任意である。
（ステップＳ８）
図２Ｆに示すように、成長基板２５とは別に準備された基板３（支持基板３）の上面に、拡散防止層２３及び接合層２１を形成する。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。拡散防止層２３は、拡散防止層１７と同様に形成することができ、接合層２１は、接合層１９と同様に形成することができる。拡散防止層２３を設けるか否かは任意である。
図２Ｆに示すように、成長基板２５とは別に準備された基板３（支持基板３）の上面に、拡散防止層２３及び接合層２１を形成する。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。拡散防止層２３は、拡散防止層１７と同様に形成することができ、接合層２１は、接合層１９と同様に形成することができる。拡散防止層２３を設けるか否かは任意である。
（ステップＳ９）
図２Ｇに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
図２Ｇに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。
この工程により、接合層１９及び接合層２１が溶融して接合されることで、基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ９の実行前の段階で拡散防止層２３及び拡散防止層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。
本ステップＳ９が、工程（ｄ）に対応する。
（ステップＳ１０）
図２Ｈに示すように、成長基板２５を剥離する。より具体的には、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、下地層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、下地層２７でレーザ光が吸収されるため、成長基板２５と下地層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
図２Ｈに示すように、成長基板２５を剥離する。より具体的には、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、下地層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、下地層２７でレーザ光が吸収されるため、成長基板２５と下地層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。
その後、ウェハ上に残存している金属Ｇａを塩酸等を用いて除去した後、ＧａＮ（下地層２７）をＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層７を露出させる。なお、本ステップＳ１０において下地層２７が除去されて、ｐ型半導体層１１、活性層９、及びｎ型半導体層７が、基板３側からこの順に積層されてなる半導体層５が残存する（図２Ｉ参照）。
本ステップＳ１０が、工程（ｅ）に対応する。
（ステップＳ１１）
図２Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて電流遮断層２４の上面が露出するまで半導体層５をエッチングする。このとき、電流遮断層２４がエッチングストッパー層として機能する。なお、図２Ｊでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
図２Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて電流遮断層２４の上面が露出するまで半導体層５をエッチングする。このとき、電流遮断層２４がエッチングストッパー層として機能する。なお、図２Ｊでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。
（ステップＳ１２）
図２Ｋに示すように、ｎ型半導体層７の上面の所定の領域に導電性材料を蒸着して、第一電極１５を形成する。このとき、第一電極１５は、Ｚ方向（基板３の面に直交する方向）に関し、電流遮断層２４と直交する領域に形成される。
図２Ｋに示すように、ｎ型半導体層７の上面の所定の領域に導電性材料を蒸着して、第一電極１５を形成する。このとき、第一電極１５は、Ｚ方向（基板３の面に直交する方向）に関し、電流遮断層２４と直交する領域に形成される。
第一電極１５を形成する具体的な方法としては、例えば以下の通りである。
まず、ｎ型半導体層７の上面の所定の領域、及び半導体層５の側面にレジストマスクを形成する。このレジストマスクには、第一電極１５を形成する予定の領域に開口部が設けられている。次に、レジストマスクの開口部を介して露出しているｎ型半導体層７の上面、及びレジストマスクの上面に、第一電極１５の構成材料を形成する。具体的には、電子線蒸着装置によって例えばＮｉ／Ａｌ／Ｎｉ／Ｔｉ／Ａｕからなる導電性材料を、例えば膜厚３μｍ程度蒸着させる。その後、レジストマスクを剥離することで、ｎ型半導体層７の上面の所定箇所に、第一電極１５が形成される。このとき、形成される第一電極１５は、図１Ａを参照して上述したように、外縁部が枠形状を示す。
本ステップＳ１２が工程（ｆ）に対応する。
（ステップＳ１３）
図２Ｌに示すように、第一電極１５の外側の位置におけるｎ型半導体層７の上面から、第一電極１５の一部の上面を連絡するように保護層２８を形成する。このとき、保護層２８は、開口部２８ｄを有し、この開口部２８ｄを通じて第一電極１５の一部の上面が露出するように形成される。このステップＳ１３が工程（ｇ）に対応する。なお、第一電極１５の側面及び上面にＴｉ等からなる密着補助層を形成した後に、保護層２８を形成するものとしても構わない。
図２Ｌに示すように、第一電極１５の外側の位置におけるｎ型半導体層７の上面から、第一電極１５の一部の上面を連絡するように保護層２８を形成する。このとき、保護層２８は、開口部２８ｄを有し、この開口部２８ｄを通じて第一電極１５の一部の上面が露出するように形成される。このステップＳ１３が工程（ｇ）に対応する。なお、第一電極１５の側面及び上面にＴｉ等からなる密着補助層を形成した後に、保護層２８を形成するものとしても構わない。
本ステップを実行するに際しては、種々の方法を採用することができる。
（第一の方法）
図２Ｍに示すように、開口部２８ｄを形成したい領域に対応した第一電極１５の上面にレジストマスク３１を形成する。次に、図２Ｎに示すように、レジストマスク３１の上面を含む領域に保護層２８を形成する。その後に、レジストマスク３１を剥離することで、図２Ｌに示すような構成が実現される。
図２Ｍに示すように、開口部２８ｄを形成したい領域に対応した第一電極１５の上面にレジストマスク３１を形成する。次に、図２Ｎに示すように、レジストマスク３１の上面を含む領域に保護層２８を形成する。その後に、レジストマスク３１を剥離することで、図２Ｌに示すような構成が実現される。
（第二の方法）
図２Ｏに示すように、第一電極１５の上面全面を含む領域に保護層２８を形成する。次に、開口部２８ｄ（図２Ｌ参照）を形成したい領域に対応した保護層２８の上面に、開口部３２ｄを有したレジストマスク３２を形成する。
図２Ｏに示すように、第一電極１５の上面全面を含む領域に保護層２８を形成する。次に、開口部２８ｄ（図２Ｌ参照）を形成したい領域に対応した保護層２８の上面に、開口部３２ｄを有したレジストマスク３２を形成する。
次に、図２Ｐに示すように、保護層２８を構成する材料に対して溶解性を有する溶液４０にウェハを浸す。例えば、保護層２８がＳｉＯ２からなる場合であれば、この溶液４０としては、フッ化水素水溶液、フッ化アンモニウム水溶液等を用いることができる。このとき、レジストマスク３２に覆われていない領域内、すなわち、開口部３２ｄを介して露出している保護層２８のみが除去される。その後、レジストマスク３２を剥離することで、図２Ｌに示すような構成が実現される。
（第三の方法）
第二の方法と同様に、図２Ｑに示すように、第一電極１５の上面全面を含む領域に保護層２８を形成する。次に、開口部２８ｄ（図２Ｌ参照）を形成したい領域に対して、例えば波長２６６ｎｍ、１９３ｎｍ、１５７ｎｍ等のレーザ光４１を照射して、当該領域に形成されている保護層２８をレーザアブレーション技術により除去する（図２Ｒ参照）。これにより、図２Ｌに示すような構成が実現される。
第二の方法と同様に、図２Ｑに示すように、第一電極１５の上面全面を含む領域に保護層２８を形成する。次に、開口部２８ｄ（図２Ｌ参照）を形成したい領域に対して、例えば波長２６６ｎｍ、１９３ｎｍ、１５７ｎｍ等のレーザ光４１を照射して、当該領域に形成されている保護層２８をレーザアブレーション技術により除去する（図２Ｒ参照）。これにより、図２Ｌに示すような構成が実現される。
（ステップＳ１４）
図２Ｓに示すように、ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
図２Ｓに示すように、ウェハをチップ単位に分割する。具体的な一例としては、各素子同士を例えばレーザダイシング装置によって分離する。
その後、基板３の裏面を例えばＡｇペーストにてパッケージと接合し、電流供給部１５ａに対して電流供給線１４を連結させる。例えば、５０ｇの荷重で、Φ１００μｍの電流供給部１５ａにＡｕからなる電流供給線１４を連結させることで、ワイヤボンディングを行う。これにより、図１Ａ〜図１Ｂに示す発光素子１が形成される。
［検証］
以下、実施例及び参考例を参照して説明する。なお、いずれの発光素子も、ピーク発光波長が３６５ｎｍであり、第一電極１５の上面（ｎ型半導体層７とは反対側の面）の幅が２０μｍである。
以下、実施例及び参考例を参照して説明する。なお、いずれの発光素子も、ピーク発光波長が３６５ｎｍであり、第一電極１５の上面（ｎ型半導体層７とは反対側の面）の幅が２０μｍである。
（実施例）
ステップＳ１〜Ｓ１４を経て製造された発光素子１を、各実施例の素子とした。なお、実施例１〜５では、ステップＳ１３において設けられる保護層２８の開口部２８ｄの幅を異ならせている。具体的には、以下の通りである。
実施例１： 開口部２８ｄの幅は１４〜１６μｍである。
実施例２： 開口部２８ｄの幅は１０〜１２μｍである。
実施例３： 開口部２８ｄの幅は６〜８μｍである。
実施例４： 開口部２８ｄの幅は２〜４μｍである。
実施例５： 開口部２８ｄの幅は１〜２μｍである。
ステップＳ１〜Ｓ１４を経て製造された発光素子１を、各実施例の素子とした。なお、実施例１〜５では、ステップＳ１３において設けられる保護層２８の開口部２８ｄの幅を異ならせている。具体的には、以下の通りである。
実施例１： 開口部２８ｄの幅は１４〜１６μｍである。
実施例２： 開口部２８ｄの幅は１０〜１２μｍである。
実施例３： 開口部２８ｄの幅は６〜８μｍである。
実施例４： 開口部２８ｄの幅は２〜４μｍである。
実施例５： 開口部２８ｄの幅は１〜２μｍである。
（参考例１）
ステップＳ１３において、保護層２８に開口部２８ｄを設けることなく、保護層２８を形成した素子を参考例１の素子とした。図３Ａに参考例１の発光素子の模式的な断面図を示す。
ステップＳ１３において、保護層２８に開口部２８ｄを設けることなく、保護層２８を形成した素子を参考例１の素子とした。図３Ａに参考例１の発光素子の模式的な断面図を示す。
（参考例２）
ステップＳ１３を実行せずに生成された素子を参考例２の素子とした。図３Ｂに参考例２の発光素子の模式的な断面図を示す。
ステップＳ１３を実行せずに生成された素子を参考例２の素子とした。図３Ｂに参考例２の発光素子の模式的な断面図を示す。
これら各実施例１〜５、参考例１〜２の各発光素子に対して、アルミ基板上にパッケージを実装し、温度８５℃、相対湿度８５％の環境下において、電流０．７Ａで２時間点灯と１時間消灯を繰り返す間欠点灯試験を行った。累計点灯時間１０００時間における結果を図４に示す。
図４によれば、保護層２８を設けない参考例２の発光素子が最も故障率が高かった。また、保護層２８を設けた構成であっても、参考例１の発光素子のように開口部２８ｄを設けない場合には、各実施例１〜５と比較して故障率が高いことが確認された。なお、不点灯になった発光素子の断面を走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）で観察し、エネルギー分散型Ｘ線分析（Energy dispersive X-ray spectrometry：ＥＤＳ）の手法を用いて分析を行うと、第一電極１５の近傍箇所に、第二電極１３の構成材料であるＡｇ成分が検出された。
図４に示す結果より、参考例２の発光素子のように保護層２８を設けない場合には、保護層２８を設けた他の素子と比較して、最もマイグレーションが進展しやすいことが分かる。また、参考例１の発光素子のうち、不点灯の発光素子については、保護層２８にクラックが確認されており、クラックを通じて半導体層５へと大気中の水分や酸素が流入し、マイグレーションを促進させたものと考えられる。
これに対し、各実施例の発光素子は、いずれも参考例１の発光素子よりも故障率が低下している。このことは、保護層２８に開口部２８ｄを設けたことで、保護層２８にクラックが発生するのを抑制する効果があることを示唆するものである。これは、第一電極１５が完全に保護層２８に覆われている場合、通電と停止を繰り返すことで、第一電極１５と保護層２８との熱膨張係数の差に起因して、保護層２８に対して大きな応力が発生し、やがて保護層２８にクラックが生じたものと推察される。これに対し、各実施例の発光素子のように、保護層２８に開口部２８ｄを設けたことで、保護層２８と第一電極１５との間の応力を逃がすことができ、参考例２の素子よりも、寿命特性が向上したものと考えられる。
なお、図４の結果によれば、第一電極１５の上面の幅に対する開口部２８ｄの幅は、１０％以上が好ましく、３０％以上８０％以下がより好ましく、３０％以上６０％以下が更により好ましいことが分かる。開口部２８ｄの幅が狭すぎると、応力を逃がす効果があまり得られず、逆に、開口部２８ｄの幅が広すぎると、大気中の水分が流入しやすくなってしまって保護層２８の機能を十分に発揮できなくなるためであると推察される。
［別実施形態］
以下、別実施形態につき説明する。
以下、別実施形態につき説明する。
〈１〉 上述したように、発光素子１が拡散防止層１６を備えるか否かは任意である。図５に、拡散防止層１６を備えない発光素子１の断面図を模式的に示す。この場合、第二電極１３の面のうち、第二半導体層１１とは反対側の面と、電流遮断層２４とは直接接触している。
〈２〉 上記の実施形態では、発光素子１が拡散防止層（１６，１７）を備えているものとして説明したが、拡散防止層（１６，１７）を必ずしも備えなければならないものではない。ただし、拡散防止層（１６，１７）を備えることで、第一電極１３の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには拡散防止層（１６，１７）を備えるのが好ましい。
〈３〉 上記の実施形態では、Ｚ方向に直交する方向に関して第一電極１５と対向する位置において、第二電極１３のｐ型半導体層１１とは反対側の面に、電流遮断層２４を備えているものとして説明した。しかし、電流遮断層２４を、第二電極１３のｐ型半導体層１１と同じ側の面に設けても構わない。この場合、電流遮断層２４を所定の材料からなる絶縁層で構成しても構わないし、第二電極１３と同一の材料で構成し、且つ、ｐ型半導体層１１との界面がショットキー接触させることで実現しても構わない。
更にいえば、発光素子１は、電流遮断層２４を必ずしも備えなければならないものではない。ただし、活性層９を流れる電流をＸＹ平面に平行な方向に拡げて発光効率を高める観点からは、電流遮断層２４を備えるのが好ましい。
〈４〉 図１Ｂに示す発光素子１において、ｎ型半導体層７の上面に凹凸部を設けるものとしても構わない。このような構成にすることで、光取り出し効率が更に高められる。
〈５〉 上記の実施形態では、半導体層５を構成する層のうち、基板３に近い側をｐ型半導体層１１とし、基板３から遠い側をｎ型半導体層７として説明したが、これらの導電型を反転させても構わない。
〈６〉 上記の各実施形態では、発光素子１は、第一電極１５と第二電極１３とが、活性層９を挟んでＺ方向に対向する位置関係に形成される、いわゆる縦型構造の素子であるものと説明した。しかし、発光素子１は、第一電極１５と第二電極１３とが、活性層９に対して同じ側に形成される、いわゆる横型構造の素子であっても構わない。図６Ａ及び図６Ｂは、半導体発光素子１の別の構造を模式的に示す図面である。図６Ａは平面図に対応し、図６Ｂは断面図に対応する。この素子においても、第一電極１５の外側の位置におけるｎ型半導体層７の上面と、第一電極１５の外側面とを連絡するように保護層２８が形成されている。更に、この素子においては、第二電極１３の外側の位置におけるｐ型半導体層１１の上面と、第二電極１３の外側面とを連絡するようにも保護層２８が形成されている。そして、いずれの保護層２８も、開口部２８ｄが設けられている。ただし、保護層２８はｎ側のみであっても構わないし、ｐ側のみであっても構わない。
この構造を製造するに際しては、ステップＳ１〜Ｓ３を実行後に以下のステップを行う。
（ステップＳ２１）
一部の領域に形成されたｐ型半導体層１１及び活性層９を、ｎ型半導体層７の上面が露出するまでエッチングする。
一部の領域に形成されたｐ型半導体層１１及び活性層９を、ｎ型半導体層７の上面が露出するまでエッチングする。
（ステップＳ２２）
ｐ型半導体層１１の所定の領域の上面に第二電極１３を形成し、露出されたｎ型半導体層７の所定の領域の上面に第一電極１５を形成する。なお、この構造においては、第二電極１３は第一電極１５と同じ材料で構成しても構わない。
ｐ型半導体層１１の所定の領域の上面に第二電極１３を形成し、露出されたｎ型半導体層７の所定の領域の上面に第一電極１５を形成する。なお、この構造においては、第二電極１３は第一電極１５と同じ材料で構成しても構わない。
その後、ステップＳ１３と同様の方法により、第一電極１５の外側の位置におけるｎ型半導体層７の上面から、第一電極１５の一部の上面を連絡するように保護層２８を形成する。なお、図６Ａに示す構造を示す素子を製造するに際しては、更に、第二電極１３の外側の位置におけるｐ型半導体層１１の上面から、第二電極１３の一部の上面を連絡するように保護層２８を形成するものとしてよい。このとき、ステップＳ１３の説明の際に上述した第一〜第三のいずれかの方法を用いて、開口部２８を形成するものとして構わない。
１ ： 半導体発光素子
３ ： 基板
５ ： 半導体層
７ ： ｎ型半導体層
９ ： 活性層
１１ ： ｐ型半導体層
１３ ： 第二電極
１４ ： 電流供給線
１５ ： 第一電極
１５ａ ： 電流供給部
１６ ： 拡散防止層
１７ ： 拡散防止層
１９ ： 接合層
２０ ： 導電層
２１ ： 接合層
２３ ： 拡散防止層
２４ ： 電流遮断層
２５ ： 成長基板
２７ ： 下地層
２８ ： 保護層
２８ｄ ： 保護層の開口部
３１ ： レジストマスク
３２ ： レジストマスク
３２ｄ ： レジストマスクの開口部
４０ ： 溶液
４１ ： レーザ光
９０ ： 従来の半導体発光素子
９１ ： 基板
９２ ： 導電層
９３ ： 反射膜
９４ ： 絶縁層
９５ ： 反射電極
９６ ： ｐ型半導体層
９７ ： 活性層
９８ ： ｎ型半導体層
９９ ： 半導体層
１００ ： ｎ側電極
１０１ ： 保護層
１１０ ： 半導体発光素子
３ ： 基板
５ ： 半導体層
７ ： ｎ型半導体層
９ ： 活性層
１１ ： ｐ型半導体層
１３ ： 第二電極
１４ ： 電流供給線
１５ ： 第一電極
１５ａ ： 電流供給部
１６ ： 拡散防止層
１７ ： 拡散防止層
１９ ： 接合層
２０ ： 導電層
２１ ： 接合層
２３ ： 拡散防止層
２４ ： 電流遮断層
２５ ： 成長基板
２７ ： 下地層
２８ ： 保護層
２８ｄ ： 保護層の開口部
３１ ： レジストマスク
３２ ： レジストマスク
３２ｄ ： レジストマスクの開口部
４０ ： 溶液
４１ ： レーザ光
９０ ： 従来の半導体発光素子
９１ ： 基板
９２ ： 導電層
９３ ： 反射膜
９４ ： 絶縁層
９５ ： 反射電極
９６ ： ｐ型半導体層
９７ ： 活性層
９８ ： ｎ型半導体層
９９ ： 半導体層
１００ ： ｎ側電極
１０１ ： 保護層
１１０ ： 半導体発光素子
Claims (12)
- 基板と、
前記基板の上層に形成された、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層と、
前記第一半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第一電極と、
前記第一電極よりも熱膨張係数が低い材料からなり、前記第一電極の外側面に接触して形成された保護層とを有し、
前記保護層は、前記第一電極の、前記第一半導体層に接する側の端部を含む外側面に形成されており、
前記第一電極は、電流供給線が連結される対象の領域であって周囲よりも幅広の電流供給部と、前記電流供給部以外の領域であって前記電流供給部よりも幅が狭く前記第一半導体層の面上において所定の方向に延伸して形成された非電流供給部とを含んでなり、
前記保護層は、前記第一電極のうちの前記非電流供給部の外側面に前記所定の方向に沿って接触し、且つ、前記非電流供給部の少なくとも一部の上面を覆わないように形成されていることを特徴とするＬＥＤ素子。 - 前記保護層は、前記第一電極の外側面を介して、前記第一電極の一部上面に達するように形成されていることを特徴とする請求項１に記載のＬＥＤ素子。
- 前記保護層は、前記第一電極の一部上面を覆い、
前記保護層によって覆われていない前記第一電極の露出面は、前記所定の方向に沿ったスリット形状を示すことを特徴とする請求項２に記載のＬＥＤ素子。 - 前記スリット形状を示す前記第一電極の露出面の幅は、前記所定の方向に沿って延伸する前記第一電極の幅の１０％以上であることを特徴とする請求項３に記載のＬＥＤ素子。
- 前記第一電極は、Ａｕを含む材料からなることを特徴とする請求項１〜４のいずれか１項に記載のＬＥＤ素子。
- 前記第二半導体層の面のうち、前記活性層とは反対側の面に接触して形成された第二電極と、
前記基板の面に直交する方向に関して前記第一電極と対向する位置において、前記第二電極の面のうち、前記第二半導体層とは反対側の面に、直接又は他の導電層を介して接触して形成された電流遮断層とを有し、
前記第二電極の面のうち、前記第二半導体層側の面の全面が前記第二半導体層と接触していることを特徴とする請求項１〜５のいずれか１項に記載のＬＥＤ素子。 - 前記活性層は、ピーク波長が４００ｎｍ以下の光を放射する窒化物半導体で構成されていることを特徴とする請求項６に記載のＬＥＤ素子。
- 前記第一電極と前記保護層との界面に形成された、Ｔｉを含む材料からなる密着補助層を有することを特徴とする請求項１〜７のいずれか１項に記載のＬＥＤ素子。
- 前記保護層が、前記活性層から放射される光を透過する材料からなることを特徴とする請求項１〜８のいずれか１項に記載のＬＥＤ素子。
- 前記保護層は、ＳｉＯ２からなることを特徴とする請求項９に記載のＬＥＤ素子。
- 成長基板を準備する工程（ａ）と、
前記成長基板の上層に、ｎ型又はｐ型の第一半導体層と、活性層と、前記第一半導体層とは導電型の異なる第二半導体層とを含む半導体層を形成する工程（ｂ）と、
前記第二半導体層の上面に第二電極を形成する工程（ｃ）と、
前記第二電極の上層に、接合層を介して前記成長基板とは別の支持基板を貼り合わせる工程（ｄ）と、
前記成長基板を剥離して前記第一半導体層を露出させる工程（ｅ）と、
前記第一半導体層の面上の所定の領域に、電流供給線が連結される対象の領域であって周囲よりも幅広の電流供給部と、前記電流供給部以外の領域であって前記電流供給部よりも幅が狭く前記第一半導体層の面上において所定の方向に延伸する非電流供給部とを含んでなる第一電極を形成する工程（ｆ）と、
前記第一電極の、前記第一半導体層に接する側の端部を含む外側面上に、前記第一電極よりも熱膨張係数が低い材料からなる保護層を形成する工程（ｇ）とを有し、
前記工程（ｇ）は、前記所定の方向に沿って、前記第一電極のうちの前記非電流供給部の外側面に接触し、且つ、前記非電流供給部の少なくとも一部の上面を覆わないように、前記保護層を形成する工程であることを特徴とするＬＥＤ素子の製造方法。 - 前記工程（ｇ）は、前記第一電極の外側面を介して、前記第一電極の一部上面に達するように、前記保護層を形成する工程であり、
前記工程（ｇ）の後に露出している前記第一電極の面が、前記所定の方向に延伸するスリット形状を示すことを特徴とする請求項１１に記載のＬＥＤ素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015241051A JP6617875B2 (ja) | 2015-12-10 | 2015-12-10 | Ｌｅｄ素子及びその製造方法 |
| US15/366,685 US20170162745A1 (en) | 2015-12-04 | 2016-12-01 | Semiconductor light-emitting device and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015241051A JP6617875B2 (ja) | 2015-12-10 | 2015-12-10 | Ｌｅｄ素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017108005A JP2017108005A (ja) | 2017-06-15 |
| JP6617875B2 true JP6617875B2 (ja) | 2019-12-11 |
Family
ID=59059953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015241051A Active JP6617875B2 (ja) | 2015-12-04 | 2015-12-10 | Ｌｅｄ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6617875B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6668863B2 (ja) * | 2016-03-22 | 2020-03-18 | 日亜化学工業株式会社 | 発光素子 |
| JP6890707B1 (ja) * | 2020-10-20 | 2021-06-18 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3384782B2 (ja) * | 2000-03-16 | 2003-03-10 | 三洋電機株式会社 | 窒化物系半導体素子およびその製造方法 |
| TWI278995B (en) * | 2002-01-28 | 2007-04-11 | Nichia Corp | Nitride semiconductor element with a supporting substrate and a method for producing a nitride semiconductor element |
| JP4330476B2 (ja) * | 2004-03-29 | 2009-09-16 | スタンレー電気株式会社 | 半導体発光素子 |
| JP5888132B2 (ja) * | 2012-06-08 | 2016-03-16 | 豊田合成株式会社 | 発光装置の製造方法 |
-
2015
- 2015-12-10 JP JP2015241051A patent/JP6617875B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017108005A (ja) | 2017-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170162745A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| JP2014060294A (ja) | Ｌｅｄ素子及びその製造方法 | |
| WO2015141517A1 (ja) | 半導体発光素子及びその製造方法 | |
| JP6617875B2 (ja) | Ｌｅｄ素子及びその製造方法 | |
| US11114588B2 (en) | Semiconductor light emitting element | |
| JP5818031B2 (ja) | Ｌｅｄ素子 | |
| JP2017069282A (ja) | 半導体発光素子及びその製造方法 | |
| JP2016195187A (ja) | 半導体発光素子 | |
| WO2016072326A1 (ja) | 半導体発光素子 | |
| JP2017103439A (ja) | 半導体発光素子及びその製造方法 | |
| JP5947069B2 (ja) | 半導体素子及びその製造方法 | |
| JP2013098516A (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
| JP6690139B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2017139298A (ja) | 半導体発光素子及びその製造方法 | |
| JP6468459B2 (ja) | 半導体発光素子 | |
| JP2016195168A (ja) | 半導体発光素子及びその製造方法 | |
| JP2015153827A (ja) | 半導体発光素子及びその製造方法 | |
| JP2017005156A (ja) | 半導体発光素子及びその製造方法 | |
| TW201517311A (zh) | 半導體發光元件 | |
| JP2016192527A (ja) | 半導体発光素子及びその製造方法 | |
| JP2015050381A (ja) | 半導体発光素子及びその製造方法 | |
| JP2016195170A (ja) | 半導体発光素子の製造方法、半導体発光素子 | |
| JP2015130399A (ja) | 発光素子及びその製造方法 | |
| JP2014157921A (ja) | 半導体素子及びその製造方法 | |
| JP2017117966A (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191029 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6617875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |