JP6692996B2

JP6692996B2 - ビーム・ステアリング・アンテナのための液晶調整可能メタサーフェス

Info

Publication number: JP6692996B2
Application number: JP2019536631A
Authority: JP
Inventors: フー，セングリー
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2016-09-22
Filing date: 2017-08-31
Publication date: 2020-05-13
Anticipated expiration: 2037-08-31
Also published as: CN109792106A; US20180083364A1; JP2019530387A; EP3504754A1; CN109792106B; WO2018054204A1; US10720712B2; EP3504754A4; EP3504754B1

Description

［関連出願］
本願は、いずれも“LIQUID-CRYSTAL TUNABLE METASURFACE FOR BEAM STEERING ANTENNAS”と題された、２０１６年９月２２日付けで出願された米国特許仮出願第６２／３９８１４１号、及び２０１７年６月２２日付けで出願された米国特許出願第１５／６３０４５６号の優先権及び利益を請求する。これらの内容は、参照により本願に援用される。

［分野］
本開示は、アンテナに関係がある。特に、本開示は、ビーム・ステアリング・アンテナのための液晶調整可能メタサーフェスに関係がある。

［背景］
アンテナシステムにおける信号強度は、受信器から送信器までの距離、送信器と受信器との間の障害、信号フェージング、マルチパス受信、ライン・オブ・サイト干渉、フレネル・ゾーン干渉、無線周波数（Radio Frequency，ＲＦ）干渉、天候条件、ノイズ、などのような、多数の要因に依存する。それらの要因のいずれか１つ、又は組み合わせは、接続不良、接続中断、低いデータレート、高いレイテンシ、などをもたらすことがある。それらの要因を軽減するために、送信器アンテナ及び／又は受信器アンテナのための放射パターンのローブが、受信器と送信器との間でローブを方向付けるよう調整され得る。適応ビーム・フォーマ又はビーム・ステアリングは、信号損失を補償するよう（送信器、受信器、又は両方の）アンテナ応答を自動的に適応させる。ビーム・フォーマでは、干渉及び構成パターンが、アンテナ間隔を使用する複数のアンテナからの信号ビームの形状及び方向と、アンテナ・アレイ内の各アンテナからの信号放射の位相とを変えるために使用され得る。ビーム・ステアリングは、各送信器で信号の位相及び相対振幅を制御することによって主ローブの指向性を変え得る。

要求に応じて変化することができる電磁特性を有している人工的なシート材料であるメタサーフェスは、ＥＭ波の反射及び伝送特性を制御し得る。例えば、メタサーフェスは、動作波長と比較して相対的に小さい周期性により電気的に小さい散乱体を含む２次元周期構造であることができる。ビーム・ステアリング・システムを目的としたメタサーフェスについては、Sievenpiper等による“Two-Dimensional Beam Steering Using an Electrically Tunable Impedance Surface”（IEEE Trans. On Antennas and Prop.，Vol.51，No.10，第２７１３〜２７２１頁，２００３年１０月）において記載されている。Sievenpiperは、バラクタ・ダイオードを用いて装荷された電気的に調整可能なインピーダンス面を使用する２次元ビーム・ステアリングを開示している。バラクタ・ダイオード負荷の使用は、数百個超のダイオードが必要とされる大きい面を伴う高周波数については非現実的になる。通信用途の場合に、バラクタ・ダイオードの使用は、パッシブ相互変調（Passive InterModulation，ＰＩＭ）に起因して望ましくないノイズを引き起こし得るその非線形性により好ましくないことがある。

［概要］
例となる実施形態は、有効なアンテナ・ビーム・ステアリングを可能にするよう反射位相が電子的に再構成され得る、電子的に調整可能なメタサーフェスについて記載される。

一例に従って、態様は、ビーム・ステアリングをもたらすよう入射波を反射するメタサーフェスである。メタサーフェスは、第１及び第２の両面基板であり、ネマチック相における液晶を含むそれらの間の中間領域を画定する前記第１及び第２の両面基板を含む。前記第１の両面基板は、前記第２の両面基板に面するその面に形成された第１のマイクロストリップ・パッチ・アレイを有し、該第１のマイクロストリップ・パッチ・アレイは、夫々が共通電位へ電気的に接続されているマイクロストリップ・パッチの２次元アレイを有する。前記第２の両面基板は、前記第１の両面基板に面するその面に形成された第２のマイクロストリップ・パッチ・アレイを有し、該第２のマイクロストリップ・パッチ・アレイは、夫々が各々の導電端子を有しているマイクロストリップ・パッチの２次元アレイを有する。前記第１のマイクロストリップ・パッチ・アレイ及び前記第２のマイクロストリップ・パッチ・アレイは、セルの２次元アレイを形成するよう整列され、各セルは、前記第２のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチに対して相隔てた反対に配置された前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチを、それらの間に位置する前記液晶の容量とともに有する。前記第２のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチへの前記導電端子は、前記セルへ印加される制御電圧が前記液晶の前記容量の誘電値を制御することを可能にし、それによって、前記セルの反射位相が選択的に調整されることを可能にする。

メタサーフェスは、前記第１の両面基板において格子ワイヤ・メッシュを含んでよく、前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチの夫々は、前記共通電位を供給するよう前記格子ワイヤ・メッシュの各々の点へ電気的に接続されている。前記格子ワイヤ・メッシュは、前記第１のマイクロストリップ・パッチ・アレイが形成される面の反対側にある前記第１の両面基板の面に形成されてよく、前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチの夫々は、前記第１の両面基板を通って延在する各々のめっきスルーホールによって前記格子ワイヤ・メッシュへ電気的に接続されている。前記第２の両面基板を通って延在する前記各々の導電端子はまた、夫々、めっきスルーホールであってもよい。

いくつかの構成において、前記第１の両面基板の厚さ及び前記液晶を含む前記中間領域の厚さは夫々、前記入射波の意図された最低動作波長の４分の１よりも小さい。

他の態様によれば、ビーム・ステアリングをもたらすよう入射波を反射するメタサーフェスがある。メタサーフェスは、ワイヤ・メッシュ層と；該ワイヤ・メッシュ層と大体平行な接地面層と；前記ワイヤ・メッシュ層と前記接地面層との間にある複数のセルであり、各セルが、一対のマイクロストリップ・パッチを、それらの間にネマチック液晶の層を有しながら有する、前記複数のセルとを含む。

他の態様によれば、ビーム・ステアリングの方法がある。方法は、アンテナからの入射波を反射するようメタサーフェスを設け、該メタサーフェスは、夫々が液晶の容量を含むセルの２次元アレイを有する、ことと；前記メタサーフェスの前記セルの複数個と関連する制御端子へ電圧を印加し、該電圧は、各セル内の液晶の分子を配向させる、ことと；各セル内の前記配向を変えることで各セルの共振周波数を調整することによって、前記入射波の位相を調整することとを含む。

メタサーフェスを設けることは：第１の中間基板層を備え、該第１の中間基板層の１つの面にマイクロストリップ・パッチの第１の２次元アレイが形成され、前記第１の中間基板層の反対の面に格子ワイヤ・メッシュが形成され、前記第１の２次元アレイのマイクロストリップ・パッチの夫々が、前記第１の中間基板層を通って延在する導体によって、前記ワイヤ・メッシュにおける各々の点へ電気的に接続される第１の印刷回路基板（ＰＣＢ）を設けることと；第２の中間基板層を備え、該第２の中間基板層の１つの面にマイクロストリップ・パッチの第２の２次元アレイが形成され、該第２の２次元アレイのマイクロストリップ・パッチの夫々が、前記第２の中間基板層を通って延在する各々の導電制御端子を有している第２のＰＣＢを設けることと；セルの２次元アレイを形成するよう、前記第１の２次元アレイのマイクロストリップ・パッチが夫々、前記第２の２次元アレイの各々のマイクロストリップ・パッチと整列するように、前記第１のＰＣＢ及び前記第２のＰＣＢを、それらの間のネマチック状態液晶の層とともに配置することとを含むことができる。

［図面の簡単な説明］
これより、一例として、本願の例となる実施形態を示す添付の図面を参照する。

液晶調整可能メタサーフェスの平面図である。図１の液晶調整可能メタサーフェスの底面図である。図１の液晶調整可能メタサーフェスの側断面図である。図１の液晶調整可能メタサーフェスの単位セルの側断面図である。図１の液晶調整可能メタサーフェスの単位セルの選択された要素の平面図である。ネマチック液晶の一般的な異方性特性を説明する図である。液晶調整可能メタサーフェスの単位セルの等価回路の概略図である。液晶調整可能メタサーフェスの単位セルの更なる等価回路の概略図である。液晶調整可能メタサーフェスのシミュレーションされた反射振幅のプロットである。液晶調整可能メタサーフェスのシミュレーションされた反射位相のプロットである。例となる実施形態に従う方法のフロー図である。

類似した参照番号は、類似したコンポーネントを表すために、異なる図において使用されていることがある。

［例となる実施形態の説明］
電子的に調整可能なメタサーフェス１００は、例となる実施形態に従って、図１から５で示されている。メタサーフェス１００は、有効なアンテナ・ビーム・ステアリングを可能にするよう電子的に再構成され得る反射位相を提供する液晶装荷可調シートである。メタサーフェス１００は、高インピーダンス面であり、上面又は側面１０２（図１に図示。）、底面又は側面１０４（図２に図示。）を含み、反射ビーム・ステアリング・アンテナ用途のためのアドレス可能なセル１０６のアレイを含む。例となる実施形態において、セル１０６は、電気的に小さい散乱体のアレイを実装する２次元周期構造を設けるよう配置される。セル１０６の寸法は、メタサーフェス１００が反射するよう意図される電波の動作波長と比較してセル・アレイの周期性が相対的に小さいように、選択される。いくつかの例では、セルは、最小の意図された動作波長の４分の１よりも小さい周期性を有している。

メタサーフェス１００の物理実装について、これより、例となる実施形態に従って記載する。図３は、メタサーフェス１００のセル１０６の行の側断面図を表し、図４は、図３中で破線ボックス４によって示されているセル１０６の１つの拡大側断面図を示す。表されている実施形態では、メタサーフェス１００は、上側の多層両面印刷回路基板（Printed Circuit Board，ＰＣＢ）１２０と、下側の多層両面ＰＣＢ１２２とを含み、それらは夫々、上下の面１０２、１０４を画定する。電子的に調整可能な液晶（Liquid Crystal，ＬＣ）の準動作波長層１４６は、上側及び下側のＰＣＢ１２０、１２２の間に位置する。

上側ＰＣＢ１２０は、中心の非導電性基板層（図３及び４ではクロスハッチで示されている。）を有している。格子ワイヤ・メッシュ１１８は、ＰＣＢ１２０の上層を形成し、夫々が絶縁スロット又はギャップ１４８によって囲まれている導電性マイクロストリップ・パッチ１４０の２次元アレイは、ＰＣＢ１２０の下層を形成する。表されている実施形態では、マイクロストリップ・パッチ１４０は、パッチ１４０の中心からＰＣＢ１２０の基板層を通ってワイヤ・メッシュ１１８の各々の交差点へ延在する導電めっきスルーホール（Plated-Through Hole，ＰＴＨ）ビア１１２によって電気的に接続され、それにより、ワイヤ・メッシュ１１８は、マイクロストリップ・パッチ１４０の夫々のための共通ＤＣリターン経路を設ける。図５は、単一のセル１０６のワイヤ・メッシュ１１８及びマイクロストリップ・パッチ１４０層の上面図を示す（ＰＣＢ１２０の基板層は図５に示されていない。）。例となる実施形態において、ＰＴＨビア１１２は、ＰＣＢ１２０の基板層を通って穴を形成しめっきすることによって設けられ得、マイクロストリップ・パッチ１４０は、ＰＣＢ１２０の下面上の導電層からギャップ１４８をエッチングすることで形成され得、格子ワイヤ・メッシュ１１８は、ＰＣＢ１２０の上面上の導電層をエッチングすることによって同様にして形成され得る。

下側ＰＣＢ１２２は、中心の非導電性基板層（図３及び４ではクロスハッチで示されている。）を有している。夫々が絶縁スロット又はギャップ１４８によって囲まれており、上側ＰＣＢのマイクロストリップ・パッチ１４０と形状及び周期性が対応している導電性マイクロストリップ・パッチ１４２の２次元アレイは、下側ＰＣＢ１２２の上層を形成し、導電接地面１３０は、ＰＣＢ１２２の下層を形成する。夫々のマイクロストリップ・パッチ１４２は、パッチ１４２の中心からＰＣＢ１２２の基板層を通って接地面１３０層へ延在する各々の導電めっきスルーホール（ＰＴＨ）ビア１１４へ電気的に接続されている。接地面１３０は、接地面とＰＴＨビア１１４との間に環状ギャップを形成する基板層上の開口のアレイを含み、それにより、接地面１３０は、ＰＴＨビア１１４の夫々から電気的に絶縁され、一意の制御電圧が夫々のＰＴＨビア１１４に印加されることを可能にする。例となる実施形態において、ＰＴＨビア１１４は、ＰＣＢ１２２の基板層を通って穴を形成しめっきすることによって設けられ得、マイクロストリップ・パッチ１４２は、ＰＣＢ１２２の上面上の導電層からギャップ１４８をエッチングすることで形成され得、接地面１３０は、ＰＴＨビア１１４の夫々の周りに絶縁開口を設けるようＰＣＢ１２０の下層上の導電層をエッチングすることによって同様にして形成され得る。

上記の例となる実施形態において、制御電圧は、接地面１３０を通じてアクセス可能であるＰＴＨビア１１４を通じて下側マイクロストリップ・パッチ１４２へ供給される。他の実施形態は、マイクロストリップ・パッチ１４２の夫々への導電制御端子を設けるよう基板１２２に組み込まれ得る制御線層を含め、異なる構成を有することができる。

上述されたように、上側及び下側のＰＣＢ１２０、１２２は、それらの間に位置する液晶１４６の中間層により互いに対して間隔をあけられた反対に位置する。上側ＰＣＢマイクロストリップ・パッチ１４０及び下側ＰＣＢマイクロストリップ・パッチ１４２は、夫々が液晶１４６の容量を含むセル領域１４４のアレイを形成するよう互いと整列し、よって、個々に制御可能なＬＣセル領域１４４のアレイを設ける。

然るに、図４から理解され得るように、夫々の単位セル１０６は、上側導電マイクロストリップ・パッチ１４０と下側導電マイクロストリップ・パッチ１４２との間の領域１４４に位置する調整可能な液晶１４６の容量を含む。上側導電マイクロストリップ・パッチ１４０は、各々の導電経路（ＰＴＨビア１１２）によって共通電位、すなわち、ワイヤ・メッシュ１１８へ接続され、下側導電マイクロストリップ・パッチ１４２は、可変ＤＣ電圧源１６０からの一意の制御電圧がマイクロストリップ・パッチ１４２に印加されることを可能にする制御端子（ＰＴＨビア１１４）へ接続される。

メタサーフェス１００は、セル１０６のジオメトリと、ＰＣＢ１２０、１２２で使用される材料の誘電特性とに依存し得る共振周波数を有している。例となる実施形態において、マイクロストリップ・パッチ１４０、１４２は、最小の意図された動作波長の１／４に満たない最大呼び寸法を有している長方形面（例えば、正方形）を有しているが、他のマイクロストリップ・パッチ構成が使用されてもよい。例となる実施形態において、マイクロストリップ・パッチ１４０、１４２は、メタサーフェス１００の意図された動作波長の４分の１波長よりも小さい寸法を有し得る。例となる実施形態において、ワイヤ・メッシュ１１８は、各マイクロストリップ・パッチ１４０の中心点の上に現れるグリッド交差点を有して、マイクロストリップ・パッチ１４０のそれらに対応する周期性及びグリッド寸法を有している。

上述されたように、少なくともいくつかの例では、図１から５に表されているメタサーフェス１００は、エッチングがＰＣＢ基板１２０、１２２の構成要素を形成するために使用され得る構造を提供する。アセンブリ中に、液晶１４６は、ＰＣＢ１２０、１２２の間に配置され得、次いで一緒に固定され得る。

例となる実施形態において、液晶１４６は、メタサーフェス１００の意図された動作温度範囲で固体結晶と液体相との間の中間のネマチック・ゲル様状態を有しているネマチック液晶である。液晶の例には、例えば、メルク・グループからのＢＬ０３８液晶及びＧＴ３−２３００１液晶がある。ネマチック状態にある液晶１４６は、マイクロ波周波数で誘電異方性特性を持ち、その実効誘電定数は、液晶１４６の分子の異なる配向をその基準軸に対してセットすることによって調整され得る。

特に、図６を参照して、液晶１４６は、印加される電界ε_ｒに平行に配向する棒状分子６０２を有する。マイクロ波周波数で、液晶１４６は、その誘電特性を、図６の３つの画像において表されているように、マイクロストリップ・パッチ１４０及び１４２の間の静電場の印加によって引き起こされる分子６０２の異なる配向により変化させ得る。よって、夫々の単位セル１０６でのマイクロストリップ・パッチ１４０及び１４２の間の誘電定数は、パッチ１４２に印加されるＤＣ電圧を変えることによって調整され得る。夫々の個々の単位セル１０６での反射位相が制御され得る。単位セル１０６は、メタサーフェス１００が、入射波と相互作用して、そのアパーチャにわたって位相シフトを変化させることで反射波を生成する分散空間位相シフタのように動作するように、集合的に制御され得る。入射ビームは、夫々の単位セル１０６の位置での局所電界を変えることによって、いずれかの２Ｄ方向へ電子的にステアリングされ得る。

要約すると、夫々の単位セル１０６の共振周波数は、夫々のセル１０６でのＤＣ電圧を調整することによって個別的に且つ電子的に調整され得る。反射位相は共振周波数に対する入来波の周波数によって決定されるので、メタサーフェス１００は、分散２Ｄ位相シフタを形成するよう調整され得る。従って、入来波は、反射波の所望の方向のために適切な位相分布を与えるよう単位セル１０６のＤＣ電圧を調整することによってリダイレクトされ得る。

例となる実施形態において、メタサーフェス１００は、セル１０６の比較的高い密度／小さい周期性を有し、その表面インピーダンスが実効集中定数回路パラメータによって定義される有効媒質として解析され得る。例となる実施形態において、λが最小の意図された動作周波数を表すとして、上側ＰＣＢ１２０は比較的に薄く、厚さｈ１＜λ／２０を有し、セル領域１４４における液晶１４６は、ｈ２＜λ／２０の厚さ（すなわち、対向するマイクロストリップ・パッチ１４０及び１４０の間のギャップ）を有する。厚さｈ１及びｈ２は互いに異なり得る。例となる実施形態において、下側ＰＣＢ１２２は、有限厚ｈ３＜λ／４を有する。夫々のセル１０６の対向するマイクロストリップ・パッチ１４０及び１４２の間の狭いギャップと、小さい周期性により生じる隣接セル１０６間の小さい間隔ギャップ１４８とは、等価なシートキャパシタンスＣをメタサーフェス１００に提供し、夫々のセル１０６が、図７及び８に示されるような並列共振回路７００、８００としてモデル化されることを可能にする。これに関して、図７及び８は、液晶セル１０６の等価回路を表し、Ｌ及びＣ１は、下側ＰＣＢ１２２の有限厚の結果としての等価集中定数である。

並列共振回路８００は、

Ｚ_ｓ＝ｊωＬ／（１−ω^２ＬＣ_ｖ），Ｃ_ｖ＝Ｃ_１／／Ｃ

によって与えられる表面インピーダンスＺ_ｓを有している。それは、

ω_０＝１／√（ＬＣ_ｖ）

で典型的な共振周波数を有している。

なお、Ｃ_ｖは、セル１０６の入力キャパシタンスである。

Ｌ及びＣ_ｖの固定値の場合に、メタサーフェス１００は、共振周波数を下回る周波数については１８０度、共振周波数では０度、及び共振周波数を上回る周波数については−１８０度に近づく位相シフトで入射波を反射する。反射位相は、メタサーフェス１００の共振周波数に対する入来波の周波数によって決定され得るので、入来波の位相シフトは、単位セル１０６の等価入力キャパシタンスＣ_ｖを変えることによって、夫々の個々のセル１０６について調整され得る。これは、マイクロストリップ・パッチ１４０及び１４２のジオメトリと、液晶層１４６の厚さ及び誘電定数との関数である。

従って、単位セル１０６の実効誘電定数は、単位セル１０６のマイクロストリップ・パッチ１４０及び１４２の間の静電電圧を変えることによって独立して調整され得る。単位セル１０６の実効誘電定数のこの変化は、セル１０６の入力キャパシタンスＣ_ｖの変化をもたらす。結果として、メタサーフェス１００の様々な位置での位相差は、個々に変更され得る。単位セル１０６の構造は、全波有限要素ＥＭシミュレータ、ＨＦＳＳを用いて図９及び１０でシミュレーションされている。図９は、シミュレーションされた反射振幅を示し、図１０は、液晶１４６の様々な実効誘電定数値ε_ｒについての単位セル１０６の位相を示す。図１１は、実施形態に従う方法のフローチャートである。ステップ１１０２で、メタサーフェスは、アンテナからの入射波を反射するために設けられる。メタサーフェスは２次元アレイを含み、セルの夫々は液晶の容量を含む。ステップ１１０４で、メタサーフェス上のセルに関連する制御端子へ夫々電圧が印加される。電圧の夫々は、入射波の位相を調整するために、対応するセル内の液晶の分子の配向を変えることによって、対応するセルの共振周波数を調整し得る。

このように、メタサーフェス１００の表面での入射波の反射位相は、単位セル１０６に印加されるＤＣ電圧を変えることによって制御可能であり、それにより、ＥＭ波の連続的なビーム・ステアリングは、メタサーフェス１００にわたる単位セル１０６へのＤＣ電圧分布を調整することによって達成され得ることが理解されるだろう。

本開示は、特許請求の範囲の主題から外れることなしに他の特定の形態で具現化されてもよい。記載されている例となる実施形態は、全ての点において、限定ではなく単に実例であると見なされるべきである。上記の実施形態のうちの１つ以上からの選択された特徴は、明示的に記載されていない代替の実施形態をもたらすよう組み合わされてよく、そのような組み合わせに適した特徴は、本開示の適用範囲内で理解される。例えば、セル１０６の具体的なサイズ及び形状が本明細書で開示されているが、他のサイズ及び形状が使用されてもよい。

例となる実施形態は、個々にアドレス可能なセルを開示するが、他の実施形態は、行若しくは列ごとに又は多重化様式でアドレス可能であるセルを有してもよい。

例となる実施形態は、特定の位置付け（例えば、上側及び下側）を参照して記載されているが、これは、単に、参照図について説明する際の理解の便宜及び容易の都合上使用されている。メタサーフェスは、如何なる任意の位置付けも有してよい。

開示されている範囲内の全ての値及び部分範囲も開示されている。また、本明細書で開示及び図示されるシステム、デバイス及び処理は、特定の数の要素／コンポーネントを有し得るが、システム、デバイス及びアセンブリは、そのような要素／コンポーネントを更に又はより少なく含むよう変更されてもよい。例えば、開示されている要素／コンポーネントのいずれかが単数であるよう参照されることがあるが、本明細書で開示されている実施形態は、そのような要素／コンポーネントを複数個含むよう変更されてもよい。本明細書で記載されている主題は、技術における全ての適切な変更をカバー及び包含することを意図する。

Claims

ビーム・ステアリングをもたらすよう入射波を反射するメタサーフェスであり、
第１及び第２の両面基板であり、ネマチック相における液晶を含むそれらの間の中間領域を画定する前記第１及び第２の両面基板を有し、
前記第１の両面基板は、前記第２の両面基板に面するその面に形成された第１のマイクロストリップ・パッチ・アレイを有し、該第１のマイクロストリップ・パッチ・アレイは、夫々が共通電位へ電気的に接続されているマイクロストリップ・パッチの２次元アレイを有し、
前記第２の両面基板は、前記第１の両面基板に面するその面に形成された第２のマイクロストリップ・パッチ・アレイを有し、該第２のマイクロストリップ・パッチ・アレイは、夫々が各々の導電端子を有しているマイクロストリップ・パッチの２次元アレイを有し、
前記第１のマイクロストリップ・パッチ・アレイ及び前記第２のマイクロストリップ・パッチ・アレイは、セルの２次元アレイを形成するよう整列され、各セルは、前記第２のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチに対して相隔てた反対に配置された前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチを、それらの間に位置する前記液晶の容量とともに有し、前記第２のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチへの前記導電端子は、前記セルへ印加される制御電圧が前記液晶の前記容量の誘電値を制御することを可能にし、それによって、前記セルの反射位相が選択的に調整されることを可能にする、
メタサーフェス。
前記第１の両面基板において格子ワイヤ・メッシュを有し、前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチの夫々は、前記共通電位を供給するよう前記格子ワイヤ・メッシュの各々の点へ電気的に接続される、
請求項１に記載のメタサーフェス。
前記格子ワイヤ・メッシュは、前記第１のマイクロストリップ・パッチ・アレイが形成される面の反対側にある前記第１の両面基板の面に形成され、前記第１のマイクロストリップ・パッチ・アレイのマイクロストリップ・パッチの夫々は、前記第１の両面基板を通って延在する各々のめっきスルーホールによって前記格子ワイヤ・メッシュへ電気的に接続される、
請求項２に記載のメタサーフェス。
前記各々の導電端子は、前記第２の両面基板を通って延在するめっきスルーホールを有する、
請求項１に記載のメタサーフェス。
前記第２のマイクロストリップ・パッチ・アレイが形成される面の反対側にある前記第２の両面基板の面に形成された接地面を有する
請求項１に記載のメタサーフェス。
前記第１及び第２の両面基板において前記マイクロストリップ・パッチの夫々の周りに絶縁ギャップが形成される、
請求項１に記載のメタサーフェス。
前記第１及び第２の両面基板は、印刷回路基板から形成される、
請求項１に記載のメタサーフェス。
前記第１の両面基板の厚さ及び前記液晶を含む前記中間領域の厚さは夫々、前記入射波の意図された最低動作波長の２０分の１よりも小さい、
請求項１に記載のメタサーフェス。
前記セルの周期性は、前記入射波の意図された最低動作波長の４分の１よりも小さい、
請求項１に記載のメタサーフェス。
ビーム・ステアリングをもたらすよう入射波を反射するメタサーフェスであって、
ワイヤ・メッシュ層と、
前記ワイヤ・メッシュ層と平行な接地面層と、
前記ワイヤ・メッシュ層と前記接地面層との間にある複数のセルであり、各セルは、一対のマイクロストリップ・パッチを、それらの間にネマチック液晶の層を有しながら有する、前記複数のセルと
を有するメタサーフェス。
各セルについて、前記マイクロストリップ・パッチの１つは、前記ワイヤ・メッシュ層へ電気的に接続される、
請求項１０に記載のメタサーフェス。
各セルについて、他のマイクロストリップ・パッチは、制御電圧へ結合するための制御端子へ電気的に接続される、
請求項１１に記載のメタサーフェス。
前記制御端子は、前記接地面層を貫通する開口を通じてアクセス可能であるめっきスルーホールを有する、
請求項１２に記載のメタサーフェス。
前記マイクロストリップ・パッチは、長方形である、
請求項１０に記載のメタサーフェス。
各セルの前記マイクロストリップ・パッチは、隣接するセルから絶縁スロットによって絶縁される、
請求項１０に記載のメタサーフェス。
前記一対のマイクロストリップ・パッチの間の距離は、前記入射波の意図された最低動作波長の２０分の１よりも小さい、
請求項１０に記載のメタサーフェス。
前記ネマチック液晶は、マイクロ波周波数で誘電異方性特性を示す、
請求項１０に記載のメタサーフェス。
ビーム・ステアリングの方法であって、
アンテナからの入射波を反射するようメタサーフェスを設け、該メタサーフェスは、夫々が液晶の容量を含むセルの２次元アレイを有する、ことと、
前記メタサーフェスの前記セルの複数個と関連する制御端子へ電圧を印加し、該電圧は、各セル内の前記液晶の分子の配向を変えることで各セルの共振周波数を調整することによって、前記入射波の位相を調整する、ことと
を有する方法。
メタサーフェスを設けることは、
第１の中間基板層を備え、該第１の中間基板層の１つの面にマイクロストリップ・パッチの第１の２次元アレイが形成され、前記第１の中間基板層の反対の面に格子ワイヤ・メッシュが形成され、前記第１の２次元アレイのマイクロストリップ・パッチの夫々が、前記第１の中間基板層を通って延在する導体によって、前記格子ワイヤ・メッシュにおける各々の点へ電気的に接続される第１の印刷回路基板（ＰＣＢ）を設けることと、
第２の中間基板層を備え、該第２の中間基板層の１つの面にマイクロストリップ・パッチの第２の２次元アレイが形成され、該第２の２次元アレイのマイクロストリップ・パッチの夫々が各々の導電制御端子を有している第２のＰＣＢを設けることと、
セルの２次元アレイを形成するよう、前記第１の２次元アレイのマイクロストリップ・パッチが夫々、前記第２の２次元アレイの各々のマイクロストリップ・パッチと整列するように、前記第１のＰＣＢ及び前記第２のＰＣＢを、それらの間のネマチック状態液晶の層とともに配置することと
を有する、請求項１８に記載の方法。
マイクロストリップ・パッチの前記第１及び第２の２次元アレイ及び前記格子ワイヤ・メッシュを、導電層を前記第１及び第２の中間基板層にエッチングすることによって形成することを有する
請求項１９に記載の方法。