JP6711005B2 - 画素ユニット、及び撮像素子 - Google Patents

Description

本発明は、画素ユニット、及び撮像素子に関するものである。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像素子は、一般的な半導体の製造プロセスを用いた製造が可能であり、アナログ、デジタル回路を同一のチップ内に混在させることができる。そのため、周辺のＩＣを減らすことができるといった、大きな利点を持つ。

このような固体撮像素子は、複数の画素が配置された画素部と、画素部の周辺に配置された周辺回路とによって構成される。各画素は、フォトダイオード（ＰＤ）の光電変換素子、光電変換した電荷を電圧変換するためのフローティングディフュージョン（ＦＤ）、および種々のトランジスタを含む画素トランジスタを備える。

ＦＤは、ＦＤ拡散層（または拡散領域）、ＦＤ配線、増幅トランジスタのゲート容量を持ち、ＦＤ全体の容量は、電圧変換効率に影響することが知られている。例えば、固体撮像素子の変換効率の向上を目的として、ＦＤ拡散の高濃度領域を分離端から分離した構造が知られている（例えば、特許文献１参照）。

しかしながら、従来の撮像素子を構成する画素のＦＤ拡散層は、転送トランジスタを介してＰＤから転送された電荷を受けることから、転送特性を維持するために一定のチャネル幅を有する。そのため、拡散層の体積（拡散領域の面積）が拡大し、ＦＤ全体の容量の増加につながり、電圧変換効率が低下する。その結果、ノイズが助長されてＳＮ特性が劣化するという問題があった。

本発明は、撮像素子の転送特性を維持しながら、電圧変換効率を向上させることができる画素ユニットを提供することを目的とする。

本実施の形態の一観点における画素ユニットは、光電変換素子と、前記光電変換素子に接続して前記光電変換素子で光電変換した電荷を転送する第１のトランジスタと、前記第１のトランジスタにより転送された電荷をリセットする第２のトランジスタと、前記第１のトランジスタと前記第２のトランジスタの間に設けられて、拡散した不純物を含みかつ前記第１のトランジスタから転送された電荷を蓄積する拡散領域とを備える画素ユニットであって、前記拡散領域は、前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに接続する第１の領域と、前記第１の領域に隣接して、前記第１のトランジスタのゲートに接続し且つ前記第２のトランジスタのゲートに接続しない第２の領域とを含み、前記第２の領域の不純物濃度が、前記第１の領域の不純物濃度よりも低いことを特徴とする。

開示の画素ユニットによれば、撮像素子の転送特性を維持し、変換効率を向上させることができる。

本発明に係る画素ユニットの一例（第１実施例）の構成を示す図である。 本発明に係る画素ユニットの一例（第２実施例）の構成を示す図である。 本発明に係る画素ユニットの一例（第３実施例）の構成を示す図である。 本発明に係る画素ユニットの一例（第４実施例）の構成を示す図である。 図４の画素ユニット（第４実施例）を用いた撮像素子（画素部）の一例の一部を省略して説明する図である。 図４の画素ユニット（第４実施例）を用いた撮像素子（画素部）の他の例の一部を省略して説明する図である。 本発明に係る画素ユニットを用いた撮像素子の一例を示す概略ブロック図である。 図７の撮像素子の画素部を構成する画素の回路構成を示す図である。 図７の撮像素子を構成する画素ユニットの動作タイミングを説明する図である。 本発明に係る画素ユニットを備える撮像素子を用いたカメラシステムの一例を示す図である。

以下、図面を参照して本発明を実施するための形態について詳細に説明する。

図１は、本発明に係る画素ユニットの一例（第１実施例）である画素の構造を示す。画素１は、フォトダイオード（ＰＤ）３、転送トランジスタ（ＴＸ）５、フローティングディフュージョン領域（ＦＤ領域）７、及びリセットトランジスタ（ＲＴ）９を含んで構成されている。

フォトダイオード３は、転送トランジスタ５に電気的に接続されて、光を電荷に変換する機能を有する。

転送トランジスタ５は、フォトダイオード３とフローティングディフュージョン領域７との間に設けられて、フォトダイオード３とフローティングディフュージョン領域７とに電気的に接続されている。転送トランジスタ５は、フォトダイオード３で変換された電荷をフローティングディフュージョン領域７に転送する機能を有する。

フローティングディフュージョン領域７は、転送トランジスタ５とリセットトランジスタ９との間に設けられてこれらに電気的に接続されている。フローティングディフュージョン領域７には、不純物が拡散して含まれている。フローティングディフュージョン領域７には、転送トランジスタ５から転送された電荷が蓄積される。

リセットトランジスタ９は、フローティングディフュージョン領域７に電気的に接続されている。リセットトランジスタ９は、フローティングディフュージョン領域７に蓄積された電荷の電位をリセット電位にリセット（電圧変換）する機能を有する。

なお、フォトダイオード３は、本発明の画素ユニットを構成する光電変換素子の一例である。転送トランジスタ５は、本発明の画素ユニットを構成する第１のトランジスタの一例である。フローティングディフュージョン領域７は、本発明の画素ユニットを構成する拡散領域の一例である。また、リセットトランジスタ９は、本発明の画素ユニットを構成する第２のトランジスタの一例である。

フローティングディフュージョン領域７は、拡散する不純物の濃度が異なる二つの領域で構成されている。このうち不純物濃度が高い領域は高濃度領域７ａを構成し、また低い方の領域は低濃度領域７ｂを構成する。この高濃度領域７ａの不純物濃度は、１×１０１９ｃｍ^−３以上とすることができる。また、低濃度領域７ｂの不純物濃度は、１×１０１９ｃｍ^−３未満とすることができる。

高濃度領域７ａは、転送トランジスタ５のゲート５ａ及びリセットトランジスタ９のゲート９ａに直接接続されている。高濃度領域７ａは、後述のように、転送トランジスタ５のゲート５ａの底部に接続して、面積が狭小となる不純物濃度の高い領域（Ｎ＋）を構成することができる。

低濃度領域７ｂは、高濃度領域７ａに隣接して、転送トランジスタ５のゲート５ａに直接接続し、かつ、リセットトランジスタ９のゲート９ａに高濃度領域７ａを介して接続するように設けられている。言い換えると、低濃度領域７ｂは、転送トランジスタ５には直接接続するが、リセットトランジスタ９には直接接続していない。低濃度領域７ｂは、高濃度領域（Ｎ＋）より不純物濃度が低い領域（Ｎ−）で形成されている。

なお、高濃度領域７ａは、本発明の画素ユニットを構成する拡散領域のうちの第１の領域の一例であり、低濃度領域７ｂは、該拡散領域のうちの第２の領域の一例である。

このような高濃度領域と低濃度領域を設けることにより、転送トランジスタとリセットトランジスタとの間の接合容量（拡散容量）をフローティングディフュージョン全体で小さくすることができるため、撮像素子の変換効率を向上させることができる。

また、ポテンシャルが浅い低濃度領域に集められた電荷が、ポテンシャルの深い高濃度領域に集められるため、転送効率の低下を抑えることができる。

ＣＭＯＳ製造のプロセスでは、フローティングディフュージョン領域７の周辺に、フローティングディフュージョン領域７以外の部分とフローティングディフュージョン領域７とを分離するための分離領域１１が形成される。分離領域１１は、Ｐ型の領域（Ｐ＋）を構成する。この分離領域１１は、本発明における素子分離領域の一例である。

フローティングディフュージョン領域以外の部分とは、画素１中のフローティングディフュージョン領域７が転送トランジスタ５と接続する部分及びリセットトランジスタと接続する部分を除いた部分である。転送トランジスタ５と接続する部分は、転送トランジスタ５のゲート５ａに相当し、リセットトランジスタと接続する部分は、リセットトランジスタ９のゲート９ａに相当する。

このような分離領域１１は、ＣＭＯＳの製造上、内部に結晶欠陥（または格子欠陥）が生じ易い。そのため、拡散領域のうち特に高濃度領域に分離領域が隣接すると、暗電流が生じやすくなり、変換効率が低下するおそれがある。そこで、高濃度領域７ａと分離領域１１とを隔てるように、低濃度領域７ｂは、高濃度領域７ａと分離領域１１との間に存在するように設けるのが好ましい。このような位置に低濃度領域７ｂを設けると、暗電流の発生を抑制することができ、変換効率の低下を少なくすることができる。

フローティングディフュージョン領域７は、高濃度領域７ａと低濃度領域７ｂとが次のような位置関係になるように設けるのが好ましい。例えば、図１に示すように、高濃度領域７ａが直接接続する転送トランジスタ５のゲート５ａからリセットトランジスタ９のゲート９ａまでの距離をＬ１とする。また、リセットトランジスタ９と対向する低濃度領域７ｂの端部からリセットトランジスタ９のゲート９ａまでの距離をＬ２とする。

このとき、Ｌ２／Ｌ１の値ができるだけ小さくなるように、高濃度領域７ａと低濃度領域７ｂとの位置関係を定めるのが好ましい。このような位置関係となるように、高濃度領域７ａと低濃度領域７ｂを設けると、転送特性を維持しながら変換効率を向上させる効果を確実に得ることができる。

また、図１の平面視では、低濃度領域７ｂが、高濃度領域７ａを挟むように高濃度領域７ａに隣接している。高濃度領域７ａに対して低濃度領域７ｂをこのように配置すると、フローティングディフュージョン領域７が転送トランジスタに接続する部分の近傍（暗電流が生じやすい部分）に低濃度領域７ｂを配置することができる。そのため、フローティングディフュージョンＦＤの拡散容量を少なくしながら、暗電流の発生を抑制することができるので、変換効率を確実に向上させることができる。

また、フローティングディフュージョン領域の転送トランジスタに接続する部分を高濃度領域７ａと低濃度領域７ｂで構成するため、フローティングディフュージョン領域のソースを大きくすることができる。その結果、電荷の転送特性も向上させることができる。

フローティングディフュージョン領域７内の低濃度領域７ｂの不純物濃度は、通常のＬＤＤ（lightly doped drain）構造の低濃度領域より低い濃度である。また、低濃度領域７ｂは通常のＰＮ接合の形成で自然に形成される接合近傍の低不純物濃度領域よりも広い面積を有する。

一方、フローティングディフュージョン領域７内の高濃度領域７ａの一部は、転送トランジスタ５と接続した状態で転送トランジスタ５の一部となるコンタクト領域を構成する。言い換えると、転送トランジスタ５の一部がフローティングディフュージョン領域７中の高濃度領域７ａの一部を兼ねている。

また、転送トランジスタ５の一部は、フォトダイオード３からフローティングディフュージョン領域７に向かって延びる延長部５ｂとして構成するのが好ましい。延長部５ｂは、図１に示すように、フォトダイオード３の転送トランジスタ５側の端部よりもフローティングディフュージョン領域７側にせり出して、フローティングディフュージョン領域７の一部に重なるように形成されている。このような延長部５ｂにより、フローティングディフュージョン領域７の高濃度領域７ａの領域を狭小化することができる。

つまり、延長部５ｂは、フローティングディフュージョン領域７内の高濃度領域７ａが転送トランジスタ５と直接接続する部分（コンタクト領域）となる。言い換えると、転送トランジスタ５の一部が高濃度領域７ａの一部となるため、高濃度領域７ａの面積を小さくすることができる。

高濃度領域７ａは、実質的にコンタクト領域を置く位置以外には必要ない。一般のＣＭＯＳプロセスによる製造の場合は、高濃度領域７ａは、レジストマスクを用いた不純物注入で形成されるため、コンタクト領域の接触面積より十分大きくなる。一方、フローティングディフュージョン領域７の面積の増大はフローティングディフュージョンにおける拡散容量（いわゆる接合容量）を増大させ、変換効率の低下を招くおそれがある。

そこで、本例では、図１に示すように、フローティングディフュージョン領域７のうち、転送トランジスタ５のゲート５ａに接続するコンタクト領域（実質的に電荷が蓄積され易い領域）を転送トランジスタ５との間で共有するｎ型の高濃度領域７ａを形成する。それ以外の領域はｎ型の低濃度領域７ｂとなるように不純物濃度分布を設定している。

高濃度領域７ａに比べて、低濃度領域７ｂでの接合容量は非常に小さい。そのため、フローティングディフュージョン領域７における全体の接合容量は減少し、変換効率は向上する。また、フォトダイオード３からフローティングディフュージョン領域７のポテンシャルが浅い低濃度領域７ｂへ転送された電荷は、ポテンシャルの深い高濃度領域７ａへ集められるため、転送効率も維持できる。

図２では、本発明の画素ユニットの他の一例（第２実施例）の構成について説明する。なお、図２において図１に示す第１実施例と共通する部分については、図１に示した符号に１００の数を加えた数の符号を付して説明を省略する。図２に示す画素１０１では、低濃度領域１０７ｂが半導体基板（Ｓｕｂ）の一部で構成されている。

半導体基板（Ｓｕｂ）は、高濃度領域よりも不純物濃度が十分に低い。そのため、フローティングディフュージョン領域１０７の低濃度領域１０７ｂを半導体基板Ｓｕｂの一部で構成することにより、フローティングディフュージョン領域１０７の拡散容量成分を低減することができる。したがって、フローティングディフュージョン領域１０７における全体の接合容量が減少し、変換効率が向上する。

また、低濃度領域１０７ｂをこのような半導体基板（Ｓｕｂ）の一部で構成することにより、フローティングディフュージョンの低濃度領域の形成に他の部材を用いる必要がない。すなわち、従来のＣＭＯＳ製造プロセスを（エッチング等）を用いて低濃度領域を設けることができるため、製造コストを抑えることができる。

図３では、本発明の画素ユニットのさらに他の一例（第３実施例）の構成について説明する。なお、図３において図１に示す第１実施例と共通する部分については、図１に示した符号に２００の数を加えた数の符号を付して説明を省略する。図３に示す画素２０１では、転送トランジスタ２０５が、平面視で、フォトダイオード２０３側に向かって凸となる凸部２０５ｃを備えている。

転送トランジスタ２０５にこのような凸部が存在するより、フォトダイオード２０３からフローティングディフュージョン領域２０７（転送トランジスタ２０５のゲート２０５ａ）までの長さが略均一になる。その結果、転送トランジスタ２０５に隣接するフォトダイオード２０３の領域の電位が略均一になる。そのため、フォトダイオード２０３の領域内の転送トランジスタ２０５から離れた部分２０３ａと転送トランジスタに隣接する部分２０３ｂとの間で転送電界が向上し、撮像素子の転送特性を向上させることができる。

図４では、本発明の画素ユニットのさらに他の一例（第４実施例）の構成について説明する。なお、図４において図１に示す第１実施例と共通する部分については、図１に示した符号に３００の数を加えた数の符号を付して説明を省略する。図４に示す画素３０１では、さらに増幅トランジスタ（ＳＦ）３１３が設けられている。

増幅トランジスタ３１３は、フローティングディフュージョン領域３０７に接続してフローティングディフュージョン領域３０７で変換した信号電圧を増幅する。増幅トランジスタ３１３は、本発明における第３のトランジスタの一例である。

増幅トランジスタ３１３は、ゲート３１３ａとドレイン・ソース拡散３１３ｂとから構成されている。このうちゲート３１３ａは、ＦＤ容量のうちゲート容量となる。ゲート３１３ａには、フローティングディフュージョン領域３０７のうち、高濃度領域３０７ａがメタル配線３１５を介して接続されている。

このような増幅トランジスタを設けることにより、画素の転送特性が向上し、フローティングディフュージョンＦＤの全体のＦＤ容量を抑制することができるため、変換効率を向上させるができる。また、このような増幅トランジスタの存在により、増幅した電気信号の外部に出力することができるため、他の画素との組み合わせた撮像素子の組み立てが容易になる。

図５は、図４で示した実施例４の画素を配列した画素部の一例を示す。なお、図５では、理解を容易にするため、画素部の大部分を省略した一部について説明する。図５の画素部３１４では、複数の画素３０１のうち、一部の複数の画素（画素３０１ａ，３０１ｂ）が、平面視で、垂直方向（上下方向）に一列に並んで配置された画素群３１７を構成している。この画素群３１７は、さらに、図５の平面視で、水平方向（左右方向）に複数列並んで配置されている。

画素群３１７を構成する画素３０１ａ，３０１ｂはいずれも、１つの画素群３１７に対して１本の垂直信号線３１９にメタル配線３２１を介して接続している。垂直信号線３１９は、各画素３０１から出力された電気信号を読み出し信号処理部（後述する図７の読み出し信号処理部５２７）に送信する機能を有する。

なお、画素群３１７は、本発明における画素ユニット列の一例である。また、垂直方向は本発明の第１の方向の一例であり、水平方向は第１の方向と直交する第２の方向の一例である。さらに、垂直信号線３１９は、本発明における信号線の一例である。

画素群を構成する画素の配列方向と、画素群の配列方向は限定されるものではない。しかしながら、本例のように、画素を垂直方向に並べて配列した画素群をさらに水平方向に並べて配置すれば、画素部に複数の画素を高密度で配置することができる。また、各垂直信号線の長さを短くすることができる。その結果、転送特性を向上させ、入射の阻害、飽和を劣化させない、高解像度の固体撮像素子を提供することができる。

図６は、図４で示した実施例４の画素を配列した画素部の他の一例を示す図である。なお、図６でも、図５と同様に、画素部の大部分を省略した一部について説明する。また、図６において図５と共通する部分については、図５に示した符号の数に１００の数を加えた数の符号を付して説明を省略する。

図６の画素部４１４は、画素群４１７を構成する各画素４０１が１つの画素４０１に対して１本の垂直信号線４１９に接続して構成されている。具体的には、画素群４１７を構成する画素４０１のうち画素４０１ａが垂直信号線４１９ａにメタル配線４２１ａを介して接続し、画素４０１ｂが垂直信号線４１９ｂにメタル配線４２１ｂを介して接続している。

このような画素と垂直信号線との接続により、同時に画素の信号を読み出しことができる。そのため、撮像素子を高速に動作させることができ、さらに転送特性を向上させることができる。

ここで、本発明の画素ユニットを適用した撮像素子（固体撮像素子）の動作について説明する。図７は、本発明の画素ユニットを備える撮像素子（固体撮像素子）の概略構成を示す。なお図７において図５と共通する部分については、図５に示した符号の数に２００の数を加えた数の符号を付して説明を省略する。

本例の固体撮像素子５２３は、主要部が、制御回路部５２５、画素部５１４、及び読み出し信号処理部５２７で構成されている。

制御回路部５２５は、画素部５１４に接続されて、画素部５１４を駆動するための駆動信号を画素部５１４に送信する。

画素部５１４は、本発明の画素ユニットの一例を示す画素５０１が複数配置されて構成されている。画素部５１４は、さらに各画素５０１が接続する垂直信号線５１９を介して読み出し信号処理部５２７に接続されている。画素部５１４は、制御回路部５２５からの駆動信号により駆動し、これにより各画素５０１から出力された出力信号を読み出し信号処理部５２７に送信する。

読み出し信号処理部５２７は、画素５０１の出力信号を読み出す読み出し回路５２９と、読み出し回路によって読み出された出力信号を信号データとして外部に出力するデータ転送部５３１とを備える。

読み出し回路５２９には、出力信号がアナログ信号として読み出される場合はアナログアンプを、デジタル信号として読み出される場合はＡＤ変換回路を用いることができる。本例では、読み出し回路５２９として、図７に示すようにＡＤ変換回路が設けられている。

データ転送部５３１には、読み出し信号処理部５２７で処理された信号がアナログ信号の場合は、アナログ出力用の出力アンプを用いることができる。また、ＡＤ変換回路などによるデジタル化されたデジタル信号の場合は、デジタルデータ用の差動増幅回路などを用いることができる。本例では、データ転送部５３１として、差動増幅回路が設けられている。

図８は、図７の撮像素子の画素部５１４を構成する画素５０１の回路構成を示す。画素５０１には、フォトダイオードＰＤ、転送トランジスタＴＸ、リセットトランジスタＲＴ、増幅トランジスタＳＦ、フローティングディフュージョンＦＤが配置されている。画素５０１には、さらに、電源ＶＤＤ、転送トランジスタＴＸの制御線（転送制御線）ＬＴＸ、リセットトランジスタＲＴの制御線（リセット制御線）ＬＲＴ、及びリセットトランジスタＲＴの電源制御線ＬＶＤＤＲＴが配置されている。

転送トランジスタＴＸは、フォトダイオードＰＤと出力ノードとしてのフローティングディフュージョンＦＤとの間に接続される。転送トランジスタＴＸは、転送制御線ＬＴＸに対して制御回路部５２５から駆動信号が与えられることにより、フォトダイオードＰＤで光電変換された電荷（または電子）をフローティングディフュージョンＦＤに転送する。

リセットトランジスタＲＴは、リセット電源制御線ＬＶＤＤＲＴとフローティングディフュージョンＦＤとの間に接続される。このリセットトランジスタＲＴでは、リセット制御線ＬＲＴを通してリセットトランジスタＲＴのゲートに対して、制御回路部５２５からリセット用の駆動信号が与えられる。これにより、フローティングディフュージョンＦＤの電位が、リセット電源ＬＶＤＤＲＴの電位によってリセットされる。

フローティングディフュージョンＦＤは、転送トランジスタＴＸとリセットトランジスタＲＴとの間に接続された状態で、増幅トランジスタＳＦのゲートに接続されている。

増幅トランジスタＳＦは、垂直信号線５１９に接続され、画素部５１４外の定電流源とソースフォロアを構成する。増幅トランジスタＳＦは、フローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線５１９に出力する。この垂直信号線５１９を通じて、各画素５０１から出力された電圧は、読み出し信号処理部５２７に出力される。

画素部５１４に配線されているリセット制御線ＬＲＴ、転送制御線ＬＴＸ、およびリセット電源制御線ＬＶＤＤＲＴは、図７に示すように、これらを一組として複数の画素が配列された各行単位で配線される。これらのリセット制御線ＬＲＴ、転送制御線ＬＴＸ、およびリセット電源制御線ＬＶＤＤＲＴは、制御回路部５２５により駆動される。

次に、図９を用いて、本発明の一例である撮像素子の画素部を構成する画素の動作タイミングを説明する。図９に示す各動作は、図８の回路図にある各ノードに対応している。また各動作は、画素５０１のリセット信号の読み出し時刻ｔ_ｄａｒｋと画素５０１の信号レベルの読み出し時刻ｔ_ｓｉｇの間を含む時間の動作を表している。

リセット電源制御線ＬＶＤＤＲＴは、電源ＶＤＤを構成する。これにより画素部５１４の画素の読み出し動作を有効にする。次に、図示しないテスト信号入力ゲートＴＦＤを接地する。これにより、図示しないテスト出力信号部の増幅トランジスタＴＳＦと垂直信号線とを切断し、画素部５１４の各画素５０１からの出力信号を読み出す。

画素５０１の出力信号の読み出し動作を時系列に説明する。まず、リセット信号の読み出し時刻ｔ_ｄａｒｋより前に、リセットトランジスタＲＴをリセット制御線ＬＲＴをＨレベルの電圧ＶＤＤにする。これにより、フローティングディフュージョンＦＤのリセット電位ＶＦＤ_ｄａｒｋにリセットされる。

リセット信号の読み出し時刻ｔ_ｄａｒｋでは、そのリセット電圧によるリセットされたフローティングディフュージョンＦＤの電位レベルＶＦＤ_ｄａｒｋを、増幅トランジスタＳＦから垂直信号線５１９に出力された出力信号として読み出し信号処理部５２７が読み出す。

その後、信号レベルの読み出し時刻ｔ_ｓｉｇより前に、転送トランジスタＴＸを転送制御線ＬＴＸでＨレベルの電圧ＶＤＤにして、フォトダイオードＰＤで蓄積した電子（電荷）をフローティングディフュージョンＦＤに転送する（電荷転送を行う）。

信号レベルの読み出し時刻ｔ_ｓｉｇでは、その電荷転送によって転送された電子数およびＦＤ容量に応じて変動した信号レベルの電圧ＶＦＤ_ｓｉｇを増幅トランジスタＳＦより垂直信号線５１９に出力した出力信号として読み出し信号処理部５２７が読み出す。

図１０は、本発明の撮像素子が適用されるカメラシステムの一例を示す図である。図１０のカメラシステム６３１は、主要部が固体撮像素子６２３、レンズ６３３、駆動回路６３５、および信号処理回路６３７で構成されている。なお、固体撮像素子６２３には、図５乃至７に示した固体撮像素子を用いることができる。

レンズ６３３は、固体撮像素子６２３の画素領域にて入射光を撮像面に結像させることができ、カメラレンズの光学系を構成する。

駆動回路６３５は、固体撮像素子６２３を駆動することができ、カメラシステムの駆動部を構成する。

信号処理回路６３７は、固体撮像素子６２３から出力された出力信号に対して所定の信号処理を施すことができ、カメラシステムの信号処理部を構成する。

信号処理回路６３７により処理された画像信号は、アナログ出力であれば、アナログ・デジタル変換回路（ＡＦＥ）を通して、またデジタル出力であればデジタル信号処理（ＤＦＥ）を通して、メモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理部で処理された画像信号を液晶ディスプレイなどのモニターに動画として映し出される。

このように、撮像装置に上述の固体撮像素子を搭載することにより、上述した固体撮像素子の効果（撮像素子の転送効率を維持または向上させながら、電圧変換効率が向上することができるという効果）が得られるため、高精度なカメラが実現できる。

１，１０１，２０１，３０１，４０１ 画素
３，１０３，２０３，３０３，４０３ フォトダイオード
５，１０５，２０５，３０５，４０５ 転送トランジスタ
５ｂ 延長部
７，１０７，２０７，３０７，４０７ フローティングディフュージョン領域
７ａ，１０７ａ，２０７ａ，３０７ａ，４０７ａ 高濃度領域
７ｂ，１０７ｂ，２０７ｂ，３０７ｂ，４０７ｂ 低濃度領域（半導体基板）
９，１０９，２０９，３０９，４０９ リセットトランジスタ
１１，１１１，２１１，３１１，４１１ 分離領域
３１３，４１３ 増幅トランジスタ
３１７，４１７ 画素群
３１９，４１９，５１９ 垂直信号線
５２３，６２３ 固体撮像素子
６３１ カメラシステム

特開平２０１３−２２５７７４号公報

Claims (9)

1. 光電変換素子と、
   前記光電変換素子に接続して前記光電変換素子で光電変換した電荷を転送する第１のトランジスタと、
   前記第１のトランジスタにより転送された電荷をリセットする第２のトランジスタと、
   前記第１のトランジスタと前記第２のトランジスタの間に設けられて、拡散した不純物を含みかつ前記第１のトランジスタから転送された電荷を蓄積する拡散領域とを備える画素ユニットであって、
   前記拡散領域は、
   前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに接続する第１の領域と、
   前記第１の領域に隣接して、前記第１のトランジスタのゲートに接続し且つ前記第２のトランジスタのゲートに接続しない第２の領域とを含み、
   前記第２の領域の不純物濃度が、前記第１の領域の不純物濃度よりも低いことを特徴とする画素ユニット。
2. 前記拡散領域の周辺には、素子分離領域が設けられており、
   前記第２の領域は、前記第１の領域と前記素子分離領域とを隔てるように、前記第１の領域と前記素子分離領域との間に存在する請求項１に記載の画素ユニット。
3. 前記第２の領域は、平面視において、前記第１の領域を挟むように前記第１の領域に隣接する請求項１または２に記載の画素ユニット。
4. 前記第１のトランジスタ、前記第２のトランジスタ、及び前記第１の領域が、半導体基板の上に形成されており、
   前記第２の領域が前記半導体基板の一部で構成されている請求項１乃至３のいずれかに記載の画素ユニット。
5. 前記拡散領域に接続して前記拡散領域で変換した信号電圧を増幅する第３のトランジスタをさらに備える請求項１乃至３のいずれか１項に記載の画素ユニット。
6. 前記拡散領域の一部が前記第１のトランジスタの一部で構成されている請求項１乃至５のいずれか１項に記載の画素ユニット。
7. 前記第１のトランジスタのゲートは、前記光電変換素子から前記拡散領域側にせり出した位置で前記第１の領域に接続する請求項１乃至５のいずれか１項に記載の画素ユニット。
8. 請求項１乃至７のいずれか１項に記載の画素ユニットが複数配置された撮像素子であって、
   前記画素ユニットのうち、一部の画素ユニットが第１の方向に並んで配置された画素ユニット列を構成し、
   前記画素ユニット列がさらに第１の方向と直交する第２の方向に複数並んで配置された撮像素子。
9. 前記画素ユニット列を構成する前記一部の画素ユニットは、前記画素ユニットの電気信号を読み出す１つの信号線に接続されている請求項８に記載の撮像素子。

Images