JP6732039B2 - 直接読み取りピクセルアライメント - Google Patents

Description

本開示は、電気光学検出器素子と、アライメント目的でピクセルを直接読み取る方法とに関する。

ここ数年、ますます高分解能の検出器を組み込んだ電気光学センサが開発されており、それが、アライメント及びピクセルのコレジストレーション（co-registration）においてもっと高い精度を持つシステムを必要としている。実際、センサ光学系は現在、性能要求を満たすために、約２ミクロン未満の分解能までのフィルタのアライメント及びピクセルのコレジストレーションを要求している。

現行のアライメント技術は、現在要求されている狭めの公差に対して、複数の組立て段階でのアライメントに重大な誤差を有する。それら複数の段階は、検出器混成（ハイブリダイゼーション）段階、センサチップアセンブリ（ＳＣＡ）段階、ボンディングフィルタアライメント段階及び光学系アライメント段階、並びに検出器−検出器アライメント段階を含む。生来的且つ重大な公差積み上げ問題は、例えば、ＳＣＡボンディング中の検出器に対する読み出し（リードアウト）集積回路（ＲＯＩＣ）の配置精度に伴う問題を含む。そのような正確な配置は、得ることが困難であり得る正確な位置及び測定知識の双方を必要とする。アライメント処理が電気光学センサレベルで実行される場合、アライメント処理がクリティカルパス活動となり、しばしば、完了するのに複数回の反復を必要とする。一部のケースにおいて、それらの反復は、アライメント精度を評価するための焦点面の冷却処理を含み、それが、反復アライメント法を使用するセンサレベル統合に高いコストと大きいスケジュール影響とをもたらす。

良くても、アライメント処理に関連する遅延及びコストをもってしても、現行アライメント技術は、混成誤差（例えば、約４−８ミクロン）、ＳＣＡアライメント誤差又はフィルタアライメント誤差（約２０ミクロン）、そして、総アライメント誤差（約２５ミクロン）を有する。

一実施形態によれば、電気光学検出器素子が提供され、当該電気光学検出器素子は、集積回路（ＩＣ）と、基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器と、上記ＩＣと上記ピクセル層との間に介在する相互接続層であり、上記ピクセルから上記ＩＣまでそれぞれ延在可能な複数の冷間圧接されたインターコネクトポストを有する相互接続層とを含む。上記検出器は、上記基板及び上記バッファ層の中に形成された直視窓から上記ピクセルのうちの１つ以上まで伝播する可視波長光によって透過可能である。

他の一実施形態によれば、電気光学検出器素子を形成する方法が提供される。当該方法は、基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する検出器を組み立てることと、集積回路（ＩＣ）と上記ピクセル層との間に相互接続層を介在させることと、上記ＩＣと上記検出器とを混成させ、それにより、上記ピクセルから上記ＩＣまでそれぞれ延在可能な複数のインターコネクトポストが冷間圧接されることと、上記ピクセルのうちの１つ以上の位置で、上記基板及び上記バッファ層の中に直視窓を形成することと、上記直視窓から上記ピクセルのうちの上記１つ以上まで可視波長光を伝播させることとを含む。

他の一実施形態によれば、電気光学検出器を組み立てる方法が提供される。当該方法は、ペデスタルに対する光学素子の位置を特徴付けることと、電気光学検出器素子の直接読み取りピクセルアライメントを実行することと、上記ペデスタル上に上記電気光学検出器素子を配置することと、上記特徴付けられた位置と上記直接読み取りピクセルアライメントとに基づいて、上記電気光学検出器素子を上記光学素子に対してアライメントすることとを含む。

更なる特徴及び利点が、本発明の技術を通じて実現される。本発明の他の実施形態及び態様が、ここに詳細に記載され、特許請求される発明の一部と見なされる。

より完全なる本開示の理解のため、ここで、同様の要素を似通った参照符号が表す添付図面及び詳細な説明とともに、以下の簡単な説明を参照する。
実施形態に従った画像検出器を例示する概略図である。 実施形態に従った、ユニットセルを形成するための後処理の前の半導体基板の断面図である。 実施形態に従った、図２の半導体基板を用いて製造されたユニットセルの断面図である。 電気光学センサチップアセンブリ組立ての初期段階を例示する概略側面図である。 電気光学センサチップアセンブリ組立ての後期段階を例示する概略側面図である。 実施形態に従った、初期組立て段階における電気光学センサチップアセンブリの断面図である。 実施形態に従った、中間組立て段階における電気光学センサチップアセンブリの断面図である。 実施形態に従った、後期組立て段階における電気光学センサチップアセンブリの断面図である。 図６Ａの電気光学センサチップアセンブリのピクセル層のピクセルの平面図である。 実施形態に従った電気光学センサチップアセンブリの斜視図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び対応するピクセルの側面図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び一群のオフセットされた対応ピクセルの側面図である。 実施形態に従った電気光学センサチップアセンブリの直視窓及び一群の対応ピクセルの側面図である。 実施形態に従った、電気光学センサチップアセンブリの直視窓を形成するためのダイヤモンドポイント旋削（ＤＰＴ）加工法を例示する概略側面図である。 実施形態に従った、電気光学センサチップアセンブリの直視窓を形成するための化学エッチング法又はドライエッチング法を例示する概略側面図である。 実施形態に従った電気光学検出器の断面図である。

以下に説明するように、例えば読み出し集積回路（ＲＯＩＣ）などの集積回路（ＩＣ）素子との検出器の混成に関連する誤差が除去され、又は実質的に低減される。これは、ダイヤモンドポイント旋削（diamond point turning；ＤＰＴ）加工法及び／又はエッチング法によって赤外線検出器基板を除去し、検出器のピクセル構造を露出させて、赤外線（ＩＲ）検出スコープで可能であろうものと比較して、より短い可視光の波長により１０倍を超えて本質的にいっそう正確なアライメントスコープを用いる可視光検査を可能にすることによって達成される。

図１は、実施形態に従った画像検出器１００を例示する概略図である。画像検出器１００は、焦点面（フォーカルプレーン）アレイ（ＦＰＡ）、アクティブピクセルセンサ（ＡＰＳ）、又は任意の他の好適なエネルギー波長センシングデバイスとし得る。画像検出器１００は、例えばデジタルカメラ、ビデオカメラ又は他の同様の装置などの、写真及び／又は画像キャプチャ装置のコンポーネントとして使用され得る。画像検出器１００は、検出デバイス１２０及びＲＯＩＣ１４０を含み得る。

検出デバイス１２０は、Ｘ×Ｙマトリクスに配列された感光／エネルギー波長センシング検出器ユニットセル１６０のアレイを含んでいる。検出器ユニットセル１６０の各々は、該検出器ユニットセル１６０に入射する光に応答して電荷を蓄積することができ、又は電流及び／又は電圧を生成することができ、また、キャプチャされた電子画像内のピクセルに対応し得る。検出器ユニットセル１６０のうちの１つ以上は、光起電力検出器（例えば、光起電力単一アブソーバ検出器又は光起電力マルチアブソーバ（マルチジャンクション）検出器）、バリアデバイス検出器、位置センシティブ検出器（ＰＳＤ）、又は他の好適な検出器を含み得る。検出器ユニットセル１６０は、光検出器のタイプに基づいて選択される任意の好適な材料、ドーパント濃度、層数、層厚及び／又は他の特性を含み得る。

ＲＯＩＣ１４０は、（例えば、入射光を表す画像を作成するために）入射光の処理に使用され得る。例えば、集積回路１４０は、検出器ユニットセル１６０に入射する光に応答して生成された例えば蓄積電荷又は電流及び／又は電圧などの信号を受信するために、検出デバイス１２０とインターフェースをとる。集積回路１４０は、画像処理ユニットを含むことができ、受信した信号を電子画像へと変換するように動作可能なハードウェア、ソフトウェア、又はファームウェアの組み合わせを含むことができる。

集積回路１４０は、検出器ユニットセル１６０のＸ×Ｙマトリクスのキラル（対掌性）配向に対応するＸ×Ｙマトリクスに配列されたＲＯＩＣユニットセルのアレイを含み得る。故に、各ＲＯＩＣユニットセルは、ダイレクト金属−金属インターコネクト又はインジウムインターコネクトなどの１つ又は複数のダイレクトボンドインターコネクトによって、対応する検出器ユニットセル１６０と相互接続され得る。この相互接続は、ウエハレベルで行われてもよいし、ダイレベルで行われてもよい。前者の場合、この相互接続は、ＲＯＩＣユニットセルのアレイをＲＯＩＣウエハとして用意するとともに、検出器ユニットセル１６０のアレイを検出器ウエハとして用意し、該ＲＯＩＣウエハ及び検出器ウエハの加圧又は圧搾による混成によってこれら２つを融合させることによって為され得る。ウエハの使用は画像検出器１００の効率的な製造を可能にするが、ＲＯＩＣウエハと検出器ウエハとの混成は、後述するように、相互接続が実効的に冷間圧接されること及び相互接続に剪断応力が印加されることにつながり得る。

図２を参照するに、検出器ユニットセル１６０を形成するための後処理の前の半導体基板２００の断面図が、実施形態に従って提供されている。半導体基板２００は、例えば少数キャリアアイソタイプデバイス又はヘテロ接合デバイスなどの、バリア層又はデバイスを含み得る。バリア層は、カドミウム亜鉛テルル、ゲルマニウム、シリコンカーバイド、アンチモン化アルミニウム砒素、アンチモン化ガリウム、ガリウム砒素、窒化ガリウム、リン化ガリウム、アンチモン化インジウム、インジウム砒素、アンチモン化インジウム砒素、インジウムガリウム砒素、窒化インジウム、リン化インジウム、水銀カドミウムテルル、シリコンゲルマニウム、又は他の好適な半導体材料で形成され得る。

半導体基板２００は更に、アブソーバ層２０２、分離層２０４、及びコンタクト層２０６を含み得る。半導体基板２００のこれら様々な層は、ベース基板上に成長され得る。ベース基板は、任意の実質的に真性の半導体基板（例えば、純粋に真性、又は非常に低濃度にドープされている）を有することができ、限定することなく、シリコン、カドミウム亜鉛テルル、ゲルマニウム、シリコンカーバイド、アンチモン化アルミニウム砒素、アンチモン化ガリウム、ガリウム砒素、窒化ガリウム、リン化ガリウム、アンチモン化インジウム、インジウム砒素、アンチモン化インジウム砒素、インジウムガリウム砒素、窒化インジウム、リン化インジウム、水銀カドミウムテルル、シリコンゲルマニウム、又は他の好適な半導体材料を含み得る。ベース基板に使用される１つ以上の材料は、半導体基板２００から製造されるユニットセルに対して所望される特性に基づいて選択され得る。

アブソーバ層２０２は、入射光子を吸収して、吸収された光子がアブソーバ層２０２内で正及び負の電荷を励起するようにさせるように動作可能である。アブソーバ層２０２は、任意の実質的にドープされた半導体基板（例えば、およそ２×１０^１４ｃｍ^−３とおよそ５×１０^１７ｃｍ^−３との間のドーパント濃度）を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。アブソーバ層２０２は、ｎ型半導体であってもよいし、ｐ型半導体であってもよいし、又は真性半導体であってもよい。アブソーバ層２０２に使用される１つ以上の材料は、ユニットセルに対して所望される特性に基づいて選択され得る（例えば、特定の波長又は波長域での光子吸収ひいては光検出に適したバンドギャップを有する材料が選択され得る）。アブソーバ層２０２は、（例えば、アブソーバ層２０２が、特定の強度の光を捕捉するのに十分な厚さであるが、なおも光生成電荷キャリアを収集するのに十分な薄さであることを確保するために）およそ１．０μｍとおよそ２５．０μｍとの間の厚さに成長され得る。

分離層２０４は、アブソーバ層２０２からの荷電キャリアを受け取るとともに第１のコンタクトでの収集に関する第１の荷電キャリアを第２のコンタクトでの収集に関する第２の荷電キャリアから分離するように動作可能な、バリア層、ジャンクション層、又は他の好適な層を含み得る。第１の荷電キャリアは、第１極性又は正極性を持つ電荷とすることができ、第２の荷電キャリアは、第２極性又は負極性（例えば、第１の荷電キャリアの極性とは反対の極性）を持つ電荷とすることができる。分離層２０４は、ドープされた又ドープされていない半導体を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。ドーパント濃度は、およそ２×１０^１４ｃｍ^−３とおよそ５×１０^１７ｃｍ^−３との間とし得る。分離層２０４は、アブソーバ層２０２と同じ型のドーピングを含み得る（例えば、共にｎ型又は共にｐ型）。例えば、特定のバリアデバイスは、アブソーバ層２０２及び分離層２０４において同一型のドーピングを使用することがある。それに代えて、分離層２０４は、アブソーバ層２０２とは異なる型のドーピングを含んでいてもよい（例えば、アブソーバ層２０２がｎ型ドーピングを含むとともに分離層２０４がｐ型ドーピングを含んでもよく、その逆もまた然りである）。例えば、ジャンクション（接合）デバイス及び特定のバリアデバイスは、アブソーバ層２０２及び分離層２０４において反対のドーピングを使用することがある。分離層２０４は、およそ０．０５μｍとおよそ２．０μｍとの間の厚さに成長され得る。分離層２０４に使用される１つ以上の材料、分離層２０４のドーパント濃度、分離層２０４の厚さ、及び／又は分離層２０４の他の物理特性は、ユニットセルに対して所望される特性に基づいて選定され得る。

コンタクト層２０６は、１つ以上のダイレクトボンドインターコネクトに結合されることができ、各ダイレクトボンドインターコネクトが荷電キャリアをＲＯＩＣ１４０に導くように動作可能とし得る。コンタクト層２０６は、高濃度にドープされた半導体基板（例えば、およそ１×１０^１６ｃｍ^−３とおよそ５×１０^１８ｃｍ^−３の間のドーパント濃度）を含むことができ、限定することなく、ベース基板に関して上述した半導体を含み得る。コンタクト層２０６は、アブソーバ層２０２と同じ型のドーピングを含み得る（例えば、共にｎ型又は共にｐ型）。それに代えて、コンタクト層２０６は、アブソーバ層２０２とは異なる型のドーピングを含んでいてもよい（例えば、アブソーバ層２０２がｎ型ドーピングを含むとともにコンタクト層２０６がｐ型ドーピングを含んでもよく、その逆もまた然りである）。コンタクト層２０６は、およそ０．１μｍとおよそ３．０μｍとの間の厚さに成長され得る。コンタクト層２０６に使用される１つ以上の材料、コンタクト層２０６のドーパント濃度、コンタクト層２０６の厚さ、及び／又はコンタクト層２０６の他の物理特性は、ユニットセルに対して所望される特性に基づいて選定され得る。例えば、特定の物理特性は、コンタクト層２０６に対して所望される抵抗率に基づいて選定され得る。

上述のように、各層の材料は、ユニットセルの所望特性に基づいて選択され得る。特定の実施形態において、これらの層は、ＩＩＩ−Ｖ族材料を有し得る。ＩＩＩ−Ｖ族材料は、少なくとも、周期表のＩＩＩ族に含まれる第１の元素と、周期表のＶ族に含まれる第２の元素とを含み得る。ＩＩＩ族元素は、最も外側の電子殻に３つの電子を有することができ、例として、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムを含む。Ｖ族元素は、最も外側の電子殻に５つの電子を有することができ、例として、窒素、リン、砒素、アンチモン、及びビスマスを含む。ＩＩＩ−Ｖ族材料は、ダイレクトボンドインターコネクトでユニットセルと集積回路１４０とを相互接続することに付随する高温に耐えることによく適している。特定の実施形態において、ＩＩＩ−Ｖ族材料は、ベース基板中のアンチモン化ガリウムと、アブソーバ層２０２及びコンタクト層２０６中のアンチモン化インジウム砒素と、分離層２０４中のアンチモン化アルミニウム砒素とを含み得る。特定の実施形態において、赤外光を検出するように設計されたユニットセルには、アンチモン又は水銀カドミウムテルルを有する材料がよく適していることがある。特定の実施形態において、可視光を検出するように設計されたユニットセルには、インジウムガリウム砒素又はシリコンゲルマニウムを有する材料がよく適していることがある。

上述した様々な層のうちの１つ以上が形成された後、半導体基板２００は、更に詳細に後述するように、１つ以上のユニットセルを製造するために使用されることができる。

図３を参照するに、ユニットセル３００の断面図が提供されている。図３に示すように、ユニットセル３００は、アブソーバ層２０２、分離層２０４及びコンタクト層２０６のそれぞれの部分を含む。コンタクト層２０６のそれぞれの部分で、１つ以上の第１のコンタクト３０２ａと１つ以上の第２のコンタクト３０２ｂとが形成されている。第１のコンタクト３０２ａは、分離層２０４のそれぞれの部分からＲＯＩＣ１４０への第１の荷電キャリア（例えば、信号キャリア）の導通を支援する。第２のコンタクト３０２ｂは、アブソーバ層２０２のそれぞれの部分からＲＯＩＣ１４０への荷電キャリア（例えば、グランドキャリア）の導通を支援する。第１のコンタクト３０２ａは、パッシベーション３０４によって第２のコンタクト３０２ｂから電気的にアイソレートされ得る。ダイレクトボンドインターコネクト３０６ａ（例えば、信号インターコネクト）が、第１のコンタクト３０２ａとＲＯＩＣ１４０とを相互接続し得るとともに、ダイレクトボンドインターコネクト３０６ｂ（例えば、グランドインターコネクト）が、第２のコンタクト３０２ｂとＲＯＩＣ１４０とを相互接続し得る。ユニットセル３００は、オプションで、電磁エネルギーがユニットセル３００から反射されることを防止するために、アブソーバ層２０２の少なくとも一部に沿って位置する反射防止コーティング３０８を含み得る。

半導体基板２００からのユニットセル３００の製造は、任意の好適エッチング技術（例えば、ウェットケミカルエッチング又はドライプラズマエッチング）を用いて、半導体基板２００からアブソーバ層２０２、分離層２０４、及びコンタクト層２０６のそれぞれの部分をエッチングすることを含み得る。これら様々な層は、ユニットセル３００のピクセル領域を画成するようにエッチングされ得る（例えば、ユニットセル３００が、ユニットセル３００のアレイ内のユニットセルとして使用されるとき）。コンタクト層２０６のそれぞれの部分は、例えば、ユニットセル３００の外部の例えばＲＯＩＣ１４０などの他の電気及び／又は電子回路に電気的に結合されることになる半導体基板２００の１つ以上の領域を画成するように、エッチングされ得る。

アブソーバ層２０２、分離層２０４及び／又はコンタクト層２０６のそれぞれの部分がエッチングされた後、ユニットセル３００の露出部分の頂面にパッシベーション３０４が堆積され得る。パッシベーション３０４は、二酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、テルル化カドミウム、又は任意の他の好適材料を含み得る。パッシベーション３０４は、熱蒸発、分子線エピタキシ、プラズマ化学気相成長、原子層成長、又は任意の他の好適技術によって、半導体基板２００上に堆積され得る。パッシベーション３０４の堆積後、コンタクト層２０６の残存部分を露出させるために、パッシベーション３０４の一部が（例えば、ウェットケミカルエッチング又はドライプラズマエッチングによって）除去され得る。パッシベーション３０４は、半導体基板２００の部分同士を電気的にアイソレートさせるように機能し得る。

第１のコンタクト３０２ａは、パッシベーション３０４によって覆われないコンタクト層２０６のそれぞれの部分上に形成された金属を含むことができ、対応するダイレクトボンドインターコネクト３０６ａを介してコンタクト層２０６をＲＯＩＣ１４０に電気的に結合するために、概して導電性の材料（例えば、インジウム、アルミニウム、銀、銅、金、又は他の好適な金属）を含み得る。第１のコンタクト３０２ａは、注入、堆積、エピタキシ、又は任意の他の好適な製造技術によって半導体基板２００上に形成され得る。

ダイレクトボンドインターコネクト３０６ａのボンディングプロセスが、ウエハレベル又はダイレベルで行われ得る。すなわち、図４及び５を参照するに、複数のダイレクトボンドインターコネクト３０６ａがそれぞれ、インジウム又は他の類似の材料で形成され得るとともにユニットセル１６０からＲＯＩＣ１４０に向かって延在する第１の相互接続ポスト４０１と、第１の相互接続ポスト４０１の遠位端とＲＯＩＣ１４０との間に延在する第２の相互接続ポスト４０２とで形成され得る。ボンディングプロセスの間に、検出器ウエハ４０３とＲＯＩＣウエハ４０４との加圧又は圧搾によって、第１の相互接続ポスト４０１と第２の相互接続ポスト４０２とが混成される。このようなウエハ及びウエハレベル処理の使用は効率的な製造を可能にするが、検出器ウエハ４０３とＲＯＩＣウエハ４０４との加圧及び圧搾は、第１の相互接続ポスト４０１と第２の相互接続ポスト４０２とが冷間圧接されることになること、並びに第１及び第２の相互接続ポスト４０１及び４０２への剪断応力の印加をもたらし得る。これらの剪断応力は、位置的誤差の発生源である幾らかのコンポーネントシフトを引き起こす。この動きは、位置的誤差及び位置について知識の喪失を導入するピクセルシフトの追加測定を必要とする。

この目的のため、図６Ａ、６Ｂ、６Ｃ、６Ｄ及び７を参照して、上述したものと同様の集積回路（例えば、ＲＯＩＣ）及び検出器コンポーネントを有する電気光学センサチップアセンブリ６０１が提供される。すなわち、電気光学センサチップアセンブリ６０１は、上述のＲＯＩＣ１４０と同様であるＲＯＩＣ６０２又は別の同様の集積回路アセンブリと、ＲＯＩＣ６０２に隣接して配置されるシム６０２１と、上述の検出デバイス１２０と同様である検出器６０３と、相互接続層６０４とを含んでいる。少なくとも初期段階において、検出器６０３は、基板６０３２とピクセル６０３３のアレイとを含んでいる。基板６０３２は、バッファ層６０３４とピクセル層６０３６とを含んでいる。ピクセル６０３３のアレイは、ピクセル層６０３６内に配置されている。相互接続層６０４は、ＲＯＩＣ６０２とピクセル層６０３６との間に介在するとともに、相互接続ポスト６０４１を含んでいる。相互接続ポスト６０４１は、図４及び５を参照して上述したプロセスによって形成されることができ、故に、第１の相互接続ポスト６１０（例えば、インジウムインターコネクト）と第２の相互接続ポスト６１１とを含み得る。いずれにしても、相互接続ポスト６０４１は、検出器６０３に対するＲＯＩＣ６０２の加圧及び圧搾プロセスから生じる剪断応力及び対応ピクセル６０３３に対する位置シフトに起因して、変形を呈してしまい得る。いずれにしても、複数の相互接続ポスト６０４１はそれぞれ、ピクセル６０３３からＲＯＩＣ６０２まで延在可能である。

実施形態によれば、バッファ層６０３４は、例えばテルル化カドミウム（ＣｄＴｅ）、セレン化カドミウム（ＣｄＳｅ）、セレン化亜鉛（ＺｎＳｅ）又はテルル化亜鉛（ＺｎＴｅ）などの赤外線透過性の半導体材料を含むことができ、ピクセル層６０３６は、例えば、ｎ型水銀カドミウムテルル（ＨｇＣｄＴｅ）アブソーバ材を含むことができる。一方、ピクセル６０３３の各々は、ｐ型キャップ層６１２と、ｐ型キャップ層６１２と対応する相互接続ポスト６０４１との間に介在するコンタクトメタル層６１３と、コンタクトメタル層６１３を取り囲むパッシベーション材料層６１４と、パッシベーション材料層６１４及びコンタクトメタル層６１３上に配置されるオーバーガラス層（図示せず）とを含み得る。

実施形態によれば、基板６０３２及びバッファ層６０３４のそれぞれの部分は、少なくとも１つ以上の直視窓（ダイレクトビューウィンドウ）６０５を画成するように形成される。図６Ｃ及び６Ｄに示すように、各直視窓６０５は、基板６０３２及びバッファ層６０３４を通って延在し、概して、ピクセル６０３３のうち対応する１つ以上のピクセルの平面位置に画成され、又はそれに非常に近く画成される。ここで、平面位置はＸ軸及びＹ軸に沿って規定され、Ｚ軸は、基板６０３２及びバッファ層６０３４の深さ方向の寸法に沿って（すなわち、図６Ａ、６Ｂ及び６Ｃの画像における上から下に）規定される。更なる実施形態によれば、直視窓６０５の形成後に残存するバッファ層６０３４の部分は、直視窓６０５から伝播する可視波長光がピクセル６０３３のうち上記１つ以上のピクセルまで透過することができるように、十分に薄く形成される。故に、ピクセル６０３３のうち少なくとも１つは、実効的に直接読み取りピクセルアライメント手順であるものの間に、直視窓６０５を通して（拡大して）視認可能である。

すなわち、この直接読み取りピクセルアライメント手順は、複数回の転写なしで、又は赤外線測定装置の使用なしで、ピクセル位置の直接的な読み取りを助けるために、可視波長光を利用することができる。これは、ひいては、電気光学センサチップアセンブリ６０１のピクセルアライメントを支援するために使用されることができる。また、可視波長光の波長は、例えば赤外波長光など、基板材料を透過し得る他の形態の電磁スペクトルの波長の１／１０より短いので、直視窓６０５によって支援される直接読み取りピクセルアライメント手順の精度は、赤外光を用いる赤外線ピクセル検出の潜在的精度と比較して有意に向上される。

実施形態によれば、図７に示すように、電気光学センサチップアセンブリ６０１は、側方ハンドリングＶ字溝６０６を含むことができ、又はそれを画成するように形成されることができる。側方ハンドリングＶ字溝６０６は、基板６０３２の外縁に沿って延在しており、電気光学センサチップアセンブリ６０１のハンドリング及び移動の助けとなり、それにより、電気光学センサチップアセンブリ６０１が、ＲＯＩＣ６０２又は検出器６０３に損傷を与えるリスクなしで、検出モジュールアセンブリ（例えば、後述する図１３の電気光学モジュールアセンブリ１３０１を参照）内に配置され得るようにし得る。

図８−１０を参照して、次に、直視窓６０５の実施形態を説明する。

図８に示すように、個々の直視窓６０５は各々、個々のピクセル６０３３と１：１対応で設けられてもよい。このようなケースでは、直視窓６０５は、対応するピクセル６０３３とサイズ的に概して同等にされるか、それよりも僅かに大きくされるかすることができ（又は、複数ピクセルの領域が後にあてられる）、また、ピクセル６０３３と実質的に同様の平面位置に位置付けられることができる。ここで、僅かに大きいサイズの直視窓６０５は、直視窓６０５とピクセル６０３３との僅かなミスアライメント、対応する相互接続ポスト６０４１の剪断又はシフト、並びに、幾つもの光学測定装置が使用されることを受け入れることに対処するために採用され得る。可視波長光８０２を用いた、直視窓６０５を通してのピクセル６０３３の観察及び直接読み取りアライメントを助けるために、例えば高精度ｚスコープなどのスコープ８０１が設けられ得る。実施形態によれば、ピクセル６０３３の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。

図９に示すように、個々の直視窓６０５は各々、複数のピクセル６０３３と１：２−１：４オフセット対応で設けられてもよい。このようなケースでは、直視窓６０５は、複数のピクセル６０３３の各々よりサイズ的に大きくされることができ、また、オフセットされた平面位置（例えば、エッジ又はコーナーの上を中心にして）に位置付けられることができる。上述のように、可視波長光８０２を用いた、直視窓６０５を通しての複数ピクセル６０３３の観察及び直接読み取りアライメントを助けるために、例えば高精度ｚスコープなどのスコープ８０１が設けられ得る。実施形態によれば、複数ピクセル６０３３の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。

図１０に示すように、個々の直視窓６０５は各々、複数のピクセル６０３３と１：４＋対応で設けられてもよい。このようなケースでは、直視窓６０５は、複数のピクセル６０３３の各々よりサイズ的に相当大きくされ得る。この広めの窓構成は、より高い倍率で見るスコープを可能にするとともに、より多くのピクセルエッジを提供して、測定の統計的有意性を向上させ、それによって測定知識を改善する。上述のように、可視波長光８０２を用いた、直視窓６０５を通しての複数ピクセル６０３３の観察及び直接読み取りアライメントを助けるために、例えば高精度ｚスコープなどのスコープ８０１が設けられ得る。実施形態によれば、複数ピクセル６０３３の直接読み取りアライメントは、ピクセルエッジとのコントラストに基づいてピクセルセンターを見つけて位置付けるように構成されて実行される。

単一ピクセル６０３３又は全体として共にグループ化された複数のピクセル６０３３を参照して図８−１０の実施形態を説明したが、理解されるべきことには、これは必ずしも必要ではなく、他の実施形態が存在する。例えば、図８のケースにおいて、複数の位置での複数の直接読み取りピクセルアライメントの実行又は電気光学センサチップアセンブリ６０１の例えば２／３次元アレイを支援するように、複数の直視窓６０５を設けることができる。

実施形態によれば、図１１及び１２を参照するに、直視窓６０５は、ダイヤモンドポイント旋削（ＤＰＴ）加工プロセス（図１１参照）又は他の類似の機械加工プロセスのうちの少なくとも１つによって、及び／又は、化学エッチング若しくはドライエッチング（図１２参照）又は他の類似のエッチングプロセスによって、基板６０３２及びバッファ層６０３４の中に形成され得る。ＤＰＴ加工プロセスが使用されるケースでは、図１１に示すように、ＤＰＴヘッド１１０１が、ＤＰＴ機１１０２のサーボ要素によって、基板６０３２及びバッファ層６０３４に対して位置決めされて制御される。ＤＰＴヘッド１１０１は、基板６０３２から及び次いでバッファ層６０３４から材料を繰り返し除去する。

直視窓６０５を形成するために化学エッチングプロセスが使用される場合、図１２に示すように、直視窓６０５が形成されるべき領域の外側にある基板６０３２の部分がマスク１２０１によってマスクされ、結果として露出された基板６０３２の部分及び次いでバッファ層６０３４が、適切なエッチャント１２０２又は同様のエッチングプロセスに晒される。ドライエッチングプロセスは、直視窓６０５を形成するための材料除去のために、基板６０３２及びバッファ層６０３４の部分への粒子（イオン）又はガスの衝突を組み入れる。

ＤＰＴ加工プロセス及びエッチングプロセスが別々に使用されるとして上述したが、理解されるべきことには、それらを組み合わせて使用することもできる。例えば、図６Ａ、６Ｂ及び６Ｃのシーケンスに示すように、図６Ｂの薄化された基板６０３２の状態を達成するよう、基板６０３２の外面層がＤＰＴ加工プロセスによって除去され得る。続いて、図６Ｃの直視窓６０５を形成するために、ピクセル６０３３の部分が望まれずして除去されないことを確実にするよう、基板６０３２の内面層及びバッファ層６０３４が、エッチング法によって、いっそう注意深く除去され得る。

図１３を参照するに、電気光学モジュールアセンブリ１３０１は、ペデスタル１３０２とセンサチップアセンブリ１３０３とを含み得る。このセンサチップアセンブリ１３０３は、上述のような電気光学検出器素子１３０４と、上述のようなＲＯＩＣ１３０５と、支持用のシム１３０６とを含んでいる。ペデスタル１３０２は更に、画像画成アパーチャ１３０９を用いてベゼル１３０８内に固定される光学素子（例えば、フィルタ）１３１０を画成するように形成された光学素子アセンブリ１３０７を含み得る。さらに、ペデスタル１３０２は、電気相互接続のために、可変数のフレックスケーブル１３１２を備えたリジッドフレックスアセンブリ１３１１、又はマザーボードアセンブリを支持することができる。電気光学モジュールアセンブリ１３０１は、ペデスタル１３０２に対する光学素子１３１０の位置を特徴付けることと、電気光学検出器素子１３０４の直接読み取りピクセルアライメント処理を行うことと、ペデスタル１３０２上に電気光学検出器素子１３０４を配置することと、特徴付けられた位置及び直接読み取りピクセルアライメント処理の結果に基づいて、電気光学検出器素子１３０４を光学素子（例えば、フィルタ）１３１０に対してアライメント（例えば、３次元アライメント）することによって組み立てられ得る。この組立ては更に、直接読み取りピクセルアライメント処理の結果に基づいて、別の検出器アレイ１３０３をペデスタル１３０２上に配置すること、又はアライメントフィーチャ及び検出器ピクセルを用いて別の電気光学モジュールアセンブリ１３０１をアライメントすることを含み得る。

実施形態によれば、電気光学検出器素子１３０４が直接読み取りピクセルアライメント処理にかけられており、電気光学検出器１３０１のアセンブリが、実質的に高い精度で完成され得る。

以下の請求項中の全てのミーンズ・プラス・ファンクション要素又はステップ・プラス・ファンクション要素の対応する構造、材料、動作、及び均等物は、具体的にクレーム記載される他のクレーム要素と組み合わさってその機能を実行する如何なる構造、材料、又は動作をも含むことが意図される。本発明の記述は、例示及び説明の目的で提示されており、網羅的であること又は開示された形態での発明に限定されることは意図されていない。本発明の範囲及び精神から逸脱することなく、数多くの変更及び変形が当業者に明らかになる。実施形態は、本発明の原理及び実際の適用を最もよく説明するために、及び当業者が、企図される特定の用途に適した様々な変更とともに様々な実施形態に関して本発明を理解することを可能にするために、選択されて記述されている。

本発明の好適実施形態について記述したが、理解されるように、当業者は、現時及び将来の双方において、以下に続く請求項の範囲に入る様々な改善及び改良を為し得る。これらの請求項は、最初に記載された発明に対する適正な保護を維持するように解釈されるべきである。

Claims (18)

1. 電気光学センサチップアセンブリ（ＳＣＡ）であって、
   集積回路（ＩＣ）と、
   基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する赤外線検出器と、
   前記ＩＣと前記ピクセル層との間に介在する相互接続層であり、前記ピクセルから前記ＩＣまでそれぞれ延在可能な複数の冷間圧接された相互接続ポストを有する相互接続層と
   を有し、
   前記赤外線検出器は、前記ピクセルのうちの１つ以上の位置で前記基板及び前記バッファ層の中に形成された直視窓を有し、前記ピクセルのうちの前記１つ以上は、可視波長光が前記直視窓を通って前記ピクセルのうちの前記１つ以上まで伝播することによって視認可能である、
   電気光学ＳＣＡ。
2. 側方ハンドリング溝を更に有する請求項１に記載の電気光学ＳＣＡ。
3. 前記バッファ層は半導体材料を有する、請求項１に記載の電気光学ＳＣＡ。
4. 前記ピクセル層は半導体材料を有する、請求項１に記載の電気光学ＳＣＡ。
5. 各ピクセルが、
   ｎ型アブソーバと、
   ｐ型キャップと、
   前記ｐ型キャップと、対応する相互接続ポストと、の間に介在するコンタクトメタルと、
   前記コンタクトメタルを取り囲むパッシベーション材料と
   を有する、請求項１に記載の電気光学ＳＣＡ。
6. 電気光学センサチップアセンブリ（ＳＣＡ）を形成する方法であって、
   基板、バッファ層、ピクセル層、及び該ピクセル層内に配置されたピクセルのアレイを有する赤外線検出器を組み立て、
   集積回路（ＩＣ）と前記ピクセル層との間に相互接続層を介在させ、
   前記ＩＣと前記赤外線検出器とを混成させ、それにより、前記ピクセルから前記ＩＣまでそれぞれ延在可能な複数の相互接続ポストが冷間圧接され、
   前記ピクセルのうちの１つ以上の位置で、前記基板及び前記バッファ層の中に直視窓を形成し、且つ
   前記直視窓を通して前記ピクセルのうちの前記１つ以上まで可視波長光を伝播させる、
   ことを有する方法。
7. 側方ハンドリング溝にて前記電気光学ＳＣＡをハンドリングする、ことを更に有する請求項６に記載の方法。
8. 前記バッファ層は半導体材料を有する、請求項６に記載の方法。
9. 前記ピクセル層は半導体材料を有する、請求項６に記載の方法。
10. 各ピクセルが、
    ｎ型アブソーバと、
    ｐ型キャップと、
    前記ｐ型キャップと、対応する相互接続ポストと、の間に介在するコンタクトメタルと、
    前記コンタクトメタルを取り囲むパッシベーション材料と
    を有する、請求項６に記載の方法。
11. 前記直視窓の前記形成は、ダイヤモンドポイント旋削（ＤＰＴ）を有する、請求項６に記載の方法。
12. 前記直視窓の前記形成は、化学エッチング又はドライエッチングプロセスを有する、請求項６に記載の方法。
13. 前記直視窓の前記形成は、
    前記基板の外面層の中でのダイヤモンドポイント旋削（ＤＰＴ）と、
    前記基板の内面層及び前記バッファ層の中での化学エッチングと
    を有する、請求項６に記載の方法。
14. 請求項１に記載の電気光学センサチップアセンブリ（ＳＣＡ）を含む電気光学検出器を組み立てる方法であって、
    ペデスタルに対する光学素子の位置を特徴付け、
    前記電気光学ＳＣＡの直接読み取りピクセルアライメントを実行し、該直接読み取りピクセルアライメントは、前記直視窓を通して前記ピクセルのうちの前記１つ以上まで可視波長光を伝播させることを含み、
    前記ペデスタル上に前記電気光学ＳＣＡを配置し、且つ
    前記特徴付けられた位置と前記直接読み取りピクセルアライメントとに基づいて、前記電気光学ＳＣＡを前記光学素子に対してアライメントする、
    ことを有する方法。
15. 前記ペデスタルは、
    ベゼルと、
    前記光学素子を画成するように形成され、且つ画像画成アパーチャを用いて前記ベゼル内に固定された、光学素子アセンブリと
    を有する、請求項１４に記載の方法。
16. 前記ペデスタルは、フレックスケーブルを有するリジッドフレックスアセンブリを支持する、請求項１５に記載の方法。
17. 前記アライメントすることは、前記光学素子に対する前記電気光学ＳＣＡの平面アライメントを有する、請求項１４に記載の方法。
18. 前記光学素子はフィルタを有し、当該方法は更に、前記特徴付けられた位置と前記直接読み取りピクセルアライメントとに基づいて、前記電気光学ＳＣＡを前記フィルタに対してアライメントする、ことを有する、請求項１４に記載の方法。

Images