JP6747247B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、金属酸化物よりなる半導体膜をチャネル層として用いた電界効果トランジスタを有する半導体装置に適用して有効な技術に関する。

電界効果トランジスタの一種である薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）は、エレクトロニクス技術において重要な役割を担うデバイスであり、液晶ディスプレイの画素スイッチなどに用いられている。現在、薄膜トランジスタのチャネル層材料としては、非晶質シリコン（アモルファスシリコン）が広く使われているが、近年、これらシリコン材料の代替材料として、金属酸化物よりなる半導体膜をチャネル層として用いた薄膜トランジスタが注目を集めている。

例えば、特開２００６−１６５５３２号公報（特許文献１）には、Ｉｎ、Ｇａ、及びＺｎを含む酸化物を用いた半導体デバイスが開示されている。

また、特開２００８−２４３９２８号公報（特許文献２）には、インジウム、錫、亜鉛及び酸素を含有する非晶質酸化物を用いた薄膜トランジスタが開示されている。また、特開２０１２−０３３６９９号公報（特許文献３）には、酸化亜鉛および酸化錫を主材料とする酸化物焼結体からなる酸化物半導体ターゲットを用いて、薄膜トランジスタを製造する技術が開示されている。

また、特許第５５０３６６７号公報（特許文献４）には、インジウム酸化物を主成分とする第１の半導体層と、第１の半導体層上にインジウムを含まない亜鉛および錫酸化物を主成分とする第２の半導体層とを有する酸化物半導体ＴＦＴが開示されている。

特開２００６−１６５５３２号公報 特開２００８−２４３９２８号公報 特開２０１２−０３３６９９号公報 特許第５５０３６６７号公報

本発明者は、薄膜トランジスタやこのトランジスタに用いて好適な金属酸化物材料の研究・開発に従事している。

しかしながら、薄膜トランジスタに用いられる金属酸化物材料について、開発材料を単に従来の構造や製造工程に適用しても、却って、特性の劣化を招くことがある。詳細は、後述する。

このため、開発材料の特性向上に加え、その適用箇所や製造工程などを複合的に検討し、最適な構造や製法を見出すことが望まれる。

本発明の上記目的およびその他の目的と新規な特徴は、本願明細書の記載および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願において開示される発明のうち、代表的な実施の形態に示される半導体装置は、基板上に形成されたゲート電極と、ゲート電極上にゲート絶縁膜を介して形成された第１半導体膜と、第１半導体膜上に形成された第２半導体膜と、第２半導体膜上に形成されたソース、ドレイン電極と、を有する。そして、第１半導体膜の端部は、第２半導体膜の端部より、後退している。

本願において開示される発明のうち、代表的な実施の形態に示される半導体装置の製造方法は、第１半導体膜と第２半導体膜の積層膜をエッチングする工程を有する。そして、このエッチング工程は、積層膜を第１エッチング液でエッチングする工程と、この工程の後、積層膜の側壁から第１半導体膜を第２エッチング液でエッチングする工程を有する。

本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置によれば、その特性を向上させることができる。

本願において開示される発明のうち、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。

実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図３に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図７に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図８に続く工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図９に続く工程を示す断面図である。 実施の形態１の比較例の半導体装置の構成を示す断面図である。 比較例の半導体装置の構成を示す図である。 比較例の半導体装置の電流−電圧特性を示す図である。 実施の形態１の半導体装置の構成を示す図である。 実施の形態１の半導体装置の電流−電圧特性を示す図である。 実施の形態１の半導体装置の他の構成を示す断面図である。 実施の形態２の第１例の半導体装置の電流−電圧特性を示す図である。 実施の形態２の第２例の半導体装置の電流−電圧特性を示す図である。 アクティブマトリクス基板の構成を示す回路図である。 アクティブマトリクス基板の構成を示す平面図である。

以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。また、以下の実施の形態において、「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも数または順序を限定するものではない。

また、図面等において示す各構成の、位置、大きさ、範囲などは、必ずしも実デバイスと対応するものではなく、説明をわかりやすくするため、位置、大きさ、範囲などを適宜変更して示す場合がある。

（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。

［構造説明］
図１および図２は、本実施の形態の半導体装置の構成を示す断面図である。図２は、図１の部分拡大図である。図１に示す半導体装置は、薄膜トランジスタである。そして、この薄膜トランジスタは、いわゆる、ボトムゲート／トップコンタクト構造のトランジスタである。

このボトムゲート構造とは、チャネルを形成する半導体膜（チャネル層、ここでは、第１金属酸化物半導体膜ＭＯ１および第２金属酸化物半導体膜ＭＯ２の積層膜ＭＯ）よりも下層にゲート電極ＧＥが配置されている構造をいう。また、トップコンタクトとは、上記半導体膜（ここでは、上記積層膜ＭＯ）よりも上層にソース、ドレイン電極ＳＤが配置されている構造をいう。

即ち、図１に示すように、本実施の形態の薄膜トランジスタは、基板ＳＵＢの主表面に配置される。具体的には、本実施の形態の薄膜トランジスタは、基板ＳＵＢ上に配置されたゲート電極ＧＥと、ゲート電極ＧＥ上にゲート絶縁膜ＧＩを介して配置された半導体膜である上記積層膜ＭＯと、この積層膜ＭＯ上に配置されたソース、ドレイン電極ＳＤとを有する。

このソース、ドレイン電極ＳＤは、ゲート電極ＧＥと積層膜ＭＯとの重なり領域上において、所定の間隔を置いて配置されている。この所定の間隔の部分がチャネル領域となる。

ここで、上記積層膜ＭＯは、第１金属酸化物半導体膜（第１半導体膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（第２半導体膜）ＭＯ２とを有する。第１金属酸化物半導体膜（第１半導体膜）ＭＯ１は、少なくともＩｎ元素およびＯ元素を主成分として含有する金属酸化物である。第２金属酸化物半導体膜（第２半導体膜）ＭＯ２は、少なくともＺｎ元素およびＯ元素を主成分として含有し、Ｉｎ元素を主成分としては含まない金属酸化物である。ここで、本願での主成分とは、不純物として含有されるものではなく、１０原子％以上の含有率の元素をいう。例えば、第１金属酸化物半導体膜（第１半導体膜）ＭＯ１のキャリア密度は、１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３以下であり、第２金属酸化物半導体膜（第２半導体膜）ＭＯ２のキャリア密度は、１×１０^１５ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

第１金属酸化物半導体膜（第１半導体膜）ＭＯ１は、例えば、ＩＴＯ膜である。ＩＴＯ膜の膜厚は、例えば、５ｎｍ程度である。ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ、Ｉｎ−Ｓｎ−Ｏ、酸化インジウム錫、インジウム錫複合酸化物）膜は、錫、インジウムおよび酸素から構成される金属酸化物である。したがって、ＩＴＯ膜は、錫、インジウムおよび酸素を主成分として含有する。

また、第２金属酸化物半導体膜（第２半導体膜）ＭＯ２は、例えば、ＺＴＯ膜である。ＺＴＯ膜の膜厚は、例えば、５０ｎｍ程度である。ＺＴＯ（ｚｉｎｃ−ｔｉｎ ｏｘｉｄｅ、酸化亜鉛錫、亜鉛錫複合酸化物）膜は、錫、亜鉛および酸素を主成分として含有する金属酸化物である。このＺＴＯ膜は、希少金属を主成分として含まず、コスト面で有利な材料である。ＺＴＯ膜のキャリア密度は、２×１０^１６ｃｍ^−３程度であり、ＩＴＯ膜のキャリア密度は、２×１０^１９ｃｍ^−３程度である。

このような積層構造の金属酸化物（ＭＯ）チャネル層を用いることにより、単層の酸化物半導体層、例えば、単層ＩＧＺＯなどをチャネル層として用いる場合よりも、オン特性（キャリア移動度やオン電流）を向上させることができ、動作（駆動）の高速化などを図ることができる。また、オフ時のリーク電流の低さは、単層ＩＧＺＯなどの酸化物半導体の特性を維持しており、省電力化を図ることもできる。

ここで例として示したＩＴＯ層とＺＴＯ層からなる積層構造チャネルは、上記の通り高いオン特性を有することにより、画素サイズの微細化に伴い、薄膜トランジスタが微細化されても、良好なオン電流を確保することができる。言い換えれば、微細化しても十分なトランジスタ特性を維持することができ、４Ｋ、８Ｋなどの超高精細ディスプレイに適用した場合、高い開口率を達成できるため、結果として超高精細ディスプレイの高輝度・高コントラスト化、ダイナミックレンジ拡大などを図ることができる。

また、上記の積層構造では、上層に電極加工に対する耐性の高いＺＴＯ膜を用いることで、低コストなバックチャネルエッチプロセスを適用することが可能である。更に、ＺＴＯはパッシベーション膜の形成工程によるプロセスダメージにも耐性を有するため、単層ＩＧＺＯなどの一般的な酸化物半導体プロセスに比較して製造コストの低減を実現することができる。

そして、下層の第１金属酸化物半導体膜ＭＯ１の端部は、上層の第２金属酸化物半導体膜ＭＯ２の端部より後退している。別の言い方をすれば、下層の第１金属酸化物半導体膜ＭＯ１の形成領域は、上層の第２金属酸化物半導体膜ＭＯ２の形成領域より一回り小さい。下層の第１金属酸化物半導体膜ＭＯ１の端部と、上層の第２金属酸化物半導体膜ＭＯ２の端部との間の距離を“Ｌ１”とする（図２参照）。

このため、下層の第１金属酸化物半導体膜ＭＯ１と、ソース、ドレイン電極ＳＤとの間には、隙間（空隙ＳＰ）が生じている。別の言い方をすれば、上層の第２金属酸化物半導体膜ＭＯ２の端部近傍には、下層の第１金属酸化物半導体膜ＭＯ１が形成されていない“アンダーカット部”が配置されている。

このように、下層の第１金属酸化物半導体膜ＭＯ１の端部を後退させることにより、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２を確保することができ、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、トランジスタ特性、特に、オフ特性を向上させることができる。詳細は、後述する。

［製法説明］
次いで、本実施の形態の半導体装置の製造工程を説明するとともに、本実施の形態の半導体装置の構造をより明確にする。

図３〜図１０は、本実施の形態の半導体装置の製造工程を示す断面図である。

まず、図３に示すように、基板ＳＵＢ上に、ゲート電極ＧＥを形成する。基板ＳＵＢとしては、例えば、ガラス、石英、サファイアなどからなる基板を用いることができる。また、プラスチックフィルム等よりなる基板、いわゆるフレキシブル基板を用いてもよい。

次いで、基板ＳＵＢ上に、ゲート電極材料（導電性材料）として、例えば、ＤＣマグネトロンスパッタ法などを用い、モリブデン（Ｍｏ）膜を、１００ｎｍ程度の膜厚で、堆積する。ゲート電極材料としては、モリブデン（Ｍｏ）の他、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、窒化チタン（ＴｉＮ）などの導電性を有する金属窒化物を用いてもよい。また、不純物を含有し、キャリア（電子、ホール）の多い半導体を用いてもよい。また、上記金属化合物（金属酸化物、金属窒化物）や半導体と、金属（合金を含む）との積層体を用いてもよい。ゲート電極材料の成膜には、スパッタリング法の他、蒸着法やＣＶＤ（化学気相成長、Chemical Vapor Deposition）法などを用いることができる。

次いで、ゲート電極材料（Ｍｏ膜）上に、フォトレジスト膜（図示せず）を形成し、露光・現像処理により、ゲート電極ＧＥの形成領域にのみ、フォトレジスト膜を残存させる。次いで、このフォトレジスト膜をマスクとして、ゲート電極材料（Ｍｏ膜）を反応性イオンエッチング（ＲＩＥ（Reactive Ion Etching））などによりエッチングすることにより、ゲート電極ＧＥを形成する。反応性イオンエッチングのようなドライエッチングを行ってもよく、また、ウェットエッチングを行ってもよい。このゲート電極ＧＥの形状（上面から見た平面形状）は、例えば、紙面と交差する方向に長辺を有する略矩形状である。

次いで、図４に示すように、ゲート電極ＧＥ上に、ゲート絶縁膜ＧＩを形成する。ゲート絶縁膜ＧＩとして、例えば、酸化シリコン膜（ＳｉＯｘ）を、ＰＥ−ＣＶＤ法などにより、１００ｎｍ程度堆積する。酸化シリコン膜の他、酸化アルミニウム膜などの他の酸化膜を用いてもよい。また、酸化膜以外に、窒化シリコン膜や窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、パリレンなどの有機絶縁膜を用いてもよい。また、成膜方法としては、上記ＣＶＤ法の他、スパッタリング法や塗布法などを用いてもよい。

次いで、図５に示すように、ゲート絶縁膜ＧＩ上に、半導体膜（ＭＯ）を形成する。具体的には、ゲート絶縁膜ＧＩ上に、第１金属酸化物半導体膜ＭＯ１を形成し、さらに、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を形成する。この第１金属酸化物半導体膜ＭＯ１は、薄膜トランジスタの主たるチャネル領域を構成する膜であり、半導体の性質を有する。ここでは、第１金属酸化物半導体膜ＭＯ１として、ＩＴＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて５ｎｍ程度の膜厚で堆積する。例えば、錫組成１０ａｔ％、インジウム組成９０ａｔ％のターゲット材を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約３０％）、ＤＣパワー５０Ｗにて、ＩＴＯ膜を成膜することができる。第１金属酸化物半導体膜ＭＯ１としては、上記ＩＴＯ膜の他、ＩＺＯ膜やＩＧＺＯ膜を用いてもよい。これらの膜の適用例については、実施の形態２において詳細に説明する。

次いで、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を連続成膜する。この第２金属酸化物半導体膜ＭＯ２も、半導体の性質を有する膜である。ここでは、第２金属酸化物半導体膜ＭＯ２として、ＺＴＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて５０ｎｍ程度の膜厚で堆積する。例えば、錫組成３０ａｔ％、亜鉛組成７０ａｔ％のターゲット材（Ａｌ ５００ｐｐｍ添加）を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約１０％）にて、ＺＴＯ膜を成膜することができる。また、成膜方法としては、上記スパッタリング法の他、ＣＶＤ法、ＰＬＤ法、塗布法、印刷法などを用いることができるが、スパッタリング法によれば、大型基板への均一性の高い成膜が可能である。さらに、化学蒸着法などと比較し、比較的低温での成膜が可能であるため、耐熱性の低い材料（例えば、樹脂基板材料など）を選択することができるという利点がある。

このようにして、第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２との積層膜ＭＯを形成することができる。

次いで、積層膜ＭＯ上に、フォトレジスト膜ＰＲ１を形成し、露光・現像処理により、ゲート電極ＧＥの形成領域より一回り大きい略矩形状の領域にのみ、フォトレジスト膜ＰＲ１を残存させる。次いで、このフォトレジスト膜ＰＲ１をマスクとして、積層膜ＭＯをウェットエッチング（第１エッチング）することにより、上記形状の積層膜ＭＯを形成する。エッチング液としては、シュウ酸系エッチング液を用いることができる。エッチング時間は、３〜４分程度である。シュウ酸系エッチング液は、ＩＴＯ膜のエッチングにおいて、一般的に用いられるエッチング液である。また、シュウ酸系エッチング液は、ＺＴＯ膜をエッチングし得る。

ここで、フォトレジスト膜ＰＲ１をマスクとしたエッチング（いわゆる、パターニング工程）において、被エッチング膜の側面はテーパ形状となりやすい。これは、被エッチング膜の上部は、よりエッチング剤に晒され易く、下部よりエッチングが進みやすいためである。さらに、シュウ酸系エッチング液によるエッチングレート（ｎｍ／ｍｉｎ）について、ＩＴＯ膜は１２０であるのに対し、ＺＴＯ膜は２１５であり、ＺＴＯ膜よりもＩＴＯ膜のエッチングレートが小さい。このため、下層のＩＴＯ膜がエッチングされ難く、テーパ角がより小さくなる。ここで言う、テーパ角とは、基板表面とＩＴＯ膜の側面とのなす角である。

このように、積層膜ＭＯの端部において、エッチング端面はテーパ形状となる。別の言い方をすれば、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２の端部より外側に第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１の端部が、はみ出した状態となる（図６）。

次いで、フォトレジスト膜ＰＲ１を除去する。次いで、図７に示すように、下層の第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１をウエットエッチング（第２エッチング）する。これにより、上層の第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２の端部下にアンダーカットが形成される。エッチング液としては、希硝酸（約０．７％）を用いることができる。エッチング時間は、２分程度である。希硝酸（約０．７％）のエッチングレートについて、ＩＴＯ膜は５．０であるのに対し、ＺＴＯ膜は０．２であり、ＩＴＯ膜よりもＺＴＯ膜のエッチングレートが小さいため、ＩＴＯ膜のみが選択的にエッチングされる。このため、ＺＴＯ膜の端部から約１０〜１５ｎｍ程度のアンダーカット（サイドエッチング）が形成される。別の言い方をすれば、ＺＴＯ膜の端部から約１０〜１５ｎｍ程度、ＩＴＯ膜が後退する。これにより、ＺＴＯ膜の端部下には、空隙（スペース）ＳＰが形成される。なお、上記アンダーカットの程度については、デバイス設計上、成膜技術などのプロセス上、適正な数値が存在し、適宜調整可能である。

次いで、図８に示すように、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２上に、導電性膜として金属膜ＭＦを形成する。この金属膜ＭＦは、ソース、ドレイン電極ＳＤとなる。第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２上に、金属膜ＭＦとして、例えば、Ｍｏ膜を、ＤＣマグネトロンスパッタ法などを用い、１００ｎｍ程度の膜厚で、堆積する。金属膜ＭＦとしては、モリブデン（Ｍｏ）の他、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、銀（Ａｇ）、亜鉛（Ｚｎ）などの金属の単層膜を用いることができる。また、上記複数の金属のうち、２種以上の金属を含有する合金膜を用いることができる。また、上記金属よりなる膜および合金膜のうち、２種以上の膜の積層膜を用いることができる。例えば、Ｍｏ膜／Ａｌ膜／Ｍｏ膜の積層膜を用いてもよい。金属膜ＭＦの成膜には、スパッタリング法の他、蒸着法やＣＶＤ法などを用いることができる。ここでは、異方性（指向性）が高い成膜方法を用い、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２の端部下には、空隙（スペース）ＳＰが、埋まらないようにすることが好ましい。例えば、スパッタリング法や蒸着法によれば、ＺＴＯ膜の端部下の空隙（スペース）ＳＰが埋まりにくく、金属膜ＭＦの成膜方法として好ましい。

上記金属膜ＭＦの形成により、積層膜ＭＯの側面（側壁）が、金属膜ＭＦで覆われる。この際、ＺＴＯ膜の端部下には、空隙（スペース）ＳＰが残存する。

次いで、金属膜ＭＦ上に、フォトレジスト膜ＰＲ２を形成し、露光・現像処理により、ゲート電極ＧＥの上方のフォトレジスト膜ＰＲ２を除去する。次いで、このフォトレジスト膜ＰＲ２をマスクとして、金属膜ＭＦをウェットエッチングすることにより、ソース、ドレイン電極ＳＤを形成する（図９）。エッチング液としては、ＰＡＮ系エッチング液などを用いることができる。ここで、金属膜ＭＦのエッチングの際、積層膜ＭＯの上層が、金属膜ＭＦのエッチング液（ここでは、ＰＡＮ系エッチング液）への耐性の高い第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２であるため、積層膜ＭＯへのエッチングダメージを低減することができる。このため、チャネルとなる積層膜ＭＯの特性が良好となり、トランジスタ特性を向上させることができる。このような金属膜ＭＦのエッチング工程を、ＢＣＥ（Ｂａｃｋ−Ｃｈａｎｎｅｌ−Ｅｔｃｈ、バックチャネルエッチ）プロセスという。

次いで、図１０に示すように、積層膜ＭＯおよびソース、ドレイン電極ＳＤ上に、保護膜ＰＲＯを形成する。保護膜としては、例えば、酸化シリコン膜と窒化シリコン膜の積層膜（ＳｉＮｘ／ＳｉＯｘ）を用いることができる。例えば、積層膜ＭＯおよびソース、ドレイン電極ＳＤ上に、酸化シリコン膜をＰＥ−ＣＶＤ法などにより形成し、さらに、酸化シリコン膜上に、窒化シリコン膜をＰＥ−ＣＶＤ法などにより形成する。

以上の工程により本実施の形態の薄膜トランジスタが略完成する。

このように、本実施の形態によれば、第１および第２金属酸化物半導体膜（ＭＯ１、ＭＯ２）の積層膜ＭＯを、チャネル層として用い、下層の第１金属酸化物半導体膜ＭＯ１を、上層の第２金属酸化物半導体膜ＭＯ２から後退させたので、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、特性の良好な薄膜トランジスタを得ることができる。

これに対し、下層の第１金属酸化物半導体膜ＭＯ１を、上層の第２金属酸化物半導体膜ＭＯ２から後退させずに、ソース、ドレイン電極ＳＤを形成した比較例の場合には、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１とが短絡し、トランジスタ特性を有さない。

図１１は、本実施の形態の比較例の半導体装置（薄膜トランジスタ）の構成を示す断面図である。比較例の半導体装置は、図６を参照しながら説明した、ＺＴＯ膜の端部より外側に、ＩＴＯ膜の端部が、はみ出した状態の積層膜ＭＯ上に、ソース、ドレイン電極ＳＤを形成したものである。図１２は、比較例の半導体装置の構成を示す図である。（Ａ）は、断面ＳＥＭ写真であり、（Ｂ）は、（Ａ）の写真を模式的に示したものである。図１２に示すように、積層膜（ＺＴＯ、ＩＴＯ）ＭＯをフォトレジスト膜ＰＲをマスクとしてエッチングした場合、積層膜ＭＯの端面は、テーパ形状となっている（破線で囲んだ領域参照）。

このような場合、図１１に示すように、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１とが接触してしまうため、これらの間で短絡が生じる。このような、短絡が生じた薄膜トランジスタにおいては、もはや、トランジスタ動作をし得ない。図１３は、比較例の半導体装置の電流−電圧特性を示す図である。図１３において、横軸は、ゲート電圧（Ｖｇ、［Ｖ］）、縦軸は、ドレイン電流［Ａ］であり、３本のグラフは、ドレイン電圧（Ｖｄ、［Ｖ］）が、０．１Ｖ、１Ｖ、１０Ｖのものである。図１３からも明らかなように、ドレイン電流の立ち上がりが確認できず、トランジスタ動作をし得ないことが分かる。

図１４は、本実施の形態の半導体装置の構成を示す図である。（Ａ）は、断面ＳＥＭ写真であり、（Ｂ）は、（Ａ）の写真を模式的に示したものである。図１４に示すように、積層膜（ＺＴＯ、ＩＴＯ）ＭＯをフォトレジスト膜ＰＲをマスクとしてエッチングし、さらに、上記第２エッチングを行うことにより、積層膜（ＺＴＯ、ＩＴＯ）ＭＯの端面において、下層のＩＴＯが後退することが分かる。このように、下層のＩＴＯを後退させ、空隙ＳＰを設けた場合、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１とが接触しないため、良好なトランジスタ動作を確認することができる。図１５は、本実施の形態の半導体装置の電流−電圧特性を示す図である。即ち、積層膜ＭＯとして、ＺＴＯ／ＩＴＯを用いた場合の電流−電圧特性を示す。図１５からも明らかなように、ドレイン電流の立ち上がりが確認でき、トランジスタ動作をし得ることが分かる。図１５において、横軸は、ゲート電圧（Ｖｇ、［Ｖ］）、縦軸は、ドレイン電流［Ａ］であり、上から３本のグラフは、ドレイン電圧（Ｖｄ、［Ｖ］）が、０．１Ｖ、１Ｖ、１０Ｖのものである。また、一番下のグラフは、キャリアの移動度（ｃｍ^２／Ｖｓ）を示すものである。このグラフから明らかなように、移動度３９．５ｃｍ^２／Ｖｓの良好なトランジスタ特性を確認することができた。

上記本願のチャネル端部の構造とすることにより、良好なオン特性を有する積層チャネル構造ＴＦＴを実用的に製造、利用することが可能となり、８Ｋなど超高精細ディスプレイの高輝度、高コントラスト化、高ダイナミックレンジ化を実現することができる。

また、本実施の形態で説明した製造工程によれば、積層膜ＭＯの下層の第１金属酸化物半導体膜ＭＯ１を、上層の第２金属酸化物半導体膜ＭＯ２をマスクとして後退させた。即ち、マスクを増やすことなく、工程数の最小限の増加で、特性の良好な薄膜トランジスタを製造することができる。即ち、低コストプロセスを実現できる。また、製造工程の煩雑化を回避し、製造歩留まりを向上させることができる。

また、本実施の形態で説明した製造工程によれば、レーザアニールを用いた低温ポリシリコンプロセスと異なり、大画面ディスプレイにも適用可能である。レーザアニール工程は、大面積の処理に適さないが、本実施の形態で説明した製造工程によれば、基板の大面積化にも容易に対応することができる。つまり、レーザアニールを用いた低温ポリシリコンより低コストでディスプレイを製造することができる。

なお、本実施の形態においては、下層の第１金属酸化物半導体膜ＭＯ１の端部と、上層の第２金属酸化物半導体膜ＭＯ２の端部との間の距離Ｌ１を、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２と、同程度として示してあるが（図２）、Ｌ１＞Ｌ２となってもよい。図１６は、本実施の形態の半導体装置の他の構成を示す断面図である。

図１６においては、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２が、下層の第１金属酸化物半導体膜ＭＯ１の端部と、上層の第２金属酸化物半導体膜ＭＯ２の端部との間の距離Ｌ１より小さくなっている（Ｌ１＞Ｌ２）。例えば、ソース、ドレイン電極ＳＤとなる金属膜の成膜時（図８参照）において、金属膜が上層の第２金属酸化物半導体膜ＭＯ２の端部下に少し潜り込んだ場合であっても、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２が確保されていれば、これらの間の短絡を防止することができる。

（エッチング液について）
上記製造工程においては、第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１と、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２との積層膜ＭＯをエッチングするための第１エッチング液として、シュウ酸系エッチング液を用い、下層の第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１をエッチングするための第２エッチング液として、希硝酸（約０．７％）を用いたが、他のエッチング液を用いてもよい。

第１エッチング液は、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２および金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１をエッチングし得るエッチング液である。それぞれのエッチングレートは、例えば、第２エッチング液の場合と比較して近い方が好ましい。特に、シュウ酸系エッチング液は、汎用性が高く、第１エッチング液として用いて好適である。シュウ酸系エッチング液は、少なくともシュウ酸を含有するエッチング液である。

第２エッチング液は、第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１のエッチングレートＲ１が、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２のエッチングレートＲ２より大きい（Ｒ１＞Ｒ２）。下層の第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１の方がエッチングされ易いエッチング液である。このような第２エッチング液としては、希硝酸の他、硫酸、塩酸、フッ酸などを用いることができる。硫酸の濃度は、例えば、１．０％程度で、塩酸の濃度は、例えば、０．４％程度で、フッ酸の濃度は、例えば、０．０３％程度のものを用いることができる。ここでの濃度は、重量％である。また、上記濃度は、一例であり、処理時間を含め、適宜調整可能である。この他、ＰＡＮ系のエッチング液、リン酸−硝酸系のエッチング液を用いてもよい。ＰＡＮ系のエッチング液は、リン酸、硝酸および酢酸を含有する。リン酸−硝酸系のエッチング液は、リン酸および硝酸を含有する。

表１は、金属酸化物半導体膜と、エッチング液のエッチングレートとの関係を示す表である。例えば、上記エッチング液を用いた場合のＺＴＯ膜、ＩＴＯ膜の常温（２５℃）でのエッチングレートが示されている。なお、表１中、カッコ内の数値は、４０℃でのエッチングレートである。また、この表１においては、ＩＴＯ膜の他、ＩＺＯ膜やＩＧＺＯ膜についてのエッチングレートも示してある。

本実施の形態においては、高キャリア密度の第１金属酸化物半導体膜として、ＩＴＯ膜を用いたが、ＩＺＯ膜やＩＧＺＯ膜を用いてもよい。これらの膜の適用例については、実施の形態２において説明する。

（実施の形態２）
本実施の形態においては、第１金属酸化物半導体膜ＭＯ１としてＩＺＯ膜を用いた場合（第１例）と、ＩＧＺＯ膜を用いた場合（第２例）とについて説明する。

（第１例）
上記実施の形態１においては、第１金属酸化物半導体膜ＭＯ１としてＩＴＯ膜を用いたが、ＩＺＯ膜を用いてもよい。なお、第１金属酸化物半導体膜ＭＯ１の具体的な膜種以外は、実施の形態１の場合と同様である。即ち、図１等を参照しながら説明した構成と同様であり、図３〜図１０を参照しながら説明した製造工程と同様の工程で形成することができる。

本第１例の半導体装置は、実施の形態１の場合と同様に、ボトムゲート／トップコンタクト構造の薄膜トランジスタである（図１、図２参照）。

この本第１例の半導体装置においても、上記積層膜ＭＯは、第１金属酸化物半導体膜（第１半導体膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（第２半導体膜）ＭＯ２とを有する。第１金属酸化物半導体膜（第１半導体膜）ＭＯ１は、ＩＺＯ膜である。ＩＺＯ膜の膜厚は、例えば、４ｎｍ程度である。ＩＺＯ（Ｉｎ−Ｚｎ−Ｏ、酸化インジウム亜鉛、インジウム亜鉛複合酸化物）膜は、亜鉛、インジウムおよび酸素を主成分として含有する金属酸化物である。別の言い方をすれば、酸化亜鉛（ＺｎＯ）と酸化インジウム（ＩｎＯ_２）を含有する金属酸化物である。

そして、第２金属酸化物半導体膜（第２半導体膜）ＭＯ２は、ＺＴＯ膜である。ＺＴＯ膜の膜厚は、例えば、５０ｎｍ程度である。ＺＴＯ（ｚｉｎｃ−ｔｉｎ ｏｘｉｄｅ、酸化亜鉛錫）膜は、錫、亜鉛および酸素を主成分として含有する金属酸化物である。別の言い方をすれば、酸化錫と酸化亜鉛を含有する金属酸化物である。

ＺＴＯ膜のキャリア密度は、１．２×１０^１６ｃｍ^−３程度であり、ＩＺＯ膜のキャリア密度は、１×１０^１９ｃｍ^−３程度である。このように、ＩＺＯ膜を用いることで、キャリア密度の向上により、実施の形態１の場合と同様に、上記オン特性の向上、動作の高速化、オフリークの低減などの効果を奏することができる。さらに、微細化しても十分なトランジスタ特性を維持することができ、超高精細ディスプレイの高輝度・高コントラスト化を図ることができる。

そして、下層の第１金属酸化物半導体膜ＭＯ１の端部は、上層の第２金属酸化物半導体膜ＭＯ２の端部より後退している（図１、図２参照）。このため、下層の第１金属酸化物半導体膜ＭＯ１と、ソース、ドレイン電極ＳＤとの間には、隙間（空隙ＳＰ）が生じている。

このように、下層の第１金属酸化物半導体膜ＭＯ１の端部を後退させることにより、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２を確保することができ、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、トランジスタ特性を向上させることができる。

第１例の半導体装置の製造工程は、実施の形態１の場合と同様である（図３〜図１０）。即ち、基板ＳＵＢ上に、ゲート電極ＧＥを形成し、その上に、ゲート絶縁膜ＧＩを形成する。そして、ゲート絶縁膜ＧＩ上に、第１金属酸化物半導体膜ＭＯ１を形成し、さらに、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を形成する。ここでは、第１金属酸化物半導体膜ＭＯ１として、ＩＺＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて４ｎｍ程度の膜厚で堆積する。例えば、亜鉛組成１０ａｔ％、インジウム組成９０ａｔ％のターゲット材を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約５０％）、ＤＣパワー５０Ｗにて、ＩＺＯ膜を成膜することができる。

次いで、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を連続成膜する。第２金属酸化物半導体膜ＭＯ２として、ＺＴＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて５０ｎｍ程度の膜厚で堆積する。例えば、錫組成３０ａｔ％、亜鉛組成７０ａｔ％のターゲット材（Ａｌ ５００ｐｐｍ添加）を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約１０％）にて、ＺＴＯ膜を成膜することができる。

このようにして、第１金属酸化物半導体膜（ＩＺＯ膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２との積層膜ＭＯを形成することができる。

次いで、積層膜ＭＯを第１エッチングすることにより、上記形状の積層膜ＭＯを形成する。エッチング液としては、シュウ酸系エッチング液を用いることができる。エッチング時間は、３〜４分程度である。シュウ酸系エッチング液は、ＩＴＯ膜などの金属酸化物のエッチングにおいて、一般的に用いられるエッチング液である。シュウ酸系エッチング液は、ＺＴＯ膜をエッチングし得るが、エッチングレート（ｎｍ／ｍｉｎ）は、ＩＺＯ膜は２９０であるのに対し、ＺＴＯ膜は２１５であり、エッチングレートは同程度である。よって、この時点では、積層膜ＭＯの端部において、エッチング端面は、テーパ形状となり得る（図６参照）。但し、エッチングレートが同程度であることから、テーパ角は、実施の形態１（図６）の場合より大きくなる。

次いで、下層の第１金属酸化物半導体膜（ＩＴＯ膜）ＭＯ１を第２エッチングすることにより、上層の第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２の端部下にアンダーカットを形成する。エッチング液としては、希硫酸（約０．１％）を用いることができる。エッチング時間は、２〜３分程度である。希硫酸（約０．１％）のエッチングレートは、ＩＺＯ膜は４３であるのに対し、ＺＴＯ膜は０．８であり、ＩＺＯ膜よりもＺＴＯ膜のエッチングレートが小さいため、ＩＺＯ膜のみが選択的にエッチングされる。このため、ＺＴＯ膜の端部から約１０〜２０ｎｍ程度のアンダーカット（サイドエッチング）が形成される。別の言い方をすれば、ＺＴＯ膜の端部から約１０〜２０ｎｍ程度のＩＺＯ膜が後退する。これにより、ＺＴＯ膜の端部下には、空隙（スペース、ＳＰ）が形成される（図７参照）。

ここでは、エッチング液として希硫酸（約０．１％）を用いたが、リン酸−硫酸系エッチング液を用いてもよい。リン酸−硫酸系エッチング液は、ＭｏやＣｕのエッチング液として一般的に用いられるものである。リン酸−硫酸系エッチング液を用いる場合、エッチング時間は、２０秒程度でよい。このリン酸−硫酸系エッチング液に対して、ＺＴＯ膜は、十分な耐性があり、エッチングされ難い。このため、ＩＺＯ膜が、ＺＴＯ膜の端部から後退する。

次いで、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２上に、導電性膜として金属膜（ＭＦ）を形成し、ウェットエッチングすることにより、ソース、ドレイン電極ＳＤを形成する。次いで、積層膜ＭＯおよびソース、ドレイン電極ＳＤ上に、保護膜ＰＲＯを形成する。以上の工程により本第１例の薄膜トランジスタが略完成する。

このように、本第１例においても、第１および第２金属酸化物半導体膜（ＭＯ１、ＭＯ２）の積層膜ＭＯを、チャネル層として用い、下層の第１金属酸化物半導体膜ＭＯ１を、上層の第２金属酸化物半導体膜ＭＯ２から後退させたので、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、良好なトランジスタ特性を得ることができる。図１７は、本実施の形態の第１例の半導体装置の電流−電圧特性を示す図である。即ち、積層膜ＭＯとして、ＺＴＯ／ＩＺＯを用いた場合の電流−電圧特性を示す。図１７において、横軸は、ゲート電圧（Ｖｇ、［Ｖ］）、縦軸は、ドレイン電流［Ａ］であり、上から３本のグラフは、ドレイン電圧（Ｖｄ、［Ｖ］）が、０．１Ｖ、１Ｖ、１０Ｖのものである。また、一番下のグラフは、キャリアの移動度（ｃｍ^２／Ｖｓ）を示すものである。図１７からも明らかなように、ドレイン電流の立ち上がりが確認でき、トランジスタ動作をし得ることが分かる。また、一番下のグラフから明らかなように、移動度３０．７ｃｍ^２／Ｖｓの良好なトランジスタ特性を確認することができた。

なお、本第１例においても、第１エッチング液として、シュウ酸系エッチング液を用いることができ、第２エッチング液として、希硫酸やリン酸−硝酸系のエッチング液の他、硝酸、塩酸、フッ酸、ＰＡＮ系のエッチング液などを用いることができる（表１参照）。

（第２例）
上記実施の形態１においては、第１金属酸化物半導体膜ＭＯ１としてＩＴＯ膜を用いたが、ＩＧＺＯ膜を用いてもよい。なお、第１金属酸化物半導体膜ＭＯ１の具体的な膜種以外は、実施の形態１の場合と同様である。即ち、図１等を参照しながら説明した構成と同様であり、図３〜図１０を参照しながら説明した製造工程と同様の工程で形成することができる。

本第２例の半導体装置は、実施の形態１の場合と同様に、ボトムゲート／トップコンタクト構造の薄膜トランジスタである（図１、図２参照）。

この本第２例の半導体装置においても、上記積層膜ＭＯは、第１金属酸化物半導体膜（第１半導体膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（第２半導体膜）ＭＯ２とを有する。第１金属酸化物半導体膜（第１半導体膜）ＭＯ１は、ＩＧＺＯ膜である。ＩＧＺＯ膜の膜厚は、例えば、２５ｎｍ程度である。ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ、酸化インジウムガリウム亜鉛、インジウムガリウム亜鉛複合酸化物）膜は、亜鉛、インジウム、ガリウムおよび酸素を含有する金属酸化物である。

そして、第２金属酸化物半導体膜（第２半導体膜）ＭＯ２は、ＺＴＯ膜である。ＺＴＯ膜の膜厚は、例えば、５ｎｍ程度である。ＺＴＯ（ｚｉｎｃ−ｔｉｎ ｏｘｉｄｅ、酸化亜鉛錫）膜は、錫、亜鉛および酸素を含有する金属酸化物である。別の言い方をすれば、酸化錫と酸化亜鉛を含有する金属酸化物である。例えば、Ｚｎ_２ＳｎＯ_４と示されることがあるが、組成比は、変化する場合がある。

ＺＴＯ膜のキャリア密度は、７×１０^１６ｃｍ^−３程度であり、ＩＧＺＯ膜のキャリア密度は、５×１０^１8ｃｍ^−３程度である。このように、ＩＧＺＯ膜を用いることで、キャリア密度の向上により、実施の形態１の場合と同様に、上記オン特性の向上、動作の高速化、オフリークの低減などの効果を奏することができる。さらに、微細化しても十分なトランジスタ特性を維持することができ、ディスプレイの高輝度・高コントラスト化を図ることができる。

そして、下層の第１金属酸化物半導体膜ＭＯ１の端部は、上層の第２金属酸化物半導体膜ＭＯ２の端部より後退している（図１、図２参照）。このため、下層の第１金属酸化物半導体膜ＭＯ１と、ソース、ドレイン電極ＳＤとの間には、隙間（空隙ＳＰ）が生じている。

このように、下層の第１金属酸化物半導体膜ＭＯ１の端部を後退させることにより、下層の第１金属酸化物半導体膜ＭＯ１とソース、ドレイン電極ＳＤとの距離Ｌ２を確保することができ、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、トランジスタ特性を向上させることができる。

第２例の半導体装置の製造工程は、実施の形態１の場合と同様である（図３〜図１０）。即ち、基板ＳＵＢ上に、ゲート電極ＧＥを形成し、その上に、ゲート絶縁膜ＧＩを形成する。そして、ゲート絶縁膜ＧＩ上に、第１金属酸化物半導体膜ＭＯ１を形成し、さらに、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を形成する。ここでは、第１金属酸化物半導体膜ＭＯ１として、ＩＧＺＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて５ｎｍ程度の膜厚で堆積する。例えば、Ｉｎ：Ｇａ：Ｚｎ組成が４：１：１、２：２：１、または１：１：１のターゲット材を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約１０％）、ＤＣパワー５０Ｗにて、ＩＧＺＯ膜を成膜することができる。

次いで、第１金属酸化物半導体膜ＭＯ１上に、第２金属酸化物半導体膜ＭＯ２を連続成膜する。第２金属酸化物半導体膜ＭＯ２として、ＺＴＯ膜を、例えば、ＤＣマグネトロンスパッタ法を用いて２５ｎｍ程度の膜厚で堆積する。例えば、錫組成３０ａｔ％、亜鉛組成７０ａｔ％のターゲット材（Ａｌ：３００ｐｐｍ添加、Ｓｉ：１００ｐｐｍ添加）を用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ/Ｏ_２混合ガス（酸素添加割合約１０％）にて、ＺＴＯ膜を成膜することができる。

このようにして、第１金属酸化物半導体膜（ＩＧＺＯ膜）ＭＯ１と、その上部に配置された第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２との積層膜ＭＯを形成することができる。

次いで、積層膜ＭＯを第１エッチングすることにより、上記形状の積層膜ＭＯを形成する。エッチング液としては、シュウ酸系エッチング液を用いることができる。エッチング時間は、３〜４分程度である。シュウ酸系エッチング液は、ＩＴＯ膜などの金属酸化物のエッチングにおいて、一般的に用いられるエッチング液である。シュウ酸系エッチング液は、ＺＴＯ膜をエッチングし得るが、エッチングレート（ｎｍ／ｍｉｎ）は、ＩＧＺＯ膜は２２０〜２９０であるのに対し、ＺＴＯ膜は２１５であり、エッチングレートは同程度である。よって、この時点では、積層膜ＭＯの端部において、エッチング端面は、テーパ形状となり得る（図６参照）。但し、エッチングレートが同程度であることから、テーパ角は、実施の形態（図６）の場合より大きくなる。

次いで、下層の第１金属酸化物半導体膜（ＩＧＺＯ膜）ＭＯ１を第２エッチングすることにより、上層の第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２の端部下にアンダーカットを形成する。エッチング液としては、希硫酸（約０．１％）を用いることができる。希硫酸（約０．１％）のエッチングレートは、ＩＧＺＯ膜は４３〜５２であるのに対し、ＺＴＯ膜は０．８であり、ＩＧＺＯ膜よりもＺＴＯ膜のエッチングレートが小さいため、ＩＧＺＯ膜のみが選択的にエッチングされる。このため、ＺＴＯ膜の端部の下にアンダーカット（サイドエッチング）が形成され、ＺＴＯ膜の端部下には、空隙（スペース、ＳＰ）が形成される（図７参照）。

次いで、第２金属酸化物半導体膜（ＺＴＯ膜）ＭＯ２上に、導電性膜として金属膜ＭＦを形成し、ウェットエッチングすることにより、ソース、ドレイン電極ＳＤを形成する。次いで、積層膜ＭＯおよびソース、ドレイン電極ＳＤ上に、保護膜ＰＲＯを形成する。以上の工程により本第２例の形態の薄膜トランジスタが略完成する。

このように、本第２例においても、第１および第２金属酸化物半導体膜（ＭＯ１、ＭＯ２）の積層膜ＭＯを、チャネル層として用い、下層の第１金属酸化物半導体膜ＭＯ１を、上層の第２金属酸化物半導体膜ＭＯ２から後退させたので、ソース、ドレイン電極ＳＤと下層の第１金属酸化物半導体膜ＭＯ１との短絡を防止することができる。これにより、良好なトランジスタ特性を得ることができる。図１８は、本実施の形態の第２例の半導体装置の電流−電圧特性を示す図である。即ち、積層膜ＭＯとして、ＺＴＯ／ＩＧＺＯを用いた場合の電流−電圧特性を示す。（ａ）は、Ｉｎ：Ｇａ：Ｚｎ組成が４：１：１の半導体装置の電流−電圧特性を示し、（ｂ）は、Ｉｎ：Ｇａ：Ｚｎ組成が２：２：１の半導体装置の電流−電圧特性を示し、（ｃ）は、Ｉｎ：Ｇａ：Ｚｎ組成が１：１：１の半導体装置の電流−電圧特性を示す。図１８において、横軸は、ゲート電圧（Ｖｇ、［Ｖ］）、縦軸は、ドレイン電流［Ａ］であり、上から３本のグラフは、ドレイン電圧（Ｖｄ、［Ｖ］）が、０．１Ｖ、１Ｖ、１０Ｖのものである。また、一番下のグラフは、キャリアの移動度（ｃｍ^２／Ｖｓ）を示すものである。図１８の（ａ）〜（ｃ）のグラフからも明らかなように、いずれの組成のＩＧＺＯを用いた場合においても、ドレイン電流の立ち上がりが確認でき、トランジスタ動作をし得ることが分かる。また、図１８の（ａ）〜（ｃ）の各グラフの一番下のグラフから明らかなように、いずれの組成のＩＧＺＯを用いた場合においても、移動度の良好なトランジスタ特性を確認することができた。具体的には、（ａ）に示す、Ｉｎ：Ｇａ：Ｚｎ組成が４：１：１の半導体装置の移動度は、２０ｃｍ^２／Ｖｓである。また、（ｂ）に示す、Ｉｎ：Ｇａ：Ｚｎ組成が２：２：１の半導体装置の移動度は、１７．８ｃｍ^２／Ｖｓであり、（ｃ）に示す、Ｉｎ：Ｇａ：Ｚｎ組成が１：１：１の半導体装置の移動度は、１２．５ｃｍ^２／Ｖｓである。ＩＧＺＯを用いた場合、その移動度は、Ｉｎ組成に比例し、上記の場合Ｉｎ組成が４（Ｉｎ：Ｇａ：Ｚｎ組成が４：１：１）のものが最も大きな移動度を示した。

ＩＧＺＯ膜は、ＰＡＮ系エッチング液などに対し、耐性が不十分であり、エッチングされ易い。このため、半導体膜（ＭＯ）として、ＩＧＺＯ膜を単層で用いた場合には、ソース、ドレイン電極ＳＤの形成時のエッチングに耐えられない。このため、低コストなＢＣＥプロセスを採用することができない。しかしながら、本第２例のように、積層膜ＭＯとして、ＺＴＯ／ＩＧＺＯを用いた場合、ＰＡＮ系エッチング液などに対する耐性が大きなＺＴＯ膜がエッチングストッパーとなるため、半導体膜（ＭＯ）として、ＩＧＺＯ膜を採用することが可能となる。

なお、本第２例においても、第１エッチング液として、シュウ酸系エッチング液を用いることができ、第２エッチング液として、希硫酸の他、硝酸、塩酸、フッ酸などを用いることができる（表１参照）。この他、ＰＡＮ系のエッチング液、リン酸−硝酸系のエッチング液を用いてもよい。

（実施の形態３）
上記実施の形態１、２で説明した薄膜トランジスタの適用例に制限はないが、例えば、ディスプレイ（液晶表示装置、半導体装置）などの電気光学装置に用いられるアクティブマトリクス基板（アレイ基板）に適用することができる。

図１９は、アクティブマトリクス基板の構成を示す回路図である。また、図２０は、アクティブマトリクス基板の構成を示す平面図である。

図１９に示すように、アレイ基板は、表示部（表示領域）内にＹ方向に配置された複数のデータ線ＤＬ（ソース線）と、Ｘ方向に配置された複数のゲート線ＧＬとを有する。また、各画素は、データ線ＤＬとゲート線ＧＬとの交点に、マトリクス状に複数配置される。この画素は、画素電極ＰＥおよび薄膜トランジスタＴを有している。例えば、データ線ＤＬは、データ線駆動回路ＤＤＣにより駆動され、また、ゲート線ＧＬは、ゲート線駆動回路ＧＤＣにより駆動される。

図２０に示すように、例えば、薄膜トランジスタＴのゲート電極ＧＥは、Ｘ方向に延在するゲート線ＧＬと接続される。ここでは、ゲート電極ＧＥとゲート線ＧＬが一体となっている。このゲート電極ＧＥの上層には、ゲート絶縁膜を介して半導体膜（ＭＯ）が配置され、この半導体膜（ＭＯ）の両側にソース、ドレイン電極ＳＤが配置されている。ソース、ドレイン電極ＳＤのうち、例えば、ソース電極（図２０中の左側）は、Ｙ方向に延在するデータ線ＤＬと接続され、ドレイン電極（図２０中の右側）は、画素電極ＰＥと接続されている。

このようなアレイ基板と対向電極が形成された対向基板との間に液晶を封止することにより、ディスプレイが形成される。

ディスプレイにおいては、ゲート線ＧＬに走査信号が供給されると、薄膜トランジスタＴがオンし、このオンされた薄膜トランジスタＴを通して、図中Ｙ方向に延在するデータ線ＤＬからの映像信号が画素電極ＰＥに供給される。よって、ゲート線ＧＬとデータ線ＤＬによって選択された画素部が表示状態となる。

このように、ディスプレイの薄膜トランジスタとして、実施の形態１、２で説明した薄膜トランジスタを用いることで、ディスプレイの特性を向上させることができる。具体的には、前述したとおり、４Ｋ、８Ｋと呼ばれる高精細なディスプレイに適用し、画素サイズの微細化に伴い、薄膜トランジスタが微細化されても、単位面積当たりの電流値を確保することができる。言い換えれば、微細化しても十分なトランジスタ特性を維持することができ、超高精細ディスプレイの高輝度・高コントラスト化を図ることができる。

なお、上記においては、画素を構成する薄膜トランジスタＴに上記実施の形態１、２の薄膜トランジスタを適用したが、前述のデータ線駆動回路ＤＤＣやゲート線駆動回路ＧＤＣ中の論理回路として、上記実施の形態１、２の薄膜トランジスタを用いてもよい。

また、有機ＥＬ（エレクトロルミネッセンス）のバックプレーン用の薄膜トランジスタとして、上記実施の形態１、２の薄膜トランジスタを用いてもよい。有機ＥＬは、大電流駆動が必要であり、上記実施の形態１、２の薄膜トランジスタを用いて好適である。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、上記実施の形態中で示した、各膜の膜厚、成膜方法、加工（エッチング）方法等については、当然ながら製造するデバイスに求められる特性に応じ、種々変更が可能である。また、発明の趣旨を逸脱しない範囲で、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることが可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

ＤＤＣ データ線駆動回路
ＤＬ データ線
ＧＤＣ ゲート線駆動回路
ＧＥ ゲート電極
ＧＩ ゲート絶縁膜
ＧＬ ゲート線
Ｌ１ 距離
Ｌ２ 距離
ＭＦ 金属膜
ＭＯ 積層膜
ＭＯ１ 第１金属酸化物半導体膜
ＭＯ２ 第２金属酸化物半導体膜
ＰＥ 画素電極
ＰＲ１ フォトレジスト膜
ＰＲ２ フォトレジスト膜
ＰＲＯ 保護膜
ＳＤ ソース、ドレイン電極
ＳＰ 空隙
ＳＵＢ 基板
Ｔ 薄膜トランジスタ

Claims (7)

1. 基板上に形成されたゲート電極と、
   前記ゲート電極上にゲート絶縁膜を介して形成された第１金属酸化物を含有する半導体からなる第１半導体膜と、
   前記第１半導体膜上に形成された第２金属酸化物を含有する半導体からなる第２半導体膜と、
   前記第２半導体膜上に形成されたソース、ドレイン電極と、
   を有し、
   前記第１金属酸化物は、少なくともＩＴＯ（インジウム錫複合酸化物）、ＩＺＯ（インジウム亜鉛複合酸化物）およびＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）のいずれかを含有し、
   前記第２金属酸化物は、少なくともＺＴＯ（亜鉛錫複合酸化物）を含有し、Ｉｎ元素を含まず、
   前記第１半導体膜の端部は、前記第２半導体膜の端部より、後退しており、
   前記第２半導体膜下において、前記第１半導体膜の端部と前記第２半導体膜の端部との間に、空隙を有し、
   前記第１半導体膜の端部と前記第２半導体膜の端部との間の距離Ｌ１と、前記第１半導体膜と前記ソース、ドレイン電極との距離Ｌ２がＬ１＞Ｌ２であり、
   キャリアの移動度が３０．７ｃｍ ^２ ／Ｖｓ以上である、半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１半導体膜のキャリア密度は、１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３以下であり、前記第２半導体膜のキャリア密度は、１×１０^１５ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である、半導体装置。
3. 基板上に形成されたゲート電極と、
   前記ゲート電極上にゲート絶縁膜を介して形成された第１金属酸化物を含有する半導体からなる第１半導体膜と、
   前記第１半導体膜上に形成された第２金属酸化物を含有する半導体からなる第２半導体膜と、
   前記第２半導体膜上に形成され、前記第２半導体膜の側壁を覆うソース、ドレイン電極と、
   を有し、
   前記第１金属酸化物は、少なくともＩＴＯ（インジウム錫複合酸化物）、ＩＺＯ（インジウム亜鉛複合酸化物）およびＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）のいずれかを含有し、
   前記第２金属酸化物は、少なくともＺＴＯ（亜鉛錫複合酸化物）を含有し、Ｉｎ元素を含まず、
   前記第１半導体膜の端部と、前記ソース、ドレイン電極との間が離間しており、
   前記第２半導体膜下において、前記第１半導体膜の端部と、前記ソース、ドレイン電極との間に、空隙を有し、
   前記第１半導体膜の端部と前記第２半導体膜の端部との間の距離Ｌ１と、前記第１半導体膜と前記ソース、ドレイン電極との距離Ｌ２がＬ１＞Ｌ２であり、
   キャリアの移動度が３０．７ｃｍ ^２ ／Ｖｓ以上である、半導体装置。
4. 請求項３記載の半導体装置において、
   前記第１半導体膜のキャリア密度は、１×１０^１８ｃｍ^−３以上１×１０^２１ｃｍ^−３以下であり、前記第２半導体膜のキャリア密度は、１×１０^１５ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である、半導体装置。
5. （ａ）基板の上に、ゲート電極を形成する工程、
   （ｂ）前記ゲート電極上に、ゲート絶縁膜を介して、第１金属酸化物を含有する半導体からなる第１半導体膜を形成する工程、
   （ｃ）前記第１半導体膜上に、第２金属酸化物を含有する半導体からなる第２半導体膜を形成する工程、
   （ｄ）前記第１半導体膜および前記第２半導体膜の積層膜をエッチングする工程であって、
   （ｄ１）前記積層膜を第１エッチング液でエッチングする工程、
   （ｄ２）前記（ｄ１）工程の後、前記第１半導体膜の端部が、前記第２半導体膜の端部より、後退するように、前記積層膜の側壁から第１半導体膜を第２エッチング液でエッチングする工程、
   （ｅ）前記（ｄ）工程の後、前記第２半導体膜上に、導電性膜を形成し、パターニングすることによりソース、ドレイン電極を形成し、前記第２半導体膜下であって、前記第１半導体膜の端部と、前記ソース、ドレイン電極との間に、空隙を形成する工程、
   を有し、
   前記第１金属酸化物は、少なくともＩＴＯ（インジウム錫複合酸化物）、ＩＺＯ（インジウム亜鉛複合酸化物）およびＩＧＺＯ（インジウムガリウム亜鉛複合酸化物）のいずれかを含有し、
   前記第２金属酸化物は、少なくともＺＴＯ（亜鉛錫複合酸化物）を含有し、Ｉｎ元素を含まず、
   前記第１半導体膜の端部と前記第２半導体膜の端部との間の距離Ｌ１と、前記第１半導体膜と前記ソース、ドレイン電極との距離Ｌ２がＬ１＞Ｌ２であり、
   キャリアの移動度が３０．７ｃｍ ^２ ／Ｖｓ以上である、半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、
   前記第１エッチング液は、シュウ酸を含有する液である、半導体装置の製造方法。
7. 請求項５記載の半導体装置の製造方法において、
   前記第２エッチング液は、硝酸、硫酸、塩酸およびフッ酸から選択される酸を含有する液である、半導体装置の製造方法。