JP6763406B2 - 受光素子、受光素子の製造方法、撮像素子および電子機器 - Google Patents

受光素子、受光素子の製造方法、撮像素子および電子機器 Download PDF

Info

Publication number
JP6763406B2
JP6763406B2 JP2017562447A JP2017562447A JP6763406B2 JP 6763406 B2 JP6763406 B2 JP 6763406B2 JP 2017562447 A JP2017562447 A JP 2017562447A JP 2017562447 A JP2017562447 A JP 2017562447A JP 6763406 B2 JP6763406 B2 JP 6763406B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
light receiving
receiving element
conversion layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017562447A
Other languages
English (en)
Other versions
JPWO2017126204A1 (ja
Inventor
英樹 三成
英樹 三成
丸山　俊介
俊介 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017126204A1 publication Critical patent/JPWO2017126204A1/ja
Application granted granted Critical
Publication of JP6763406B2 publication Critical patent/JP6763406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/184—Infrared image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/128—Annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Description

本開示は、例えば赤外線を検出可能な受光素子およびその製造方法と、撮像素子および電子機器とに関する。
近年、監視あるいは軍事用途等を目的として、赤外線センサの研究開発が行われている。この赤外線センサに用いられる受光素子として、例えばＩｎＧａＡｓ（インジウムガリウム砒素）等の化合物半導体（III−Ｖ族半導体）を光電変換層に用いたものが提案されている（例えば、特許文献１）。
特開２０１４−１２７４９９号公報
上記のような化合物半導体を用いた受光素子は、ｐｎ接合もしくはｐｉｎ接合を持ち、光照射により光電変換層において電子および正孔を生成する。この電子および正孔の生成に伴う電流あるいは電圧の変化を読み出すことで信号を得ることが可能であり、いわゆる半導体フォトダイオード動作により光検出が可能である。また、ＩｎＧａＡｓは、例えばＩｎＰ基板上にエピタキシャル成長により形成されるが、バンドギャップエネルギーがシリコン（Ｓｉ）に比べて小さいことから、短赤外光を検出することができる。
この受光素子の構造を用いて画像を得るために、フォトダイオードを含む複数の画素がアレイ状に敷き詰めて配置される。これらの各画素からの信号を独立に取得するため、隣接した画素同士（隣接したフォトダイオード同士）は互いに電気的に分離されることが望ましい。
隣接する画素同士を電気的に分離する手法としては、例えばエッチング分離が挙げられる。上記特許文献１では、光電変換層の上にｐ型半導体層を形成した後、このｐ型半導体層のうちの画素間（画素同士の境界付近）の領域を選択的にエッチング除去する。この後、画素毎に分離されたｐ型半導体層がそれぞれ電極と接続される。このようにして、隣接する画素同士の電気的な分離が図られている。また、光電変換層の表面のうち画素同士の境界付近の領域は、窒化シリコン（ＳｉＮ）あるいは酸化シリコン（ＳｉＯ2）等の絶縁膜によって覆われている。
しかしながら、上記特許文献１の素子構造では、画素間の領域において、光電変換層の表面と絶縁膜とが接する。ここで、化合物半導体と絶縁膜との界面では欠陥密度が高いことから、この界面欠陥に起因して暗電流が生じてしまう。暗電流は、光入射により生じる電流ではない、ノイズ成分となる。また、ノイズが大きいとＳＮ比が小さくなるため、得られる画像のダイナミックレンジも小さくなる。このように、界面欠陥に起因する暗電流の発生による画質劣化を抑制する手法が望まれている。
したがって、画質の劣化を抑制することが可能な受光素子、受光素子の製造方法、撮像素子および電子機器を提供することが望ましい。
本開示の一実施の形態の受光素子は、第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、第２の化合物半導体を含むと共に、光電変換層上に互いに間隙を隔てて設けられた複数のコンタクト層と、光電変換層の表面のうちの間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層とを備えたものである。
本開示の一実施の形態の受光素子の製造方法は、第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層を形成し、第２の化合物半導体を含むと共に光電変換層上に互いに間隙を隔てて配置された複数のコンタクト層を形成し、光電変換層の表面のうちの間隙に対応する部分と各コンタクト層の側面とを覆って、ＩＶ族半導体を含む被覆層を形成するものである。
本開示の一実施の形態の受光素子および受光素子の製造方法では、第１の化合物半導体を含む光電変換層上に、第２の化合物半導体を含む複数のコンタクト層が間隙を隔てて形成される。この構成において、光電変換層の表面のうちの間隙に対応する部分と各コンタクト層の側面とを覆って、ＩＶ族半導体を含む被覆層が形成される。即ち、光電変換層のうちコンタクト層同士の間隙に対応する部分は、ＩＶ族半導体を含む被覆層と接する。ここで、光電変換層と絶縁膜とが接する場合、その界面では欠陥密度が高くなるが、光電変換層が被覆層と接することで、絶縁膜と接する場合に比べ、界面欠陥密度が低減する。したがって、界面欠陥に起因する暗電流の発生が抑制される。
本開示の一実施の形態の撮像素子は、複数の画素を含み、第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、第２の化合物半導体を含むと共に、光電変換層上に互いに間隙を隔てて、かつ画素毎に設けられた複数のコンタクト層と、光電変換層の表面のうちの間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層とを備えたものである。
本開示の一実施の形態の電子機器は、上記本開示の一実施の形態の撮像素子を備えたものである。
本開示の一実施の形態の受光素子、受光素子の製造方法、撮像素子および電子機器によれば、第１の化合物半導体を含む光電変換層上に複数のコンタクト層が間隙を隔てて設けられ、光電変換層の表面のうちの間隙に対応する部分と各コンタクト層の側面とを覆って、ＩＶ族半導体を含む被覆層が形成される。これにより、光電変換層の界面欠陥密度を低減し、暗電流の発生を抑制することができる。よって、画質の劣化を抑制することが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の一実施の形態に係る受光素子の構成を表す断面図である。 図１に示した受光素子の平面構成を表す模式図である。 図１に示した受光素子の製造方法の一工程を説明するための断面図である。 図３Ａに続く工程を表す断面図である。 図３Ｂに続く工程を表す断面図である。 図３Ｂに示した受光素子の製造方法の一工程を説明するための断面図である。 図４Ａに続く工程を表す断面図である。 図４Ｂに続く工程を表す断面図である。 図４Ａに示した工程を表す平面図である。 比較例に係る受光素子の光電変換動作を説明するための模式図である。 比較例に係る受光素子の作用について説明するための模式図である。 図１に示した受光素子の作用を説明するための模式図である。 変形例１に係る受光素子の構成を表す断面図である。 変形例２に係る受光素子の構成を表す断面図である。 変形例３に係る受光素子の構成を表す断面図である。 変形例４に係る受光素子の構成を表す断面図である。 変形例５に係る受光素子の構成を表す断面図である。 図１３に示した受光素子の平面構成を表す模式図である。 変形例６に係る受光素子の構成を表す断面図である。 撮像素子の構成を表すブロック図である。 積層型の撮像素子の構成例を表す模式図である。 図１６に示した撮像素子を用いた電子機器（カメラ）の一例を表す機能ブロック図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．実施の形態（光電変換層の表面とコンタクト層の側面とを覆ってＩＶ族半導体（Ｓｉ）を含む被覆層を有する受光素子の例）
２．変形例１（他のＩＶ族半導体（Ｇｅ）を含む被覆層を有する受光素子の例）
３．変形例３（他のＩＶ族半導体（ＳｉＧｅ）を含む被覆層を有する受光素子の例）
４．変形例４（ｎ型Ｓｉから構成された被覆層を有する受光素子の例）
５．変形例５（光電変換層においてｎ型として機能する不純物元素を含む被覆層を有する受光素子の例）
６．変形例６（光電変換層の拡散領域を電位制御するための電極を備えた受光素子の例）７．変形例７（被覆層の上に固定電荷を含む絶縁膜を有する受光素子の例）
８．適用例１（撮像素子の例）
９．適用例２（電子機器の例）
＜実施の形態＞
［構成］
図１は、本開示の一実施形態の受光素子（受光素子１）の断面構成を表したものである。図２は、受光素子１の平面構成を模式的に表したものである。受光素子１は、例えば化合物半導体を用いた赤外線センサ等に適用されるものであり、例えば２次元配置された複数の受光単位領域としての画素１０（後述の撮像素子の画素Ｐに対応）を含んでいる。尚、図１では、２つの画素Ｐに相当する部分の断面構成について示している。
受光素子１は、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有している。複数のコンタクト層１３のそれぞれには、電極（第１電極１４）が電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面（側面１３ａ）とを覆うように、被覆層１５と絶縁膜１６（第１の絶縁膜）とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５に隣接する領域には、不純物を含む拡散領域１７が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている（第２電極１８の側から赤外線ＩＲが入射するように構成されている）。以下、各部の構成について説明する。
尚、第２電極１８の光入射面Ｓ１の側には、更に、オンチップレンズ（図示せず）等が設けられていてもよい。また、赤外線だけでなく可視光についても検出する場合には、カラーフィルタが配置されていても構わない。また、絶縁膜１６および第１電極１４の上には、各画素１０から信号読み出しを行うための画素回路および各種配線等が形成されたシリコン半導体基板が積層されている。第１電極１４および第２電極１８は、例えばバンプやビア等を通じてシリコン半導体基板に形成された各種回路と電気的に接続されている。
基板１１は、例えばｎ型の不純物を含む化合物半導体から構成されている。基板１１に用いられる化合物半導体としては、例えばＩｎＰ等のIII−Ｖ族半導体が挙げられる。ここでは、基板１１上に、基板１１に接して光電変換層１２が形成されているが、基板１１と光電変換層１２との間には他の層が介在していていもよい。基板１１と光電変換層１２との間に介在する層の材料としては、例えば、ＩｎＡｌＡｓ，Ｇｅ，Ｓｉ，ＧａＡｓ，ＩｎＰ等の半導体材料が挙げられるが、基板１１および光電変換層１２の間で格子整合する材料が選択されることが望ましい。
光電変換層１２は、例えば赤外領域の波長（以下、赤外線という）を吸収して、電荷（電子および正孔）を発生させる化合物半導体を含むものである。光電変換層１２は、ここでは、複数の画素１０（あるいは複数のコンタクト層１３）に対して共通の層として、基板１１上に連続して設けられている。
光電変換層１２は、例えばｎ型またはｐ型の化合物半導体（第１の化合物半導体）から構成されている。光電変換層１２に用いられる化合物半導体としては、例えばＩｎＧａＡｓ等のIII−Ｖ族半導体が挙げられる。一例としては、ＩｎＰよりなる基板１１と格子整合する光電変換層１２の化合物半導体の組成は、Ｉｎ0.53Ｇａ0.47Ａｓである。光電変換層１２がｎ型の場合のドーピング密度は例えば１．０×１０18ｃｍ-3以下であり、ｐ型の場合のドーピング密度は、例えば１．０×１０16ｃｍ-3以下であることが望ましい。ｎ型の不純物としては、例えばシリコン（Ｓｉ）等が挙げられ、ｐ型の不純物としては、例えば亜鉛（Ｚｎ）等が挙げられる。
コンタクト層１３は、例えばｐ型の化合物半導体（第２の化合物半導体）から構成されている。コンタクト層１３に用いられる化合物半導体としては、例えばＩｎＰ等のIII−Ｖ族半導体が挙げられる。このコンタクト層１３は、光電変換層１２上に、互いに間隙（間隙Ａ）を隔てて（離間して）複数配置されている。各コンタクト層１３は、画素１０毎に、島状に形成されている。これらの複数のコンタクト層１３は、製造プロセスにおいて、例えばエッチングにより間隙Ａに対応する選択的な部分が除去されることによって（エッチング分離によって）形成されるものである。
尚、光電変換層１２およびコンタクト層１３に用いられるIII−Ｖ族半導体は、上記材料（ＩｎＧａＡｓ，ＩｎＰ）に限定されるものではない。例えば、光電変換層１２およびコンタクト層１３には、インジウム（Ｉｎ），ガリウム（Ｇａ），アルミニウム（Ａｌ），砒素（Ａｓ），リン（Ｐ），アンチモン（Ｓｂ）および窒素（Ｎ）等のうちの少なくとも１種を含む化合物半導体を用いることができる。ＩｎＧａＡｓ，ＩｎＰ以外の一例としては、ＩｎＧａＡｓＰ，ＩｎＧａＰ，ＩｎＡｓＳｂ，ＧａＡｓＳｂ，ＩｎＡｌＡｓ等が挙げられる。また、この光電変換層１２およびコンタクト層１３には、上記のようなIII−Ｖ族半導体に限らず、例えばII−VI族半導体等の化合物半導体が用いられてもよい。また、光電変換層１２には真性半導体が用いられても構わない。
これらの基板１１、光電変換層１２およびコンタクト層１３の積層により、受光素子１には、画素１０毎に、ｐｎ接合またはｐｉｎ接合が形成される。
第１電極１４は、光電変換層１２において発生した電荷（例えば、正孔）を読み出すための電圧が供給される電極であり、画素１０毎に形成されている。ここでは、コンタクト層１３上に、例えば開口Ｈを有するマスク層１９が設けられ、このマスク層１９の開口Ｈを介して第１電極１４がコンタクト層１３に電気的に接続されている。この第１電極１４の構成材料としては、例えばチタン（Ｔｉ），タングステン（Ｗ），窒化チタン（ＴｉＮ），白金（Ｐｔ），金（Ａｕ），ゲルマニウム（Ｇｅ），ニッケル（Ｎｉ）およびアルミニウム（Ａｌ）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金が挙げられる。あるいは、第１電極１４は、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜から構成されていてもよい。この第１電極１４が、本開示の「電極」の一具体例に相当する。
被覆層１５は、光電変換層１２の表面のうちの間隙Ａに対応する面１２ａと、各コンタクト層１３の側面１３ａとを覆って形成されている。この被覆層１５は、ＩＶ族半導体（ＩＶ族元素の単体または化合物）を含む。本実施の形態では、被覆層１５が、例えばシリコン（Ｓｉ）を（主成分として）含んでいる。この被覆層１５は、平面視的に、第１電極１４およびマスク層１９を除く全域を覆っていることが望ましい。被覆層１５の厚みは、例えば０．２５ｎｍ以上１００ｎｍ以下であり、望ましくは、１ｎｍ以上１０ｎｍ以下である。厚みが１ｎｍ以上であると、良好なカバレッジを確保し易い。カバレッジが悪いと暗電流が発生することがあるが、厚みが１ｎｍ以上であることにより、そのようなカバレッジに起因する暗電流の発生を抑制することができる。また、被覆層１５を通じて、隣り合うコンタクト層１３同士の間で電流リークが生じることがあるが、被覆層１５の厚みが１０ｎｍ以下であると、そのような電流リークの発生を抑制することができる。
絶縁膜１６は、受光素子１の保護膜として機能するものであり、例えばシリコン、窒素（Ｎ）、アルミニウム（Ａｌ）およびハフニウム（Ｈｆ）等のうちのいずれかを含む絶縁膜である。具体的には、絶縁膜１６は、酸化シリコン（ＳｉＯ2）を含む。但し、絶縁膜１６は、この他にも、例えば窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），酸窒化アルミニウム（ＡｌＯＮ），ＳｉＡｌＮ，酸化アルミニウム（Ａｌ2Ｏ3），ＡｌＳｉＯ，酸化ハフニウム（ＨｆＯ2）またはＨｆＡｌＯ等を含んでいてもよい。絶縁膜１６は、単層膜であってもよいし、積層膜であってもよい。
拡散領域１７は、光電変換層１２およびコンタクト層１３のうちの一部（被覆層１５に隣接する部分）に形成されている。この拡散領域１７は、光電変換層１２またはコンタクト層１３の一部に、被覆層１５に含まれる元素が拡散された領域である。例えば、被覆層１５がＳｉを含む膜である場合、拡散領域１７にはＳｉが拡散されている（拡散領域１７はシリコンを含んでいる）。この拡散領域１７は、製造プロセスにおいて（詳細は後述するが、被覆層１５の成膜後にアニール処理を施すことにより）、被覆層１５に含まれる元素（例えばＳｉ）を光電変換層１２とコンタクト層１３とのそれぞれに拡散させることで形成することができる。拡散領域１７では、光電変換層１２内において、周囲よりもドーピング密度の濃い領域となっている。
第２電極１８は、例えば各画素Ｐに共通の電極として、基板１１の裏面（光入射面Ｓ１）に設けられている。尚、光電変換層１２において発生した電荷のうち、例えば正孔が第１電極１４を通じて信号電荷として読み出される場合には、この第２電極１８を通じて例えば電子を排出することができる。また、第２電極１８は、基板１１に電気的に接続されていれば、必ずしも基板１１の裏面の全面にわたって形成されていなくともよい。あるいは、この第２電極１８は設けられていなくともよい。
この第２電極１８は、例えば少なくとも波長１．６μｍの光に対する透過率が５０％以上の導電膜により構成されている。
マスク層１９は、絶縁材料よりなるハードマスクまたはレジストマスクである。ハードマスクの場合、例えば例えばシリコン、窒素（Ｎ）、アルミニウム（Ａｌ）およびハフニウム（Ｈｆ）等のうちのいずれかを含む絶縁膜である。一例としては、酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ），酸窒化アルミニウム（ＡｌＯＮ），ＳｉＡｌＮ，酸化アルミニウム（Ａｌ2Ｏ3），ＡｌＳｉＯ，酸化ハフニウム（ＨｆＯ2）またはＨｆＡｌＯ等が挙げられる。
［製造方法］
受光素子１は、例えば次のようにして製造することができる。図３Ａ〜図４Ｃは、受光素子１の要部の製造工程を工程順に示したものである。
まず、図３Ａに示したように、例えばｎ型のＩｎＰよりなる基板１１の一面に、例えばｎ型（またはｐ型）のＩｎＧａＡｓよりなる光電変換層１２と、例えばｐ型のＩｎＰよりなるコンタクト層１３ｂとを、順にエピタキシャル成長させる。ＩｎＧａＡｓの成長過程では、例えばｎ型（またはｐ型）の不純物を含むガス等を導入することにより、光電変換層１２をｎ型（またはｐ型）の層として成膜する。ＩｎＰの成長過程では、例えばｐ型の不純物を含むガス等を導入することにより、コンタクト層１３ｂをｐ型の層として成膜する。
続いて、図３Ｂに示したように、コンタクト層１３ｂ上に、画素１０毎に、上述した材料のいずれか（例えばＳｉＮ）よりなるマスク層１９を形成する。
この後、図３Ｃに示したように、例えばドライエッチングまたはウェットエッチングにより、コンタクト層１３ｂの選択的な領域（画素１０同士の境界付近の領域）を除去することにより、間隙Ａを形成する（コンタクト層１３ｂをエッチング分離する）。即ち、複数のコンタクト層１３が互いに間隙Ａを隔てて形成される。
続いて、図４Ａに示したように、被覆層１５を形成する。具体的には、例えばスパッタ蒸着、電子ビーム蒸着、抵抗加熱蒸着、ＣＶＤ（Chemical Vapor Deposition）またはＡＬＤ（Atomic Layer Deposition）等の手法を用いて、上述したＩＶ族半導体（例えばＳｉ）を含む膜を成膜した後、パターニングする。このとき、光電変換層１２の表面のうちコンタクト層１３から露出した面１２ａと、コンタクト層１３の側面１３ａとを覆うように、被覆層１５を成膜する。
図５に、被覆層１５の形成後における平面構成について模式的に示す。このように、平面視的には、複数の画素１０のうちのマスク層１９を除く領域の全域を覆って、被覆層１５が形成されることが望ましい。
次いで、図４Ｂに示したように、被覆層１５上に、絶縁膜１６を形成する。具体的には、例えば熱酸化、ＣＶＤまたはＡＬＤ等の手法を用いて、上述した絶縁材料（例えばＳｉＯ2）よりなる絶縁膜１６を成膜した後、パターニングする。
続いて、図４Ｃに示したように、拡散領域１７を形成する。具体的には、アニール処理を施す。このときのアニール温度は、被覆層１５に含まれるＩＶ族半導体原子がドーパントとして活性化する温度に設定されることが望ましい。被覆層１５に含まれるＳｉ原子を活性化する場合には、例えば４００度以上８００度以下とすることができる。これにより、被覆層１５に含まれるＩＶ族半導体原子（例えばＳｉ原子）を、隣接する光電変換層１２とコンタクト層１３中に拡散させることができる。このようにして、例えばＳｉを不純物として含む拡散領域１７を形成する。この拡散領域１７は、光電変換層１２において、その周囲よりもドーピング密度の濃い領域（ここでは、ｎ型領域）となり、光電変換層１２における間隙Ａに対応する領域（画素１０同士の境界付近の領域）にポテンシャル障壁を形成する。
尚、ここでは、絶縁膜１６を形成した後に、アニール処理を行い、被覆層１５からＩＶ族半導体原子を拡散させて拡散領域１７を形成したが、拡散領域１７を形成するタイミングはこれに限定されるものではなく、被覆層１５を形成した後であればよい。例えば、絶縁膜１６を熱酸化等により成膜する場合には、成膜温度でＩＶ族半導体原子を拡散させることができる。このように、絶縁膜１６の成膜と同時に拡散領域１７を形成することもできる。
この後、上述した材料よりなる第１電極１４および第２電極１８を形成する尚、第１電極１４を形成する際には、マスク層１９に開口Ｈを形成した後、この開口Ｈを介してコンタクト層１３と接触するように第１電極１４を形成する。以上により、図１に示した受光素子１を完成する。
［作用、効果］
本実施の形態の受光素子１では、第２電極１８および基板１１を介して、光電変換層１２へ赤外線ＩＲが入射すると、この赤外線ＩＲが光電変換層１２において吸収される。これにより、光電変換層１２では、正孔（ホール）および電子の対が発生する（光電変換される）。このとき、例えば第１電極１４と第２電極１８とを通じて光電変換層１２に所定の電圧が印加される（電位勾配が形成される）ことで、発生した電荷のうちの一方の電荷（ここでは、正孔）が、信号電荷として第１電極１４の側へ収集される。この信号電荷は、第１電極１４を通じて、図示しない画素回路によって読み出される。
尚、第２電極１８が設けられていない場合には、第１電極１４と基板１１との間で電位勾配が形成されるように第１電極１４への電圧印加を行えばよい。但し、第２電極１８を設けることで、電位勾配をより大きく形成し易く、また、光電変換により発生した電荷のうちの他方の電荷（ここでは、電子）を、第２電極１８を通じて光電変換層１２から排出することができる。
ここで、受光素子１では、光電変換層１２上に、複数のコンタクト層１３が互いに間隙Ａを隔てて配置されている。これらの複数のコンタクト層１３同士の間隙Ａは、エッチングによって形成される。
図６に、本実施の形態の比較例に係る受光素子（受光素子１００）の断面構成について示す。この比較例に係る受光素子１００においても、本実施の形態の受光素子１と同様、基板１１２上に、化合物半導体よりなるｎ型の光電変換層１１３とｐ型のコンタクト層１１４とがこの順に形成されている。光電変換層１１３上には、複数のコンタクト層１１４がエッチングにより分離されて（間隙Ａを隔てて）形成されている。コンタクト層１１４上には第１電極１１５が形成され、基板１１２の光入射側の面には第２電極１１１が形成されている。このような構成において、光電変換層１１３の表面のうちの間隙Ａに対応する部分と、コンタクト層１１４の側面とを覆って、ＳｉＮからなる絶縁膜１１６が形成されている。この受光素子１００では、赤外線ＩＲの入射によって光電変換層１１３において正孔ｅ１および電子ｅ２が生じ、正孔ｅ１は第１電極１１５側へ移動し（Ｄ１）、電子ｅ２は第２電極１１１の側へ移動する（Ｄ２）。
しかしながら、比較例の受光素子１００では、コンタクト層１１４同士の間隙Ａ（画素１１０同士の境界付近の領域）において、光電変換層１１３と絶縁膜１１６とが接した構造となる。ここで、図７に模式的に示したように、化合物半導体と絶縁膜との界面では欠陥密度が高いことから、この界面欠陥に起因して暗電流（Ｂ１）が生じてしまう。暗電流は、光入射により生じる電流ではない、ノイズ成分となる。また、ノイズが大きいとＳＮ比が小さくなるため、得られる画像のダイナミックレンジも小さくなる。このように、界面欠陥に起因して暗電流が発生し、この結果、画質が劣化してしまう。
また、比較例の受光素子１００では、隣接する画素１１０において、各第１電極１１５同士は電気的に分離されるが、光電変換層１１３に生じた正孔ｅ１および電子ｅ２が隣の画素１１０に流れ込むことがある。このため、１つの画素１１０内で光電変換によって生じた正孔ｅ１が、隣の画素１１０へ流れ込み（Ｂ２）、コンタクト層１１４を通じて隣の画素１１０の信号として読み出されてしまう。この結果、隣接する画素１１０同士の間で信号のクロストークが生じる。
尚、シリコンを用いた受光素子では、上記のような画素間の信号のクロストークを防ぐために、例えばイオン注入による画素間分離が多く行われる。ところが、化合物半導体はイオン結合性の結晶であり、ＩＶ族半導体よりも結晶構造が脆弱であることから、イオン注入によるダメージが大きく、また回復しにくい。このため、化合物半導体を用いた受光素子では、イオン注入を用いた分離が困難である。また、シリコンを用いた受光素子では、イオン注入の他にも、例えばトレンチを形成して絶縁膜を埋め込むことで素子分離を行う構造、いわゆるＳＴＩ（Shallow Trench Isolation）を形成することができるが、化合物半導体を用いた受光素子では、絶縁膜との界面欠陥に起因して生じる暗電流が大きくなることから、ＳＴＩを形成することが困難である。
これに対し、本実施の形態の受光素子１では、化合物半導体を含む光電変換層１２上に複数のコンタクト層１３が互いに間隙Ａを隔てて配置された構成（コンタクト層１３がエッチング分離された構成）において、光電変換層１２の表面のうちの間隙Ａに対応する部分（面１２ａ）と各コンタクト層１３の側面１３ａとを覆って、ＩＶ族半導体（例えばＳｉ）を含む被覆層１５が形成されている。即ち、光電変換層１２の表面のうち間隙Ａに対応する面１２ａは、絶縁膜１６ではなく、被覆層１５と接する。光電変換層１２と被覆層１５との間の界面では、絶縁膜１６と接する場合に比べ、欠陥密度が低減する。したがって、界面欠陥に起因する暗電流の発生が抑制される。
一方で、この受光素子１では、光電変換層１２およびコンタクト層１３と絶縁膜１６との間に、被覆層１５が介在することから、被覆層１５と絶縁膜１６との積層膜により、実効的な絶縁膜厚が大きくなるが、受光素子１では、被覆層１５および絶縁膜１６は、光電変換層１２の面１２ａおよびコンタクト層１３の側面１３ａを覆って形成される。即ち、コンタクト層１３と第１電極１４との間に、上記の積層膜は介在しない（積層膜を介した電界制御を行わない）ことから、実効的な膜厚が大きくなっても問題はない。
また、本実施の形態の受光素子１では、光電変換層１２およびコンタクト層１３の被覆層１５に隣接する部分に、拡散領域１７が形成されている。即ち、被覆層１５を形成した後のアニール処理によって被覆層１５に含まれるＩＶ族半導体元素が、光電変換層１２およびコンタクト層１３内に拡散される。ＩＶ族半導体は、III−Ｖ族半導体に対してドナーとして機能することから、光電変換層１２の面１２ａから拡散されたＩＶ族半導体原子は、光電変換層１２内においてｎ型ドーパントとなる。これにより、拡散領域１７は、光電変換層１２において、その周囲よりもドーピング密度の濃いｎ+領域となり、画素１０の境界付近の領域（領域２１）におけるｐｎ接合が強化される（例えば、ｐ+ｎ接合がｐ+ｎ+接合となる）。即ち、隣接する画素１０同士を電気的に分離し易い構成となる。また、光電変換層１２の面１２ａ付近に、濃いｎ型領域が形成されることから、図８に模式的に示したように、正孔ｅ１に対するビルトインのポテンシャル障壁Ｅが形成される。これにより、隣接する画素１０間において信号のクロストークの発生を抑制でき、画質劣化の抑制を図ることができる。
以上のように本実施の形態では、化合物半導体を含む光電変換層１２上に複数のコンタクト層１３が間隙Ａを隔てて設けられ、各コンタクト層１３に第１電極１４が電気的に接続される。光電変換層１２の表面のうちの間隙Ａに対応する部分（面１２ａ）と各コンタクト層１３の側面１３ａとを覆って、ＩＶ族半導体（Ｓｉ）を含む被覆層１５が形成される。これにより、光電変換層１２と被覆層１５との界面では、光電変換層１２と絶縁膜１６とが接する場合の界面に比べ、界面欠陥密度を低減し、暗電流の発生を抑制することができる。よって、画質の劣化を抑制することが可能となる。
次に、上記実施の形態の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜変形例１＞
図９は、変形例１に係る受光素子（受光素子１Ａ）の断面構成を表したものである。受光素子１Ａでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層（被覆層１５Ａ）と絶縁膜（絶縁膜１６Ａ，１６）とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５Ａに隣接する領域には、不純物を含む拡散領域（拡散領域１７Ａ）が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、被覆層１５Ａが、ＩＶ族半導体元素としてゲルマニウム（Ｇｅ）を含んでいる。また、この被覆層１５Ａ上に形成される絶縁膜１６Ａは、上記実施の形態の絶縁膜１６の構成材料と同様のものが用いられてもよいが、酸化ゲルマニウム（ＧｅＯ2）が用いられることが望ましい。絶縁膜１６Ａが、酸化ゲルマニウムにより構成されることで、Ｇｅを含む被覆層１５Ａとの間の界面特性が良好となる。この絶縁膜１６Ａの上に絶縁膜１６が設けられることで、絶縁膜１６Ａの劣化を抑制することができる。
また、上述したようなアニール処理によって、被覆層１５Ａに含まれるＧｅが光電変換層１２およびコンタクト層１３の一部に拡散され、拡散領域１７Ａが形成される。このため、拡散領域１７Ａは、光電変換層１２中おいて、Ｇｅをｎ型ドーパントとして含み、濃いｎ型領域を形成する。
本変形例の受光素子１Ａにおいても、ＩＶ族半導体（Ｇｅ）を含む被覆層１５Ａが光電変換層１２の面１２ａに接することから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。また、拡散領域１７Ａにより、光電変換層１２内にはポテンシャル障壁が形成される。よって、上記実施の形態と同等の効果を得ることができる。
＜変形例２＞
図１０は、変形例２に係る受光素子（受光素子１Ｂ）の断面構成を表したものである。受光素子１Ｂでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層（被覆層１５Ｂ）と絶縁膜１６とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５Ｂに隣接する領域には、不純物を含む拡散領域（拡散領域１７Ｂ）が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、被覆層１５Ｂが、ＩＶ族半導体としてシリコンゲルマニウム（ＳｉＧｅ）を含んでいる。また、上述したようなアニール処理によって、被覆層１５Ｂに含まれるＳｉ，Ｇｅが光電変換層１２およびコンタクト層１３の一部に拡散され、拡散領域１７Ｂが形成される。このため、拡散領域１７Ｂは、光電変換層１２中おいて、ＳｉおよびＧｅをｎ型ドーパントとして含み、濃いｎ型領域を形成する。
本変形例の受光素子１Ｂにおいても、ＩＶ族半導体（ＳｉＧｅ）を含む被覆層１５Ｂが光電変換層１２の面１２ａに接することから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。また、拡散領域１７Ｂにより、光電変換層１２内にはポテンシャル障壁が形成される。よって、上記実施の形態と同等の効果を得ることができる。
また、ＳｉＧｅは、Ｓｉに比べ、格子定数が化合物半導体（ＩｎＰおよびＩｎＧａＡｓ）に近いことから、化合物半導体との界面の欠陥をより低減することができる。
＜変形例３＞
図１１は、変形例３に係る受光素子（受光素子１Ｃ）の断面構成を表したものである。受光素子１Ｃでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層（被覆層１５Ｃ）と絶縁膜１６とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５Ｃに隣接して、拡散領域１７が形成され、この拡散領域１７には、被覆層１５Ｃに含まれるＳｉが拡散されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、被覆層１５Ｃが、ｎ型のＩＶ族半導体を含んでいる（ＩＶ族半導体と、ＩＶ族半導体に対してｎ型ドーパントとして機能する元素を含んでいる）。例えば、被覆層１５Ｃが、ｎ型のＳｉを含んでいる（Ｓｉと、Ｓｉに対してｎ型ドーパントとして機能する元素を含んでいる）。Ｓｉに対してｎ型ドーパントとなる元素としては、例えば砒素（Ａｓ），リン（Ｐ）等が挙げられる。
本変形例の受光素子１Ｃにおいても、ＩＶ族半導体（ｎ型Ｓｉ）を含む被覆層１５Ｃが光電変換層１２の面１２ａに接することから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。また、拡散領域１７により、光電変換層１２内にはポテンシャル障壁が形成される。よって、上記実施の形態と同等の効果を得ることができる。
また、被覆層１５Ｃがｎ型ドーパントを含むことにより、絶縁膜１６と接するＩＶ族半導体における電子密度が高くなる。ここで、電子密度が高いほど、絶縁膜１６との間の界面生成再結合確率が小さくなることから、暗電流低減効果が向上する。また、ＩＶ族半導体と化合物半導体との界面付近のｎ型化が強化されるため、ポテンシャル障壁を高くすることができる。よって、画素間の信号のクロストークの抑制にも有利となる。
＜変形例４＞
図１２は、変形例４に係る受光素子（受光素子１Ｄ）の断面構成を表したものである。受光素子１Ｄでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層（被覆層１５Ｄ）と絶縁膜１６とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５Ｄに隣接する領域には、不純物を含む拡散領域（拡散領域１７Ｄ）が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、被覆層１５Ｄが、ＩＶ族半導体（例えばＳｉ等）を含むと共に、化合物半導体（光電変換層１２）に対してｎ型ドーパントとして機能する不純物元素を含んでいる。例えば、ＩｎＧａＡｓに対して、ｎ型ドーパントとして機能する元素としては、例えば炭素（Ｃ），錫（Ｓｎ），鉛（Ｐｂ），硫黄（Ｓ）およびテルル（Ｔｅ）等のうちの少なくとも１種が挙げられる。上述したようなアニール処理によって、この被覆層１５Ｄに含まれるＣ，Ｓｎ，Ｐｂ，ＳおよびＴｅのうちの少なくとも１種が、光電変換層１２およびコンタクト層１３の一部に拡散され、拡散領域１７Ｄが形成される。このため、拡散領域１７Ｄは、光電変換層１２中おいて、Ｃ，Ｓｎ，Ｐｂ，ＳおよびＴｅのうちの少なくとも１種をｎ型ドーパントとして含み、濃いｎ型領域を形成する。
本変形例の受光素子１Ｄにおいても、ＩＶ族半導体を含む被覆層１５Ｄが光電変換層１２の面１２ａに接することから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。よって、上記実施の形態と同等の効果を得ることができる。また、拡散領域１７Ｄでは、被覆層１５ＤからＳｉを含む、ｎ型ドーパントとして機能する元素が拡散される。よって、拡散領域１７Ｄでは、よりドーピング密度の濃いｎ型領域を形成することができ、光電変換層１２内に高いポテンシャル障壁を形成することができる。
＜変形例５＞
図１３は、変形例５に係る受光素子（受光素子１Ｅ）の断面構成を表したものである。図１４は、受光素子１Ｅの平面構成を模式的に表したものである。受光素子１Ｅでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層１５と絶縁膜１６とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５に隣接する領域には、拡散領域１７が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、光電変換層１２の拡散領域１７と電気的に接続された、コンタクト電極（電極１４Ａ）が配置されている。電極１４Ａは、拡散領域１７に電気的に接続されていればよく、光電変換層１２上のいずれの位置に形成されていてもよい。また、電極１４Ａは、受光素子１Ｅに対して、１つだけ配置されていてもよいし、複数配置されていてもよい。
本変形例の受光素子１Ｅにおいても、被覆層１５が光電変換層１２の面１２ａに接する
ことから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。また、拡散領域１７により、光電変換層１２内にはポテンシャル障壁が形成される。よって、上記実施の形態と同等の効果を得ることができる。
また、拡散領域１７に電気的に接続された電極１４Ａを有することで、拡散領域１７の電位制御が可能となる。例えば、電極１４Ａに対して正バイアス電圧を印加すると、光電変換層１２の面１２ａ付近の電子密度を増加させることができる。このような電極１４Ａを用いた電位制御によって、界面生成再結合確率を減少させると同時に、隣接する画素との電気的な分離を強化することが可能となる。よって、暗電流の抑制に有利となる。
＜変形例６＞
図１５は、変形例６に係る受光素子（受光素子１Ｆ）の断面構成を表したものである。受光素子１Ｆでは、上記実施の形態と同様、基板１１上に、例えば光電変換層１２と複数のコンタクト層１３とをこの順に有し、光電変換層１２上において複数のコンタクト層１３が間隙Ａを隔てて配置されている。複数のコンタクト層１３のそれぞれには、第１電極１４が、マスク層１９の開口Ｈを介して電気的に接続されている。光電変換層１２の表面の一部（面１２ａ）と各コンタクト層１３の側面１３ａとを覆うように、被覆層１５と絶縁膜（絶縁膜１６，１６Ｂ）とがこの順に形成されている。光電変換層１２およびコンタクト層１３のうちの被覆層１５に隣接する領域には、拡散領域１７が形成されている。基板１１の光電変換層１２と反対側の面には、例えば第２電極１８が形成されている。この受光素子１では、例えば第２電極１８の裏面が光入射面Ｓ１となっている。
但し、本変形例では、絶縁膜１６上に、更に絶縁膜１６Ｂ（第２の絶縁膜）が積層されており、この絶縁膜１６Ｂが正の固定電荷を含んでいる。このような正の固定電荷を含む絶縁膜１６Ｂは、ＳｉＮ，ＳｉＯ2，ＨｆＯ2を、例えばＣＶＤにより成膜することで形成することができる。
本変形例の受光素子１Ｆにおいても、被覆層１５が光電変換層１２の面１２ａに接することから、絶縁膜と接する場合に比べ、界面欠陥密度が低減される。また、拡散領域１７により、光電変換層１２内にはポテンシャル障壁が形成される。よって、上記実施の形態と同等の効果を得ることができる。
また、被覆層１５上に、正の固定電荷を含む絶縁膜１６Ｂが積層されていることにより、ＩＶ族半導体（被覆層１５）と絶縁膜１６との界面に電子が誘起され、界面生成再結合確率の低減および分離性向上の効果を得ることができる。
＜適用例１＞
図１６は、上記実施の形態等において説明した受光素子１（受光素子１Ａ〜１Ｆも同様）の素子構造を用いた撮像素子２の機能構成を表したものである。撮像素子２は、例えば赤外線イメージセンサであり、例えば画素部１０Ａと、この画素部１０Ａを駆動する回路部２０とを有している。回路部２０は、例えば行走査部１３１、水平選択部１３３、列走査部１３４およびシステム制御部１３２を有している。
画素部１０Ａは、例えば行列状に２次元配置された複数の画素Ｐを有している。この画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（例えば、行選択線およびリセット制御線）が配線され、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素Ｐからの信号読み出しのための駆動信号を伝送するものである。画素駆動線Ｌreadの一端は、行走査部１３１の各行に対応した出力端に接続されている。
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１０Ａの各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択走査された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通して水平選択部１３３に供給される。水平選択部１３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通して伝送される各画素の信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通して図示しない信号処理部等へ入力される。
この撮像素子２では、図１７に示したように、例えば、画素部１０Ａを有する基板２Ａと、回路部２０を有する基板２Ｂとが積層されている。但し、このような構成に限定されず、回路部２０は、画素部１０Ａと同一の基板上に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。また、回路部２０は、ケーブル等により接続された他の基板に形成されていてもよい。
システム制御部１３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像素子２の内部情報などのデータを出力するものである。システム制御部１３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１３３および列走査部１３４などの駆動制御を行う。
＜適用例２＞
上述の撮像素子２は、例えば赤外領域を撮像可能なカメラなど、様々なタイプの電子機器に適用することができる。図１８に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば静止画または動画を撮影可能なカメラであり、撮像素子２と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像素子２およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
光学系３１０は、被写体からの像光（入射光）を撮像素子２へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像素子２への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像素子２の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像素子２から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
以上、実施の形態、変形例および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した受光素子の層構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
また、上記実施の形態等では、コンタクト層１３がｐ型の化合物半導体を含み、光電変換層１２がｎ型の化合物半導体を含む場合を例示したが、コンタクト層１３および光電変換層１２の導電型はこれに限定されるものではない。化合物半導体とドーパントとなる不純物元素との組み合わせに応じて、コンタクト層１３がｎ型の化合物半導体を含んでいてもよいし、光電変換層１２がｐ型の化合物半導体を含んでいてもよい。
また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて設けられた複数のコンタクト層と、
前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
を備えた
受光素子。
（２）
前記被覆層は、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）を含む
上記（１）に記載の受光素子。
（３）
前記被覆層は、シリコンゲルマニウム（ＳｉＧｅ）を含む
上記（１）または（２）に記載の受光素子。
（４）
前記被覆層は、前記ＩＶ族半導体と、前記ＩＶ族半導体に対してｎ型のドーパントとして機能する元素とを含む
上記（１）〜（３）のいずれか１つに記載の受光素子。
（５）
前記被覆層は、前記ＩＶ族半導体と、前記光電変換層に対してｎ型のドーパントとして機能する元素とを含む
上記（１）〜（４）のいずれか１つに記載の受光素子。
（６）
前記光電変換層および前記コンタクト層のうちの前記被覆層に隣接する選択的な領域に、前記被覆層に含まれる元素が拡散された拡散領域を有する
上記（１）〜（５）のいずれか１つに記載の受光素子。
（７）
前記光電変換層の前記拡散領域に電気的に接続されたコンタクト電極を更に備えた
上記（６）に記載の受光素子。
（８）
前記被覆層上に第１の絶縁膜を更に備えた
上記（１）〜（７）のいずれか１つに記載の受光素子。
（９）
前記第１の絶縁膜は、シリコン（Ｓｉ）、窒素（Ｎ）、アルミニウム（Ａｌ）およびハフニウム（Ｈｆ）のうちのいずれかを含む
上記（８）に記載の受光素子。
（１０）
前記被覆層はゲルマニウムを含み、
前記被覆層上に、酸化ゲルマニウム（ＧｅＯ2）を含む絶縁膜を介して、前記第１の絶縁膜が形成された
上記（８）または（９）に記載の受光素子。
（１１）
前記第１の絶縁膜上に、正の固定電荷を含む第２の絶縁膜を更に備えた
上記（８）〜（１０）のいずれか１つに記載の受光素子。
（１２）
前記第１および第２の化合物半導体はIII−Ｖ族半導体である
上記（１）〜（１１）のいずれか１つに記載の受光素子。
（１３）
前記被覆層の厚みは、０．２５ｎｍ以上１００ｎｍ以下である
上記（１）〜（１２）のいずれか１つに記載の受光素子。
（１４）
前記光電変換層は、ドーピング密度が１．０×１０18ｃｍ-3以下のｎ型、またはドーピング密度が１．０×１０16ｃｍ-3以下のｐ型である
上記（１）〜（１３）のいずれか１つに記載の受光素子。
（１５）
基板上に、前記光電変換層と前記コンタクト層とがこの順に設けられ、
前記コンタクト層に電気的に接続された第１電極と、
前記基板に電気的に接続された第２電極と
を更に備えた
上記（１）〜（１４）のいずれか１つに記載の受光素子。
（１６）
第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層を形成し、
第２の化合物半導体を含むと共に前記光電変換層上に互いに間隙を隔てて配置された複数のコンタクト層を形成し、
前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って、ＩＶ族半導体を含む被覆層を形成する
受光素子の製造方法。
（１７）
前記複数のコンタクト層の前記間隙を、エッチングにより形成する
上記（１６）に記載の受光素子の製造方法。
（１８）
前記被覆層を形成した後にアニール処理を施すことにより、
前記光電変換層および前記コンタクト層のうちの前記被覆層に隣接する選択的な領域に、前記被覆層に含まれる元素が拡散された拡散領域を形成する
上記（１６）または（１７）に記載の受光素子の製造方法。
（１９）
複数の画素を含み、
第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて、かつ前記画素毎に設けられた複数のコンタクト層と、
前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
を備えた
撮像素子。
（２０）
複数の画素を含み、
第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて、かつ前記画素毎に設けられた複数のコンタクト層と、
前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
を備えた
撮像素子を有する電子機器。
本出願は、日本国特許庁において２０１６年１月２０日に出願された日本特許出願番号第２０１６−８４６０号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (20)

  1. 第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて設けられた複数のコンタクト層と、
    前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
    を備えた
    受光素子。
  2. 前記被覆層は、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）を含む
    請求項１に記載の受光素子。
  3. 前記被覆層は、シリコンゲルマニウム（ＳｉＧｅ）を含む
    請求項１に記載の受光素子。
  4. 前記被覆層は、前記ＩＶ族半導体と、前記ＩＶ族半導体に対してｎ型のドーパントとして機能する元素とを含む
    請求項１に記載の受光素子。
  5. 前記被覆層は、前記ＩＶ族半導体と、前記光電変換層に対してｎ型のドーパントとして機能する元素とを含む
    請求項１に記載の受光素子。
  6. 前記光電変換層および前記コンタクト層のうちの前記被覆層に隣接する選択的な領域に、前記被覆層に含まれる元素が拡散された拡散領域を有する
    請求項１に記載の受光素子。
  7. 前記光電変換層の前記拡散領域に電気的に接続されたコンタクト電極を更に備えた
    請求項６に記載の受光素子。
  8. 前記被覆層上に第１の絶縁膜を更に備えた
    請求項１に記載の受光素子。
  9. 前記第１の絶縁膜は、シリコン（Ｓｉ）、窒素（Ｎ）、アルミニウム（Ａｌ）およびハフニウム（Ｈｆ）のうちのいずれかを含む
    請求項８に記載の受光素子。
  10. 前記被覆層はゲルマニウムを含み、
    前記被覆層上に、酸化ゲルマニウム（ＧｅＯ2）を含む絶縁膜を介して、前記第１の絶縁膜が形成された
    請求項８に記載の受光素子。
  11. 前記第１の絶縁膜上に、正の固定電荷を含む第２の絶縁膜を更に備えた
    請求項８に記載の受光素子。
  12. 前記第１および第２の化合物半導体はIII−Ｖ族半導体である
    請求項１に記載の受光素子。
  13. 前記被覆層の厚みは、０．２５ｎｍ以上１００ｎｍ以下である
    請求項１に記載の受光素子。
  14. 前記光電変換層は、ドーピング密度が１．０×１０18ｃｍ-3以下のｎ型、またはドーピング密度が１．０×１０16ｃｍ-3以下のｐ型である
    請求項１に記載の受光素子。
  15. 基板上に、前記光電変換層と前記コンタクト層とがこの順に設けられ、
    前記コンタクト層に電気的に接続された第１電極と、
    前記基板に電気的に接続された第２電極と
    を更に備えた
    請求項１に記載の受光素子。
  16. 第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層を形成し、
    第２の化合物半導体を含むと共に前記光電変換層上に互いに間隙を隔てて配置された複数のコンタクト層を形成し、
    前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って、ＩＶ族半導体を含む被覆層を形成する
    受光素子の製造方法。
  17. 前記複数のコンタクト層の前記間隙を、エッチングにより形成する
    請求項１６に記載の受光素子の製造方法。
  18. 前記被覆層を形成した後にアニール処理を施すことにより、
    前記光電変換層および前記コンタクト層のうちの前記被覆層に隣接する選択的な領域に、前記被覆層に含まれる元素が拡散された拡散領域を形成する
    請求項１６に記載の受光素子の製造方法。
  19. 複数の画素を含み、
    第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて、かつ前記画素毎に設けられた複数のコンタクト層と、
    前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
    を備えた
    撮像素子。
  20. 複数の画素を含み、
    第１の化合物半導体を含むと共に、赤外領域の波長を吸収して電荷を発生する光電変換層と、
    第２の化合物半導体を含むと共に、前記光電変換層上に互いに間隙を隔てて、かつ前記画素毎に設けられた複数のコンタクト層と、
    前記光電変換層の表面のうちの前記間隙に対応する部分と各コンタクト層の側面とを覆って形成されると共に、ＩＶ族半導体を含む被覆層と
    を備えた
    撮像素子を有する電子機器。
JP2017562447A 2016-01-20 2016-11-15 受光素子、受光素子の製造方法、撮像素子および電子機器 Active JP6763406B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016008460 2016-01-20
JP2016008460 2016-01-20
PCT/JP2016/083857 WO2017126204A1 (ja) 2016-01-20 2016-11-15 受光素子、受光素子の製造方法、撮像素子および電子機器

Publications (2)

Publication Number Publication Date
JPWO2017126204A1 JPWO2017126204A1 (ja) 2018-11-15
JP6763406B2 true JP6763406B2 (ja) 2020-09-30

Family

ID=59362715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017562447A Active JP6763406B2 (ja) 2016-01-20 2016-11-15 受光素子、受光素子の製造方法、撮像素子および電子機器

Country Status (5)

Country Link
US (2) US10622392B2 (ja)
EP (1) EP3407392B1 (ja)
JP (1) JP6763406B2 (ja)
CN (1) CN108369967B (ja)
WO (1) WO2017126204A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861896B2 (en) * 2018-07-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Capping structure to reduce dark current in image sensors
FR3092700B1 (fr) * 2019-02-07 2021-01-22 Commissariat Energie Atomique Matrice de photo-détecteurs à barrière avec pixellisation par déplétions locales
US20220399469A1 (en) * 2019-10-30 2022-12-15 Sony Semiconductor Solutions Corporation Light receiving element, light receiving element manufacturing method, and solid-state image pickup apparatus
WO2021149500A1 (ja) * 2020-01-20 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 光電変換装置の製造方法、及び光電変換装置
JP2022107339A (ja) * 2021-01-08 2022-07-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US20240305906A1 (en) * 2021-03-22 2024-09-12 Sony Semiconductor Solutions Corporation Solid-state imaging element and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765211B2 (ja) * 2001-07-06 2011-09-07 住友電気工業株式会社 ｐｉｎ型受光素子
US7429496B2 (en) * 2005-08-30 2008-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Buried photodiode for image sensor with shallow trench isolation technology
JP2007243100A (ja) * 2006-03-13 2007-09-20 Iwate Toshiba Electronics Co Ltd 固体撮像装置およびその製造方法
US7687871B2 (en) * 2006-03-19 2010-03-30 Shimon Maimon Reduced dark current photodetector
US8044435B2 (en) * 2006-11-14 2011-10-25 Lockheed Martin Corporation Sub-pixel nBn detector
JP5300375B2 (ja) * 2008-08-26 2013-09-25 日本オクラロ株式会社 裏面入射型受光素子およびその製造方法
US8502271B2 (en) * 2009-10-23 2013-08-06 Lockheed Martin Corporation Barrier photodetector with planar top layer
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
JP6176585B2 (ja) 2011-10-24 2017-08-09 住友電気工業株式会社 受光素子、およびその製造方法
JP5998479B2 (ja) 2011-12-28 2016-09-28 セイコーエプソン株式会社 光伝導アンテナ、テラヘルツ波発生装置、カメラ、イメージング装置および計測装置
EP2822270A1 (en) * 2012-02-27 2015-01-07 Sony Corporation Imaging element and electronic equipment
CN103378236B (zh) * 2012-04-25 2017-04-05 清华大学 具有微构造的外延结构体
JP2014127499A (ja) 2012-12-25 2014-07-07 Sumitomo Electric Ind Ltd 受光デバイス、その製造法、およびセンシング装置
CN104078478B (zh) * 2014-07-04 2017-10-27 豪威科技(上海)有限公司 背照式cmos影像传感器及其制造方法
JP2016219587A (ja) * 2015-05-20 2016-12-22 ソニー株式会社 半導体光デバイス

Also Published As

Publication number Publication date
US11205668B2 (en) 2021-12-21
US20190019830A1 (en) 2019-01-17
WO2017126204A1 (ja) 2017-07-27
US10622392B2 (en) 2020-04-14
CN108369967A (zh) 2018-08-03
US20200203411A1 (en) 2020-06-25
JPWO2017126204A1 (ja) 2018-11-15
EP3407392B1 (en) 2020-07-08
EP3407392A4 (en) 2019-01-23
EP3407392A1 (en) 2018-11-28
CN108369967B (zh) 2021-12-14

Similar Documents

Publication Publication Date Title
US10903257B2 (en) Solid-state imaging device, driving method for solid-state imaging device, and electronic appliance
JP6763406B2 (ja) 受光素子、受光素子の製造方法、撮像素子および電子機器
JP4992446B2 (ja) 固体撮像装置及びその製造方法、並びにカメラ
US8669135B2 (en) System and method for fabricating a 3D image sensor structure
US9391103B2 (en) Image pickup element and image pickup device
KR20180008327A (ko) 이중 대역 광검출기 및 이의 제작 방법
JP2012156310A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
TW201143052A (en) Solid-state imaging device, method for producing the same, and imaging apparatus
US20180130833A1 (en) Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus
US20150334320A1 (en) Solid-state imaging device
JP5962155B2 (ja) 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US20100026824A1 (en) Image sensor with reduced red light crosstalk
US10943932B2 (en) Light-receiving element, method of manufacturing light-receiving element, imaging device, and electronic apparatus
TWI416716B (zh) 固態影像裝置，其製造方法，及攝像設備
JP2009283603A (ja) 検出装置、受光素子アレイおよびその製造方法
JP5298499B2 (ja) 受光素子アレイおよび撮像装置
JP7516730B2 (ja) 赤外線センサおよび光検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200824

R151 Written notification of patent or utility model registration

Ref document number: 6763406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151