JP6772995B2 - Manufacturing method of SOI wafer and SOI wafer - Google Patents

Manufacturing method of SOI wafer and SOI wafer Download PDF

Info

Publication number
JP6772995B2
JP6772995B2 JP2017183912A JP2017183912A JP6772995B2 JP 6772995 B2 JP6772995 B2 JP 6772995B2 JP 2017183912 A JP2017183912 A JP 2017183912A JP 2017183912 A JP2017183912 A JP 2017183912A JP 6772995 B2 JP6772995 B2 JP 6772995B2
Authority
JP
Japan
Prior art keywords
diamond
support substrate
layer
soi wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017183912A
Other languages
Japanese (ja)
Other versions
JP2019062020A (en
Inventor
祥泰 古賀
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2017183912A priority Critical patent/JP6772995B2/en
Priority to FR1858146A priority patent/FR3071663B1/en
Publication of JP2019062020A publication Critical patent/JP2019062020A/en
Application granted granted Critical
Publication of JP6772995B2 publication Critical patent/JP6772995B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3206—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3406—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法およびＳＯＩウェーハに関する。 The present invention relates to a method for manufacturing an SOI wafer and an SOI wafer.

近年、高耐圧素子として、ＳＯＩ（Silicon On Insulator）構造を有するＳＯＩウェーハが注目されている。ＳＯＩウェーハは、シリコン単結晶からなる支持基板上に、絶縁性の高い酸化シリコン（ＳｉＯ2）等の絶縁層およびシリコン単結晶からなる活性層が順次形成された構造を有する。ところが、絶縁層として酸化シリコンを用いた場合、酸化シリコンの熱伝導率が小さいので、高耐圧デバイスにおける自己発熱が問題となる。この対策として、酸化シリコンの絶縁層に代えて、高い絶縁性と熱伝導率を有するダイヤモンドの絶縁層とすることで、ＳＯＩウェーハに放熱性を付与する技術が知られている。 In recent years, SOI wafers having an SOI (Silicon On Insulator) structure have been attracting attention as high withstand voltage elements. The SOI wafer has a structure in which an insulating layer such as silicon oxide (SiO 2 ) having high insulating properties and an active layer made of a silicon single crystal are sequentially formed on a support substrate made of a silicon single crystal. However, when silicon oxide is used as the insulating layer, the thermal conductivity of silicon oxide is small, so that self-heating in a high withstand voltage device becomes a problem. As a countermeasure against this, there is known a technique of imparting heat dissipation to an SOI wafer by using a diamond insulating layer having high insulating properties and thermal conductivity instead of the silicon oxide insulating layer.

特許文献１には、シリコン単結晶からなる活性層用基板および支持基板のうち、少なくとも一方の基板の表面に、化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法を用いて、ダイヤモンドからなる炭素含有膜を形成する工程と、この炭素含有膜を境界として、支持基板と活性層用基板とを貼り合わせる工程と、８００℃以上の熱処理を施して、支持基板と活性層用基板との貼り合わせを強化する工程と、その後、活性層用基板を薄膜化して所望厚さの活性層を有するＳＯＩウェーハを得る工程と、を有するＳＯＩウェーハの製造方法が記載されている。 In Patent Document 1, a carbon-containing film made of diamond is formed on the surface of at least one of a substrate for an active layer made of a silicon single crystal and a supporting substrate by using a chemical vapor deposition (CVD) method. The step of forming, the step of bonding the support substrate and the active layer substrate with the carbon-containing film as a boundary, and the heat treatment of 800 ° C. or higher are performed to strengthen the bonding of the support substrate and the active layer substrate. A method for manufacturing an SOI wafer is described, which comprises a step and then a step of thinning the substrate for the active layer to obtain an SOI wafer having an active layer having a desired thickness.

また、特許文献２には、シリコンからなる支持基板の上にＣＶＤ法によりダイヤモンド層を形成する工程と、このダイヤモンド層の表面を平滑に研磨する工程と、研磨したダイヤモンド層の上にシリコン単結晶からなる活性層用基板を重ね合せて、荷重をかけつつ不活性雰囲気下で８００℃の加熱処理を行うことによって、支持基板と活性層用基板とを貼り合わせる工程と、その後、活性層用基板を薄膜化して所望厚さの活性層を有するＳＯＩウェーハを得る工程と、を有するＳＯＩウェーハの製造方法が記載されている。 Further, Patent Document 2 describes a step of forming a diamond layer on a support substrate made of silicon by a CVD method, a step of smoothly polishing the surface of the diamond layer, and a silicon single crystal on the polished diamond layer. A step of laminating a support substrate and a substrate for an active layer by superimposing the substrates for an active layer and performing a heat treatment at 800 ° C. in an inert atmosphere while applying a load, and then a substrate for the active layer. A step of thinning the wafer to obtain an SOI wafer having an active layer having a desired thickness, and a method for producing an SOI wafer having the same are described.

特開２０１５−３２７４２号公報JP-A-2015-32742 特開平２−２０６１１８号公報Japanese Unexamined Patent Publication No. 2-206118

特許文献１，２によれば、ダイヤモンドの絶縁層とすることでＳＯＩウェーハに放熱性が付与されるので、高耐圧デバイスにおける自己発熱の問題を解消することはできる。しかしながら、特許文献１，２の方法では、貼り合わせの際に少なくとも８００℃という高温の熱処理を必要とするので、ダイヤモンド層に熱応力が加わったり、支持基板中の不純物が活性層に外方拡散したり、活性層中の不純物が支持基板に外方拡散したりするという問題が生じ、ＳＯＩウェーハの品質には改善の余地がある。 According to Patent Documents 1 and 2, since the SOI wafer is provided with heat dissipation by using the diamond insulating layer, the problem of self-heating in the high withstand voltage device can be solved. However, the methods of Patent Documents 1 and 2 require heat treatment at a high temperature of at least 800 ° C. at the time of bonding, so that thermal stress is applied to the diamond layer and impurities in the support substrate are diffused outward to the active layer. There is room for improvement in the quality of the SOI wafer due to problems such as the fact that impurities in the active layer diffuse outward to the support substrate.

これらの問題に対処すべく、本発明者らは、高温の熱処理を必要としない真空常温接合法によって、活性層用基板とダイヤモンド層を形成した支持基板とを貼り合わせることを試みた。すなわち、シリコン単結晶からなる支持基板上に、ＣＶＤ法によりダイヤモンド層を成長させた後に、ダイヤモンド層の表面を研磨して平坦化した。次に、シリコン単結晶からなる活性層用基板の表面と平坦化したダイヤモンド層の表面とに、真空常温下でイオンビームを照射して、当該両方の表面を活性化面とした。そして、引き続き真空常温下で上記両方の活性化面を接触させることで、支持基板と活性層用基板とを貼り合わせることを試みた。ところが、この方法では、支持基板と活性層用基板とが貼り合わないことが判明した。 In order to deal with these problems, the present inventors have attempted to bond the substrate for the active layer and the support substrate on which the diamond layer is formed by a vacuum room temperature bonding method that does not require high temperature heat treatment. That is, a diamond layer was grown on a support substrate made of a silicon single crystal by a CVD method, and then the surface of the diamond layer was polished and flattened. Next, the surface of the substrate for the active layer made of a silicon single crystal and the surface of the flattened diamond layer were irradiated with an ion beam at room temperature in a vacuum, and both surfaces were used as activated surfaces. Then, it was attempted to bond the support substrate and the active layer substrate by continuously bringing both of the above activated surfaces into contact with each other under vacuum at room temperature. However, it was found that the support substrate and the active layer substrate were not bonded to each other by this method.

そこで、本発明は、上記課題に鑑み、真空常温接合法によって放熱性が高いＳＯＩウェーハを製造することが可能なＳＯＩウェーハの製造方法を提供することを目的とする。また、本発明は、放熱性が高いＳＯＩウェーハを提供することを目的とする。 Therefore, in view of the above problems, it is an object of the present invention to provide a method for producing an SOI wafer capable of producing an SOI wafer having high heat dissipation by a vacuum room temperature bonding method. Another object of the present invention is to provide an SOI wafer having high heat dissipation.

本発明者らは、上記課題を解決すべく検討したところ、活性層用基板とダイヤモンド層を形成した支持基板との真空常温接合の可否（以下、「接合可否」とも称する。）は、ダイヤモンド層の表面におけるダイヤモンド粒子の粒径に密接に関係しており、ダイヤモンド層の表面を研磨して平坦化しただけでは、支持基板と活性層用基板とが貼り合わないことを見出した。そして、本発明者らがさらなる検討を進めたところ、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍ以下になっていれば、支持基板と活性層用基板とを貼り合わせることができることを知見した。 As a result of studies to solve the above problems, the present inventors have determined whether or not the substrate for the active layer and the support substrate on which the diamond layer is formed can be joined at room temperature in vacuum (hereinafter, also referred to as "whether or not they can be joined"). It was found that the support substrate and the substrate for the active layer do not adhere to each other only by polishing and flattening the surface of the diamond layer, which is closely related to the particle size of the diamond particles on the surface of the diamond layer. Then, as a result of further studies by the present inventors, if the maximum particle size of the diamond particles on the surface of the diamond layer is 2.0 μm or less, the support substrate and the substrate for the active layer can be bonded together. Was found.

本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）シリコン単結晶からなる支持基板上に、ダイヤモンド粒子を付着させた後に、前記ダイヤモンド粒子を核として、前記支持基板上に、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層を化学気相成長させる工程と、
前記ダイヤモンド層の表面を平坦化する工程と、
シリコン単結晶からなる活性層用基板の表面と平坦化した前記ダイヤモンド層の表面とに、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合わせる工程と、
前記支持基板と前記活性層用基板との貼合せ面とは反対側から前記活性層用基板を減厚して、活性層を有するＳＯＩウェーハを得る工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。 The present invention has been completed based on the above findings, and its gist structure is as follows.
(1) After adhering diamond particles on a support substrate made of a silicon single crystal, a diamond layer having a maximum particle size of diamond particles of 2.0 μm or less is formed on the support substrate with the diamond particles as nuclei. The process of chemical vapor deposition and
The step of flattening the surface of the diamond layer and
After irradiating the surface of the substrate for an active layer made of a silicon single crystal and the surface of the flattened diamond layer with an ion beam or a neutral atom beam at room temperature in a vacuum, both surfaces are made active surfaces. A step of adhering the support substrate and the active layer substrate by continuously bringing both of the activated surfaces into contact with each other under vacuum at room temperature.
A step of reducing the thickness of the active layer substrate from the side opposite to the bonding surface between the support substrate and the active layer substrate to obtain an SOI wafer having an active layer.
A method for manufacturing an SOI wafer, which comprises.

以下では、上述の支持基板と活性層用基板との貼合せ方法を「真空常温接合法」と称する。 Hereinafter, the method of bonding the above-mentioned support substrate and the substrate for the active layer will be referred to as a "vacuum room temperature bonding method".

（２）平坦化した前記ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、上記（１）に記載のＳＯＩウェーハの製造方法。 (2) The method for manufacturing an SOI wafer according to (1) above, wherein the surface roughness Ra of the flattened diamond layer is 3 nm or less.

（３）前記活性層の前記ダイヤモンド層側には、厚さが１ｎｍ以上５ｎｍ以下のアモルファス層が形成されている、上記（１）又は（２）に記載のＳＯＩウェーハの製造方法。 (3) The method for producing an SOI wafer according to (1) or (2) above, wherein an amorphous layer having a thickness of 1 nm or more and 5 nm or less is formed on the diamond layer side of the active layer.

（４）前記支持基板上に、平均粒径が１０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布した後に、前記支持基板に、１００℃未満かつ１分以上３０分以下の熱処理を施すことにより、前記支持基板上に前記ダイヤモンド粒子を付着させる、上記（１）〜（３）のいずれか一つに記載のＳＯＩウェーハの製造方法。 (4) The support substrate is coated with a solution containing diamond particles having an average particle size of 10 nm or less, and then the support substrate is heat-treated at a temperature of less than 100 ° C. for 1 minute or more and 30 minutes or less. The method for manufacturing an SOI wafer according to any one of (1) to (3) above, wherein the diamond particles are adhered onto a support substrate.

（５）前記支持基板および前記活性層用基板の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、上記（１）〜（４）のいずれか一つに記載のＳＯＩウェーハの製造方法。 (5) The method for manufacturing an SOI wafer according to any one of (1) to (4) above, wherein the oxygen concentration of the support substrate and the active layer substrate is 5 × 10 17 atoms / cm 3 or less.

（６）前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、上記（１）〜（５）のいずれか一つに記載のＳＯＩウェーハの製造方法。 (6) The method for manufacturing an SOI wafer according to any one of (1) to (5) above, wherein the resistivity of the support substrate is 1000 Ω · cm or more.

（７）支持基板と、前記支持基板上に形成されたダイヤモンド層と、前記ダイヤモンド層上に形成された活性層とを有し、
前記ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、
前記活性層の前記ダイヤモンド層側にはアモルファス層が形成されていることを特徴とするＳＯＩウェーハ。 (7) It has a support substrate, a diamond layer formed on the support substrate, and an active layer formed on the diamond layer.
The maximum particle size of diamond particles in the diamond layer is 2.0 μm or less.
An SOI wafer characterized in that an amorphous layer is formed on the diamond layer side of the active layer.

（８）前記アモルファス層の厚さが１ｎｍ以上５ｎｍ以下である、上記（７）に記載のＳＯＩウェーハ。 (8) The SOI wafer according to (7) above, wherein the amorphous layer has a thickness of 1 nm or more and 5 nm or less.

（９）前記支持基板および前記活性層の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、上記（７）又は（８）に記載のＳＯＩウェーハ。 (9) The SOI wafer according to (7) or (8) above, wherein the oxygen concentration of the support substrate and the active layer is 5 × 10 17 atoms / cm 3 or less.

（１０）前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、上記（７）〜（９）のいずれか一つに記載のＳＯＩウェーハ。 (10) The SOI wafer according to any one of (7) to (9) above, wherein the resistivity of the support substrate is 1000 Ω · cm or more.

本発明によれば、真空常温接合法によって放熱性が高いＳＯＩウェーハを得ることができる。 According to the present invention, an SOI wafer having high heat dissipation can be obtained by a vacuum room temperature bonding method.

本発明の一実施形態によるＳＯＩウェーハ１００の製造方法を説明する模式断面図である。It is a schematic cross-sectional view explaining the manufacturing method of the SOI wafer 100 by one Embodiment of this invention. 本発明の一実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。FIG. 5 is a schematic cross-sectional view of an apparatus used for vacuum room temperature bonding in one embodiment of the present invention. 比較例３において、ダイヤモンド層の剥離を示す写真である。It is a photograph which shows the peeling of a diamond layer in the comparative example 3.

以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、支持基板１０および活性層用基板２０の厚さに対して、ダイヤモンド粒子塗布層１２、ダイヤモンド層１６、ｓｐ2領域１８、アモルファス層２２、及び活性層２４の厚さを誇張して示す。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In FIG. 1, for convenience of explanation, the diamond particle coating layer 12, the diamond layer 16, the sp 2 region 18, and the thickness of the support substrate 10 and the active layer substrate 20 are different from the actual thickness ratios. The thicknesses of the amorphous layer 22 and the active layer 24 are exaggerated.

（ＳＯＩウェーハの製造方法）
図１を参照して、本発明の一実施形態によるＳＯＩウェーハ１００の製造方法を説明する。まず、シリコン単結晶からなる支持基板１０上に、ダイヤモンド粒子を含有する溶液（以下、「ダイヤモンド粒子含有液」とも称する。）を塗布する（図１（Ａ）,（Ｂ））。これにより、支持基板１０上には、ダイヤモンド粒子塗布層１２が形成される（図１（Ｂ））。次に、支持基板１０に熱処理を施すことにより、ダイヤモンド粒子塗布層１２中の溶媒を蒸発させ、かつ支持基板１０の表面とダイヤモンド粒子１４との結合力を強化して、支持基板１０の表面にダイヤモンド粒子１４を付着させる（図１（Ｂ）,（Ｃ））。次に、ＣＶＤ法により、付着したダイヤモンド粒子１４を核として、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層１６を支持基板１０上に成長させる（図１（Ｃ）,（Ｄ））。次に、ダイヤモンド層の表面１６Ａを平坦化する（図１（Ｄ）,（Ｅ））。次に、シリコン単結晶からなる活性層用基板２０の表面と平坦化したダイヤモンド層の表面１６Ａとに、真空常温下でイオンビームまたは中性原子ビームを照射して、両方の表面を活性化面とする（図１（Ｆ）〜（Ｉ））。この時、ダイヤモンド層１６の表層部には、ダイヤモンド（ｓｐ3）粒子の一部がｓｐ2化された領域（以下、「ｓｐ2領域」とも称する）１８が形成される（図１（Ｇ））。また、活性層用基板２０の表層部には、アモルファス層２２が形成される（図１（Ｉ））。その後、真空常温下で両方の活性化面を接触させることで、活性化面を貼合せ面として、支持基板１０と活性層用基板２０とを貼り合わせる（図１（Ｇ）,（Ｉ）,（Ｊ））。次に、貼合せ面とは反対側から活性層用基板２０を研削および研磨して、所望厚さの活性層２４を有するＳＯＩウェーハ１００を得る（図１（Ｊ）,（Ｋ））。以下では、本実施形態における各工程を詳細に説明する。 (Manufacturing method of SOI wafer)
A method for manufacturing the SOI wafer 100 according to the embodiment of the present invention will be described with reference to FIG. First, a solution containing diamond particles (hereinafter, also referred to as “diamond particle-containing liquid”) is applied onto the support substrate 10 made of a silicon single crystal (FIGS. 1 (A) and 1 (B)). As a result, the diamond particle coating layer 12 is formed on the support substrate 10 (FIG. 1 (B)). Next, by heat-treating the support substrate 10, the solvent in the diamond particle coating layer 12 is evaporated, and the bonding force between the surface of the support substrate 10 and the diamond particles 14 is strengthened, so that the surface of the support substrate 10 is subjected to heat treatment. The diamond particles 14 are attached (FIGS. 1 (B) and 1 (C)). Next, by the CVD method, a diamond layer 16 having a maximum particle size of diamond particles of 2.0 μm or less is grown on the support substrate 10 with the attached diamond particles 14 as nuclei (FIGS. 1C and 1D). ). Next, the surface 16A of the diamond layer is flattened (FIGS. 1D and 1E). Next, the surface of the substrate 20 for the active layer made of a silicon single crystal and the surface 16A of the flattened diamond layer are irradiated with an ion beam or a neutral atom beam at room temperature in a vacuum to activate both surfaces. (FIGS. 1 (F) to (I)). At this time, the surface portion of the diamond layer 16, the diamond (sp 3) some of the particles are sp 2 of area (hereinafter, also referred to as "sp 2 region") 18 is formed (FIG. 1 (G) ). Further, an amorphous layer 22 is formed on the surface layer portion of the active layer substrate 20 (FIG. 1 (I)). Then, by bringing both activated surfaces into contact with each other under vacuum at room temperature, the support substrate 10 and the active layer substrate 20 are bonded together with the activated surface as the bonding surface (FIGS. 1 (G), (I), (J)). Next, the active layer substrate 20 is ground and polished from the side opposite to the bonded surface to obtain an SOI wafer 100 having the active layer 24 having a desired thickness (FIGS. 1 (J) and 1 (K)). Hereinafter, each step in the present embodiment will be described in detail.

［ダイヤモンド粒子含有液の塗布］
まず、図１（Ａ）,（Ｂ）を参照して、支持基板１０上にダイヤモンド粒子含有液を塗布して、ダイヤモンド粒子塗布層１２を形成する。ダイヤモンド粒子含有液を塗布する方法として、例えば、公知のスピンコート法を用いることができる。スピンコート法によれば、支持基板１０の両面のうちダイヤモンド粒子１４を付着させたい片側の表面のみに、ダイヤモンド粒子含有液を均一に塗布することができる。以下では、ダイヤモンド粒子含有液の作製方法を説明する。 [Application of diamond particle-containing liquid]
First, referring to FIGS. 1A and 1B, a diamond particle-containing liquid is applied onto the support substrate 10 to form the diamond particle coating layer 12. As a method for applying the diamond particle-containing liquid, for example, a known spin coating method can be used. According to the spin coating method, the diamond particle-containing liquid can be uniformly applied only to the surface of one side of the support substrate 10 on which the diamond particles 14 are to be attached. The method for producing the diamond particle-containing liquid will be described below.

ダイヤモンド粒子含有液に含まれるダイヤモンド粒子の平均粒径は１ｎｍ以上１０ｎｍ以下とすることが好ましい。１ｎｍ以上であれば、ダイヤモンド層１６を成長させる初期段階において、ダイヤモンド粒子１４がスパッタリング作用により支持基板１０の表面から弾き飛ばされる現象を抑制することができ、１０ｎｍ以下であれば、ダイヤモンド層の表面１６Ａにおけるダイヤモンド粒子の最大粒径を２．０μｍ以下にすることができるからである。このようなサイズのダイヤモンド粒子は、公知の爆轟法や爆縮法や粉砕法によりグラファイトから好適に作製することができる。なお、「ダイヤモンド粒子含有液に含まれるダイヤモンド粒子の平均粒径」は、ＪＩＳ ８８１９−２に従って算出されるものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出された平均粒径を意味する。 The average particle size of the diamond particles contained in the diamond particle-containing liquid is preferably 1 nm or more and 10 nm or less. If it is 1 nm or more, the phenomenon that the diamond particles 14 are blown off from the surface of the support substrate 10 by the sputtering action can be suppressed in the initial stage of growing the diamond layer 16, and if it is 10 nm or less, the surface of the diamond layer can be suppressed. This is because the maximum particle size of diamond particles in 16A can be set to 2.0 μm or less. Diamond particles of such size can be suitably produced from graphite by a known detonation method, implosion method, or pulverization method. The "average particle size of diamond particles contained in the diamond particle-containing liquid" is calculated according to JIS 8819-2, and the particle size distribution measured by a known laser diffraction type particle size distribution measuring device follows a normal distribution. It means the average particle size calculated on the assumption that.

ここで、ダイヤモンド粒子含有液を塗布する前の支持基板１０は、その表面に付着した金属不純物を除去するために、一般的にフッ酸などを用いて酸洗浄される。ところが、酸洗浄された支持基板１０の表面は活性な撥水面であるので、その表面にはパーティクルが付着しやすい。このため、酸洗浄した支持基板１０を純水などで洗浄して、支持基板１０の表面を自然酸化膜が形成された親水性面とすることが好ましい。あるいは、酸洗浄した支持基板１０をクリーンルーム内に長時間放置して、支持基板１０の表面に自然酸化膜を形成することが好ましい。これにより、支持基板１０の表面にパーティクルが付着するのを抑制することができる。この時、自然酸化膜中には正電荷を有する固定電荷が発生している。そのため、正電荷に帯電した自然酸化膜上に、負電荷に帯電させたダイヤモンド粒子を含有するダイヤモンド粒子含有液を塗布すれば、支持基板１０とダイヤモンド粒子１４とがクーロン引力により強固に結合する。その結果、ダイヤモンド層１６の支持基板１０に対する密着性が向上する。このように負電荷に帯電させたダイヤモンド粒子は、ダイヤモンド粒子に酸化処理を施すことによって、カルボキシル基やケトン基でダイヤモンド粒子を終端することで得られる。例えば、酸化処理としては、ダイヤモンド粒子を酸化熱する方法や、オゾン溶液、硝酸溶液、過酸化水素水溶液、又は過塩素酸溶液にダイヤモンド粒子を浸漬する方法などが挙げられる。 Here, the support substrate 10 before applying the diamond particle-containing liquid is generally acid-cleaned with hydrofluoric acid or the like in order to remove metal impurities adhering to the surface thereof. However, since the surface of the acid-cleaned support substrate 10 is an active water-repellent surface, particles tend to adhere to the surface. Therefore, it is preferable to wash the acid-cleaned support substrate 10 with pure water or the like to make the surface of the support substrate 10 a hydrophilic surface on which a natural oxide film is formed. Alternatively, it is preferable that the acid-cleaned support substrate 10 is left in a clean room for a long time to form a natural oxide film on the surface of the support substrate 10. As a result, it is possible to prevent particles from adhering to the surface of the support substrate 10. At this time, a fixed charge having a positive charge is generated in the natural oxide film. Therefore, if a diamond particle-containing liquid containing diamond particles charged with a negative charge is applied onto the natural oxide film charged with a positive charge, the support substrate 10 and the diamond particles 14 are firmly bonded by the Coulomb attraction. As a result, the adhesion of the diamond layer 16 to the support substrate 10 is improved. The diamond particles thus charged to a negative charge can be obtained by terminating the diamond particles with a carboxyl group or a ketone group by subjecting the diamond particles to an oxidation treatment. For example, examples of the oxidation treatment include a method of oxidatively heating diamond particles and a method of immersing diamond particles in an ozone solution, a nitric acid solution, a hydrogen peroxide solution, or a perchloric acid solution.

ダイヤモンド粒子含有液の溶媒としては、水の他、メタノール、エタノール、２−プロパノ−ル、及びトルエン等の有機溶媒が挙げられ、これらの溶媒を単独で用いてもよく、２種以上組み合わせて用いてもよい。 Examples of the solvent of the diamond particle-containing liquid include water and organic solvents such as methanol, ethanol, 2-propanol, and toluene, and these solvents may be used alone or in combination of two or more. You may.

ダイヤモンド粒子含有液におけるダイヤモンド粒子の含有量は、ダイヤモンド粒子含有液全体に対して０．０３質量％以上１０質量％以下とすることが好ましい。０．０３質量％以上であれば、ダイヤモンド粒子１４を支持基板１０上に均一に付着させることができ、１０質量％以下であれば、付着したダイヤモンド粒子１４がダイヤモンド層１６の成長過程で異常成長するのを抑制することができるからである。 The content of diamond particles in the diamond particle-containing liquid is preferably 0.03% by mass or more and 10% by mass or less with respect to the entire diamond particle-containing liquid. If it is 0.03% by mass or more, the diamond particles 14 can be uniformly adhered to the support substrate 10, and if it is 10% by mass or less, the adhered diamond particles 14 grow abnormally in the growth process of the diamond layer 16. This is because it can be suppressed.

ダイヤモンド粒子１４と支持基板１０との密着性を向上させる観点から、ダイヤモンド粒子含有液をジェル状のものとすることが好ましく、ダイヤモンド粒子含有液に増粘剤を含有させてもよい。増粘剤としては、寒天、カラギーナン、キサンタンガム、ジェランガム、グアーガム、ポリビニルアルコール、ポリアクリル酸塩系増粘剤、水溶性セルロース類、ポリエチレンオキサイドなどが挙げられる。増粘剤を含有させる場合、ダイヤモンド粒子含有液のｐＨを６〜８の範囲とすることが好ましい。 From the viewpoint of improving the adhesion between the diamond particles 14 and the support substrate 10, it is preferable that the diamond particle-containing liquid is in the form of a gel, and the diamond particle-containing liquid may contain a thickener. Examples of the thickener include agar, carrageenan, xanthan gum, gellan gum, guar gum, polyvinyl alcohol, polyacrylate-based thickeners, water-soluble celluloses, polyethylene oxide and the like. When a thickener is contained, the pH of the diamond particle-containing liquid is preferably in the range of 6 to 8.

ダイヤモンド粒子含有液の調製は、上記の溶媒にダイヤモンド粒子を混合して撹拌することにより、溶媒中にダイヤモンド粒子を分散させるようにして行えばよい。撹拌速度は５００〜３０００ｒｐｍとすることが好ましく、撹拌時間は１０分〜１時間とすることが好ましい。 The diamond particle-containing liquid may be prepared by mixing the diamond particles with the above solvent and stirring the mixture so as to disperse the diamond particles in the solvent. The stirring speed is preferably 500 to 3000 rpm, and the stirring time is preferably 10 minutes to 1 hour.

［熱処理］
次に、図１（Ｂ）,（Ｃ）を参照して、支持基板１０に熱処理を施す。これにより、ダイヤモンド粒子塗布層１２中の溶媒が蒸発し、かつダイヤモンド粒子１４と支持基板１０との結合が強化されて、支持基板１０上にダイヤモンド粒子１４が付着する（図１（Ｃ））。熱処理中の支持基板１０の温度は、１００℃未満とすることが好ましく、３０℃以上８０℃以下とすることがより好ましい。１００℃未満であれば、ダイヤモンド粒子含有液の沸騰に伴う泡の発生を抑制することができるので、支持基板１０上にダイヤモンド粒子１４が部分的に存在しない部位が発生することがなく、この部位を起点としてダイヤモンド層１６が剥離するおそれもない。３０℃以上であれば、支持基板１０とダイヤモンド粒子１４とが十分に結合するので、ＣＶＤ法によってダイヤモンド層１６を成長させる過程で、スパッタリング作用によりダイヤモンド粒子１４が弾き飛ばされるのを抑制することができ、ダイヤモンド層１６を均一に成長させることができる。また、熱処理時間は１分以上３０分以下とすることが好ましい。なお、熱処理装置としては、公知の熱処理装置を用いればよく、例えば、加熱したホットプレート上に支持基板１０を載置することにより行うことができる。 [Heat treatment]
Next, the support substrate 10 is heat-treated with reference to FIGS. 1 (B) and 1 (C). As a result, the solvent in the diamond particle coating layer 12 evaporates, the bond between the diamond particles 14 and the support substrate 10 is strengthened, and the diamond particles 14 adhere to the support substrate 10 (FIG. 1 (C)). The temperature of the support substrate 10 during the heat treatment is preferably less than 100 ° C, more preferably 30 ° C or higher and 80 ° C or lower. If the temperature is lower than 100 ° C., the generation of bubbles due to boiling of the diamond particle-containing liquid can be suppressed, so that a portion where the diamond particle 14 is partially absent does not occur on the support substrate 10, and this portion There is no possibility that the diamond layer 16 will peel off from the starting point. If the temperature is 30 ° C. or higher, the support substrate 10 and the diamond particles 14 are sufficiently bonded to each other. Therefore, in the process of growing the diamond layer 16 by the CVD method, it is possible to suppress the diamond particles 14 from being blown off by the sputtering action. The diamond layer 16 can be grown uniformly. The heat treatment time is preferably 1 minute or more and 30 minutes or less. As the heat treatment apparatus, a known heat treatment apparatus may be used, and for example, the support substrate 10 can be placed on a heated hot plate.

［ダイヤモンド層の成長］
次に、図１（Ｃ）,（Ｄ）を参照して、支持基板１０の表面に付着したダイヤモンド粒子１４を核として、支持基板１０上にＣＶＤ法によりダイヤモンド層１６を成長させる。このとき、成長後のダイヤモンド層１６におけるダイヤモンド粒子の最大粒径を２．０μｍ以下にすることが重要であるが、詳細については後述する。なお、本実施形態におけるダイヤモンド層１６の支持基板１０との界面には、スピンコート法により塗布した平均粒径が１ｎｍ〜１０ｎｍの微小なダイヤモンド粒子が存在する。 [Growth of diamond layer]
Next, with reference to FIGS. 1 (C) and 1 (D), the diamond layer 16 is grown on the support substrate 10 by the CVD method with the diamond particles 14 adhering to the surface of the support substrate 10 as nuclei. At this time, it is important that the maximum particle size of the diamond particles in the grown diamond layer 16 is 2.0 μm or less, which will be described in detail later. At the interface of the diamond layer 16 with the support substrate 10 in the present embodiment, fine diamond particles having an average particle size of 1 nm to 10 nm coated by the spin coating method are present.

本実施形態における「ダイヤモンド粒子の最大粒径」は、以下の定義に従う。すなわち、ダイヤモンド層の表面１６Ａの中心点（すなわち、ウェーハの中心点）、及びダイヤモンド層の表面１６Ａの半径９５％の円周とダイヤモンド層の表面１６Ａの直径との２つの交点の３点をそれぞれ中心とする１０μｍ×１０μｍの３つの領域を光学顕微鏡にて観測する。ここで、当該円周の中心は、ダイヤモンド層の表面１６Ａの中心点と一致する。そして、これら３つの領域における全てのダイヤモンド粒子の長径のうち最大のものを「ダイヤモンド粒子の最大粒径」と定義する。 The "maximum particle size of diamond particles" in this embodiment follows the definition below. That is, three points are the center point of the surface 16A of the diamond layer (that is, the center point of the wafer) and the two intersections of the circumference of the surface 16A of the diamond layer with a radius of 95% and the diameter of the surface 16A of the diamond layer, respectively. Observe the three regions of 10 μm × 10 μm at the center with an optical microscope. Here, the center of the circumference coincides with the center point of the surface 16A of the diamond layer. Then, the largest of all the major diameters of the diamond particles in these three regions is defined as the "maximum particle size of the diamond particles".

ＣＶＤ法としてプラズマＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン等のソースガスをチャンバー内に導入して、ダイヤモンド層１６を成長させる。ダイヤモンド層１６の厚さの均一性をさらに向上させる観点からは、マイクロ波プラズマＣＶＤ法を用いることが好ましい。マイクロ波プラズマＣＶＤ法とは、プラズマチャンバー内でメタン等のソースガスをマイクロ波によって分解してプラズマ化し、これを加熱した支持基板１０上に導くことにより、ダイヤモンド層１６を成長させる方法である。ここで、プラズマチャンバー内の圧力、マイクロ波の出力、及び支持基板１０の温度は、以下のように設定することが好ましい。プラズマチャンバー内の圧力は、１．３×１０3〜１．３×１０5Ｐａとすることが好ましく、１．１×１０4〜４．０×１０4Ｐａとすることがより好ましい。マイクロ波の出力は、０．１ｋ〜１００ｋＷとすることが好ましく、１ｋ〜１０ｋＷとすることがより好ましい。支持基板１０の温度は、７００〜１３００℃とすることが好ましく、９００〜１２００℃とすることがより好ましい。 When the plasma CVD method is used as the CVD method, for example, hydrogen is used as a carrier gas and a source gas such as methane is introduced into the chamber to grow the diamond layer 16. From the viewpoint of further improving the thickness uniformity of the diamond layer 16, it is preferable to use the microwave plasma CVD method. The microwave plasma CVD method is a method of growing a diamond layer 16 by decomposing a source gas such as methane with microwaves in a plasma chamber to make it into plasma, and guiding the source gas onto a heated support substrate 10. Here, it is preferable to set the pressure in the plasma chamber, the output of microwaves, and the temperature of the support substrate 10 as follows. The pressure in the plasma chamber is preferably 1.3 × 10 3 to 1.3 × 10 5 Pa, more preferably 1.1 × 10 4 to 4.0 × 10 4 Pa. The microwave output is preferably 0.1 k to 100 kW, and more preferably 1 k to 10 kW. The temperature of the support substrate 10 is preferably 700 to 1300 ° C, more preferably 900 to 1200 ° C.

ＣＶＤ法として熱フィラメントＣＶＤ法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を１９００〜２３００℃程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成する。この炭素ラジカルを加熱した支持基板１０上に導くことにより、ダイヤモンド層１６を成長させる。熱フィラメントＣＶＤ法によれば、ウェーハの大口径化に容易に対応することができる。ここで、チャンバー内の圧力、フィラメントと支持基板１０との距離、及び支持基板１０の温度は、以下のように設定することが好ましい。チャンバー内の圧力は１．３×１０3〜１．３×１０5Ｐａとすることが好ましい。フィラメントと支持基板１０との距離は５〜２０ｍｍとすることが好ましい。支持基板１０の温度は７００〜１３００℃とすることが好ましい。 When the thermal filament CVD method is used as the CVD method, a filament composed of tungsten, tantalum, rhenium, molybdenum, iridium, etc. is used, the filament temperature is set to about 1900 to 2300 ° C., and carbon radicals are derived from a hydrocarbon-based source gas such as methane. To generate. The diamond layer 16 is grown by guiding the carbon radicals onto the heated support substrate 10. According to the thermal filament CVD method, it is possible to easily cope with an increase in the diameter of the wafer. Here, it is preferable to set the pressure in the chamber, the distance between the filament and the support substrate 10, and the temperature of the support substrate 10 as follows. The pressure in the chamber is preferably 1.3 × 10 3 to 1.3 × 10 5 Pa. The distance between the filament and the support substrate 10 is preferably 5 to 20 mm. The temperature of the support substrate 10 is preferably 700 to 1300 ° C.

ダイヤモンド層１６の厚さは、ＳＯＩウェーハ１００の用途に応じて適宜選択することができる。例えば、高周波デバイス向けのいわゆる横型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１００ｎｍ〜１ｍｍの厚さのダイヤモンド層１６が必要となる。一方で、パワーデバイス向けのいわゆる縦型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１０μｍ〜１ｍｍの厚さのダイヤモンド層１６が必要となる。 The thickness of the diamond layer 16 can be appropriately selected according to the application of the SOI wafer 100. For example, when the SOI wafer 100 is used as a so-called horizontal device for high-frequency devices, a diamond layer 16 having a thickness of 100 nm to 1 mm is required. On the other hand, when the SOI wafer 100 is used as a so-called vertical device for power devices, a diamond layer 16 having a thickness of 10 μm to 1 mm is required.

［ダイヤモンド層の平坦化］
次に、図１（Ｄ）,（Ｅ）を参照して、ダイヤモンド層の表面１６Ａを研磨して平坦化する。ここで、本発明では、ダイヤモンド粒子の最大粒径が２．０μｍ以下になっているダイヤモンド層１６を平坦化処理に供することが重要である。以下では、この技術的意義を詳細に説明する。 [Diamond layer flattening]
Next, with reference to FIGS. 1 (D) and 1 (E), the surface 16A of the diamond layer is polished and flattened. Here, in the present invention, it is important to subject the diamond layer 16 having a maximum particle size of diamond particles of 2.0 μm or less to a flattening treatment. The technical significance of this will be described in detail below.

シリコン単結晶からなる支持基板１０上にダイヤモンド層１６を成長させると、ダイヤモンド層１６の結晶性は多結晶となっている。ここで、ダイヤモンド粒子の粒径が大きいと、ダイヤモンド層の表面では、ダイヤモンド粒子は稠密に存在することができず、あるダイヤモンド粒子とその周りに存在するダイヤモンド粒子とでは深さ位置が異なっており、ダイヤモンド粒子の周りには隙間が形成されてしまう。そのため、あるダイヤモンド粒子の表面を研磨しても、より深い位置に存在するダイヤモンド粒子が研磨されていない状態で表面に露出してしまう。このような現象がダイヤモンド層の表面のあらゆる箇所で生じるので、表面を研磨してもダイヤモンド層の表面粗さＲａは小さくならない。これに対して、ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下になっていれば、ダイヤモンド層の表面１６Ａを研磨した際に、その表面粗さＲａを３ｎｍ以下に調整することができる。そして、このように表面粗さＲａが３ｎｍ以下となった表面１６Ａを、後述する真空常温接合法を用いて活性化面とすると、ダイヤモンド粒子の結晶粒界に多数形成されたダングリングボンド（結合の手）を接合の際に効率よく利用することができるので、支持基板と活性層用基板とを貼り合わせることができる。ここで、平坦化には、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法を好適に用いることができる。また、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａを意味する。 When the diamond layer 16 is grown on the support substrate 10 made of a silicon single crystal, the crystallinity of the diamond layer 16 becomes polycrystal. Here, if the particle size of the diamond particles is large, the diamond particles cannot be densely present on the surface of the diamond layer, and the depth position is different between a certain diamond particle and the diamond particles existing around it. , A gap is formed around the diamond particles. Therefore, even if the surface of a certain diamond particle is polished, the diamond particle existing at a deeper position is exposed on the surface in an unpolished state. Since such a phenomenon occurs everywhere on the surface of the diamond layer, the surface roughness Ra of the diamond layer does not decrease even if the surface is polished. On the other hand, if the maximum particle size of the diamond particles in the diamond layer is 2.0 μm or less, the surface roughness Ra of the surface 16A of the diamond layer can be adjusted to 3 nm or less when the surface 16A is polished. .. Then, when the surface 16A having a surface roughness Ra of 3 nm or less is used as an activated surface by using a vacuum room temperature bonding method described later, a large number of dangling bonds (bonds) formed at the grain boundaries of diamond particles are formed. Since the hand) can be efficiently used at the time of joining, the support substrate and the active layer substrate can be bonded together. Here, a known chemical mechanical polishing (CMP) method can be preferably used for flattening. Further, the surface roughness Ra in the present specification means the arithmetic mean roughness Ra specified in JIS B 0601 (2001).

［真空常温接合法による貼り合わせ］
図１（Ｆ）〜（Ｊ）及び図２を参照して、真空常温接合法による貼合せ方法を説明する。真空常温接合法とは、支持基板１０と活性層用基板２０を加熱することなく、常温で貼り合わせる方法である。本実施形態では、シリコン単結晶からなる活性層用基板２０の表面と平坦化したダイヤモンド層の表面１６Ａに、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、上記両方の表面を活性化面とする（図１（Ｇ）,（Ｉ））。これにより、活性化面にはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化面を接触させると、瞬時に接合力が働き、上記活性化面を貼合せ面として、支持基板１０と活性層用基板２０とが強固に貼り合う（図１（Ｊ））。 [Vacuum room temperature joining method]
The bonding method by the vacuum room temperature joining method will be described with reference to FIGS. 1 (F) to 1 (J) and FIG. The vacuum normal temperature bonding method is a method of bonding the support substrate 10 and the active layer substrate 20 at room temperature without heating. In the present embodiment, the surface of the substrate 20 for an active layer made of a silicon single crystal and the surface 16A of a flattened diamond layer are activated by irradiating an ion beam or a neutral atom beam at room temperature in a vacuum to perform the above-mentioned activation treatment. Both surfaces are active surfaces (FIGS. 1 (G), 1 (I)). As a result, dangling bonds appear on the activated surface. Therefore, when both of the above activated surfaces are continuously brought into contact with each other under vacuum at room temperature, a bonding force is instantly applied, and the support substrate 10 and the active layer substrate 20 are firmly bonded to each other with the activated surface as a bonding surface. (Fig. 1 (J)).

活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図２を参照して説明する。真空常温接合装置３０は、プラズマチャンバー３１と、ガス導入口３２と、真空ポンプ３３と、パルス電圧印加装置３４と、ウェーハ固定台３５Ａ，３５Ｂと、を有する。 Examples of the activation treatment method include a method of accelerating the ionized element in a plasma atmosphere to the substrate surface and a method of accelerating the ionized element accelerated from the ion beam device to the substrate surface. A form of an apparatus that realizes this method will be described with reference to FIG. The vacuum room temperature joining device 30 includes a plasma chamber 31, a gas introduction port 32, a vacuum pump 33, a pulse voltage applying device 34, and wafer fixing bases 35A and 35B.

まず、プラズマチャンバー３１内のウェーハ固定台３５Ａ，３５Ｂにそれぞれ支持基板１０および活性層用基板２０を載置して、固定する。次に、真空ポンプ３３によりプラズマチャンバー３１内を減圧し、ついで、ガス導入口３２からプラズマチャンバー３１内に原料ガスを導入する。続いて、パルス電圧印加装置３４によりウェーハ固定台３５Ａ，３５Ｂ（および支持基板１０，活性層用基板２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板１０に形成されたダイヤモンド層１６および活性層用基板２０の表面に向けて加速、照射することができる。 First, the support substrate 10 and the active layer substrate 20 are placed and fixed on the wafer fixing bases 35A and 35B in the plasma chamber 31, respectively. Next, the inside of the plasma chamber 31 is depressurized by the vacuum pump 33, and then the raw material gas is introduced into the plasma chamber 31 from the gas introduction port 32. Subsequently, the pulse voltage applying device 34 applies a negative voltage to the wafer fixing bases 35A and 35B (and the supporting substrate 10 and the active layer substrate 20) in a pulsed manner. As a result, plasma of the raw material gas can be generated, and ions of the raw material gas contained in the generated plasma can be accelerated and irradiated toward the surfaces of the diamond layer 16 and the active layer substrate 20 formed on the support substrate 10. it can.

照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。 The element to be irradiated is preferably at least one selected from Ar, Ne, Xe, H, He and Si.

プラズマチャンバー３１内のチャンバー圧力は１×１０-5Ｐａ以下とすることが好ましい。１×１０-5Ｐａ以下であれば、スパッタされた元素が基板表面に再付着し、ダングリングボンドの形成率が低下するおそれがないからである。 The chamber pressure in the plasma chamber 31 is preferably 1 × 10 -5 Pa or less. This is because if it is 1 × 10 -5 Pa or less, there is no possibility that the sputtered element will reattach to the substrate surface and the dangling bond formation rate will decrease.

支持基板１０および活性層用基板２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。１００ｅＶ以上であれば、照射した元素が基板表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が基板内部へ注入するおそれがないので、ダングリングボンドを安定的に形成することができるからである。 The pulse voltage applied to the support substrate 10 and the active layer substrate 20 is set so that the acceleration energy of the irradiation element with respect to the substrate surface is 100 eV or more and 10 keV or less. If it is 100 eV or more, the irradiated element is not likely to be deposited on the substrate surface, and if it is 10 keV or less, the irradiated element is not likely to be injected into the substrate, so that a dangling bond can be stably formed. Because it can be done.

パルス電圧の周波数は、支持基板１０および活性層用基板２０にイオンまたは中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオンまたは中性原子の照射ばらつきを吸収することができるので、イオンまたは中性原子の照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。 The frequency of the pulse voltage determines the number of times the support substrate 10 and the active layer substrate 20 are irradiated with ions or neutral atoms. The frequency of the pulse voltage is preferably 10 Hz or more and 10 kHz or less. If it is 10 Hz or more, the irradiation variation of ions or neutral atoms can be absorbed, so that the irradiation amount of ions or neutral atoms is stable, and if it is 10 kHz or less, plasma formation by glow discharge is stable. is there.

パルス電圧のパルス幅は、支持基板１０および活性層用基板２０にイオンまたは中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、イオンまたは中性原子を支持基板および活性層用基板に安定的に照射することができ、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。 The pulse width of the pulse voltage determines the time during which the support substrate 10 and the active layer substrate 20 are irradiated with ions or neutral atoms. The pulse width is preferably 1 μsec or more and 10 msec or less. This is because the support substrate and the substrate for the active layer can be stably irradiated with ions or neutral atoms in 1 μsec or more, and plasma formation by glow discharge is stable in 10 ms or less.

支持基板１０および活性層用基板２０は加熱されないため、その温度は常温（通常、３０℃〜９０℃）となる。 Since the support substrate 10 and the active layer substrate 20 are not heated, their temperatures are room temperature (usually 30 ° C. to 90 ° C.).

このように真空常温接合法を用いることによって、以下の作用効果が得られる。真空常温接合法では、支持基板１０と活性層用基板２０とを貼り合わせる際に両基板が加熱されない。そのため、支持基板１０中の不純物が活性層用基板２０側に外方拡散したり、また活性層用基板２０中の不純物が支持基板１０側に外方拡散したりするのを抑制することができる。加えて、瞬時かつ強固に、両基板を接合することができるため、スリップおよび転位の発生を防止することができる。また、ダイヤモンド層１６には、高温熱処理に起因する熱応力が導入されない。さらに、真空常温接合法における活性化処理によって、活性層用基板２０のビームを照射した側の表面から１〜５ｎｍの深さ位置にわたって、アモルファス層２２が形成される（図１（Ｉ））。アモルファス層２２は、ゲッタリング層として機能し、支持基板１０中の酸素や不純物が活性層用基板２０に外方拡散するのを抑制することができる。さらに、アモルファス層２２は、熱伝導性が良いので、ＳＯＩウェーハ１００の放熱性の向上に寄与する。 By using the vacuum room temperature joining method in this way, the following effects can be obtained. In the vacuum normal temperature bonding method, both substrates are not heated when the support substrate 10 and the active layer substrate 20 are bonded together. Therefore, it is possible to prevent the impurities in the support substrate 10 from diffusing outward to the active layer substrate 20 side and the impurities in the active layer substrate 20 from diffusing outward to the support substrate 10 side. .. In addition, since both substrates can be joined instantly and firmly, slip and dislocation can be prevented from occurring. Further, the thermal stress caused by the high temperature heat treatment is not introduced into the diamond layer 16. Further, by the activation treatment in the vacuum normal temperature bonding method, the amorphous layer 22 is formed from the surface of the active layer substrate 20 on the irradiated side to a depth position of 1 to 5 nm (FIG. 1 (I)). The amorphous layer 22 functions as a gettering layer, and can suppress oxygen and impurities in the support substrate 10 from diffusing outward to the active layer substrate 20. Further, since the amorphous layer 22 has good thermal conductivity, it contributes to the improvement of heat dissipation of the SOI wafer 100.

［活性層用ウェーハの減厚］
次に、図１（Ｊ）,（Ｋ）を参照して、貼合せ面とは反対側から活性層用基板２０を研削および研磨して減厚する。これにより、所望厚さの活性層２４を有するＳＯＩウェーハ１００を得ることができる。活性層２４の厚さは、そこに形成するデバイスに応じて適宜決定することができ、１００ｎｍ〜１ｍｍとすることが好ましい。なお、この研削および研磨には、公知または任意の研削法および研磨法を好適に用いることができ、具体的には平面研削法および鏡面研磨法を用いることができる。 [Thickening of active layer wafer]
Next, referring to FIGS. 1 (J) and 1 (K), the active layer substrate 20 is ground and polished from the side opposite to the bonded surface to reduce the thickness. As a result, the SOI wafer 100 having the active layer 24 having a desired thickness can be obtained. The thickness of the active layer 24 can be appropriately determined depending on the device formed therein, and is preferably 100 nm to 1 mm. For this grinding and polishing, a known or arbitrary grinding method and polishing method can be preferably used, and specifically, a surface grinding method and a mirror polishing method can be used.

以下では、本実施形態において用いることができる支持基板１０および活性層用基板２０を説明する。 Hereinafter, the support substrate 10 and the active layer substrate 20 that can be used in the present embodiment will be described.

［支持基板］
本実施形態における支持基板１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）やＣＺ法に磁場をかけるＭＣＺ法（Magnetic field applied Czochralski法）や浮遊帯域溶融法（ＦＺ法）により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。 [Support board]
As the support substrate 10 in this embodiment, a single crystal silicon wafer made of a silicon single crystal is used. For single crystal silicon wafers, single crystal silicon ingots grown by the Czochralski method (CZ method), the MCZ method (Magnetic field applied Czochralski method) in which a magnetic field is applied to the CZ method, or the floating zone melting method (FZ method) are used as wire saws. You can use the one sliced in.

支持基板１０の酸素濃度は、５×１０17ａｔｏｍ／ｃｍ3以下とすることが好ましい。図１（Ｄ）を参照して、このような低酸素濃度の支持基板を用いると、ダイヤモンド層の表面１６Ａにおけるダイヤモンド粒子の最大粒径を２．０μｍ以下に制御しやすい。これは、以下の理由によると推測される。すなわち、低酸素濃度の支持基板を用いると、ダイヤモンド層１６の成長の際に、支持基板１０中の酸素がダイヤモンド層１６に外方拡散するのが抑制されるので、ダイヤモンド粒子周辺におけるグラファイト（ｓｐ2軌道）領域のエッチングが抑制される。そのため、化学気相成長の最初の段階からダイヤモンド層の成長に入るわけではなく、グラファイト領域をプラズマでエッチングして、ダイヤモンド（ｓｐ3軌道）領域を露出させた後にダイヤモンド層の成長を行うので、ダイヤモンド粒子の急成長が緩和される。なお、本明細書における「酸素濃度」とは、ＦＴ−ＩＲ法（Old ASTM F121-1979）により測定した場合における、基板の厚さ方向にわたる酸素濃度の平均値を意味する。 The oxygen concentration of the support substrate 10 is preferably 5 × 10 17 atom / cm 3 or less. With reference to FIG. 1D, when such a support substrate having a low oxygen concentration is used, it is easy to control the maximum particle size of the diamond particles on the surface 16A of the diamond layer to 2.0 μm or less. This is presumed to be due to the following reasons. That is, when a support substrate having a low oxygen concentration is used, oxygen in the support substrate 10 is suppressed from being diffused outward to the diamond layer 16 during the growth of the diamond layer 16, so that graphite (sp) around the diamond particles is suppressed. Etching of the ( 2 orbit) region is suppressed. Therefore, the growth of the diamond layer does not start from the first stage of chemical vapor deposition, but the growth of the diamond layer is performed after the graphite region is etched with plasma to expose the diamond (sp 3 orbital) region. The rapid growth of diamond particles is mitigated. The "oxygen concentration" in the present specification means the average value of the oxygen concentration in the thickness direction of the substrate when measured by the FT-IR method (Old ASTM F121-1979).

支持基板１０の抵抗率は、１０００Ω・ｃｍ以上とすることが好ましい。このような高抵抗の支持基板は、ボロンやリン等の不純物が少ないので、ダイヤモンド層１６の成長中に、これらの不純物がダイヤモンド層１６に外方拡散するのを抑制することができる。その結果、ダイヤモンド層１６の品質や絶縁性が劣化するおそれがなく、また、活性層２４から支持基板１０へのリーク電流を抑制することができる。なお、支持基板１０の抵抗率の上限は特に制限されないが、製造コストの観点から１００００Ω・ｃｍ以下とすることが好ましい。 The resistivity of the support substrate 10 is preferably 1000 Ω · cm or more. Since such a high-resistance support substrate has few impurities such as boron and phosphorus, it is possible to suppress the outward diffusion of these impurities into the diamond layer 16 during the growth of the diamond layer 16. As a result, the quality and insulating properties of the diamond layer 16 are not likely to deteriorate, and the leakage current from the active layer 24 to the support substrate 10 can be suppressed. The upper limit of the resistivity of the support substrate 10 is not particularly limited, but it is preferably 10000 Ω · cm or less from the viewpoint of manufacturing cost.

支持基板１０の厚さは、ダイヤモンド層１６の厚さに応じて設定すればよく、ダイヤモンド層１６が厚くなるほど、基板の反りが大きくなるため、反りを発生させないように支持基板１０を厚くすることが好ましい。具体的には、支持基板１０の厚さは、１ｍｍ以上５ｍｍ以下とすることが好ましい。 The thickness of the support substrate 10 may be set according to the thickness of the diamond layer 16. The thicker the diamond layer 16, the greater the warpage of the substrate. Therefore, the support substrate 10 should be thickened so as not to cause warpage. Is preferable. Specifically, the thickness of the support substrate 10 is preferably 1 mm or more and 5 mm or less.

［活性層用基板］
本実施形態における活性層用基板２０としては、ＣＺ法やＭＣＺ法やＦＺ法により育成した単結晶シリコンインゴットをワイヤーソー等でスライスして作製したシリコン単結晶からなる単結晶シリコンウェーハを用いることができる。 [Substrate for active layer]
As the substrate 20 for the active layer in the present embodiment, a single crystal silicon wafer made of silicon single crystal produced by slicing a single crystal silicon ingot grown by the CZ method, the MCZ method, or the FZ method with a wire saw or the like can be used. it can.

活性層用基板２０の酸素濃度は、デバイス特性を向上させる観点から５×１０17ａｔｏｍ／ｃｍ3以下とすることが好ましい。 The oxygen concentration of the active layer substrate 20 is preferably 5 × 10 17 atom / cm 3 or less from the viewpoint of improving the device characteristics.

活性層用基板２０の厚さは、活性層２４に形成するデバイスに応じて適宜決定することができ、３００μｍ〜１．５ｍｍとすることが好ましい。 The thickness of the active layer substrate 20 can be appropriately determined depending on the device formed on the active layer 24, and is preferably 300 μm to 1.5 mm.

以上、本実施形態を例にして本発明のＳＯＩウェーハ１００の製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。 Although the method for manufacturing the SOI wafer 100 of the present invention has been described above by taking the present embodiment as an example, the present invention is not limited to the above embodiment, and modifications can be appropriately made within the scope of the claims.

（ＳＯＩウェーハ）
図１（Ｋ）を参照して、上記製造方法によって得られるＳＯＩウェーハ１００について説明する。ＳＯＩウェーハ１００は、支持基板１０と、支持基板１０上に形成されたダイヤモンド層１６と、ダイヤモンド層１６上に形成された活性層２４とを有し、ダイヤモンド層１６におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、活性層２４のダイヤモンド層１６側には、アモルファス層２２が形成されていることを特徴とする。ＳＯＩウェーハ１００によれば、以下の作用効果が得られる。すなわち、ＳＯＩウェーハ１００は、熱伝導性の良いダイヤモンド層１６とアモルファス層２２を有するので、放熱性が高い。また、アモルファス層２２は、ゲッタリング層として機能し、支持基板１０中の酸素や不純物が活性層２４に外方拡散するのを抑制する。なお、アモルファス層２２の厚さは、１ｎｍ以上５ｎｍ以下であることが好ましい。 (SOI wafer)
The SOI wafer 100 obtained by the above manufacturing method will be described with reference to FIG. 1 (K). The SOI wafer 100 has a support substrate 10, a diamond layer 16 formed on the support substrate 10, and an active layer 24 formed on the diamond layer 16, and the maximum particle size of diamond particles in the diamond layer 16 is large. The thickness is 2.0 μm or less, and the amorphous layer 22 is formed on the diamond layer 16 side of the active layer 24. According to the SOI wafer 100, the following effects can be obtained. That is, since the SOI wafer 100 has a diamond layer 16 and an amorphous layer 22 having good thermal conductivity, it has high heat dissipation. Further, the amorphous layer 22 functions as a gettering layer and suppresses oxygen and impurities in the support substrate 10 from diffusing outward to the active layer 24. The thickness of the amorphous layer 22 is preferably 1 nm or more and 5 nm or less.

支持基板１０の酸素濃度は、５×１０17ａｔｏｍｓ／ｃｍ3以下であることが好ましい。支持基板１０の抵抗率は、１０００Ω・ｃｍ以上１００００Ω・ｃｍ以下であることが好ましい。支持基板１０の厚さは、１ｍｍ〜５ｍｍであることが好ましい。これらの理由の詳細については既述の説明を援用する。 The oxygen concentration of the support substrate 10 is preferably 5 × 10 17 atoms / cm 3 or less. The resistivity of the support substrate 10 is preferably 1000 Ω · cm or more and 10000 Ω · cm or less. The thickness of the support substrate 10 is preferably 1 mm to 5 mm. The above explanation is used for details of these reasons.

ダイヤモンド層１６の厚さは、高周波デバイス向けのいわゆる横型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１００ｎｍ〜１ｍｍであることが好ましく、パワーデバイス向けのいわゆる縦型デバイスとしてＳＯＩウェーハ１００を使用する場合は、１０μｍ〜１ｍｍであることが好ましい。これらの理由の詳細については既述の説明を援用する。 The thickness of the diamond layer 16 is preferably 100 nm to 1 mm when the SOI wafer 100 is used as a so-called horizontal device for high-frequency devices, and is preferably 100 nm to 1 mm when the SOI wafer 100 is used as a so-called vertical device for power devices. Is preferably 10 μm to 1 mm. The above explanation is used for details of these reasons.

活性層２４の酸素濃度は５×１０17ａｔｏｍｓ／ｃｍ3以下であることが好ましく、厚さは１００ｎｍ〜１ｍｍとすることが好ましい。これらの理由の詳細については既述の説明を援用する。 The oxygen concentration of the active layer 24 is preferably 5 × 10 17 atoms / cm 3 or less, and the thickness is preferably 100 nm to 1 mm. The above explanation is used for details of these reasons.

以上、本実施形態を例にして本発明のＳＯＩウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。 Although the SOI wafer of the present invention has been described above by taking the present embodiment as an example, the present invention is not limited to the above embodiment, and modifications can be made as appropriate within the scope of the claims.

＜実験１＞
実験１では、以下に説明する方法に従って、発明例１および比較例１，２のＳＯＩウェーハを３枚ずつ作製し、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径と接合可否との関係を調査した。 <Experiment 1>
In Experiment 1, three SOI wafers of Invention Example 1 and Comparative Examples 1 and 2 were produced according to the method described below, and the relationship between the maximum particle size of diamond particles on the surface of the diamond layer and the bondability was investigated. ..

（発明例１）
まず、ＭＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径が２インチ、厚さが３ｍｍ、抵抗率が３０００Ω・ｃｍ、面方位が（１００）、酸素濃度（ASTM F121-1979）が５．０×１０17ａｔｏｍｓ／ｃｍ3である支持基板を用意した。また、ＭＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径が２インチ、厚さが２８０μｍ、抵抗率が１０Ω・ｃｍ、面方位が（１００）、酸素濃度（ASTM F121-1979）が２．０×１０17ａｔｏｍｓ／ｃｍ3である活性層用基板を用意した。 (Invention Example 1)
First, a silicon single crystal ingot grown by the MCZ method was cut out and processed. The diameter was 2 inches, the thickness was 3 mm, the resistivity was 3000 Ω · cm, the plane orientation was (100), and the oxygen concentration (ASTM F121-1979) was 5. A support substrate having a concentration of .0 × 10 17 atoms / cm 3 was prepared. In addition, the diameter is 2 inches, the thickness is 280 μm, the resistivity is 10 Ω · cm, the plane orientation is (100), and the oxygen concentration (ASTM F121-1979) is 2, which is cut out from a silicon single crystal ingot grown by the MCZ method. A substrate for an active layer having a concentration of 0.0 × 10 17 atoms / cm 3 was prepared.

次に、爆轟法によって、平均粒径が５ｎｍのダイヤモンド粒子を用意し、このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基（ＣＯＯＨ）で終端して、負電荷に帯電させた。次に、溶液全体に対して０．１質量％のダイヤモンド粒子を溶媒（Ｈ2Ｏ）に混合し、撹拌して、ダイヤモンド粒子含有液を調製した。なお、撹拌速度は１１００ｒｐｍ、撹拌時間は５０分とし、撹拌中のダイヤモンド粒子含有液の温度は２５℃とした。続いて、支持基板を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によって支持基板上にダイヤモンド粒子含有液を塗布し、ダイヤモンド粒子塗布層を形成した（図１（Ａ）,（Ｂ））。 Next, diamond particles having an average particle size of 5 nm were prepared by the detonation method, and the diamond particles were terminated with a carboxyl group (COOH) by immersing them in an aqueous hydrogen peroxide solution to be charged with a negative charge. .. Next, 0.1% by mass of diamond particles with respect to the whole solution was mixed with a solvent (H 2 O) and stirred to prepare a diamond particle-containing liquid. The stirring speed was 1100 rpm, the stirring time was 50 minutes, and the temperature of the diamond particle-containing liquid during stirring was 25 ° C. Subsequently, the support substrate was washed with pure water to form a natural oxide film on the surface, and then a diamond particle-containing liquid was applied onto the support substrate by a spin coating method to form a diamond particle coating layer (FIG. 1 (FIG. 1). A), (B)).

次に、８０℃に設定したホットプレート上に支持基板を３分間置くことにより、支持基板とダイヤモンド粒子との結合を強化する熱処理を施し、支持基板上にダイヤモンド粒子を付着させた（図１（Ｂ）,（Ｃ））。 Next, the support substrate was placed on a hot plate set at 80 ° C. for 3 minutes to perform a heat treatment for strengthening the bond between the support substrate and the diamond particles, and the diamond particles were adhered to the support substrate (FIG. 1 (FIG. 1). B), (C)).

次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、支持基板上に付着したダイヤモンド粒子を核として、厚さ１０μｍのダイヤモンド層を成長させた（図１（Ｃ）,（Ｄ））。なお、プラズマチャンバー内の圧力を１．７×１０4Ｐａ、マイクロ波の出力を５ｋＷ、基板温度を１０５０℃、成長時間を２時間とした。ここで、既述の方法により、成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径を測定した。測定結果を表１に示す。 Next, using hydrogen as a carrier gas and methane as a source gas, a diamond layer having a thickness of 10 μm was grown around the diamond particles adhering to the support substrate by using the microwave plasma CVD method described above (Fig.). 1 (C), (D)). The pressure in the plasma chamber was 1.7 × 10 4 Pa, the microwave output was 5 kW, the substrate temperature was 1050 ° C, and the growth time was 2 hours. Here, the maximum particle size of the diamond particles on the surface of the grown diamond layer was measured by the method described above. The measurement results are shown in Table 1.

次に、ＣＭＰ法によりダイヤモンド層の表面を平坦化した（図１（Ｄ），（Ｅ））。ここで、既述の方法により、ダイヤモンド層の表面の表面粗さＲａを測定した。測定結果を表１に示す。 Next, the surface of the diamond layer was flattened by the CMP method (FIGS. 1 (D) and 1 (E)). Here, the surface roughness Ra of the surface of the diamond layer was measured by the method described above. The measurement results are shown in Table 1.

次に、２５℃、１×１０-5Ｐａの真空チャンバー内にＡｒを流してプラズマを発生させ、活性層用基板の表面と平坦化したダイヤモンド層の表面に、加速電圧：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、上記両方の表面を活性化面とした（図１（Ｆ）〜（Ｉ））。引き続き、真空常温下で上記両方の活性化面を接触させることで、活性化面を貼合せ面として、支持基板と活性層用基板とを貼り合わせた（図１（Ｊ））。なお、この活性化処理により、活性層のダイヤモンド層側には、厚さが１ｎｍのアモルファス層が生じていた。 Next, Ar was flowed in a vacuum chamber at 25 ° C. and 1 × 10 -5 Pa to generate plasma, and an accelerating voltage: 1.0 keV, frequency was applied to the surface of the substrate for the active layer and the surface of the flattened diamond layer. Ar ions were irradiated at 140 Hz and a pulse width of 55 μsec to make both of the above surfaces active surfaces (FIGS. 1 (F) to 1 (I)). Subsequently, by bringing both of the above activated surfaces into contact with each other under vacuum at room temperature, the support substrate and the active layer substrate were bonded together with the activated surface as the bonding surface (FIG. 1 (J)). By this activation treatment, an amorphous layer having a thickness of 1 nm was formed on the diamond layer side of the active layer.

次に、貼合せ面とは反対側から活性層用基板を研削および研磨して、厚さが１０μｍの活性層を有するＳＯＩウェーハを得た（図１（Ｊ）,（Ｋ））。このＳＯＩウェーハの断面をＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）を用いて観察したところ、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は２．０μｍとなっていた。 Next, the substrate for the active layer was ground and polished from the side opposite to the bonded surface to obtain an SOI wafer having an active layer having a thickness of 10 μm (FIGS. 1 (J) and 1 (K)). When the cross section of this SOI wafer was observed using a TEM (Transmission Electron Microscope), the maximum particle size of the diamond particles in the diamond layer was 2.0 μm.

（比較例１，２）
比較例１として、平均粒径が４０ｎｍのダイヤモンド粒子を用いてダイヤモンド粒子含有液を作製した以外は、発明例１と同様の方法でＳＯＩウェーハを作製した。また、比較例２として、平均粒径が１００ｎｍのダイヤモンド粒子を用いてダイヤモンド粒子含有液を作製した以外は、発明例１と同様の方法でＳＯＩウェーハを作製した。ここで、得られたＳＯＩウェーハにおいて、比較例１では、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は６．０μｍとなっており、比較例２では、ダイヤモンド層におけるダイヤモンド粒子の最大粒径は９．０μｍとなっていた。 (Comparative Examples 1 and 2)
As Comparative Example 1, an SOI wafer was produced in the same manner as in Invention Example 1 except that a diamond particle-containing liquid was produced using diamond particles having an average particle size of 40 nm. Further, as Comparative Example 2, an SOI wafer was produced by the same method as in Invention Example 1 except that a diamond particle-containing liquid was produced using diamond particles having an average particle size of 100 nm. Here, in the obtained SOI wafer, in Comparative Example 1, the maximum particle size of the diamond particles in the diamond layer is 6.0 μm, and in Comparative Example 2, the maximum particle size of the diamond particles in the diamond layer is 9. It was 0 μm.

［評価方法および評価結果の説明］
各発明例１および比較例１，２について、ダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径と接合可否との関係を調査した。評価結果を表１に示す。表１では、真空常温接合が可能であった場合を○とし、真空常温接合が不可能であった場合を×として示す。 [Explanation of evaluation method and evaluation results]
For each of Invention Example 1 and Comparative Examples 1 and 2, the relationship between the maximum particle size of diamond particles on the surface of the diamond layer and the bondability was investigated. The evaluation results are shown in Table 1. In Table 1, the case where vacuum room temperature bonding is possible is indicated by ◯, and the case where vacuum room temperature bonding is not possible is indicated by ×.

表１に示すように、比較例１，２では、いずれのサンプルもダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍを超えていた。そのため、ダイヤモンド層の表面を研磨しても、その表面粗さＲａは３ｎｍを超えており、これに起因して、貼合せ自体が不可能であった。一方で、発明例１では、いずれのサンプルもダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径が２．０μｍ以内であった。そのため、ダイヤモンド層の表面を研磨して平坦化すると、その表面粗さＲａを３ｎｍ以下にすることができ、その結果、貼合せが可能であった。 As shown in Table 1, in Comparative Examples 1 and 2, the maximum particle size of the diamond particles on the surface of the diamond layer exceeded 2.0 μm in each of the samples. Therefore, even if the surface of the diamond layer is polished, its surface roughness Ra exceeds 3 nm, and due to this, the bonding itself is impossible. On the other hand, in Invention Example 1, the maximum particle size of the diamond particles on the surface of the diamond layer was 2.0 μm or less in each sample. Therefore, when the surface of the diamond layer was polished and flattened, the surface roughness Ra could be reduced to 3 nm or less, and as a result, bonding was possible.

＜実験２＞
実験２では、以下に説明する方法に従って、比較例３のＳＯＩウェーハを作製した。 <Experiment 2>
In Experiment 2, the SOI wafer of Comparative Example 3 was produced according to the method described below.

（比較例３）
比較例３として、発明例１と同様の支持基板および活性層用基板を用意した。次に、公知の傷付け法によって、支持基板の表面にダイヤモンド粒子を埋め込んだ。すなわち、平均粒径１μｍのダイヤモンド粒子を含有する溶液中で、支持基板を超音波洗浄することによって、支持基板の表面にダイヤモンド粒子を埋め込んだ。 (Comparative Example 3)
As Comparative Example 3, a support substrate and a substrate for an active layer similar to those in Invention Example 1 were prepared. Next, diamond particles were embedded in the surface of the support substrate by a known scratching method. That is, the diamond particles were embedded in the surface of the support substrate by ultrasonically cleaning the support substrate in a solution containing diamond particles having an average particle size of 1 μm.

次に、発明例１と同様の条件で、マイクロ波プラズマＣＶＤ法を用いて、支持基板上に埋め込んだダイヤモンド粒子を核として、支持基板上に厚さ１０μｍのダイヤモンド層を成長させた。ここで、既述の方法により成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径を測定したところ、最大粒径は１０μｍであった。 Next, under the same conditions as in Invention Example 1, a diamond layer having a thickness of 10 μm was grown on the support substrate using the diamond particles embedded in the support substrate as nuclei by using the microwave plasma CVD method. Here, when the maximum particle size of the diamond particles on the surface of the grown diamond layer was measured by the method described above, the maximum particle size was 10 μm.

次に、ＣＭＰ法によりダイヤモンド層の表面を平坦化した。ここで、既述の方法で測定によりダイヤモンド層の表面の表面粗さＲａを測定したところ、表面粗さＲａは６１ｎｍであった。 Next, the surface of the diamond layer was flattened by the CMP method. Here, when the surface roughness Ra of the surface of the diamond layer was measured by the method described above, the surface roughness Ra was 61 nm.

次に、発明例１と同様の方法で、真空常温接合法によるＳＯＩウェーハの作製を試みた。 Next, an attempt was made to manufacture an SOI wafer by a vacuum room temperature bonding method in the same manner as in Invention Example 1.

［実験結果の説明］
図３を参照して、比較例３では、貼り合せ過程で支持基板と活性層用基板との間において貼り合せ不良が発生し、ダイヤモンド層の一部が支持基板から剥離した。図３に示すウェーハ（黒い部分）中の白い部分が剥離した箇所である。この原因は、以下のように推測される。傷付け法では、一般的に、平均粒径１μｍのダイヤモンド粒子を支持基板に埋め込む。そのため、成長後のダイヤモンド層の表面におけるダイヤモンド粒子の最大粒径は２．０μｍを超えており、ダイヤモンド層の表面を研磨しても表面粗さＲａが３ｎｍ以下とならない。その結果、結晶粒界に存在するダングリングボンドを効率よく利用することができず、支持基板と活性層用基板とが貼り合わなかったと推測される。 [Explanation of experimental results]
With reference to FIG. 3, in Comparative Example 3, a bonding failure occurred between the support substrate and the active layer substrate during the bonding process, and a part of the diamond layer was peeled off from the support substrate. The white portion in the wafer (black portion) shown in FIG. 3 is a peeled portion. The cause of this is presumed as follows. In the scratching method, diamond particles having an average particle size of 1 μm are generally embedded in a support substrate. Therefore, the maximum particle size of the diamond particles on the surface of the grown diamond layer exceeds 2.0 μm, and the surface roughness Ra does not become 3 nm or less even if the surface of the diamond layer is polished. As a result, it is presumed that the dangling bond existing at the grain boundary could not be used efficiently, and the support substrate and the active layer substrate did not adhere to each other.

本発明によれば、真空常温接合法によって放熱性が高いＳＯＩウェーハを得ることができる。 According to the present invention, an SOI wafer having high heat dissipation can be obtained by a vacuum room temperature bonding method.

１００ ＳＯＩウェーハ
１０ 支持基板
１２ ダイヤモンド粒子塗布層
１４ ダイヤモンド粒子
１６ ダイヤモンド層
１６Ａ ダイヤモンド層の表面
１８ ｓｐ2領域
２０ 活性層用基板
２２ アモルファス層
２４ 活性層
３０ 真空常温接合装置
３１ プラズマチャンバー
３２ ガス導入口
３３ 真空ポンプ
３４ パルス電圧印加装置
３５Ａ，３５Ｂ ウェーハ固定台 100 SOI wafer 10 Support substrate 12 Diamond particle coating layer 14 Diamond particle 16 Diamond layer 16A Diamond layer surface 18 sp 2 region 20 Active layer substrate 22 Amorphous layer 24 Active layer 30 Vacuum room temperature bonding device 31 Plasma chamber 32 Gas inlet 33 Vacuum pump 34 Pulse voltage application device 35A, 35B Wafer fixing base

Claims (10)

シリコン単結晶からなる支持基板上に、ダイヤモンド粒子を付着させた後に、前記ダイヤモンド粒子を核として、前記支持基板上に、ダイヤモンド粒子の最大粒径が２．０μｍ以下となるダイヤモンド層を化学気相成長させる工程と、
前記ダイヤモンド層の表面を平坦化する工程と、
シリコン単結晶からなる活性層用基板の表面と平坦化した前記ダイヤモンド層の表面とに、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、引き続き真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合わせる工程と、
前記支持基板と前記活性層用基板との貼合せ面とは反対側から前記活性層用基板を減厚して、活性層を有するＳＯＩウェーハを得る工程と、
を有することを特徴とするＳＯＩウェーハの製造方法。 After adhering diamond particles on a support substrate made of a silicon single crystal, a diamond layer having a maximum particle size of diamond particles of 2.0 μm or less is formed on the support substrate with the diamond particles as nuclei. The process of growing and
The step of flattening the surface of the diamond layer and
After irradiating the surface of the substrate for an active layer made of a silicon single crystal and the surface of the flattened diamond layer with an ion beam or a neutral atom beam at room temperature in a vacuum, both surfaces are made active surfaces. A step of adhering the support substrate and the active layer substrate by continuously bringing both of the activated surfaces into contact with each other under vacuum at room temperature.
A step of reducing the thickness of the active layer substrate from the side opposite to the bonding surface between the support substrate and the active layer substrate to obtain an SOI wafer having an active layer.
A method for manufacturing an SOI wafer, which comprises. 平坦化した前記ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、請求項１に記載のＳＯＩウェーハの製造方法。 The method for manufacturing an SOI wafer according to claim 1, wherein the surface roughness Ra of the flattened diamond layer is 3 nm or less. 前記活性層の前記ダイヤモンド層側には、厚さが１ｎｍ以上５ｎｍ以下のアモルファス層が形成されている、請求項１又は２に記載のＳＯＩウェーハの製造方法。 The method for producing an SOI wafer according to claim 1 or 2, wherein an amorphous layer having a thickness of 1 nm or more and 5 nm or less is formed on the diamond layer side of the active layer. 前記支持基板上に、平均粒径が１０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布した後に、前記支持基板に、１００℃未満かつ１分以上３０分以下の熱処理を施すことにより、前記支持基板上に前記ダイヤモンド粒子を付着させる、請求項１〜３のいずれか一項に記載のＳＯＩウェーハの製造方法。 After applying a solution containing diamond particles having an average particle size of 10 nm or less on the support substrate, the support substrate is heat-treated at a temperature of less than 100 ° C. for 1 minute or more and 30 minutes or less on the support substrate. The method for manufacturing an SOI wafer according to any one of claims 1 to 3, wherein the diamond particles are attached to the wafer. 前記支持基板および前記活性層用基板の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、請求項１〜４のいずれか一項に記載のＳＯＩウェーハの製造方法。 The method for manufacturing an SOI wafer according to any one of claims 1 to 4, wherein the oxygen concentration of the support substrate and the active layer substrate is 5 × 10 17 atoms / cm 3 or less. 前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、請求項１〜５のいずれか一項に記載のＳＯＩウェーハの製造方法。 The method for manufacturing an SOI wafer according to any one of claims 1 to 5, wherein the resistivity of the support substrate is 1000 Ω · cm or more. 支持基板と、前記支持基板上に形成されたダイヤモンド層と、前記ダイヤモンド層上に形成された活性層とを有し、
前記ダイヤモンド層におけるダイヤモンド粒子の最大粒径が２．０μｍ以下であり、
前記活性層の前記ダイヤモンド層側にはアモルファス層が形成されていることを特徴とするＳＯＩウェーハ。 It has a support substrate, a diamond layer formed on the support substrate, and an active layer formed on the diamond layer.
The maximum particle size of diamond particles in the diamond layer is 2.0 μm or less.
An SOI wafer characterized in that an amorphous layer is formed on the diamond layer side of the active layer. 前記アモルファス層の厚さが１ｎｍ以上５ｎｍ以下である、請求項７に記載のＳＯＩウェーハ。 The SOI wafer according to claim 7, wherein the amorphous layer has a thickness of 1 nm or more and 5 nm or less. 前記支持基板および前記活性層の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、請求項７又は８に記載のＳＯＩウェーハ。 The SOI wafer according to claim 7 or 8, wherein the oxygen concentration of the support substrate and the active layer is 5 × 10 17 atoms / cm 3 or less. 前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、請求項７〜９のいずれか一項に記載のＳＯＩウェーハ。 The SOI wafer according to any one of claims 7 to 9, wherein the resistivity of the support substrate is 1000 Ω · cm or more.
JP2017183912A 2017-09-25 2017-09-25 Manufacturing method of SOI wafer and SOI wafer Active JP6772995B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017183912A JP6772995B2 (en) 2017-09-25 2017-09-25 Manufacturing method of SOI wafer and SOI wafer
FR1858146A FR3071663B1 (en) 2017-09-25 2018-09-11 SOI PLATE MANUFACTURING METHOD, AND SOI PLATE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017183912A JP6772995B2 (en) 2017-09-25 2017-09-25 Manufacturing method of SOI wafer and SOI wafer

Publications (2)

Publication Number Publication Date
JP2019062020A JP2019062020A (en) 2019-04-18
JP6772995B2 true JP6772995B2 (en) 2020-10-21

Family

ID=65858443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183912A Active JP6772995B2 (en) 2017-09-25 2017-09-25 Manufacturing method of SOI wafer and SOI wafer

Country Status (2)

Country Link
JP (1) JP6772995B2 (en)
FR (1) FR3071663B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071775B2 (en) * 2019-05-10 2022-05-19 国立研究開発法人産業技術総合研究所 Complex with diamond crystals
JP7600973B2 (en) 2021-12-08 2024-12-17 株式会社Sumco Stacked wafer and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138198A (en) * 1987-11-26 1989-05-31 Nec Corp Production of diamond film
JPH02206118A (en) * 1989-02-06 1990-08-15 Hitachi Ltd semiconductor element
JPH09263488A (en) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd Diamond film manufacturing method
JP3951324B2 (en) * 1996-09-03 2007-08-01 住友電気工業株式会社 Vapor phase synthetic diamond and method for producing the same
JP4654389B2 (en) * 2006-01-16 2011-03-16 株式会社ムサシノエンジニアリング Room temperature bonding method for diamond heat spreader and heat dissipation part of semiconductor device
JP2010258083A (en) * 2009-04-22 2010-11-11 Panasonic Corp SOI wafer, method for manufacturing the same, and method for manufacturing a semiconductor device
KR101985526B1 (en) * 2011-01-31 2019-06-03 다다또모 스가 Bonded-substrate fabrication method, bonded substrate, substrate bonding method, bonded-substrate fabrication device, and substrate assembly
JP6248458B2 (en) * 2013-08-05 2017-12-20 株式会社Sumco Bonded wafer manufacturing method and bonded wafer

Also Published As

Publication number Publication date
FR3071663A1 (en) 2019-03-29
JP2019062020A (en) 2019-04-18
FR3071663B1 (en) 2022-02-18

Similar Documents

Publication Publication Date Title
JP7115297B2 (en) Polycrystalline diamond free-standing substrate and its manufacturing method
JP7172556B2 (en) Method for manufacturing polycrystalline diamond free-standing substrate
CN104488080B (en) Manufacturing method of hybrid substrate and hybrid substrate
JPH09223782A (en) Method for manufacturing SOI substrate
TW200913128A (en) Method for manufacturing SOI wafer
CN101106073B (en) Heat treatment to stabilize bonding interface
TWI355711B (en) Method of producing simox wafer
TW201133615A (en) Wafer adhesion method
JP2020038916A (en) SOI wafer and method for manufacturing the same
JP2009253237A (en) Bonded wafer manufacturing method
TWI609434B (en) SOS substrate manufacturing method and SOS substrate
JP6772995B2 (en) Manufacturing method of SOI wafer and SOI wafer
JP6825509B2 (en) Manufacturing method of diamond laminated silicon wafer and diamond laminated silicon wafer
CN105264641B (en) It is bonded the manufacture method of wafer
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP7480699B2 (en) Multilayer substrate using freestanding polycrystalline diamond substrate and its manufacturing method
EP4682936A1 (en) Semiconductor substrate production method, semiconductor substrate, and semiconductor device
JP7600973B2 (en) Stacked wafer and manufacturing method thereof
JP7238753B2 (en) Bonded wafer and its manufacturing method
JP2009289948A (en) Laminated wafer manufacturing method
EP4693369A1 (en) Method for manufacturing semiconductor substrate, semiconductor substrate, and semiconductor device
JP2019110225A (en) Manufacturing method of bonded wafer and bonded wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772995

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250