JP6821924B2 - 画像処理装置、画像処理方法 - Google Patents
画像処理装置、画像処理方法 Download PDFInfo
- Publication number
- JP6821924B2 JP6821924B2 JP2016040203A JP2016040203A JP6821924B2 JP 6821924 B2 JP6821924 B2 JP 6821924B2 JP 2016040203 A JP2016040203 A JP 2016040203A JP 2016040203 A JP2016040203 A JP 2016040203A JP 6821924 B2 JP6821924 B2 JP 6821924B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- image
- color
- semi
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Color Image Communication Systems (AREA)
- Image Generation (AREA)
Description
以下、本発明に係る情報処理装置の実施形態について説明する。本実施形態に係る情報処理装置であるコントローラ100は、画像処理装置として画像形成装置の一例であるプリンタ1000に用いることができる。図29に示すようにプリンタ1000は、コントローラ100、操作パネル300、プリンタエンジン400などを備える。PC(PC:Personal Computer)200、プリンタエンジン400、操作パネル300は、コントローラ100を介して相互に接続されている。プリンタ1000は、PC200から出力されたデータに基づいて、コントローラ100を介してプリンタエンジン400を駆動し、図形や文字を紙などに印刷して出力する。
まず、本発明に係る情報処理装置において実行される特定の情報処理である「半透明描画処理」について説明する。半透明描画処理は、描画対象の画像同士を半透明で重ね合わせる処理である。ここで「半透明で重ね合わせる」とは、たとえば、2つの画像を重ね合わせた状態を「全体として1」になるように処理することである。即ち、半透明値とは、重ね合わせ対象となる半透明画像の「重ね合わせ処理」を実行した後、重ね合わせた箇所において「1」になるような値である。なお、半透明値は、半透明データともいう。
次に、本発明に係る情報処理装置の第1実施形態について、図を用いながら説明する。図1は、本実施形態に係るコントローラ100の構成例を示す図である。コントローラ100は、画像情報を処理する画像処理装置として機能する。
メインコントローラ110は、CPU(Central Processing Unit)111と、CPU−IF(Interface)112と、メモリARB(Arbiter)113と、メインメモリ制御部114と、DMA(Direct Memory Access)115と、バスコントローラ116と、通信制御部117と、を有する。
図1に戻る。次に、本実施形態に係るASIC120の構成について説明する。ASIC120は、描画処理部121と、半透明キャッシュ記憶部122と、画像処理部123と、DMA制御部124と、バスIF125と、画像メモリ制御部126と、少値画像読込部127と、エンジン制御部128と、を有する。ASIC120は、従来はCPU111などで行っていた半透明描画処理やページグループ処理など、画像処理の一部をハードウェア化したものである。即ち、CPU111において実行していた画像処理プログラムに相当する処理機能(描画処理機能、画像処理機能など)をハードウェア化したものである。
また、描画処理部121が半透明キャッシュ記憶部122にアクセスしたときのデータの読み書きにおける第1情報量と、描画処理部121が画像メモリ150にアクセスしたときのデータ読み書きにおける第2情報量を比較すると、第1情報量の方が少ない。
次に、本発明に係る画像処理装置において実施可能な情報処理方法の例について、図7を用いて説明する。図7において、各処理のステップをS1、S2、S3・・・のように示す。この処理は、通信処理ステップS1、PDF記憶ステップS2、PDF解析ステップS3、描画コマンド格納ステップS4、描画処理ステップS5、画像処理ステップS6、画像記憶ステップS7を有する。なお、上記の順に各処理のステップが実行される。
次に、ASIC120が備える描画処理部121のハードウェア構成について、図8を用いて説明する。描画処理部121は、上記の描画処理ステップS5を実行するときに用いられるハードウェア資源である。描画処理部121は、半透明画像描画部であり、かつ、ページグループ処理部である。
ここで、コマンド解析装置1211にて解析される描画コマンドの例について説明する。図9は、図7を用いて説明したPDF解析ステップ(S3)において生成された描画コマンドの例を示している。図9に示すように描画コマンドは、バンド初期化コマンド901から始まり、バンド終了コマンド909によって終わるものとする。
次に、ASIC120が備える描画処理部121における処理動作の流れについて、図16のフローチャートを用いて説明する。なお、各処理ステップについてS11、S12・・・のように符号を付しながら説明する。図16に示すように、描画コマンド読込処理が実行される(S11)。この処理は、すでに説明の通り、描画コマンドをメインメモリ140の描画コマンド領域141から画像メモリ150の描画コマンド格納領域151に転送して格納し、この格納された描画コマンドをコマンド解析装置1211が読み出す処理である。
次に、水平ライン描画処理(S14)の詳細について図17のフローチャートを用いながら説明する。なお、図17においても各処理ステップに対してS141、S142・・のように符号を付しながら説明する。
次に、ページグループ処理(S17)の詳細な処理の流れについて図19のフローチャートを用いて説明する。なお、図19においても各処理ステップに対してS171、S172・・のように符号を付しながら説明する。
Rd=((1−Ab)×Wr+Ab×Rb)
Gd=((1−Ab)×Wg+Ab×Gb)
Bd=((1―Ab)×Wb+Ab×Bb)
次に、第1実施形態において、特にページグループ処理を高速化できる理由について、図20のタイミングチャートを用いて説明する。
次に、本発明に係る画像処理装置の第2の実施形態について説明する。本実施形態に係るコントローラ100aは、すでに説明したコントローラ100と同じ構成を含んでいる。以下の説明では、すでに説明をした構成部分に関する詳細な説明は省略し、異なる部分を重点的に説明する。
次に、本発明に係る画像処理装置において実施可能な処理フローについて、図22を用いて説明する。図22においても、各処理のステップをS1、S2、S3・・・のように示す。すでに説明をした第1実施形態(図7)と同じ処理には同じ符号を付して詳細な説明を省略する。
次に、本実施形態に係る描画処理部121aのハードウェア構成について、図23を用いて説明する。描画処理部121aは、上記の描画ステップS5aを実行するときに用いられるハードウェア資源である。
次に、本実施形態に係る画像処理部123aのハードウェア構成について、図24を用いて説明する。画像処理部123aは、上記の画像処理ステップS6aを実行するときに用いられるハードウェア資源である。
次に、ASIC120aが備える描画処理部121aにおける処理動作の流れについて、図25のフローチャートを用いて説明する。なお、実施形態1と異なる点を中心に説明する。第1実施形態と異なるステップには、S16a、S17a・・・・のように符号を付す。
次に、画像処理(S20a)の詳細な処理の流れについて図26のフローチャートを用いて説明する。なお、図26においても各処理ステップに対してS201、S202・・のように符号を付しながら説明する。
すでに説明した実施形態1では、従来と同様に、描画処理の中でページグループ処理を行うように構成していた。本実施形態に係る情報処理装置の例である画像処理装置では、ASIC120aにおいて、半透明画像を含むページグループ処理を描画処理の後段で実行するように構成している。図27に第2実施形態に係るタイミングチャートの例を示す。
次に、本発明に係る情報処理装置の第3実施形態について、図を用いながら説明する。図28は、本実施形態に係るコントローラ100bの構成例を示す図である。コントローラ100bは、画像情報を処理する画像処理装置として機能する。本実施形態に係るコントローラ100bは、すでに説明したコントローラ100と同じ構成を含んでいる。以下の説明では、すでに説明をした構成部分に関する詳細な説明は省略し、異なる部分を重点的に説明する。
本発明に係る実施形態はいずれも、CPUを構成する集積回路に一緒に形成されるキャッシュメモリと、CPUとの接続にインターフェースを介する半導体メモリとを、情報処理の種類によって使い分ける点に特徴を有する。
110 メインコントローラ
111 CPU
120 ASIC
121 描画処理部
122 半透明キャッシュ記憶部
123 画像処理部
140 メインメモリ
150 画像メモリ
1000 プリンタ
Claims (2)
- 複数の画素ごとに色値を保持する色画像を記憶する色画像記憶手段と、
ページ記述言語で記述されたデータの解析により得られた描画コマンドを、ライン単位の描画パラメータを示す水平ラインパラメータに分解する分解手段と、
前記画素に対応する色値の各々の透過割合を示す半透明値を保持する半透明画像及び前記水平ラインパラメータを記憶する半透明画像記憶手段と、
前記半透明画像記憶手段から読み出した前記水平ラインパラメータに対応する複数の画素であって、前記描画コマンドに対応するライン単位の画素分に対する判定において、前記半透明値が半透明であることを示す値であれば、前記水平ラインパラメータに対応する前記複数の画素ごとに、前記半透明画像記憶手段から読み出された前記半透明値と、前記水平ラインパラメータで指定された前記半透明値と、に基づく半透明演算を行った後の半透明値を求めるとともに、前記半透明画像記憶手段から読み出した前記半透明値と、半透明演算後の前記半透明値と、前記水平ラインパラメータで指定された半透明値と、前記色画像記憶手段から読み出した色値と、に基づく半透明演算を行い、半透明演算後の色値を前記画素の色値として前記色画像記憶手段に書き込み、
前記半透明画像記憶手段から読み出した前記水平ラインパラメータに対応する複数の画素であって、前記描画コマンドに対応するライン単位の画素分に対する判定において、前記半透明値が半透明であることを示す値でなければ、当該水平ラインパラメータに対応する前記画素分の色値を前記色画像記憶手段から読み込まずに、前記水平ラインパラメータで指定された色値を前記水平ラインパラメータに対応する前記画素の各々の色値として前記色画像記憶手段に書き込む描画処理手段と、
前記半透明画像記憶手段に記憶されている前記半透明値と、前記色画像記憶手段に記憶されているバンド画像又は矩形画像と、固定値と、を用いた半透明画像演算を実行するページグループ処理部と、
前記半透明画像演算の後の前記バンド画像又は前記矩形画像に対して色変換処理を実行する色変換部と、
前記色変換処理の後の前記バンド画像又は前記矩形画像に対して階調処理を実行する階調処理部と、
を備え、
前記色画像記憶手段は、集積回路とメモリバスを介して接続されたDDRメモリであり、
前記半透明画像記憶手段は、前記集積回路に形成されるキャッシュメモリであることを特徴とする画像処理装置。 - 複数の画素ごとに色値を保持する色画像を記憶する色画像記憶手段と、ページ記述言語で記述されたデータの解析により得られた描画コマンドを、ライン単位の描画パラメータを示す水平ラインパラメータに分解する分解手段と、前記画素に対応する色値の各々の透過割合を示す半透明値を保持する半透明画像及び前記水平ラインパラメータを記憶する半透明画像記憶手段と、を備える画像処理装置において実行される画像処理方法であって、
集積回路に形成されるキャッシュメモリである前記半透明画像記憶手段から、前記水平ラインパラメータに対応する複数の画素であって、前記描画コマンドに対応するライン単位の画素分に対する前記半透明値を読み出すステップ、
該読み出された前記半透明値が半透明であることを示す値を含む場合は、前記水平ラインパラメータに対応する前記複数の画素ごとに、前記半透明画像記憶手段から読み出された前記半透明値と、前記水平ラインパラメータで指定された前記半透明値と、に基づく半透明演算を行った後の半透明値を求めるとともに、前記半透明画像記憶手段から読み出した前記半透明値と、半透明演算後の前記半透明値と、前記水平ラインパラメータで指定された半透明値と、前記色画像記憶手段から読み出した色値と、に基づく半透明演算を行い、半透明演算後の色値を前記画素の色値として前記色画像記憶手段に書き込み、
該読み出された前記半透明値が半透明であることを示す値でなければ、前記水平ラインパラメータに対応する前記画素分の色値を、前記集積回路とメモリバスを介して接続されたDDRメモリである前記色画像記憶手段から読み込まずに、前記水平ラインパラメータで指定された色値を、前記水平ラインパラメータに対応する前記複数の画素の各々の色値として前記色画像記憶手段に書き込むステップと、
を有することを特徴とする画像処理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016040203A JP6821924B2 (ja) | 2016-03-02 | 2016-03-02 | 画像処理装置、画像処理方法 |
| US15/426,486 US10192282B2 (en) | 2016-03-02 | 2017-02-07 | Information processing device, image processing apparatus, and information processing method for high-speed translucency calculation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016040203A JP6821924B2 (ja) | 2016-03-02 | 2016-03-02 | 画像処理装置、画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017154395A JP2017154395A (ja) | 2017-09-07 |
| JP6821924B2 true JP6821924B2 (ja) | 2021-01-27 |
Family
ID=59724182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016040203A Expired - Fee Related JP6821924B2 (ja) | 2016-03-02 | 2016-03-02 | 画像処理装置、画像処理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10192282B2 (ja) |
| JP (1) | JP6821924B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7040058B2 (ja) | 2018-01-31 | 2022-03-23 | 株式会社リコー | 符号化装置 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728986A (ja) * | 1993-07-09 | 1995-01-31 | Fuji Xerox Co Ltd | 画像合成処理装置 |
| JP3462566B2 (ja) * | 1994-04-08 | 2003-11-05 | 株式会社ソニー・コンピュータエンタテインメント | 画像生成装置 |
| JP3387750B2 (ja) | 1996-09-02 | 2003-03-17 | 株式会社リコー | シェーディング処理装置 |
| JP3865203B2 (ja) | 2001-04-24 | 2007-01-10 | 株式会社リコー | 画像圧縮装置、画像形成装置、画像圧縮方法及び記録媒体 |
| US20030001857A1 (en) * | 2001-06-29 | 2003-01-02 | Doyle Peter L. | Method and apparatus for determining logical texture coordinate bindings |
| JP3735325B2 (ja) * | 2002-08-08 | 2006-01-18 | 株式会社ソニー・コンピュータエンタテインメント | 画像生成装置 |
| JP4133369B2 (ja) | 2003-01-27 | 2008-08-13 | 株式会社リコー | 画像処理装置、方法及びプログラム |
| JP4313130B2 (ja) | 2003-09-18 | 2009-08-12 | 株式会社リコー | 画像形成装置、画像形成方法、およびその方法をコンピュータで実行するプログラム |
| US7302094B2 (en) * | 2004-08-27 | 2007-11-27 | Autodesk, Inc. | Transparency and/or color processing |
| US7710424B1 (en) * | 2004-11-18 | 2010-05-04 | Nvidia Corporation | Method and system for a texture-aware virtual memory subsystem |
| JP4950007B2 (ja) | 2007-11-17 | 2012-06-13 | 株式会社リコー | 画像処理装置及びこれを備えた画像形成装置、並びに、画像処理方法 |
| JP5267255B2 (ja) | 2009-03-18 | 2013-08-21 | 株式会社リコー | 画像処理装置、画像処理方法及びプログラム |
| JP2010220075A (ja) | 2009-03-18 | 2010-09-30 | Ricoh Co Ltd | 画像形成装置、画像データ処理方法及びプログラム |
| JP5369982B2 (ja) | 2009-08-06 | 2013-12-18 | 株式会社リコー | 画像処理装置および画像処理方法 |
| JP5251799B2 (ja) | 2009-09-15 | 2013-07-31 | 株式会社リコー | データ処理装置およびデータ処理方法 |
| JP2011223145A (ja) * | 2010-04-06 | 2011-11-04 | Seiko Epson Corp | 画像処理装置、及び画像処理プログラム |
| US8786631B1 (en) * | 2011-04-30 | 2014-07-22 | Cisco Technology, Inc. | System and method for transferring transparency information in a video environment |
| JP2013084224A (ja) | 2011-10-12 | 2013-05-09 | Ricoh Co Ltd | 画像処理装置 |
| JP5862267B2 (ja) | 2011-12-14 | 2016-02-16 | 株式会社リコー | 画像処理装置および画像処理方法、ならびに、画像形成装置 |
| US9087409B2 (en) * | 2012-03-01 | 2015-07-21 | Qualcomm Incorporated | Techniques for reducing memory access bandwidth in a graphics processing system based on destination alpha values |
| JP5961505B2 (ja) * | 2012-09-26 | 2016-08-02 | 株式会社Screenホールディングス | 変換時間予測装置、プログラムおよび変換時間予測方法 |
| WO2014108743A1 (en) * | 2013-01-09 | 2014-07-17 | Freescale Semiconductor, Inc. | A method and apparatus for using a cpu cache memory for non-cpu related tasks |
| JP6205742B2 (ja) * | 2013-02-13 | 2017-10-04 | 株式会社リコー | 画像処理装置、画像処理方法、及び画像処理プログラム |
| JP6221637B2 (ja) | 2013-02-19 | 2017-11-01 | 株式会社リコー | 画像処理装置および画像処理方法、ならびに、画像形成装置 |
| JP6171591B2 (ja) * | 2013-06-06 | 2017-08-02 | 株式会社リコー | 画像処理装置及び画像処理方法 |
| US9230518B2 (en) * | 2013-09-10 | 2016-01-05 | Qualcomm Incorporated | Fault-tolerant preemption mechanism at arbitrary control points for graphics processing |
| JP6252225B2 (ja) | 2014-02-17 | 2017-12-27 | 株式会社リコー | 画像処理装置、画像処理方法及び画像形成装置 |
-
2016
- 2016-03-02 JP JP2016040203A patent/JP6821924B2/ja not_active Expired - Fee Related
-
2017
- 2017-02-07 US US15/426,486 patent/US10192282B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10192282B2 (en) | 2019-01-29 |
| JP2017154395A (ja) | 2017-09-07 |
| US20170256026A1 (en) | 2017-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10762401B2 (en) | Image processing apparatus controlling the order of storing decompressed data, and method thereof | |
| JP2012234454A (ja) | 画像形成装置、画像形成装置の制御方法およびコンピュータプログラム | |
| JP6171591B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP6252225B2 (ja) | 画像処理装置、画像処理方法及び画像形成装置 | |
| JP6821924B2 (ja) | 画像処理装置、画像処理方法 | |
| JP4063918B2 (ja) | 表示のためのグラフィックス情報を含むイメージを作成する装置と方法 | |
| JP2012257202A (ja) | 画像処理装置及びその処理方法 | |
| JP2008228168A (ja) | 画像処理装置およびプログラム | |
| JP2011053263A (ja) | 画像処理装置、画像処理方法、画像出力システム、プログラム及び記録媒体 | |
| JP5424546B2 (ja) | 画像処理装置及び画像形成システム | |
| JP4400709B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP4143613B2 (ja) | 描画方法、描画装置 | |
| JP2004334533A (ja) | 画像処理装置および画像処理方法 | |
| US10152657B2 (en) | Image processing apparatus and image processing method of color image | |
| JP6844248B2 (ja) | 画像処理装置、および、コンピュータプログラム | |
| JP6283980B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP2019074916A (ja) | ホスト装置、システム、方法、及びプログラム | |
| JP2005038084A (ja) | 描画データの変換方法及び変換装置 | |
| JP6155604B2 (ja) | 画像処理装置および画像処理方法 | |
| JP5760728B2 (ja) | 画像処理装置、画像形成装置、及びプログラム | |
| JP2004326528A (ja) | 画像処理装置及び画像処理方法 | |
| JPH03139697A (ja) | ミクストモード文書の表示方法 | |
| JP2006031086A (ja) | 印刷処理方法 | |
| JP2007156525A (ja) | 描画処理装置及び画像処理方法 | |
| JP2006139342A (ja) | 画像処理装置及び画像処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191218 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191218 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201221 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6821924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |