JP6833101B2 - 半導体装置 - Google Patents

Description

本発明は、ＩＧＢＴなどの半導体素子を流れる電流を検出する際に、センス端子およびエミッタ端子とセンス抵抗との接続により形成されるループに発生する誘導電流を抑制可能な半導体装置に関するものである。

従来の半導体装置においては、ＩＧＢＴなどの半導体素子を流れる電流を検出するために、半導体素子のセンス端子およびエミッタ端子が制御基板の制御端子にそれぞれ接続されている。制御基板上にセンス抵抗が配置され、センス抵抗はセンス端子に接続された制御端子と、エミッタ端子に接続された制御端子に接続されている。制御基板は、センス抵抗の両端の電位差を検出することで半導体素子を流れる電流を検出する。

高い信頼性が求められる電力用半導体装置においては、半導体素子のセンス端子およびエミッタ端子と制御基板の制御端子との接続はむき出しの導線で行う必要があるため、導線の長さが長くなってしまう。そのため、従来の半導体装置においては、負荷短絡等で主回路に急峻な大電流が流れた際に発生する磁界によって、センス端子およびエミッタ端子とセンス抵抗との間の導線により形成されるループに誘導電流が発生し、精度の高い電流検出を行うことができないという問題があった。

また、検出対象である半導体素子を流れる電流と磁界による誘導電流は同じ周波数帯であるため、制御基板においてＣＲフィルタ等でノイズ除去ができないという問題もあった。そのため、従来から様々な技術が提案されている。

例えば特許文献１には、ケース内に制御基板と同等の機能を有する制御回路部を備えた半導体装置が開示されている。ケース内に絶縁基板と制御回路部が収容されることで、センス電極およびエミッタ電極とセンス抵抗との間のワイヤの長さが短くなり、ワイヤにより形成されるループも小さくなる。これにより、ループ内を通過する磁束を低減できるため、磁束に起因する誘導電流を低減することができる。

特開２００５−３１１２１３号公報

しかしながら、特許文献１に記載の技術では、ケース内に絶縁基板と制御回路部が収容されるため、半導体装置のパッケージサイズが大きくなるという問題があった。

そこで、本発明は、パッケージサイズの増大を抑制し、かつ、磁束に起因する誘導電流を抑制することで精度の高い電流検出を行うことが可能な半導体装置を提供することを目的とする。

本発明に係る半導体装置は、自身が備える半導体素子を流れる電流を検出する制御基板に接続可能な半導体装置であって、絶縁基板と、前記絶縁基板上に配置され、かつ、センス電極およびエミッタ電極を有する前記半導体素子と、前記半導体素子上に配置され、かつ、一端が前記センス電極に直接接続されるとともに他端が前記エミッタ電極に直接接続されたセンス抵抗とを備え、前記制御基板は、前記センス抵抗の両端の電位差を検出することで前記半導体素子を流れる電流を検出するものである。

本発明によれば、センス抵抗は半導体素子が配置されている絶縁基板に配置されたため、センス抵抗を半導体素子の直近に配置することができる。これにより、センス電極およびエミッタ電極とセンス抵抗との距離が短くなり、これらの接続により形成されるループも小さくなる。磁束に起因する誘導電流を抑制することができるため、精度の高い電流検出を行うことができる。また、半導体装置は制御基板を備えておらず、従来の制御基板が備えるセンス抵抗のみを備えるため、パッケージサイズの増大を抑制できる。

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

実施の形態１に係る半導体装置およびこれに接続される制御基板の概略構成図である。 実施の形態１に係る半導体装置およびこれに接続される制御基板の斜視図である。 実施の形態１に係る半導体装置が備えるセンス抵抗およびその周辺の平面図である。 実施の形態２に係る半導体装置およびこれに接続される制御基板の斜視図である。 実施の形態２に係る半導体装置が備えるセンス抵抗およびその周辺の平面図である。 実施の形態３に係る半導体装置およびこれに接続される制御基板の斜視図である。 誘導電流が打ち消し合うことを説明するための説明図である。 実施の形態４に係る半導体装置およびこれに接続される制御基板の概略構成図である。

＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１およびこれに接続される制御基板１００の概略構成図である。図２は、半導体装置１および制御基板１００の斜視図である。図３は、半導体装置１が備えるセンス抵抗４およびその周辺の平面図である。

図１と図２に示すように、半導体装置１は、絶縁基板２、半導体素子としてのＩＧＢＴ３、センス抵抗４、ダイオード５、ゲート端子６、センス端子７、エミッタ端子８、アノード端子９、カソード端子１０、取付部１１、放熱材１２、およびケース１３を備えている。

ＩＧＢＴ３は、絶縁基板２の上面に配置されている。より具体的には、ＩＧＢＴ３は、絶縁基板２の上面に設けられた電極パターン２ａの上面に配置されている。ＩＧＢＴ３は、ゲート端子６に接続されたゲート電極、センス端子７に接続されたセンス電極、およびエミッタ端子８に接続されたエミッタ電極を備えている。

ダイオード５は、絶縁基板２の上面に配置されるか、または、ＩＧＢＴ３のチップ内にオンチップ温度センサとして搭載され、アノード端子９に接続されたアノード電極、およびカソード端子１０に接続されたカソード電極を備えている。

図２と図３に示すように、センス抵抗４は、絶縁基板２の上面に設けられた電極パターン２ｂの上面に配置され、一端がＩＧＢＴ３のセンス電極にワイヤ１４ａを介して接続されるとともに他端がＩＧＢＴ３のエミッタ電極にワイヤ１４ｂを介して接続されている。なお、センス抵抗４の配置については後述する。

図２に示すように、放熱材１２の上面に絶縁基板２および正面視にてＬ字状の取付部１１が配置され、絶縁基板２および取付部１１を囲むように放熱材１２の上面の周縁部にケース１３が配置されている。取付部１１に、ゲート端子６、センス端子７、エミッタ端子８、アノード端子９、およびカソード端子１０が配置されている。なお、図２では、センス端子７およびエミッタ端子８のみが示されている。

また、図１に示すように、半導体装置１に制御基板１００が接続されている。制御基板１００は、半導体装置１が備えるＩＧＢＴ３を流れる電流を検出する機能を有している。制御基板１００は、ゲート駆動回路１０１、電流検出回路１０２、温度検出回路１０３、および制御端子１０６〜１１０を備えている。

ゲート駆動回路１０１は、制御端子１０６，１０８に接続されている。電流検出回路１０２は、制御端子１０７，１０８に接続されている。温度検出回路１０３は、制御端子１０９，１１０に接続されている。

制御端子１０６は半導体装置１のゲート端子６に接続され、制御端子１０７は半導体装置１のセンス端子７に接続され、制御端子１０８は半導体装置１のエミッタ端子８に接続されている。また、制御端子１０９は半導体装置１のアノード端子９に接続され、制御端子１１０は半導体装置１のカソード端子１０に接続されている。なお、半導体装置１と制御基板１００は導線により接続されている。

次に、図２と図３を用いて、センス抵抗４の配置について説明する。図２と図３に示すように、電極パターン２ｂの上面に２つの接合スペース１５が設けられている。２つの接合スペース１５にはんだ１５ａを介してセンス抵抗４の両端が接合されている。一方の接合スペース１５にワイヤ１４ａ，１４ｃが接続され、他方の接合スペース１５にワイヤ１４ｂ，１４ｄが接続されている。ワイヤ１４ｃ、１４ｄはセンス端子７、エミッタ端子８にそれぞれ接続され、センス端子７、エミッタ端子８は導線１０７ａ，１０８ａを介して制御基板１００の制御端子１０７，１０８にそれぞれ接続されている。

以上のように、実施の形態１に係る半導体装置１では、センス抵抗４はＩＧＢＴ３が配置されている絶縁基板２に配置されたため、センス抵抗４をＩＧＢＴ３の直近に配置することができる。これにより、センス電極およびエミッタ電極とセンス抵抗４との距離が短くなり、ワイヤ１４ａ，１４ｂにより形成されるループも小さくなる。磁束に起因する誘導電流を抑制することができるため、精度の高い電流検出を行うことができる。また、半導体装置１は制御基板１００を備えておらず、従来の制御基板が備えるセンス抵抗４のみを備えるため、パッケージサイズの増大を抑制できる。

さらに、ＩＧＢＴ３と同じタイミングでセンス抵抗４を搭載できるようになり、はんだ塗布、およびセンス抵抗４を搭載するための工程をダイボンド工程に集約化できるため、半導体装置１の製造コストの低減が期待できる。

＜実施の形態２＞
次に、実施の形態２に係る半導体装置１Ａについて説明する。図４は、実施の形態２に係る半導体装置１Ａおよびこれに接続される制御基板１００の斜視図である。図５は、半導体装置１Ａが備えるセンス抵抗４およびその周辺の平面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図４と図５に示すように、実施の形態２では、センス抵抗４は絶縁基板２ではなく、ＩＧＢＴ３の上面に直接接続されている。より具体的には、ＩＧＢＴ３の上面に設けられた２つの信号パッド１６にはんだ１６ａを介してセンス抵抗４の両端が接合されている。なお、２つの信号パッド１６はセンス電極およびエミッタ電極である。

以上のように、実施の形態２に係る半導体装置１Ａでは、センス抵抗４の一端はセンス電極に直接接続され、センス抵抗４の他端はエミッタ電極に直接接続されたため、ＩＧＢＴ３とセンス抵抗４との接続により形成されるループを極小化することができる。これにより、誘導電流をさらに抑制できる。

＜実施の形態３＞
次に、実施の形態３に係る半導体装置について説明する。図６は、実施の形態３に係る半導体装置１Ｂおよびこれに接続される制御基板１００の斜視図である。図７は、誘導電流が打ち消し合うことを説明するための説明図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図６に示すように、実施の形態３では、センス抵抗４の一端とセンス電極とを接続するワイヤ１４ａおよび、センス抵抗４の他端とエミッタ電極とを接続するワイヤ１４ｂは互いに交差している。なお、ワイヤ１４ａが第１のワイヤに相当し、ワイヤ１４ｂが第２のワイヤに相当する。

図７に示すように、ワイヤ１４ａおよびワイヤ１４ｂが互いに交差することで２つのループが形成される。そのため、２つのループ内を通る磁束により互いに逆方向、すなわち打ち消し合う方向に誘導電流が発生する。これにより、ＩＧＢＴ３とセンス抵抗４との間に流れる誘導電流を抑制できる。

以上のように、実施の形態３に係る半導体装置１Ｂでは、ワイヤ１４ａおよびワイヤ１４ｂは互いに交差するため、２つのループ内を通る磁束により互いに打ち消し合う方向に誘導電流が発生することから、ＩＧＢＴ３とセンス抵抗４との間に流れる誘導電流を抑制できる。

さらに、センス抵抗４をＩＧＢＴ３の直近に配置したため、ワイヤ１４ａおよびワイヤ１４ｂの長さを短くすることができる。これにより、２つのループの大きさのばらつきを抑えて均等な大きさに形成することができるため、誘導電流の抑制に関して大きな効果が得られる。

＜実施の形態４＞
次に、実施の形態４に係る半導体装置について説明する。図８は、実施の形態４に係る半導体装置１Ｃおよびこれに接続される制御基板１００の概略構成図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。

図８に示すように、実施の形態４では、半導体素子は珪素に比べてバンドギャップが大きいワイドバンドギャップ材料により構成されている。すなわち半導体素子として、例えばＳｉＣ材料により構成されたＭＯＳＦＥＴ２３が使用されている。

このようなワイドバンドギャップ材料により構成された半導体素子は、耐電圧性が高く、許容電流密度も高く、またスイッチング速度も高速である。そのため、ＩＧＢＴ３に比べてスイッチングに伴うノイズの大きさも増大しがちであるが、ＭＯＳＦＥＴ２３を備える半導体装置１Ｃにおいて、実施の形態１〜３の構造を採用することは電流検出の精度を向上させる上で特に有効である。

以上のように、実施の形態４に係る半導体装置１Ｃでは、半導体素子はワイドバンドギャップ材料により構成されたため、ノイズ耐性を有する電流検出を実現することができる。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１，１Ａ，１Ｂ，１Ｃ 半導体装置、２ 絶縁基板、３ ＩＧＢＴ、４ センス抵抗、１４ａ，１４ｂ ワイヤ、１００ 制御基板。

Claims (2)

1. 自身が備える半導体素子（３，２３）を流れる電流を検出する制御基板（１００）に接続可能な半導体装置（１，１Ａ，１Ｂ，１Ｃ）であって、
   絶縁基板（２）と、
   前記絶縁基板（２）上に配置され、かつ、センス電極およびエミッタ電極を有する前記半導体素子（３，２３）と、
   前記半導体素子（３，２３）上に配置され、かつ、一端が前記センス電極に直接接続されるとともに他端が前記エミッタ電極に直接接続されたセンス抵抗（４）と、
   を備え、
   前記制御基板（１００）は、前記センス抵抗（４）の両端の電位差を検出することで前記半導体素子（３，２３）を流れる電流を検出する、半導体装置。
2. 前記半導体素子（２３）はワイドバンドギャップ材料により構成された、請求項１記載の半導体装置。

Images