JP6850246B2 - 光信号バッファメモリ回路並びに光信号バッファ方法 - Google Patents

Description

本発明は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路並びに光信号バッファ方法に関する。

光信号バッファを実現させる方法としては代表的ものとして以下のような方法が提案されている。

［第１の従来技術］
１つ目の方法は、図１８に示したように、長さの異なる複数の光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎを用意し、これら光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎの入力端に光スイッチＯＳ−１を出力端に光合波器ＯＣ−１を配し、入力ポートＰ−ＯＰ−Ｉｎから入力した光信号を、光スイッチＯＳ−１を用いて伝搬経路としての光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎを切り替えることにより、所望の光遅延を与え、出力ポートＰ−ＯＰ−Ｏｕｔから出力するといった方法でバッファメモリとしての機能を実現させるものである。

この１つ目の方法においては、予め用意された光遅延用光導波路ＯＤＬ−１〜ＯＤＬ−Ｎ以外の遅延を付与することができず、光スイッチＯＳ−１で切り替え可能な現実的な光伝搬経路の数に限界がある（現在の市販商用品としては数十程度で、切り替え可能数を大きくするにつれ挿入光損失が増大していくという別の課題もある）ことから、光データ信号列の格納時間に関して極めて限定的な光バッファメモリしか実現できず、切り替え可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものとなっていってしまう。

［第２の従来技術］
２つ目の方法は、図１９に示したような光回路を用いて、ファイバーループ或いは光導波路ループＯ−Ｌｏｏｐの中を、入力ポートＰ−ＯＰ−Ｉｎから入力した被格納光データ信号列を光増幅器ＯＡで伝搬損失補償等を行いながら周回させて、光スイッチＯＳ−２により所望のタイミングで光データ信号列として取り出し、出力ポートＰ−ＯＰ−Ｏｕｔから出力するといった方法で、所望の光遅延を与えることにより光バッファメモリとしての機能を実現させるものである。

この方法は、上記１つ目の方法の「切り替え可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものとなっていってしまう。」という課題を克服できることを期待して考案されたと考えられるものであるが、この２つ目の方法においては、光データ信号列の周回回数が大きくなるにつれ、周回させるための光導波路ループＯ−Ｌｏｏｐの伝搬損失を補償するための光増幅器ＯＡからのＡＳＥ（Amplified Spontaneous Emission）等の混入ノイズの影響や、同光導波路ループＯ−Ｌｏｏｐの分散効果の影響等により光データ信号列の光波形が徐々に崩れ、少なくとも１００回程度の周回回数よりも長くデータ信号として維持させることが難しいことが知られている（非特許文献１参照）。

特開２０１４−１７４３００号公報

R. Langenhorst et al, "Fiber Loop Optical Buffer," JOURNAL OF LIGHT WAVE TECHNOLOGY, IEEE, 1996, VOL. 14, NO.3, pp. 324-335 Q. Lai, et al., "Low-Power Compact 2x2 Thermooptic Silica-on-Silicon Waveguide Switch with Fast Response", IEEE PHOTONICS TECHNOLOGY LETTERS, MAY 1998, VOL. 10, NO.5, pp. 681-683 S. Diez, et al., "160Gbit/s all-optical demultiplexer using hybrid gain-transparent SOA Mach-Zehnder interferometer", ELECTRONICS LETTERS, 17 AUGUST 2000, Vol. 36, No. 17, pp. 1484-1486 T. Ito, et al., "Bit-rate and format conversion from 10-Gbit/s WDM channels to a 40-Gbit/s channel using a monolithic Sagnac interferometer integrated with parallel-amplifier structure," IEE Proc.-Optoelectron. , February 2004, Vol. 151, No. 1, pp. 41-45 H. Nakamura, et al., "Ultra-fast photonic crystal/quantum dot all-optical switch for future photonic networks," Optics Express, 2004, Vol. 12, No. 26, pp. 6606-6614

本発明の目的は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路並びに光信号バッファ方法において、格納する光信号長に対して任意の整数倍の光遅延を付与して出力させることが可能で、且つ、［第１の従来技術］に記載の光バッファメモリのように、「調整可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものになる」ことがなく、且つ、［第２の従来技術］に記載の光バッファメモリのように、「光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等による光信号波形劣化に起因した付与可能な光遅延限界が生じてしまう」ことを克服し、原理的に無限の光遅延量を付与することを可能とする光信号バッファメモリ回路並びに光信号バッファ方法を提供することである。

つまり、本発明は、簡単な構成で、波形劣化を招くことがなく、無限の光遅延量を付与することができる光信号バッファメモリ回路並びに光信号バッファ方法を提供することを目的とする。

また、本発明者等は、以前、図２０に示す光信号バッファを実現させる光信号バッファメモリ回路並びに光信号バッファ方法を提案したが（特許文献１参照）、本発明は、特許文献１とは異なる回路並びに方法で、光データバッファメモリにおけるリセット動作を実現させる光信号バッファメモリ回路並びに光信号バッファ方法を提供することを目的とする。なお、図２０に示す光信号バッファメモリ回路については、本発明と共通する構成を有しているので、その構成については、本発明において説明する。

上記課題を解決する第１の発明に係る光信号バッファメモリ回路は、
データパターンを回路内に保持する光信号バッファメモリ回路において、
クロック信号光源から出力された光クロックパルス列ＣＬＫ−０を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、当該回路内に保持している前記データパターンを消去する消去制御用となる光信号パルス列ＥＲＳ−１を入力するための外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、２次的光クロックパルス列ＣＬＫ−１として、前記光クロックパルス列ＣＬＫ−０を出力する又は前記光クロックパルス列ＣＬＫ−０の出力をカットして出力する光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力された前記２次的光クロックパルス列ＣＬＫ−１を導く光導波路５３と、
前記光導波路５３と接続されて前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからの前記２次的光クロックパルス列ＣＬＫ−１を入力するための光入力ポートＰ−ＯＣＬＫ−Ｉｎと、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−
ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
前記データパターンの情報を有する光信号パルス列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと接続されて前記光信号パルス列Ｄａｔａ−１を導く光導波路１８と、
前記光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの前記光信号パルス列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列が入力される光入力ポートＰ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列を前記光入力ポートＰ−Ｃ１−２へと導く光導波路１４と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−１と、
を備え、
前記光クロックパルス列ＣＬＫ−０として、ＲＺ（Return to Zero）型の光信号パルス列が前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力され続けており、
前記光信号パルス列ＥＲＳ−１を、前記光クロックパルス列ＣＬＫ−０のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列とし、
前記データパターンを当該回路内に保持した後、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１が入力されると、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力し、
前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１において、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力され、出力がカットされた前記２次的光クロックパルス列ＣＬＫ−１により、前記光出力ポートＰ−ＭＺ−１−ｂａｒ並びにＰ−ＭＺ−１−ｃｒｏｓｓから光信号パルス列が出力されない状態を作りだし、前記データパターンの保持状態を解消して、初期状態へ戻す
ことを特徴とする。

上記課題を解決する第２の発明に係る光信号バッファメモリ回路は、
上記第１の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−０−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓとを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を導く光導波路５５と、
前記光導波路５５と接続されて前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの前記光信号パルス列ＥＲＳ−１が入力される光入力ポートＰ−Ｃ０−１並びに光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４とを有し、前記光入力ポートＰ−Ｃ０−１から入力した前記光信号パルス列ＥＲＳ−１を前記光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４へと分岐出力させるための光分岐部Ｃ−０と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０に入力するための光入力ポートＰ−Ｌ０−１に接続されて前記光出力ポートＰ−Ｃ０−３からの光信号パルス列を導く光導波路５４Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０に入力するための光入力ポートＰ−Ｒ０−１に接続されて前記光出力ポートＰ−Ｃ０−４からの光信号パルス列を導く光導波路５４Ｒと、
前記光導波路５４Ｌ又は前記光導波路５４Ｒ上に設けられ、前記光出力ポートＰ−Ｃ０−３並びにＰ−Ｃ０−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０−１並びにＰ−Ｒ０−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−０と、
を備え、
前記光出力ポートＰ−ＭＺ−０−ｂａｒ又は前記光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓの何れかを前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとし、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として出力する
ことを特徴とする。

上記課題を解決する第３の発明に係る光信号バッファメモリ回路は、
上記第２の発明に記載の光信号バッファメモリ回路において、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１が入力されると、入力された前記光信号パルス列ＥＲＳ−１を用いて、前記光位相変調手段Ｒ０、Ｌ０を駆動させて、前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−０の２つの前記第２の光干渉アーム中を伝搬している前記光クロックパルス列ＣＬＫ−０の位相をπ変調させ、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力する
ことを特徴とする。

上記課題を解決する第４の発明に係る光信号バッファメモリ回路は、
上記第１の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１とを干渉させる平面基板回路型のマルチモード光導波路からなり、入力される前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０から光クロックパルス列を除去して、前記２次的光クロックパルス列ＣＬＫ−１として出力するマルチモード光導波路ＷＧ−Ｍと、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２と、
前記２次的光クロックパルス列ＣＬＫ−１を前記マルチモード光導波路ＷＧ−Ｍから前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１と、
を備える
ことを特徴とする。

上記課題を解決する第５の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第６の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第７の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光信号パルス列ＥＲＳ−１を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と前記光導波路型位相変調部ＷＧ−Ｐｈ−０１との間を導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０５と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第８の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光クロックパルス列ＣＬＫ−０を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２において光強度を減衰調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波し、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第９の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光信号パルス列ＥＲＳ−１を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波し、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１において光強度を減衰調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第１０の発明に係る光信号バッファメモリ回路は、
上記第４の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１は、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光クロックパルス列ＣＬＫ−０を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と前記光導波路型位相変調部ＷＧ−Ｐｈ−０２との間を導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０６と、
を備え、
前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波する
ことを特徴とする。

上記課題を解決する第１１の発明に係る光信号バッファ方法は、
データパターンを回路内に保持する光信号バッファメモリ回路として、
クロック信号光源から出力された光クロックパルス列ＣＬＫ−０を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、当該回路内に保持している前記データパターンを消去する消去制御用となる光信号パルス列ＥＲＳ−１を入力するための外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、２次的光クロックパルス列ＣＬＫ−１として、前記光クロックパルス列ＣＬＫ−０を出力する又は前記光クロックパルス列ＣＬＫ−０の出力をカットして出力する光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力された前記２次的光クロックパルス列ＣＬＫ−１を導く光導波路５３と、
前記光導波路５３と接続されて前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからの前記２次的光クロックパルス列ＣＬＫ−１を入力するための光入力ポートＰ−ＯＣＬＫ−Ｉｎと、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記第１の光干渉アームの光導波路上に位置し、当
該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
前記データパターンの情報を有する光信号パルス列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと接続されて前記光信号パルス列Ｄａｔａ−１を導く光導波路１８と、
前記光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの前記光信号パルス列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列が入力される光入力ポートＰ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列を前記光入力ポートＰ−Ｃ１−２へと導く光導波路１４と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−１と、
を備え、当該回路を用いた光信号バッファ方法において、
前記光クロックパルス列ＣＬＫ−０として、ＲＺ（Return to Zero）型の光信号パルス列を前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力し続け、
前記光信号パルス列ＥＲＳ−１を、前記光クロックパルス列ＣＬＫ−０のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列とし、
前記データパターンを当該回路内に保持した後、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１を入力し、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力し、
前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１において、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力され、出力がカットされた前記２次的光クロックパルス列ＣＬＫ−１により、前記光出力ポートＰ−ＭＺ−１−ｂａｒ並びにＰ−ＭＺ−１−ｃｒｏｓｓから光信号パルス列が出力されない状態を作りだし、前記データパターンの保持状態を解消して、初期状態へ戻す
ことを特徴とする。

上記課題を解決する第１２の発明に係る光信号バッファ方法は、
上記第１１の発明に記載の光信号バッファメモリ回路において、
前記光制御型光強度スイッチＯＳＷ−０１として、
前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−０−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓとを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０と、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を導く光導波路５５と、
前記光導波路５５と接続されて前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの前記光信号パルス列ＥＲＳ−１が入力される光入力ポートＰ−Ｃ０−１並びに光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４とを有し、前記光入力ポートＰ−Ｃ０−１から入力した前記光信号パルス列ＥＲＳ−１を前記光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４へと分岐出力させるための光分岐部Ｃ−０と、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０に入力するための光入力ポートＰ−Ｌ０−１に接続されて前記光出力ポートＰ−Ｃ０−３からの光信号パルス列を導く光導波路５４Ｌと、
光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０に入力するための光入力ポートＰ−Ｒ０−１に接続されて前記光出力ポートＰ−Ｃ０−４からの光信号パルス列を導く光導波路５４Ｒと、
前記光導波路５４Ｌ又は前記光導波路５４Ｒ上に設けられ、前記光出力ポートＰ−Ｃ０−３並びにＰ−Ｃ０−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０−１並びにＰ−Ｒ０−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−０と、
を備え、
前記光出力ポートＰ−ＭＺ−０−ｂａｒ又は前記光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓの何れかを前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとし、前記光信号パルス列ＥＲＳ−１を入力しないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１を入力したとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として出力する
ことを特徴とする。

上記課題を解決する第１３の発明に係る光信号バッファ方法は、
上記第１２の発明に記載の光信号バッファメモリ回路において、
前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１を入力し、入力された前記光信号パルス列ＥＲＳ−１を用いて、前記光位相変調手段Ｒ０、Ｌ０を駆動させて、前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−０の２つの前記第２の光干渉アーム中を伝搬している前記光クロックパルス列ＣＬＫ−０の位相をπ変調させ、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力する
ことを特徴とする。

本発明によれば、格納する光信号長に対して任意の整数倍の光遅延を付与して出力させることが可能で、且つ、［第１の従来技術］に記載の光バッファメモリにおいて課題であった「調整可能な光遅延量のパターンを多くするにつれ、光回路としてより大がかりなものになってしまう」ことを克服でき、且つ、［第２の従来技術］に記載の光バッファメモリにおいて課題であった「光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等による光信号波形劣化に起因した付与可能な光遅延限界が生じてしまう」ことを克服し、原理的に無限の光遅延量を付与することを可能とすることができる。

また、本発明によれば、特許文献１とは異なる回路並びに方法で、光データバッファメモリにおけるリセット動作を実現することができる。このリセット動作においては、バッファデータ消去制御時における光位相変調振幅の必要量が２πであったものを、πまで抑えることを可能とし、結果として、消費電力、焼損危険性を効果的に抑え、ひいては、回路寿命を延ばすことも可能になる。

更に、光制御型光強度スイッチＯＳＷ−０１として、マルチモード光導波路ＷＧ−Ｍを有する構成とする場合には、光回路の構成が簡易となり、信頼性を向上させることができる。

本発明による光信号バッファメモリ回路の一例（実施例１）を示す概略図である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の概略図である。 図１に示した光信号バッファメモリ回路における各種の光信号のタイミングチャートである。 （ａ）〜（ｄ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）、（ｂ）は、光−光位相変調手段の構成例を示す概略図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 （ａ）〜（ｃ）は、光分岐部の構成例を示す構成図である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例（実施例２）を示す概略図である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例（実施例３）を示す概略図である。 図１２に示した光回路の変形例を示す概略図である。 図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例（実施例４）を示す概略図である。 図１４に示した光回路の変形例を示す概略図である。 図１４に示した光回路の他の変形例を示す概略図である。 図１４に示した光回路の他の変形例を示す概略図である。 従来検討が行われた光遅延導波路アレイと光スイッチ並びに光カプラから構成される光バッファ回路の一例を示す概略図である。 光導波路ループと伝搬補償用光アンプ並びに光スイッチから構成される従来の光周回型バッファ回路の一例を示す概略図である。 従来の光信号バッファメモリ回路を示す概略図である。

以下、図面を参照して、本発明に係る光信号バッファメモリ回路並びに光信号バッファ方法の実施形態を説明する。

［実施例１］
図１は、本実施例の光信号バッファメモリ回路を示す概略図であり、図２は、図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路の概略図である。また、図３は、図１に示した光信号バッファメモリ回路における各種の光信号のタイミングチャートである。

（基本構成）
本実施例の光信号バッファメモリ回路において、符号Ｐ−ＯＣＬＫ−Ｉｎ−０は、図３の「ＯＣ ｓｏｕｒｃｅ／ＣＬＫ−０」に示されるような、光クロックパルス列ＣＬＫ−０を入力するための外部光入力ポートである。光クロックパルス列ＣＬＫ−０として、「クロック信号光源から出力され、ピーク光パワーが一定のＲＺ（Return to Zero）型の光クロックパルス列」が入力し続けられる。

また、符号Ｐ−ＥＲＳ−Ｉｎ−０は、図３の「ＥＲＳ ｃｎｔｌ．／ＥＲＳ−１」に示されるような、光信号パルス列ＥＲＳ−１を入力するための外部光入力ポートである。光信号パルス列ＥＲＳ−１として、「当該光信号バッファメモリ回路へ格納（保持）された情報（バッファデータ）をリセットさせる際に入力される格納情報消去制御用の光信号パルス列」が入力される。

また、符号Ｐ−Ｄａｔａ−Ｉｎは、図３の「ＯＤ ｓｏｕｒｃｅ／Ｄａｔａ−１」に示されるような、光信号パルス列Ｄａｔａ−１を入力するための外部光入力ポートである。光信号パルス列Ｄａｔａ−１として、「当該光信号バッファメモリ回路へ格納する目的で入力されるデータ用の光信号パルス列」が入力される。この光信号パルス列Ｄａｔａ−１は、当該光信号バッファメモリ回路内に保持するデータパターンの情報を有している。

また、符号Ｐ−ＦＦ−Ｉｎは、図３の「Ｆ．Ｆ． ｃｎｔｌ．／ＦＦ−１」に示されるような、光信号パルス列ＦＦ−１を入力するための外部光入力ポートである。光信号パルス列ＦＦ−１として、「当該光信号バッファメモリ回路へ格納されたデータパルス列の情報のマーク（１）とスペース（０）をすべて反転させる、所謂、フリップフロップ操作を行う際に入力されるフリップフロップ制御用の光信号パルス列」が入力される。

また、符号Ｃ−１は、光入力ポートＰ−Ｃ１−１、Ｐ−Ｃ１−２、光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４を有する光分岐部である。この光分岐部Ｃ−１では、上記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの光信号パルス列Ｄａｔａ−１を、光導波路１８を介して、光入力ポートＰ−Ｃ１−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させ、また、後述するマッハ・ツェンダ干渉型光強度変調手段（以降、光強度変調手段と略す。）ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒからの光信号パルス列を、光導波路１４を介して、光入力ポートＰ−Ｃ１−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ１−３とＰ−Ｃ１−４とから出力させている。

また、光強度変調手段ＭＺ−１は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第１の光干渉アーム（光導波路１１Ｒ、１２Ｒ、１３Ｒ及び光導波路１１Ｌ、１２Ｌ、１３Ｌ）を有し、光導波路１１Ｒ及び光導波路１１Ｌでは、一部を互いに近接して配置して、方向性結合器を構成し、光導波路１３Ｒ及び光導波路１３Ｌでも、一部を互いに近接して配置して、方向性結合器を構成している。

また、符号Ｒ１−１、Ｒ１−２、Ｌ１−１、Ｌ１−２は、光入力ポートＰ−ＯＣＬＫ−Ｉｎから光強度変調手段ＭＺ−１に入力され、光強度変調手段ＭＺ−１の左右２つの第１の光干渉アームを伝搬する光信号パルス列（後述する入力光信号パルス列、変調光信号パルス列）の位相を変調する光−光位相変調手段（以降、光位相変調手段と略す。）である。

光入力ポートＰ−ＯＣＬＫ−Ｉｎは、後述する光制御型光強度スイッチ（以降、光強度スイッチと略す。）ＯＳＷ−０１の光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと、光導波路５３を介して接続されており、後述の２次的光クロックパルス列ＣＬＫ−１（ＣＬＫ−ＥＲＳ−Ｐｌｕｓ）を、光ゲートスイッチとして機能する光強度変調手段ＭＺ−１へ入力している。

光位相変調手段Ｒ１−１、Ｒ１−２、Ｌ１−１、Ｌ１−２は２つの方向性結合器の間に配置されている。具体的には、光位相変調手段Ｒ１−１は光導波路１１Ｒと光導波路１２Ｒとの間に、光位相変調手段Ｒ１−２は光導波路１２Ｒと光導波路１３Ｒとの間に、光位相変調手段Ｌ１−１は光導波路１１Ｌと光導波路１２Ｌとの間に、光位相変調手段Ｌ１−２は光導波路１２Ｌと光導波路１３Ｌとの間に配置されている。つまり、光位相変調手段Ｒ１−２は光位相変調手段Ｒ１−１の後段側に、光位相変調手段Ｌ１−２は光位相変調手段Ｌ１−１の後段側に位置している。

ここで、入力光信号パルス列は、２次的光クロックパルス列ＣＬＫ−１を方向性結合器で分岐した光信号パルス列であり、変調光信号パルス列は、入力光信号パルス列が位相変調手段Ｒ１−１、Ｌ１−１で光位相変調を受けた後の光信号パルス列である。

また、符号Ｐ−ＭＺ−１−ｃｒｏｓｓは、光強度変調手段ＭＺ−１の光入力ポートＰ−ＯＣＬＫ−Ｉｎに対するｃｒｏｓｓ側からの光信号パルス列を出力する光出力ポート、つまり、当該光強度変調手段ＭＺ−１からの光信号パルス列Ｏｕｔｐｕｔを出力する光出力ポートである。

また、符号Ｐ−ＭＺ−１−ｂａｒは、光強度変調手段ＭＺ−１の光入力ポートＰ−ＯＣＬＫ−Ｉｎに対するｂａｒ側からの光信号パルス列を出力する光出力ポート、つまり、当該光強度変調手段ＭＺ−１の被光強度変調光となるバッファ状態の光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を出力する光出力ポートである。

また、符号１５Ｌは、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−３からの光信号パルス列を、光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に導く光導波路である。

また、符号１５Ｒは、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−４からの光信号パルス列を、光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に導く光導波路である。

また、符号Ｃ−３は、光入力ポートＰ−Ｃ３−１、Ｐ−Ｃ３−２、光出力ポートＰ−Ｃ３−３、Ｐ−Ｃ３−４を有する光分岐部である。この光分岐部Ｃ−３では、上記外部光入力ポートＰ−ＦＦ−Ｉｎからの光信号パルス列ＦＦ−１を、光導波路２１を介して、光入力ポートＰ−Ｃ３−２から入力させると共に分岐させて、光出力ポートＰ−Ｃ３−３とＰ−Ｃ３−４とから出力させている。

また、符号２２Ｌは、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−３からの光信号パルス列を、光位相変調手段Ｌ１−２に入力するための光入力ポートＰ−Ｌ１−２に導く光導波路である。

また、符号２２Ｒは、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−４からの光信号パルス列を、光位相変調手段Ｒ１−２に入力するための光入力ポートＰ−Ｒ１−２に導く光導波路である。

また、符号Ｄ−Ｄ−１は、光分岐部Ｃ−１の光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−１では、光位相変調手段Ｌ１−１の光入力ポートＰ−Ｌ１−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ１−１の光入力ポートＰ−Ｒ１−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−１は、光導波路１５Ｌ又は光導波路１５Ｒの一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路１５Ｌに配置している。

また、符号Ｄ−Ｄ−２は、光分岐部Ｃ−３の光出力ポートＰ−Ｃ３−３並びにＰ−Ｃ３−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−２では、光位相変調手段Ｌ１−２の光入力ポートＰ−Ｌ１−２へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ１−２の光入力ポートＰ−Ｒ１−２へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『上記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−２は、光導波路２２Ｌ又は光導波路２２Ｒの一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路２２Ｌに配置している。

なお、ここでは、光出力ポートＰ−ＭＺ−１−ｂａｒに光導波路１４を接続して、光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を光分岐部Ｃ−１へ周回させているが、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに光導波路１４を接続して、光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を光分岐部Ｃ−１へ周回させるようにしても良い。その場合には、光伝搬遅延差付与部Ｄ−Ｄ−１を光導波路１５Ｒ上に設け、光伝搬遅延差付与部Ｄ−Ｄ−２を光導波路２２Ｒ上に設ける。

また、本実施例の光信号バッファメモリ回路の制御用となる光信号パルス列ＦＦ−１、ＥＲＳ−１は、例えば、これらの光信号パルス列を発生させる１つ又は各々個別の発生器を用い、光クロックパルス列ＣＬＫ−０、２次的光クロックパルス列ＣＬＫ−１及び光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）と同期するようにして、外部光入力ポートＰ−ＦＦ−Ｉｎ、Ｐ−ＥＲＳ−Ｉｎ−０から各々入力すれば良い。

また、光強度スイッチＯＳＷ−０１は、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を２次的光クロックパルス列ＣＬＫ−１として出力する光制御型光強度スイッチである。光クロックパルス列ＣＬＫ−０の出力をカットする際には、光クロックパルス列ＣＬＫ−０から「光信号パルス列ＥＲＳ−１が入力されている間の光クロックパルス列」の出力をカットして、光パルスが出力されない状態としている。

以上のように、本実施例の光信号バッファメモリ回路において、図２０に示す従来の光信号バッファメモリ回路との違いは、光分岐部Ｃ−２を有しておらず、光信号パルス列Ｄａｔａ−１を入力する外部光入力ポートＰ−Ｄａｔａ−Ｉｎが、光導波路１８を介して、光分岐部Ｃ−１へ接続されており、また、光クロックパルス列ＣＬＫ−０を入力する外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０及び光信号パルス列ＥＲＳ−１を入力する外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０が、光強度スイッチＯＳＷ−０１へ接続され、光強度スイッチＯＳＷ−０１が、光導波路５３を介して、入力ポートＰ−ＯＣＬＫ−Ｉｎへ接続されている点である。また、本実施例の光信号バッファメモリ回路における光クロックパルス列ＣＬＫ−０は、図２０に示す従来の光信号バッファメモリ回路における光クロックパルス列ＣＬＫ−１であり、本実施例の光信号バッファメモリ回路における２次的光クロックパルス列ＣＬＫ−１は、上述したように、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力である。この光強度スイッチＯＳＷ−０１の詳細な光回路構成について、図２を参照して説明する。

光強度スイッチＯＳＷ−０１において、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０には、光ゲートスイッチとして機能する後述の光強度変調手段ＭＺ−０へ入力するため、上述したように、光クロックパルス列ＣＬＫ−０が入力される。また、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０には、上述したように、光信号パルス列ＥＲＳ−１が入力される。

光強度変調手段ＭＺ−０は、マッハ・ツェンダ干渉型光強度変調手段として用いる光回路部であり、左右２つの第２の光干渉アーム（光導波路５１Ｒ、５２Ｒ及び光導波路５１Ｌ、５２Ｌ）を有し、光導波路５１Ｒ及び光導波路５１Ｌでは、一部を互いに近接して配置して、方向性結合器を構成し、光導波路５２Ｒ及び光導波路５２Ｌでも、一部を互いに近接して配置して、方向性結合器を構成している。

また、光強度変調手段ＭＺ−０において、符号Ｐ−ＭＺ−０−ｂａｒ並びにＰ−ＭＺ−０−ｃｒｏｓｓは、それぞれ、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０のｂａｒ側に位置する光出力ポートとｃｒｏｓｓ側に位置する光出力ポートである。光出力ポートＰ−ＭＺ−０−ｂａｒ又は光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓの何れかを光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとする。

また、符号Ｒ０、Ｌ０は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光強度変調手段ＭＺ−０に入力され、光強度変調手段ＭＺ−０の左右２つの第２の光干渉アームを伝搬する光信号パルス列の位相に変調を与えるための光−光位相変調手段（以降、光位相変調手段と略す。）である。

光位相変調手段Ｒ０、Ｌ０は、それぞれ、光強度変調手段ＭＺ−０の２つの光導波路型干渉アーム上に配置されている。具体的には、光位相変調手段Ｒ０は光導波路５１Ｒと光導波路５２Ｒとの間に、光位相変調手段Ｌ０は光導波路５１Ｌと光導波路５２Ｌとの間に配置されている。つまり、光位相変調手段Ｒ０、Ｌ０は、光強度変調手段ＭＺ−０の２つの方向性結合器の間に配置されている。

また、符号Ｃ−０は、光入力ポートＰ−Ｃ０−１、Ｐ−Ｃ０−２、光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４を有する光分岐部である。この光分岐部Ｃ−０では、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの光信号パルス列ＥＲＳ−１を、光導波路５５を介して、光入力ポートＰ−Ｃ０−１から入力させると共に分岐させて、光出力ポートＰ−Ｃ０−３とＰ−Ｃ０−４とから出力させている。

また、符号５４Ｌは、光分岐部Ｃ−０の光出力ポートＰ−Ｃ０−３からの光信号パルス列を、光位相変調手段Ｌ０に入力するための光入力ポートＰ−Ｌ０−１に導く光導波路である。

また、符号５４Ｒは、光分岐部Ｃ−０の光出力ポートＰ−Ｃ０−４からの光信号パルス列を、光位相変調手段Ｒ０に入力するための光入力ポートＰ−Ｒ０−１に導く光導波路である。

また、符号Ｄ−Ｄ−０は、光分岐部Ｃ−０の光出力ポートＰ−Ｃ０−３並びにＰ−Ｃ０−４から同時に出力される２つの光信号パルス列の一方に光伝搬遅延差を付与するための光伝搬遅延差付与部である。光伝搬遅延差付与部Ｄ−Ｄ−０では、光位相変調手段Ｌ０の光入力ポートＰ−Ｌ０−１へ上記光信号パルス列が到達するタイミングと光位相変調手段Ｒ０の光入力ポートＰ−Ｒ０−１へ上記光信号パルス列が到達するタイミングとの光伝搬遅延差を、『前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満』となるように調整している。光伝搬遅延差付与部Ｄ−Ｄ−０は、光導波路５４Ｌ又は光導波路５４Ｒの一方に配置されるが、ここでは、上記光伝搬遅延差を生じる光路長の光導波路部を光導波路５４Ｌに配置している。

（動作）
次に、本実施例の光信号バッファメモリ回路における動作、具体的には、データ保持（バファリング）、フリップフロップ、格納データ消去について、図１〜図３を参照して説明する。

（動作−データ保持）
スタンダードなマッハ・ツェンダ干渉型光強度変調手段においては、干渉器を構成する２つの光干渉アームを光が伝搬する際に位相差が生じない状態が、変調駆動が行われていない状態であり、このとき、入力側に対してｃｒｏｓｓ側から光信号が１００％出力される。一方、位相差がπとなる状態のときｂａｒ側から光信号が１００％出力される。

従って、図２に示された光強度スイッチＯＳＷ−０１の光強度変調手段ＭＺ−０においては、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から光クロックパルス列ＣＬＫ−０が入力され、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からは何も入力されない場合、光クロックパルス列ＣＬＫ−０は１００％光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓから出力され、光出力ポートＰ−ＭＺ−０−ｂａｒから光出力は得られない状態となっている。そして、光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓを光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとすると、光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからは、図３に示されるように、光クロックパルス列ＣＬＫ−０と同じ２次的光クロックパルス列ＣＬＫ−１を出力することになる。

また、図１に示された光信号バッファメモリ回路の光強度変調手段ＭＺ−１においては、２次的光クロックパルス列ＣＬＫ−１が光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力される場合、２次的光クロックパルス列ＣＬＫ−１は１００％光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され、光出力ポートＰ−ＭＺ−１−ｂａｒから光出力は得られない状態（光バッファメモリが何ら情報を保持していない空の状態：初期状態）となっている。

このとき、光強度変調手段ＭＺ−１の光入力ポートＰ−ＯＣＬＫ−Ｉｎに２次的光クロックパルス列ＣＬＫ−１が入力されると共に、図３に示されるように、光クロックパルス列ＣＬＫ−０及び２次的光クロックパルス列ＣＬＫ−１と同期がとれている光信号パルス列Ｄａｔａ−１が外部光入力ポートＰ−Ｄａｔａ−Ｉｎから入力されると、光位相変調手段Ｒ１−１並びにＬ１−１を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列（２次的光クロックパルス列ＣＬＫ−１）の位相をπ変調させて、入力光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、光信号パルス列Ｄａｔａ−１のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスのみにπ位相変調が付与され、光信号パルス列Ｄａｔａ−１のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスは位相変調が付与されないため、光信号パルス列Ｄａｔａ−１と同じデータパターンで、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力されるようになる。なお、図３では、光信号パルス列Ｄａｔａ−１の一例として、「１０１０１０１０」の８ビットの光信号パルス列を入力している。

そして、この光信号パルス列Ｄａｔａ−１と同じデータパターンである、Ｐ−ＭＺ−１−ｂａｒから出力された光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１が、光分岐部Ｃ−１を介して、光位相変調手段Ｒ１−１、Ｌ１−１へと入力され光位相変調を誘起させるため、次の周回においても、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列は、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンの光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１により、上記と同様の光位相変調を受け、大本の光信号パルス列Ｄａｔａ−１と同じデータパターンで光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力されることが繰り返されることとなり、結果として、図３の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図３中のＮ＝１〜３の３周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。なお、当該光信号バッファメモリ回路の光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓからは、図３の「Ｏｕｔｐｕｔ」に示されるように（図３中のＮ＝１〜３の３周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１の反転データパターンが出力される。

このとき、［第２の従来技術］に記載の光バッファメモリのように、「大本の光パルス列を、光増幅を繰り返しながら光導波路ループ中を光伝搬させ続けることによって信号データパターンを保持する場合」と異なり、本実施例では、「光位相変調制御信号光」となる光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１を用いて、「被光位相変調信号光」となる２次的光クロックパルス列ＣＬＫ−１の各パルスのオン又はオフを行うことにより、光信号パルス列Ｄａｔａ−１と同じデータパターンの新たな光信号パルス列を複製（コピー）しており、そのため、光バッファメモリ回路に使用される損失補償用光増幅器からのＡＳＥ等の混入ノイズの影響や同光バッファメモリ回路内の光導波に伴う分散効果の影響等を排除できることから、光信号波形劣化に起因した付与可能な光遅延限界が生じてしまうことが無くなるという特筆すべき特性が実現されることとなる。

（動作−フリップフロップ）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、図３の「Ｆ．Ｆ． ｃｎｔｌ．／ＦＦ−１」に示されるように、光強度変調手段ＭＺ−１の光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力されている２次的光クロックパルス列ＣＬＫ−１（光クロックパルス列ＣＬＫ−０）と同期がとれ、且つ、既に一連の駆動状態として保持している光信号パルス列Ｄａｔａ−１と同じデータパターンとの周期も同期がとれ、このデータパターンのデータ長と同一の長さを有する光信号パルス列ＦＦ−１が外部光入力ポートＰ−ＦＦ−Ｉｎから入力されると、光位相変調手段Ｒ１−２並びにＬ１−２を駆動して、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している変調光信号パルス列（位相変調された入力光信号パルス列）の位相をπ変調させて、変調光信号パルス列の各パルスのオン又はオフを行うことになる。

すると、既に保持されていた一連の駆動状態の効果により、光位相変調手段Ｒ１−１並びにＬ１−１においてπ付与される光位相変調と合わせたトータルでは、光強度変調手段ＭＺ−１の左右の第１の光干渉アーム中を伝搬している入力光信号パルス列の被る位相変調は、光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＭａｒｋ（１）となっている位置のパルスに対応した入力光信号パルス列のパルスには２πの位相変調が付与され、一つ前の周回においては位相変調が付与されなかった光信号パルス列Ｄａｔａ−１（又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）のＳｐａｃｅ（０）となっている位置のパルスに対応した入力光信号パルス列のパルスにはπの位相変調が付与されることとなる。

この結果、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１とは反転したデータパターンとなって、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｂａｒから出力され、且つ同時に、これらの光位相変調を受けた光信号パルス列は光信号パルス列Ｄａｔａ−１と同じデータパターンとなって、光強度変調手段ＭＺ−１の光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓから出力され、所謂、フリップフロップ操作が実現されることとなる。結果として、図３の「Ｂｕｆｆｅｒｉｎｇ Ｓｔａｔｅ／ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１」に示されるように（図３中のＮ＝４〜５の２周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１とは反転したデータパターン（「０１０１０１０１」の８ビットの光信号パルス列）が当該光信号バッファメモリ回路に、一連の駆動状態として保持されることとなる。なお、当該光信号バッファメモリ回路の光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓからは、図３の「Ｏｕｔｐｕｔ」に示されるように（図３中のＮ＝４〜５の２周期分の光信号パルス列を参照）、光信号パルス列Ｄａｔａ−１と同じデータパターンが出力される。

（動作−リセット）
上記のようにして、光信号パルス列Ｄａｔａ−１と同じデータパターン又は反転データパターンが当該光信号バッファメモリ回路に一連の駆動状態として保持された状態において、更に、図３の「ＥＲＳ ｃｎｔｌ．／ＥＲＳ−１」に示されるように、２次的光クロックパルス列ＣＬＫ−１（光クロックパルス列ＣＬＫ−０）のクロックと同期し、且つ、光信号バッファメモリ回路に既に一連の駆動状態として保持（格納維持）している光信号パルス列Ｄａｔａ−１と同じデータパターン又は反転データパターンとの周期にも同期すると共に、このデータパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列ＥＲＳ−１が外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力されると、入力された光信号パルス列ＥＲＳ−１を用いて、光位相変調手段Ｒ０、Ｌ０を駆動させて、光強度変調手段ＭＺ−０の２つの第２の光干渉アーム中を伝搬している光クロックパルス列ＣＬＫ−０の位相をπ変調させることになる。

すると、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光クロックパルス列ＣＬＫ−０の出力をカットして、２次的光クロックパルス列ＣＬＫ−１（ＣＬＫ−ＥＲＳ−Ｐｌｕｓ）として、光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力することになる。これを光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力供給することにより、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光出力ポートＰ−ＭＺ−１−ｂａｒ並びにＰ−ＭＺ−１−ｃｒｏｓｓから光パルスが出力されない状態を作りだし、データパターンの保持状態を解消して、光バッファメモリとしての初期状態（光バッファメモリが何ら情報を保持していない空の状態）へ戻す動作を実現させることになる。

（光信号バッファメモリ回路の光位相変調手段の構成）
上述した光信号バッファメモリ回路において、導波路部分を低損失な半導体導波路で構成すると共に、光位相変調手段Ｒ０、Ｒ１−１、Ｒ１−２、Ｌ０、Ｌ１−１、Ｌ１−２として、半導体光増幅器（ＳＯＡ）を用いるか、或いは、図４〜図７に示す光位相変調手段からなる光半導体回路を用いるか、或いは、量子ドット型ＳＯＡ（ＱＤ−ＳＯＡ）を用いるか、或いは、半導体ＥＡ（Electro-Absorption）変調器を定電圧駆動で用いる構成として全体を光半導体で集積化して製作する。

又は、本実施例の光回路は、光導波路部分をＰＬＣ（石英系プレーナ光波回路）で構成すると共に、光位相変調手段Ｒ０、Ｒ１−１、Ｒ１−２、Ｌ０、Ｌ１−１、Ｌ１−２として、ＳＯＡを用いるか、或いは、図４〜図７に示す光位相変調手段からなるＰＬＣ−光半導体のハイブリット回路を用いるか、或いは、ＱＤ−ＳＯＡを用いるか、或いは、半導体ＥＡ変調器を定電圧駆動で用いる構成として全体をＰＬＣと光半導体のハイブリッドで製作する（非特許文献４参照）。

又は、光導波路部分にフォトニック結晶導波路を用いると共に、光位相変調手段Ｒ０、Ｒ１−１、Ｒ１−２、Ｌ０、Ｌ１−１、Ｌ１−２に量子ドット群をコア層に埋め込んだ構成とし、全体を一体集積化して製作する（非特許文献５参照）。

そこで、図４（ａ）〜図７（ｂ）を参照して、光位相変調手段Ｒ０、Ｒ１−１、Ｒ１−２、Ｌ０、Ｌ１−１、Ｌ１−２として用いる、光位相変調手段からなる光半導体回路を説明する。図４（ａ）〜図７（ｂ）に示す光半導体回路は、例えば、同一平面基板型の光半導体回路内に集積化して作成される。なお、図４（ａ）〜図７（ｂ）においては、同じ構成には同じ符号を付している。

また、ここでは、入力する２つの光信号パルス列を、便宜的に「被光位相変調信号光」、「光位相変調制御信号光」と呼ぶ。また、図４（ａ）〜図７（ｂ）においては、図中左側から信号光を入力し、右側から出力する場合を説明するが、左右逆でも良く、また、一方の光干渉アームと他方の光干渉アームへの信号光の入出力が互いに左右逆であっても良い。そのため、符号ａ１〜ａ１２を「光入出力ポート」と呼んでいる。

図４（ａ）〜図７（ｂ）において、マルチモード干渉カプラｂ１は一方側の２つの光入出力ポートａ９、ａ１０と他方側の２つの光入出力ポートａ５、ａ６とを有し、マルチモード干渉カプラｂ２は一方側の２つの光入出力ポートａ７、ａ８と他方側の２つの光入出力ポートａ１１、ａ１２とを備えている。

また、図４（ａ）〜図７（ｂ）において、光回路全体の一方側の２つの光入出力ポートａ１、ａ２は、光導波路全体の一方側の２つの光入出力導波路ｅ１、ｅ２を介してマルチモード干渉カプラｂ１の一方側の光入出力ポートａ９、ａ１０にそれぞれ接続されている。また、マルチモード干渉カプラｂ２の他方側の光入出力ポートａ１１、ａ１２は、光回路全体の他方側の２つの光入出力導波路ｅ３、ｅ４を介して光回路全体の他方側の２つの光入出力ポートａ３、ａ４にそれぞれ接続されている。

また、図４（ａ）〜図７（ｂ）において、マルチモード干渉カプラｂ１の他方側の光入出力ポートａ５、ａ６は、それぞれ、光導波路ｅ５、ｅ６と接続されており、また、マルチモード干渉カプラｂ２の一方側の光入出力ポートａ７、ａ８は、それぞれ、光導波路ｅ７、ｅ８に接続されており、光導波路ｅ５、ｅ７と光導波路ｅ６、ｅ８により、２つの光干渉アームが構成されている。そして、一方の光干渉アーム（光導波路ｅ５、ｅ７）には、光位相変調部ｃ１又は光位相変調部ｃ１と光位相調整部ｄ１が接続され、他方の光干渉アーム（光導波路ｅ６、ｅ８）には、光位相変調部ｃ２又は光位相変調部ｃ２と光位相調整部ｄ２が接続されている。以下に、具体的な接続構成を説明する。

具体的には、図４（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図４（ｂ）及び図５（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図４（ｃ）及び図５（ｂ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。また、図４（ｄ）及び図５（ｃ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。

また、図６（ａ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図６（ｂ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図６（ｃ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。

また、図７（ａ）では、光導波路ｅ５に光位相変調部ｃ１の一方側が接続され、光位相変調部ｃ１の他方側が光位相調整部ｄ１の一方側に接続され、光位相調整部ｄ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相調整部ｄ２の一方側が接続され、光位相調整部ｄ２の他方側が光位相変調部ｃ２の一方側に接続され、光位相変調部ｃ２の他方側が光導波路ｅ８に接続されている。また、図７（ｂ）では、光導波路ｅ５に光位相調整部ｄ１の一方側が接続され、光位相調整部ｄ１の他方側が光位相変調部ｃ１の一方側に接続され、光位相変調部ｃ１の他方側が光導波路ｅ７に接続されており、光導波路ｅ６に光位相変調部ｃ２の一方側が接続され、光位相変調部ｃ２の他方側が光位相調整部ｄ２の一方側に接続され、光位相調整部ｄ２の他方側が光導波路ｅ８に接続されている。

そして、マルチモード干渉カプラｂ１では、「被光位相変調信号光」と「光位相変調制御信号光」を２つの光入出力ポートａ１、ａ２から光入出力ポートａ９、ａ１０を介してそれぞれ入力すると、光入出力ポートａ１、ａ２から入力した「被光位相変調信号光」並びに「光位相変調制御信号光」をそれぞれ分岐し、分岐した「被光位相変調信号光」の一方と「光位相変調制御信号光」の一方とを合波して、光入出力ポートａ５から出力し（これを、便宜的に、第１の信号光と呼ぶ。）、分岐した「被光位相変調信号光」の他方と「光位相変調制御信号光」の他方とを合波して、光入出力ポートａ６から出力する（これを、便宜的に、第２の信号光と呼ぶ。）。

同様に、マルチモード干渉カプラｂ２でも、「第１の信号光」と「第２の信号光」を２つの光入出力ポートａ７、ａ８からそれぞれ入力すると、光入出力ポートａ７、ａ８から入力した「第１の信号光」並びに「第２の信号光」をそれぞれ分岐し、分岐した「第１の信号光」の一方と「第２の信号光」の一方とを合波して、光入出力ポートａ１１から出力し、分岐した「第１の信号光」の他方と「第２の信号光」の他方とを合波して、光入出力ポートａ１２から出力する。

また、光位相変調部ｃ１、ｃ２は、「光位相変調制御信号光」の光強度に応じて屈折率が変化する性質を持つ光導波路構造の光位相変調部であり、この光位相変調部は、光導波路構造の光半導体増幅器（ＳＯＡ）であるか、或いは、量子ドット層を含む光導波路構造であるか、或いは、定電圧駆動状態の半導体ＥＡ変調器であるかの何れかである。また、光位相調整部ｄ１、ｄ２は注入電流量に応じて信号光の位相を調整できるものである。

上記のように、光位相変調手段としては、２つのマルチモード干渉カプラ（ＭＭＩ）ｂ１、ｂ２が、光位相変調を付加する機能を果たす光位相変調部ｃ１、ｃ２（例えば、光半導体増幅器（ＳＯＡ））を含む光干渉アームで結ばれたマッハ・ツェンダ干渉回路を用いている。

そして、図４（ａ）に示すように、２つの光干渉アームの長さを製作時点で厳密に調整するか、或いは、図４（ｂ）〜（ｄ）や図５（ａ）〜図７（ｂ）に示すように、注入電流量に応じて光信号の位相を調整できる付加的な位相調整部ｄ１、ｄ２を光干渉アームの一方または両方に設け、この位相調整部ｄ１、ｄ２を用いて、光干渉アームの光路長を使用時に厳密に調整する。

このような構成により、光入出力ポートａ１、ａ２、ａ３、ａ４のうちの何れか１つの光入出力ポートに「光位相変調制御信号光」を入力し、他の何れか１つの光入出力ポートに「被光位相変調信号光」を入力すると、残り２つの一方の光入出力ポートへ光位相変調を受けた「被光位相変調信号光」を選択的に出力し、残り２つの他方の光入出力ポートへ「光位相変調制御信号光」を選択的に出力することが可能になる。このように、「光位相変調制御信号光」、「被光位相変調信号光」を入力する光入出力ポート、そして、光位相変調を受けた「被光位相変調信号光」、「光位相変調制御信号光」を出力する光入出力ポートは、適宜に選択可能であり、所望の光入出力ポートに所望の信号光を選択的に出力可能である（信号光−制御信号光分離動作）。

例えば、光入出力ポートａ１から「被光位相変調信号光」を入力し、光入出力ポートａ２から「光位相変調制御信号光」を入力する場合には、光干渉アームでの光位相変調により、光入出力ポートａ１からの「被光位相変調信号光」を光入出力ポートａ３或いはａ４の何れかに選択的に出力させ、且つ、光入出力ポートａ２からの「光位相変調制御信号光」を、先の「被光位相変調信号光」を選択的に出力させる光入出力ポートとは異なる光入出力ポートとなる光入出力ポートａ４或いはａ３へ出力させる。これにより、「光位相変調制御信号光」を光位相変調手段に入力させて、「被光位相変調信号光」に光位相変調を加えると同時に、光入出力ポートａ３或いはａ４の何れか一方から「被光位相変調信号光」のみを選択的に出力させることが可能となる（非特許文献２、３参照）。

ここで、図１を参照して具体的に説明すると、光位相変調手段Ｒ１−１では、「光位相変調制御信号光」は、光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１であり、光入力ポートＰ−Ｒ１−１（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、入力光信号パルス列（２次的光クロックパルス列ＣＬＫ−１）であり、光導波路１１Ｒが接続された光位相変調手段Ｒ１−１の光入力ポート（光入出力ポートａ２に該当）から入力されており、光導波路１２Ｒが接続された光位相変調手段Ｒ１−１の光出力ポート（光入出力ポートａ４に該当）から光位相変調を加えた入力光信号パルス列（即ち、変調光信号パルス列）のみを選択的に出力することになる。また、図１では図示を省略しているが、何も結合されていない光位相変調手段Ｒ１−１の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列Ｄａｔａ−１又は光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１）を出力することになる。光位相変調手段Ｌ１−１も同様に機能する。

また、光位相変調手段Ｒ１−２では、「光位相変調制御信号光」は、光信号パルス列ＦＦ−１であり、光入力ポートＰ−Ｒ１−２（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、光位相変調手段Ｒ１−１で位相変調された入力光信号パルス列（即ち、変調光信号パルス列）であり、光導波路１２Ｒが接続された光位相変調手段Ｒ１−２の光入力ポート（光入出力ポートａ４に該当する）から入力されており、光導波路１３Ｒが接続された光位相変調手段Ｒ１−２の光出力ポート（光入出力ポートａ２に該当）から光位相変調を加えた変調光信号パルス列のみを選択的に出力することになる。また、図１では図示を省略しているが、何も結合されていない光位相変調手段Ｒ１−２の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列ＦＦ−１）を出力することになる。光位相変調手段Ｌ１−２も同様に機能する。

また、図２中の光位相変調手段Ｒ０では、「光位相変調制御信号光」は、光信号パルス列ＥＲＳ−１であり、光入力ポートＰ−Ｒ０−１（光入出力ポートａ１に該当）から入力されており、「被光位相変調信号光」は、光クロックパルス列ＣＬＫ−０であり、光導波路５１Ｒが接続された光位相変調手段Ｒ０の光入力ポート（光入出力ポートａ２に該当）から入力されており、光導波路５２Ｒが接続された光位相変調手段Ｒ０の光出力ポート（光入出力ポートａ４に該当）から光位相変調を加えた光クロックパルス列ＣＬＫ−０のみを選択的に出力することになる。また、図２では図示を省略しているが、何も結合されていない光位相変調手段Ｒ０の光出力ポート（光入出力ポートａ３に該当）からは「光位相変調制御信号光」（光信号パルス列ＥＲＳ−１）を出力することになる。光位相変調手段Ｌ０も同様に機能する。

次に、図５（ａ）〜図７（ｂ）に示す受光部ｆ１について説明する。

上記のようなマッハ・ツェンダ干渉型の光導波路回路構成を平面基板型の集積型光回路で実現した光位相変調手段を用いる場合、この光位相変調手段において、所望の「信号光−制御信号光分離動作」を行うためには、干渉系を構成する２つの光干渉アーム（光導波路アーム）の信号光に対する実効長のバランスが精密に調整されている必要がある。

ところが、この光導波路回路を製造する際には避けがたい様々な製造誤差が生じるため、予め設けておいた光位相調整部ｄ１、ｄ２を用いて、製造後に、精密に上記実効長を初期調整し、バランスをとることとなる。

この光干渉アームの実効長の初期調整において、例えば、光位相調整部ｄ１、ｄ２により位相調整を行いながら、光入出力ポートａ３、ａ４からの光出力パワーを測定評価する際、上記のような基本回路構成の光位相変調手段では、全体が平面型光回路で有る場合、次のような課題があった。

（１） ２つの光出力側ポートである光入出力ポートａ３、ａ４のうちの一方の光入出力ポートａ３は何も結合されていない空きポートであるため、この光入出力ポートａ３からの光出力パワーを測定評価することは可能であるが、光入出力ポートａ３、ａ４のうちの他方の光入出力ポートａ４は閉じた光回路内に存在する場合があり、その場合には、光回路上に損失等の影響を与えずに、その光出力を外部に取り出すことが困難である。
（２） 仮に、光回路上に損失等の影響を与えることを前提に光出力を外部に取り出すための光入出力ポートを光入出力ポートａ４に付与した場合でも、位相調整時には当該光入出力ポートに対して個別の光結合系と光パワー検出器を用意しなければならない。

そこで、図５（ａ）〜図７（ｂ）に示すように、光強度変調を受けた「光位相変調制御信号光」（例えば、光信号パルス列ＣＬＫ−１−ｏｕｔ−ＤＭＺ−１など）の出力ポートとなる光入出力ポートａ３に受光部ｆ１を設けている。この受光部ｆ１は、光入出力ポートａ３から出力された信号光を受光して、この受光強度に応じた電流を検出できる特性を有するものである。

この受光部ｆ１は、化合物半導体基板上に集積型光回路として作成するか、或いは、化合物光半導体受光デバイスを石英系プレーナ光波回路（ＰＬＣ）上の当該箇所に配置させるか、或いは、シリコン平面基板上に集積型光回路として作成する。

この受光部ｆ１によって光入出力ポートａ３からの光出力パワーを測定評価することが可能であるため、上記（２）に記載したような光結合系と光パワー検出器が不要となり、更には、上記（１）に記載したような光回路上への損失等の影響を余分に与えることもなく、光干渉アームの実効長初期調整を行うことが可能となり、光回路の特性向上と、光回路の動作条件の調整の簡易化や経済化を図ることが可能となる。

（光信号バッファメモリ回路の光分岐部の構成）
上述した光信号バッファメモリ回路において、光分岐部Ｃ−０、Ｃ−１、Ｃ−３として、図８〜図１０に示す光分岐回路を用いる。

そこで、図８（ａ）〜図１０（ｃ）を参照して、光分岐部Ｃ−０、Ｃ−１、Ｃ−３として用いる光分岐回路を説明する。図８（ａ）〜図１０（ｃ）に示す光分岐回路は、全体としてマッハ・ツェンダ干渉計を構成している。なお、図８（ａ）〜図１０（ｃ）においても、同じ構成には同じ符号を付している。

図８（ａ）〜図１０（ｃ）において、マルチモード干渉型導波路部ｂｓ１は、光入力ポートａｓ１、ａｓ２及び光出力ポートａｓ５、ａｓ６を有しており、光入力ポートａｓ１、ａｓ２から入力された光を５０％ずつの光パワーの割合で分波し、２つの光出力ポートａｓ５、ａｓ６から出力させる機能を有している。

また、図８（ａ）〜図１０（ｃ）において、マルチモード干渉型導波路部ｂｓ２は、光入力ポートａｓ７、ａｓ８及び光出力ポートａｓ３、ａｓ４を有しており、光入力ポートａｓ７、ａｓ８から入力された光を５０％ずつの光パワーの割合で分波し、２つの光出力ポートａｓ３、ａｓ４から出力させる機能を有している。

また、図８（ａ）〜図１０（ｃ）において、光出力ポートａｓ５と光入力ポートａｓ７は光導波路ｗｇ１により接続されており、光出力ポートａｓ６と光入力ポートａｓ８は光導波路ｗｇ２により接続されている。光導波路ｗｇ１と光導波路ｗｇ２は左右２つの光干渉アームを構成しており、それらの何れか一方又は両方には、伝搬する光の位相を調整することができる光位相調整部ｄｓ１、ｄｓ２が配置されている。

具体的には、図８（ａ）、図９（ａ）、図１０（ａ）では、光導波路ｗｇ１に光位相調整部ｄｓ１が配置され、光導波路ｗｇ２に光位相調整部ｄｓ２が配置されている。また、図８（ｂ）、図９（ｂ）、図１０（ｂ）では、光導波路ｗｇ１のみに光位相調整部ｄｓ１が配置され、光導波路ｗｇ２には光位相調整部は配置されていない。また、図８（ｃ）、図９（ｃ）、図１０（ｃ）では、光導波路ｗｇ２のみに光位相調整部ｄｓ２が配置され、光導波路ｗｇ１には光位相調整部は配置されていない。なお、光位相調整部ｄｓ１、ｄｓ２としては、例えば、注入電流量に応じて光位相量を調整することができるタイプのものを採用することができる。

また、図９（ａ）〜図９（ｃ）においては、更に、マルチモード干渉型導波路部ｂｓ１の光入力ポートａｓ１に光源部ｅｓ１が接続されている。光源部ｅｓ１は、電流注入により光回路（光信号バッファメモリ回路）の設計駆動波長の光を出力することができる。

また、図１０（ａ）〜図１０（ｃ）においては、更に、光入力用のマルチモード干渉型導波路部ｂｓ０を有し、マルチモード干渉型導波路部ｂｓ０は、光入力ポートａｓ０、ａｓ１１及び光出力ポートａｓ９、ａｓ１０を有しており、光出力ポートａｓ１０は、マルチモード干渉型導波路部ｂｓ１の光入力ポートａｓ１に接続されている。そして、マルチモード干渉型導波路部ｂｓ０の光入力ポートａｓ０に光源部ｅｓ１が接続されている。

光分岐部Ｃ−０、Ｃ−１、Ｃ−３として、図８（ａ）〜図１０（ｃ）に示す光分岐部１００、１１０、１２０、２００、２１０、２２０、３００、３１０、３２０を採用する場合には、光位相調整部ｄｓ１、ｄｓ２の両方又はその何れか一方に注入する電流量を調整することにより、光出力ポートａｓ３、ａｓ４へ伝搬する光の光出力パワーの分岐比を調整できる。このため、仮に、マルチモード干渉型導波路部ｂｓ１、ｂｓ２の分波比率が製造誤差等により設計と異なる特性となってしまった場合においても、光信号バッファメモリ回路の光強度変調手段ＭＺ−０、ＭＺ−１において、所望の光強度変調特性を実現させることが可能となる。

また、光分岐部Ｃ−０、Ｃ−１、Ｃ−３として、図９（ａ）〜図１０（ｃ）に示す光分岐部２００、２１０、２２０、３００、３１０、３２０を採用する場合には、予め組み込んである光源部ｅｓ１に電流を注入して駆動するだけで、光分岐部Ｃ−０、Ｃ−１、Ｃ−３に初期調整用の光を入力することが可能となるため、初期調整用のレーザ光源が不要になり、更に、光分岐部の光入力ポートと初期調整用のレーザ光源とを結合するための光結合系が不要になり、両者（初期調整用のレーザ光源と光分岐部の光入力ポート）の光結合調整が不要になる。

また、光位相変調手段Ｒ０、Ｒ１−１、Ｒ１−２、Ｌ０、Ｌ１−１、Ｌ１−２の光回路内に受光部（図示省略）を設けておくことにより、光出力ポートａｓ３、ａｓ４から出力された光は、この受光部において受光され、光パワーを評価することにより、光分岐部Ｃ−０、Ｃ−１、Ｃ−３の初期光分岐調整を行うことができる。

（光信号バッファメモリ回路の変形例の構成）
図１に示す光信号バッファメモリ回路においては、光出力ポートＰ−ＭＺ−１−ｂａｒと、光導波路１４と、光分岐部Ｃ−１と、光導波路１５Ｒと、光位相変調手段Ｒ１−１と、光導波路１２Ｒと、光位相変調手段Ｒ１−２と、光導波路１３Ｒとが結ばれてリング状の閉光回路を形成する構成となっている。また、光導波路１４が光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓに接続される場合には、光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓと、光導波路１４と、光分岐部Ｃ−１と、光導波路１５Ｌと、光位相変調手段Ｌ１−１と、光導波路１２Ｌと、光位相変調手段Ｌ１−２と、光導波路１３Ｌとが結ばれてリング状の閉光回路を形成する構成となっている。

マッハ・ツェンダ干渉型の光位相変調手段Ｒ１−１、Ｌ１−１においては、干渉系を構成する２つの光干渉アーム（光導波路アーム）の信号光に対する実効長のバランスが精密に調整されている必要がある。しかしながら、光導波路回路を製造する際には避けがたい様々な製造誤差が生じるため、予め設けておいた光位相調整部ｄ１、ｄ２を用いて、製造後に、精密に実効長を初期調整しバランスをとることとなる。

バランス調整の際、光位相変調手段Ｒ１−１又はＬ１−１の内部の光位相変調手段ｃ１、ｃ２として、光利得を生じさせる光半導体増幅器（ＳＯＡ）を使用している場合には、上記のリング状の閉回路部が光共振器となって、発振又は発振に準じた状態になり、このリング型光共振器の干渉特性が光位相変調手段Ｒ１−１又はＬ１−１の光干渉特性に影響を与える。このため、光位相変調手段Ｒ１−１又はＬ１−１の光干渉特性を評価してバランスを調整することが非常に難しくなる。

そこで、このようなバランス調整時の問題を解決するため、図１に示す光信号バッファメモリ回路においては、光分岐部Ｃ−１の入力側（光導波路１４）に可変光強度減衰部ＶＡ−１を設けるか、又は、光分岐部Ｃ−１の出力側（光導波路１５Ｌ、１５Ｒ）に可変光強度減衰部ＶＡ−２、ＶＡ−３をそれぞれ設けるようにしても良く、初期のバランス調整時のみ光損失（光強度減衰）を与えるようにしている。

このような構成にすると、バランス調整の際に、光位相変調手段Ｒ１−１、Ｌ１−１に入力される光信号に十分な光損失（光減衰）を付与することになり、これにより、リング型光共振器による発振挙動を抑え、この影響を排除した状態で所望のマッハ・ツェンダ干渉型の光位相変調手段Ｒ１−１、Ｌ１−１の光干渉特性を評価し、バランス調整を行うことが可能となる。

このような可変光強度減衰部ＶＡ−１、ＶＡ−２、ＶＡ−３としては、定電圧駆動状態の半導体ＥＡ変調器を採用することができる。また、電界吸収活性層のＰＬ（フォトルミネセンス）特性が設定動作波長に対して１００ｎｍ以上短波長側に設定された、定電圧駆動状態の半導体ＥＡ変調器を採用することもできる。これにより、本来の目的のために光信号バッファメモリ回路を使用する際には過剰な光損失を与えず、且つ、初期調整時においてのみ初期調整を行うのに障害となるリング共振を抑制するのに十分な光損失を与えることが可能となる。

従って、光位相変調手段Ｒ１−１、Ｌ１−１のバランス調整が完了し、所望の光干渉条件に調整されている状態では、光強度変調手段ＭＺ−１は、所望の光信号パルス列を選択的に出力させることが可能となる。このため、リング型光共振器における光位相変調手段Ｒ１−１、Ｌ１−１の部分においては、２０ｄＢ以上の大きな光損失が付与される状態となり、可変光強度減衰部ＶＡ−１、ＶＡ−２、ＶＡ−３によって光損失を与えない状態にしても、リング型光共振器による発振挙動を抑え得るようになる。

［実施例２］
図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路としては、図２に示した光回路に限らず、図１１に示す光回路も使用可能である。従って、ここでは、図１１を参照して、光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例を説明する。

図１１に示す光制御型光強度スイッチＯＳＷ−０１−１は、光ゲートスイッチとして機能するＭＭＩ光干渉型光強度変調回路となる平面基板回路型のマルチモード光導波路ＷＧ−Ｍを有しており、このマルチモード光導波路ＷＧ−Ｍは、２×２の入出力用の平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２、ＷＧ−Ｓ−Ｏｕｔ−０１、ＷＧ−Ｓ−Ｏｕｔ−０２を有している。

シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された光クロックパルス列ＣＬＫ−０をマルチモード光導波路ＷＧ−Ｍへ導波するため、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続されている。また、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された光信号パルス列ＥＲＳ−１をマルチモード光導波路ＷＧ−Ｍへ導波するため、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続されている。また、シングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１は、マルチモード光導波路ＷＧ−Ｍから出力される２次的光クロックパルス列ＣＬＫ−１を光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔへ導波するため、光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと接続されている。

そして、マルチモード光導波路ＷＧ−Ｍは、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１とを干渉させる平面基板回路型のマルチモード光導波路からなる。このマルチモード光導波路ＷＧ−Ｍは、光信号パルス列ＥＲＳ−１が入力されていないときは、光クロックパルス列ＣＬＫ−０を２次的光クロックパルス列ＣＬＫ−１として出力する。一方、光信号パルス列ＥＲＳ−１が入力されると、光信号パルス列ＥＲＳ−１が入力されている時間の間において（光信号パルス列ＥＲＳ−１のデータ長の間だけ）、光クロックパルス列ＣＬＫ−０から光クロックパルス列を除去して、２次的光クロックパルス列ＣＬＫ−１として出力する。

マルチモード光導波路ＷＧ−Ｍとしては、入力側のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２からの光入力が出力側の２つのシングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１、ＷＧ−Ｓ−Ｏｕｔ−０２へ５０％ずつの光出力結合をするように設計されているものが用いられる。

上述した構成により、光制御型光強度スイッチＯＳＷ−０１−１は、簡易な構成で、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を２次的光クロックパルス列ＣＬＫ−１として出力することになる。また、構成が簡易であるので、信頼性を向上させることもできる。

［実施例３］
図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路としては、図２、図１１に示した光回路に限らず、図１２〜図１３に示す光回路も使用可能である。従って、ここでは、図１２〜図１３を参照して、光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例を説明する。

図１２に示す光制御型光強度スイッチＯＳＷ−０１−２は、実施例２で示した光制御型光強度スイッチＯＳＷ−０１−１（図１１参照）と同様に、マルチモード光導波路ＷＧ−Ｍを有し、マルチモード光導波路ＷＧ−Ｍは、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２、ＷＧ−Ｓ−Ｏｕｔ−０１、ＷＧ−Ｓ−Ｏｕｔ−０２を有している。

そして、実施例２で示した光制御型光強度スイッチＯＳＷ−０１−１と同様に、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１は、光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと接続されている。

一方、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、光導波路型位相変調部ＷＧ−Ｐｈ−０１と接続され、光導波路型位相変調部ＷＧ−Ｐｈ−０１は、平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３は、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続されている。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０１は、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部である。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された光信号パルス列ＥＲＳ−１を光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０１が、光信号パルス列ＥＲＳ−１の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、位相を調整された光信号パルス列ＥＲＳ−１をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

また、図１３に示す光制御型光強度スイッチＯＳＷ−０１−３は、図１２に示した光制御型光強度スイッチＯＳＷ−０１−２の変形例であり、基本的な構成は同じであるが、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２に対する構成が相違している。

具体的には、図１３に示す光制御型光強度スイッチＯＳＷ−０１−３では、実施例２で示した光制御型光強度スイッチＯＳＷ−０１−１と同様に、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と直接接続されているが、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、光導波路型位相変調部ＷＧ−Ｐｈ−０２と接続され、光導波路型位相変調部ＷＧ−Ｐｈ−０２が、平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続されている。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０２は、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部である。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された光クロックパルス列ＣＬＫ−０を光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０２が、光クロックパルス列ＣＬＫ−０の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、位相を調整された光クロックパルス列ＣＬＫ−０をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

上述した光導波路型位相変調部ＷＧ−Ｐｈ−０１、ＷＧ−Ｐｈ−０２では、光制御型光強度スイッチＯＳＷ−０１−２、ＯＳＷ−０１−３への入力段階で、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１がマルチモード光導波路ＷＧ−Ｍにおいて減算的に互いに干渉する位相関係を持つように調整されていない場合に、互いに減算的に干渉する位相関係となるように調整することができる。

上述した構成により、光制御型光強度スイッチＯＳＷ−０１−２、ＯＳＷ−０１−３は、簡易な構成で、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を２次的光クロックパルス列ＣＬＫ−１として出力することになる。また、構成が簡易であるので、信頼性を向上させることもできる。更に、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の相対光位相関係を調整するので、入力される光信号パルス列ＥＲＳ−１のデータ長の間だけ、光クロックパルス列ＣＬＫ−０から光クロックパルス列を確実に除去することができる。

［実施例４］
図１に示した光信号バッファメモリ回路で用いられる光制御型光強度スイッチＯＳＷ−０１の光回路としては、図２、図１１〜図１３に示した光回路に限らず、図１４〜図１７に示す光回路も使用可能である。従って、ここでは、図１４〜図１７を参照して、光制御型光強度スイッチＯＳＷ−０１の光回路の他の一例を説明する。

図１４に示す光制御型光強度スイッチＯＳＷ−０１−４は、実施例２で示した光制御型光強度スイッチＯＳＷ−０１−１（図１１参照）や実施例３で示した光制御型光強度スイッチＯＳＷ−０１−２（図１２参照）、ＯＳＷ−０１−３（図１３参照）と同様に、マルチモード光導波路ＷＧ−Ｍを有し、マルチモード光導波路ＷＧ−Ｍは、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２、ＷＧ−Ｓ−Ｏｕｔ−０１、ＷＧ−Ｓ−Ｏｕｔ−０２を有している。

そして、実施例２で示した光制御型光強度スイッチＯＳＷ−０１−１や実施例３で示した光制御型光強度スイッチＯＳＷ−０１−２と同様に、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１は、光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔと接続されている。

また、実施例３で示した光制御型光強度スイッチＯＳＷ−０１−２と同様に、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、光導波路型位相変調部ＷＧ−Ｐｈ−０１と接続され、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０は、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と接続されているが、本実施例では、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と接続され、そして、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と光導波路型位相変調部ＷＧ−Ｐｈ−０１との間を平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０５が接続している。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０１は、実施例３で説明したものと同等のものであるので、ここでは、同じ符号を付し、説明は省略する。また、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１は、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の光強度関係を同じ強度へ調整するために設けた光導波路型強度減衰部である。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された光信号パルス列ＥＲＳ−１を光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波し、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１が光信号パルス列ＥＲＳ−１の光強度を減衰調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０５が、光強度を減衰調整された光信号パルス列ＥＲＳ−１を光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０１が光信号パルス列ＥＲＳ−１の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、位相を調整された光信号パルス列ＥＲＳ−１をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

また、図１５〜図１７に示す光制御型光強度スイッチＯＳＷ−０１−５、ＯＳＷ−０１−６、ＯＳＷ−０１−７は、図１４に示した光制御型光強度スイッチＯＳＷ−０１−４の変形例であり、基本的な構成は同じであるが、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１、ＷＧ−Ｓ−Ｉｎ−０２に対する構成が相違している。

具体的には、図１５に示す光制御型光強度スイッチＯＳＷ−０１−５では、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と接続され、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２が、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続されている。また、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、光導波路型位相変調部ＷＧ−Ｐｈ−０１と接続され、光導波路型位相変調部ＷＧ−Ｐｈ−０１が、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続されている。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０１は、実施例３で説明したものと同等のものであるので、ここでは、同じ符号を付し、説明は省略する。また、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２は、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の光強度関係を同じ強度へ調整するために設けた光導波路型強度減衰部である。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された光クロックパルス列ＣＬＫ−０を光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波し、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２が、光クロックパルス列ＣＬＫ−０の光強度を減衰調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、光強度を減衰調整された光クロックパルス列ＣＬＫ−０をマルチモード光導波路ＷＧ−Ｍへ導波することになる。また、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された光信号パルス列ＥＲＳ−１を光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０１が、光信号パルス列ＥＲＳ−１の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、位相を調整された光信号パルス列ＥＲＳ−１をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

また、図１６に示す光制御型光強度スイッチＯＳＷ−０１−６では、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、光導波路型位相変調部ＷＧ−Ｐｈ−０２と接続され、光導波路型位相変調部ＷＧ−Ｐｈ−０２が、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と接続されている。また、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と接続され、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１が、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と接続されている。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０２は、実施例３で説明したものと同等のものであり、また、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１は、本実施例の図１４で説明したものと同等のものであるので、ここでは、同じ符号を付し、説明は省略する。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された光クロックパルス列ＣＬＫ−０を光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０２が、光クロックパルス列ＣＬＫ−０の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、位相を調整された光クロックパルス列ＣＬＫ−０をマルチモード光導波路ＷＧ−Ｍへ導波することになる。また、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された光信号パルス列ＥＲＳ−１を光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波し、光導波路型強度減衰部ＷＧ−Ａｔｔ−０１が、光信号パルス列ＥＲＳ−１の光強度を減衰調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、光強度を減衰調整された光信号パルス列ＥＲＳ−１をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

また、図１７に示す光制御型光強度スイッチＯＳＷ−０１−７では、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２が、外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と直接接続されているが、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、光導波路型位相変調部ＷＧ−Ｐｈ−０２と接続され、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０が、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と接続され、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と接続され、そして、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と光導波路型位相変調部ＷＧ−Ｐｈ−０２との間を平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０６が接続している。

ここで、光導波路型位相変調部ＷＧ−Ｐｈ−０２は、実施例３で説明したものと同等のものであり、また、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２は、本実施例の図１５で説明したものと同等のものであるので、ここでは、同じ符号を付し、説明は省略する。

従って、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４が、外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された光クロックパルス列ＣＬＫ−０を光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波し、光導波路型強度減衰部ＷＧ−Ａｔｔ−０２が、光クロックパルス列ＣＬＫ−０の光強度を減衰調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０６が、光強度を減衰調整された光クロックパルス列ＣＬＫ−０を光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波し、光導波路型位相変調部ＷＧ−Ｐｈ−０２が、光クロックパルス列ＣＬＫ−０の位相を調整し、シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１が、位相を調整された光クロックパルス列ＣＬＫ−０をマルチモード光導波路ＷＧ−Ｍへ導波することになる。

上述した光導波路型位相変調部ＷＧ−Ｐｈ−０１、ＷＧ−Ｐｈ−０２では、光制御型光強度スイッチＯＳＷ−０１−４、ＯＳＷ−０１−５、ＯＳＷ−０１−６、ＯＳＷ−０１−７への入力段階で、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１がマルチモード光導波路ＷＧ−Ｍにおいて減算的に互いに干渉する位相関係を持つように調整されていない場合に、互いに減算的に干渉する位相関係となるように調整することができる。

加えて、上述した光導波路型強度減衰部ＷＧ−Ａｔｔ−０１、ＷＧ−Ａｔｔ−０２では、光制御型光強度スイッチＯＳＷ−０１−４、ＯＳＷ−０１−５、ＯＳＷ−０１−６、ＯＳＷ−０１−７への入力段階で、光クロックパルス列ＣＬＫ−０が光信号パルス列ＥＲＳ−１によってマルチモード光導波路ＷＧ−ＭにおいてＯＦＦにされるように、光強度が同じに調整されていない場合に、光強度を同じレベルに調整することができる。

上述した構成により、光制御型光強度スイッチＯＳＷ−０１−４、ＯＳＷ−０１−５、ＯＳＷ−０１−６、ＯＳＷ−０１−７は、簡易な構成で、光クロックパルス列ＣＬＫ−０の出力又は光クロックパルス列ＣＬＫ−０の出力をカットした出力を２次的光クロックパルス列ＣＬＫ−１として出力することになる。また、構成が簡易であるので、信頼性を向上させることもできる。更に、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の相対光位相関係を調整すると共に、光クロックパルス列ＣＬＫ−０と光信号パルス列ＥＲＳ−１の光強度を同じレベルに調整するので、入力される光信号パルス列ＥＲＳ−１のデータ長の間だけ、光クロックパルス列ＣＬＫ−０から光クロックパルス列を確実に除去することができる。

本発明は、光通信、光プロセシング並びに光コンピューターにおける光信号バッファメモリ回路並びに光信号バッファ方法に適用可能なものである。

ＭＺ−１：マッハ・ツェンダ干渉型光強度変調手段
Ｐ−ＯＣＬＫ−Ｉｎ：２次的光クロックパルス列の光入力ポート
Ｐ−ＭＺ−１−ｂａｒ：Ｐ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポート
Ｐ−ＭＺ−１−ｃｒｏｓｓ：Ｐ−ＯＣＬＫ−Ｉｎに対してｃｒｏｓｓ側に位置する光出力ポート

ＯＳＷ−０１：光制御型光強度スイッチ
Ｐ−ＯＣＬＫ−Ｉｎ−０：光クロックパルス列入力用外部光入力ポート
Ｐ−ＥＲＳ−Ｉｎ−０：格納情報消去制御用の光信号パルス列入力用外部光入力ポート
Ｐ−ＯＳＷ−０１−Ｏｕｔ：光出力ポート

ＭＺ−０：マッハ・ツェンダ干渉型光強度変調手段
Ｐ−ＭＺ−０−ｂａｒ：Ｐ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光出力ポート
Ｐ−ＭＺ−０−ｃｒｏｓｓ：Ｐ−ＯＣＬＫ−Ｉｎ−０に対してｃｒｏｓｓ側に位置する光出力ポート

Ｒ０：光位相変調手段
Ｐ−Ｒ０−１：光位相変調手段Ｒ０への光位相変調制御信号光の光入力ポート
Ｌ０：光位相変調手段
Ｐ−Ｌ０−１：光位相変調手段Ｌ０への光位相変調制御信号光の光入力ポート

Ｒ１−１：光位相変調手段
Ｐ−Ｒ１−１：光位相変調手段Ｒ１−１への光位相変調制御信号光の光入力ポート
Ｌ１−１：光位相変調手段
Ｐ−Ｌ１−１：光位相変調手段Ｌ１−１への光位相変調制御信号光の光入力ポート

Ｒ１−２：光位相変調手段
Ｐ−Ｒ１−２：光位相変調手段Ｒ１−２への光位相変調制御信号光の光入力ポート
Ｌ１−２：光位相変調手段
Ｐ−Ｌ１−２：光位相変調手段Ｌ１−２への光位相変調制御信号光の光入力ポート

Ｃ−０：光分岐部（光分岐手段）
Ｐ−Ｃ０−１：光入力ポート
Ｐ−Ｃ０−２：光入力ポート
Ｐ−Ｃ０−３：光出力ポート
Ｐ−Ｃ０−４：光出力ポート

Ｃ−１：光分岐部（光分岐手段）
Ｐ−Ｃ１−１：光入力ポート
Ｐ−Ｃ１−２：光入力ポート
Ｐ−Ｃ１−３：光出力ポート
Ｐ−Ｃ１−４：光出力ポート

Ｃ−３：光分岐部（光分岐手段）
Ｐ−Ｃ３−１：光入力ポート
Ｐ−Ｃ３−２：光入力ポート
Ｐ−Ｃ３−３：光出力ポート
Ｐ−Ｃ３−４：光出力ポート

Ｐ−Ｄａｔａ−Ｉｎ：データ用の光信号パルス列入力用外部光入力ポート
Ｐ−ＦＦ−Ｉｎ：フリップフロップ制御用の光信号パルス列入力用外部光入力ポート

Ｄ−Ｄ−０：光伝搬遅延差付与部（光伝搬遅延差付与手段）
Ｄ−Ｄ−１：光伝搬遅延差付与部（光伝搬遅延差付与手段）
Ｄ−Ｄ−２：光伝搬遅延差付与部（光伝搬遅延差付与手段）

ＶＡ−１〜Ｖ−３：可変光強度減衰部

Ｐ−ＯＰ−Ｉｎ：光入力ポート
Ｐ−ＯＰ−Ｏｕｔ：光出力ポート
ＯＳ−１：１×Ｎ光スイッチ
ＯＤＬ−１〜ＯＤＬ−Ｎ：光遅延線
Ｏ−Ｌｏｏｐ：光導波路ループ
ＯＡ：光増幅器
ＯＳ−２：２×２光スイッチ

ＷＧ−Ｍ マルチモード光導波路
ＷＧ−Ｐｈ−０１、ＷＧ−Ｐｈ−０２ 光導波路型位相変調部
ＷＧ−Ａｔｔ−０１、ＷＧ−Ａｔｔ−０２ 光導波路型強度減衰部

Claims (13)

1. データパターンを回路内に保持する光信号バッファメモリ回路において、
   クロック信号光源から出力された光クロックパルス列ＣＬＫ−０を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、当該回路内に保持している前記データパターンを消去する消去制御用となる光信号パルス列ＥＲＳ−１を入力するための外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、２次的光クロックパルス列ＣＬＫ−１として、前記光クロックパルス列ＣＬＫ−０を出力する又は前記光クロックパルス列ＣＬＫ−０の出力をカットして出力する光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
   前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力された前記２次的光クロックパルス列ＣＬＫ−１を導く光導波路５３と、
   前記光導波路５３と接続されて前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからの前記２次的光クロックパルス列ＣＬＫ−１を入力するための光入力ポートＰ−ＯＣＬＫ−Ｉｎと、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
   前記データパターンの情報を有する光信号パルス列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと接続されて前記光信号パルス列Ｄａｔａ−１を導く光導波路１８と、
   前記光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの前記光信号パルス列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列が入力される光入力ポートＰ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
   前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列を前記光入力ポートＰ−Ｃ１−２へと導く光導波路１４と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
   前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−１と、
   を備え、
   前記光クロックパルス列ＣＬＫ−０として、ＲＺ（Return to Zero）型の光信号パルス列が前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力され続けており、
   前記光信号パルス列ＥＲＳ−１を、前記光クロックパルス列ＣＬＫ−０のクロックと同
   期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列とし、
   前記データパターンを当該回路内に保持した後、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１が入力されると、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力し、
   前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１において、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力され、出力がカットされた前記２次的光クロックパルス列ＣＬＫ−１により、前記光出力ポートＰ−ＭＺ−１−ｂａｒ並びにＰ−ＭＺ−１−ｃｒｏｓｓから光信号パルス列が出力されない状態を作りだし、前記データパターンの保持状態を解消して、初期状態へ戻す
   ことを特徴とする光信号バッファメモリ回路。
2. 請求項１に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−０−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓとを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を導く光導波路５５と、
   前記光導波路５５と接続されて前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの前記光信号パルス列ＥＲＳ−１が入力される光入力ポートＰ−Ｃ０−１並びに光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４とを有し、前記光入力ポートＰ−Ｃ０−１から入力した前記光信号パルス列ＥＲＳ−１を前記光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４へと分岐出力させるための光分岐部Ｃ−０と、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０に入力するための光入力ポートＰ−Ｌ０−１に接続されて前記光出力ポートＰ−Ｃ０−３からの光信号パルス列を導く光導波路５４Ｌと、
   光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０に入力するための光入力ポートＰ−Ｒ０−１に接続されて前記光出力ポートＰ−Ｃ０−４からの光信号パルス列を導く光導波路５４Ｒと、
   前記光導波路５４Ｌ又は前記光導波路５４Ｒ上に設けられ、前記光出力ポートＰ−Ｃ０−３並びにＰ−Ｃ０−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０−１並びにＰ−Ｒ０−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−０と、
   を備え、
   前記光出力ポートＰ−ＭＺ−０−ｂａｒ又は前記光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓの何れかを前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとし、前記光信号パルス列ＥＲＳ−１が入力されていないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１が入力されたとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として出力する
   ことを特徴とする光信号バッファメモリ回路。
3. 請求項２に記載の光信号バッファメモリ回路において、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１が入力されると、入力された前記光信号パルス列ＥＲＳ−１を用いて、前記光位相変調手段Ｒ０、Ｌ０を駆動させて、前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−０の２つの前記第２の光干渉アーム中を伝搬している前記光クロックパルス列ＣＬＫ−０の位相をπ変調させ、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力する
   ことを特徴とする光信号バッファメモリ回路。
4. 請求項１に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１とを干渉させる平面基板回路型のマルチモード光導波路からなり、入力される前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０から光クロックパルス列を除去して、前記２次的光クロックパルス列ＣＬＫ−１として出力するマルチモード光導波路ＷＧ−Ｍと、
   前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２と、
   前記２次的光クロックパルス列ＣＬＫ−１を前記マルチモード光導波路ＷＧ−Ｍから前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔへ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｏｕｔ−０１と、
   を備える
   ことを特徴とする光信号バッファメモリ回路。
5. 請求項４に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
   を備え、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
   ことを特徴とする光信号バッファメモリ回路。
6. 請求項４に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
   前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
   を備え、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波する
   ことを特徴とする光信号バッファメモリ回路。
7. 請求項４に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光信号パルス列ＥＲＳ−１を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
   前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と前記光導波路型位相変調部ＷＧ−Ｐｈ−０１との間を導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０５と、
   を備え、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
   ことを特徴とする光信号バッファメモリ回路。
8. 請求項４に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光クロックパルス列ＣＬＫ−０を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と、
   前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型位相変調部ＷＧ−Ｐｈ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
   を備え、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２において光強度を減衰調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波し、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０１において位相を調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
   ことを特徴とする光信号バッファメモリ回路。
9. 請求項４に記載の光信号バッファメモリ回路において、
   前記光制御型光強度スイッチＯＳＷ−０１は、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係
   を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
   前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型位相変調部ＷＧ−Ｐｈ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
   前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光信号パルス列ＥＲＳ−１を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０１と、
   前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０３と、
   を備え、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波し、
   前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０２は、前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０１において光強度を減衰調整された前記光信号パルス列ＥＲＳ−１を前記マルチモード光導波路ＷＧ−Ｍへ導波する
   ことを特徴とする光信号バッファメモリ回路。
10. 請求項４に記載の光信号バッファメモリ回路において、
    前記光制御型光強度スイッチＯＳＷ−０１は、
    前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光位相関係を調整するための光導波路型位相変調部ＷＧ−Ｐｈ−０２と、
    前記光クロックパルス列ＣＬＫ−０と前記光信号パルス列ＥＲＳ−１の相対光強度関係を、前記光クロックパルス列ＣＬＫ−０を減衰させて調整するための光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と、
    前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力された前記光クロックパルス列ＣＬＫ−０を前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２へ導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０４と、
    前記光導波路型強度減衰部ＷＧ−Ａｔｔ−０２と前記光導波路型位相変調部ＷＧ−Ｐｈ−０２との間を導波するための平面基板回路型のシングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０６と、
    を備え、
    前記シングルモード光導波路ＷＧ−Ｓ−Ｉｎ−０１は、前記光導波路型位相変調部ＷＧ−Ｐｈ−０２において位相を調整された前記光クロックパルス列ＣＬＫ−０を前記マルチモード光導波路ＷＧ−Ｍへ導波する
    ことを特徴とする光信号バッファメモリ回路。
11. データパターンを回路内に保持する光信号バッファメモリ回路として、
    クロック信号光源から出力された光クロックパルス列ＣＬＫ−０を入力するための外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、当該回路内に保持している前記データパターンを消去する消去制御用となる光信号パルス列ＥＲＳ−１を入力するための外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０と、２次的光クロックパルス列ＣＬＫ−１として、前記光クロックパルス列ＣＬＫ−０を出力する又は前記光クロックパルス列ＣＬＫ−０の出力をカットして出力する光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとを有する光制御型光強度スイッチＯＳＷ−０１と、
    前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから出力された前記２次的光クロックパルス列ＣＬＫ−１を導く光導波路５３と、
    前記光導波路５３と接続されて前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔからの前記２次的光クロックパルス列ＣＬＫ−１を入力するための光入力ポートＰ−ＯＣＬＫ−Ｉｎ
    と、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎに対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−１−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓとを有する２つの第１の光干渉アームと、一方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ１−１と、他方の前記第１の光干渉アームの光導波路上に位置し、当該第１の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ１−１とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−１と、
    前記データパターンの情報を有する光信号パルス列Ｄａｔａ−１を入力するための外部光入力ポートＰ−Ｄａｔａ−Ｉｎと接続されて前記光信号パルス列Ｄａｔａ−１を導く光導波路１８と、
    前記光導波路１８と接続されて前記外部光入力ポートＰ−Ｄａｔａ−Ｉｎからの前記光信号パルス列Ｄａｔａ−１が入力される光入力ポートＰ−Ｃ１−１、前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列が入力される光入力ポートＰ−Ｃ１−２並びに光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４とを有し、前記光入力ポートＰ−Ｃ１−２、Ｐ−Ｃ１−１から入力した光信号パルス列を前記光出力ポートＰ−Ｃ１−３、Ｐ−Ｃ１−４へと分岐出力させるための光分岐部Ｃ−１と、
    前記光出力ポートＰ−ＭＺ−１−ｂａｒ又は前記光出力ポートＰ−ＭＺ−１−ｃｒｏｓｓのいずれか一方からの光信号パルス列を前記光入力ポートＰ−Ｃ１−２へと導く光導波路１４と、
    光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ１−１に入力するための光入力ポートＰ−Ｌ１−１に接続されて前記光出力ポートＰ−Ｃ１−３からの光信号パルス列を導く光導波路１５Ｌと、
    光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ１−１に入力するための光入力ポートＰ−Ｒ１−１に接続されて前記光出力ポートＰ−Ｃ１−４からの光信号パルス列を導く光導波路１５Ｒと、
    前記光導波路１５Ｌ又は前記光導波路１５Ｒ上に設けられ、前記光出力ポートＰ−Ｃ１−３並びにＰ−Ｃ１−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ１−１並びにＰ−Ｒ１−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−１と、
    を備え、当該回路を用いた光信号バッファ方法において、
    前記光クロックパルス列ＣＬＫ−０として、ＲＺ（Return to Zero）型の光信号パルス列を前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０から入力し続け、
    前記光信号パルス列ＥＲＳ−１を、前記光クロックパルス列ＣＬＫ−０のクロックと同期し、前記データパターンの周期にも同期すると共に、前記データパターンのデータ長と同一の長さを有するＲＺ型の光信号パルス列とし、
    前記データパターンを当該回路内に保持した後、前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１を入力し、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力し、
    前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−１において、前記光入力ポートＰ−ＯＣＬＫ−Ｉｎから入力され、出力がカットされた前記２次的光クロックパルス列ＣＬＫ−１により、前記光出力ポートＰ−ＭＺ−１−ｂａｒ並びにＰ−ＭＺ−１−ｃｒｏｓｓから光信号パルス列が出力されない状態を作りだし、前記データパターンの保持状態を解消して、初期状態へ戻す
    ことを特徴とする光信号バッファ方法。
12. 請求項１１に記載の光信号バッファ方法において、
    前記光制御型光強度スイッチＯＳＷ−０１として、
    前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０と、前記外部光入力ポートＰ−ＯＣＬＫ−Ｉｎ−０に対してｂａｒ側に位置する光出力ポートＰ−ＭＺ−０−ｂａｒ並びにｃｒｏｓｓ側に位置する光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓとを有する２つの第２の光干渉アームと、一方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｌ０と、他方の前記第２の光干渉アームの光導波路上に位置し、当該第２の光干渉アーム中を伝搬する光信号パルス列の位相に変調を与えるための光位相変調手段Ｒ０とを有し、マッハ・ツェンダ型の干渉器として機能するマッハ・ツェンダ干渉型光強度変調手段ＭＺ−０と、
    前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から入力された前記光信号パルス列ＥＲＳ−１を導く光導波路５５と、
    前記光導波路５５と接続されて前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０からの前記光信号パルス列ＥＲＳ−１が入力される光入力ポートＰ−Ｃ０−１並びに光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４とを有し、前記光入力ポートＰ−Ｃ０−１から入力した前記光信号パルス列ＥＲＳ−１を前記光出力ポートＰ−Ｃ０−３、Ｐ−Ｃ０−４へと分岐出力させるための光分岐部Ｃ−０と、
    光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｌ０に入力するための光入力ポートＰ−Ｌ０−１に接続されて前記光出力ポートＰ−Ｃ０−３からの光信号パルス列を導く光導波路５４Ｌと、
    光位相変調作用を誘起させるための光信号パルス列を前記光位相変調手段Ｒ０に入力するための光入力ポートＰ−Ｒ０−１に接続されて前記光出力ポートＰ−Ｃ０−４からの光信号パルス列を導く光導波路５４Ｒと、
    前記光導波路５４Ｌ又は前記光導波路５４Ｒ上に設けられ、前記光出力ポートＰ−Ｃ０−３並びにＰ−Ｃ０−４から同時に出力される光信号パルス列が前記光入力ポートＰ−Ｌ０−１並びにＰ−Ｒ０−１へと到達するタイミングを、前記光クロックパルス列ＣＬＫ−０のパルス幅以上かつパルス繰り返し周期未満となるように調整するための光遅延を生み出す光導波路部Ｄ−Ｄ−０と、
    を備え、
    前記光出力ポートＰ−ＭＺ−０−ｂａｒ又は前記光出力ポートＰ−ＭＺ−０−ｃｒｏｓｓの何れかを前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔとし、前記光信号パルス列ＥＲＳ−１を入力しないとき、前記光クロックパルス列ＣＬＫ−０を前記２次的光クロックパルス列ＣＬＫ−１として出力し、前記光信号パルス列ＥＲＳ−１を入力したとき、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として出力する
    ことを特徴とする光信号バッファ方法。
13. 請求項１２に記載の光信号バッファ方法において、
    前記外部光入力ポートＰ−ＥＲＳ−Ｉｎ−０から前記光信号パルス列ＥＲＳ−１を入力し、入力された前記光信号パルス列ＥＲＳ−１を用いて、前記光位相変調手段Ｒ０、Ｌ０を駆動させて、前記マッハ・ツェンダ干渉型光強度変調手段ＭＺ−０の２つの前記第２の光干渉アーム中を伝搬している前記光クロックパルス列ＣＬＫ−０の位相をπ変調させ、前記光信号パルス列ＥＲＳ−１のデータ長の間だけ、前記光クロックパルス列ＣＬＫ−０の出力をカットして、前記２次的光クロックパルス列ＣＬＫ−１として、前記光出力ポートＰ−ＯＳＷ−０１−Ｏｕｔから前記光入力ポートＰ−ＯＣＬＫ−Ｉｎへ出力する
    ことを特徴とする光信号バッファ方法。

Images