JP6865202B2 - 通信システム - Google Patents

Description

本発明は、通信システムに関する。

乗用車、貨物車等の車両には、ランプや、パワーウインドウなどの多種多様な負荷が搭載されている。そして、複数の負荷が接続されるスレーブ装置と、複数のスレーブ装置を制御するマスター装置と、の通信を用いて上記負荷を制御する技術が提案されている。

上述したマスター装置や、スレーブ装置は、機能追加や設計変更が生じた場合、マスター装置、スレーブ装置全体を取り換える必要があり、コスト的に問題があった。

また、特許文献１には、回路層に機能が異なるブロックを設け、回路層の上側にブロック同士を配線する配線層を設けた集積回路が提案されている。この集積回路も、回路層に機能追加が発生した場合、回路層全体を取り換える必要がある。

特開２０１０−１３６４５２号公報

本発明は、以上の背景に鑑みてなされたものであり、安価に機能追加や設計変更を行うことができる通信システムを提供することを目的としている。

本発明の態様である通信システムは、複数のスレーブ装置と、前記複数のスレーブ装置と通信するマスター装置と、を備えた通信システムであって、各々機能が異なり、別々の基板上に形成された複数種類の回路ブロックを備え、前記スレーブ装置及び前記マスター装置が、前記複数種類の回路ブロックを組み合わせて構成されていることを特徴とする。

また、前記回路ブロックとしては、前記スレーブ装置又は前記マスター装置の制御を司る制御ブロックと、前記制御ブロックの入力ポートに接続され、当該入力ポートに入力信号を入力するための入力ブロックと、前記制御ブロックの出力ポートに接続され、出力信号に応じてオンオフする出力スイッチを有する出力ブロックと、を含んでもよい。

また、前記回路ブロックとしては、前記制御ブロックに電源を供給するための電源ブロックと、通信インタフェースを有する通信ブロックと、をさらに含んでもよい。

また、前記スレーブ装置及び前記マスター装置にＩＤを書き込むための書込装置をさらに備え、前記書込装置は、前記マスター装置のＩＤを送信した後、前記複数のスレーブ装置のＩＤを順次送信し、前記マスター装置は、前記複数のスレーブ装置毎に設けられ、対応する前記スレーブ装置に電源を供給するための複数の出力スイッチと、前記書込装置から当該マスター装置のＩＤを受信して自身のＩＤとして設定する第１設定部と、自身のＩＤ設定後、前記書込装置から前記複数のスレーブ装置のＩＤを受信する毎に前記出力スイッチを順にオンするスイッチ制御部と、を有し、前記複数のスレーブ装置は、電源供給後に受信した前記ＩＤを自身のＩＤとして設定する第２設定部を有してもよい。

また、前記マスター装置は、車両内に設置され、前記複数のスレーブ装置は、複数の負荷に接続され、前記複数の負荷は、常時駆動可能な負荷と、アクセサリ時に駆動可能な負荷と、イグニッション時に駆動可能な負荷と、に分類され、１つの前記スレーブ装置には、同一種類の前記負荷が接続されていてもよい。

また、前記マスター装置は、車両内に複数設置され、前記マスター装置のＩＤは、前記マスター装置の車両内での設置位置を示す設置情報を含んでもよい。

以上説明したように態様によれば、前記スレーブ装置及び前記マスター装置が、前記複数種類の回路ブロックを組み合わせて構成されているので、機能変更や設計変更が発生した場合、回路ブロック単位で交換したり、追加することができ、コストダウンを図ることができる。

本発明の通信システムとしての車載ネットワークを示すブロック図である。 図１に示す車載ネットワークを構成するブロックを示す図である。 図１に示す車載ネットワークを構成するブロックを示す図である。 図２及び図３に示すブロックを組み合わせて構成した図１に示す車載ネットワークの一例を示すブロック図である。 図３に示すマイコン制御ブロックのフラッシュＲＯＭの構成を示す図である。 図１に示す書込装置、マスター装置及びスレーブ装置の動作処理手順を示すフローチャートである。 図１に示す書込装置、マスター装置及びスレーブ装置の動作処理手順を示すフローチャートである。

以下、本発明の一実施形態を、図１及び図２に基づいて説明する。図１は、本発明の通信システムとしての車載ネットワーク１を示すブロック図である。図２及び図３は、図１に示す車載ネットワークを構成するブロックを示す図である。図４は、図２及び図３に示すブロックを組み合わせて構成した図１に示す車載ネットワークの一例を示すブロック図である。

図１に示す車載ネットワーク１は、車両４に搭載されている。車載ネットワーク１は、複数のマスター装置２と、複数のスレーブ装置３（図４のように、スレーブ装置３０１〜３０３と記載することもある）と、を備えている。複数のマスター装置２は、車両４の各エリアに配置されている。本実施形態では、マスター装置２は、車両４のフロントの右側（ＦＲ−ＲＨ）と、フロントの左側（ＦＲ−ＬＨ）、フロントの中央（ＦＲ−ＣＥＮＴＥＲ）、リアの右側（ＲＲ−ＲＨ）、リアの左側（ＲＲ−ＬＨ）の５か所にそれぞれ配置されている。

５つのマスター装置２は、通信ラインＬ１により互いに通信可能に接続されている。また、マスター装置２は、図示しないバッテリに接続された＋Ｂ電源線Ｌ２により互いに接続され、＋Ｂ電源線Ｌ２を介して電源供給される。

また、５つのマスター装置２は各々、自エリア内に配置された複数のスレーブ装置３と通信ラインＬ１により通信可能に接続されている。マスター装置２及びスレーブ装置３は１対複数で接続されている。マスター装置２は、複数のスレーブ装置３と通信を行うことにより、複数のスレーブ装置３の動作を制御する。スレーブ装置３は、自エリア内に配置されたランプ、シートモータ、ドアモータなどの複数の負荷５（図３）が接続され、マスター装置２との通信に応じて、負荷５の駆動を制御する。

各エリアのスレーブ装置３は、常時駆動可能な負荷５に接続される＋Ｂ用と、アクセサリ時に駆動可能な負荷５に接続されるＡＣＣ用と、イグニッション時に駆動可能な負荷５に接続されるＩＧ用と、に分けて設けられている。

本実施形態では、上述したマスター装置２及びスレーブ装置３は各々、図２及び図３に示す電源ブロック６、通信ブロック７、制御ブロック８、９、入力ブロック１０Ａ、１０Ｂ、出力ブロック１１Ａ、１１Ｂを組み合わせて構成されている。各ブロック６〜１１Ａ、１１Ｂ（回路ブロック）は、各々別々の基板上に設けられていて、これらを組み合わせて様々な形態の車載ネットワーク１を構成することができる。

図２に示す電源ブロック６は、電源Ｖｐ（例えば１２Ｖ）を変換して後述する制御ブロック８、９への電源供給が可能な５Ｖ電源を生成するブロックである。電源ブロック６の基板には、電源端子Ｔ６１と、グランド端子Ｔ６２と、電源回路６３と、５Ｖ電源端子Ｔ６４と、が設けられている。

電源端子Ｔ６１、グランド端子Ｔ６２は、電源、グランドに接続される端子である。電源回路６３は、電源端子Ｔ６１に接続された電源Ｖｐを変換して所定電圧（本実施形態では５Ｖ電源）を生成する回路である。５Ｖ電源端子Ｔ６４は、電源回路６３が生成した５Ｖ電源に接続される端子である。

図２に示す通信ブロック７は、後述する制御ブロック８、９間で通信を行うためのブロックである。通信ブロック７の基板には、複数の通信端子Ｔ７１、Ｔ７２と、通信ＩＦ回路７３と、電源端子Ｔ７４と、グランド端子Ｔ７５と、が設けられている。本実施形態では、通信ブロック７には、２種類のＬＩＮ用の通信端子Ｔ７１、ＣＡＮ用の通信端子Ｔ７２が設けられている。通信ＩＦ回路７３は、上記通信端子Ｔ７１、Ｔ７２から各種通信（本実施形態ではＣＡＮ、ＬＩＮ）に対応した信号の入出力を可能とするインタフェース回路である。電源端子Ｔ７４、グランド端子Ｔ７５は、グランド、電源に接続される端子である。これら端子Ｔ７４、Ｔ７５に接続された電源Ｖｐ、グランドは、通信ＩＦ回路７３に供給される。

図３に示す制御ブロック８、９は、マスター装置２、スレーブ装置３の全体制御を司るブロックである。本実施形態では、制御ブロック８、９としては、マイコン８４が実装されたマイコン制御ブロック８と、ＩＣ９４が実装されたＩＣ制御ブロック９と、の２種類がある。

マイコン制御ブロック８の基板は、電源端子Ｔ８１と、グランド端子Ｔ８２と、５Ｖ電源端子Ｔ８３と、マイコン８４と、複数の入力端子Ｔ８５と、複数の出力端子Ｔ８６と、複数の入力端子Ｔ８７、通信端子Ｔ８８、Ｔ８９と、が設けられている。電源端子Ｔ８１、グランド端子Ｔ８２、５Ｖ電源端子Ｔ８３は、電源、グランド、５Ｖ電源に接続される端子である。マイコン８４は、入力ポートＰ１１〜Ｐ１８、出力ポートＰ２１〜Ｐ２８、ＡＤポートＰ３１〜Ｐ３３や、図示しないＰＷＭ出力、タイマー、通信機能、ＲＡＭ、ＣＰＵ(Central Processing Unit)８４Ａ、フラッシュＲＯＭ(Read Only Memory)８４Ｂなどを内蔵している。

ＣＰＵ８４Ａは、マスター装置２、スレーブ装置３全体の制御を司り、処理プログラムに従って各種の処理を行う。フラッシュＲＯＭ８４Ｂには、図５に示すように、後述する書込装置１４による書き込み対象とならない書き込み対象外エリアＡ１と、後述する書込装置１４による書き込み対象となる書き込み対象エリアＡ２と、が形成されている。

書き込み対象外エリアＡ１には、基本制御エリアＡ１１と、設定値エリアＡ１２と、書き込み制御エリアＡ１３と、が形成されている。基本制御エリアＡ１１には、通信等機能の設定や基本動作プログラムが記憶されている。設定値エリアＡ１２には、各種設定値が記憶される。書き込み制御エリアＡ１３には、後述する書き込み対象エリアＡ２に書き込みをするためのプログラムが記憶される。

書き込み対象エリアＡ２には、入力制御エリアＡ２１と、アプリ制御エリアＡ２２と、出力制御エリアＡ２３と、ＩＤエリアＡ２４と、が形成されている。入力制御エリアＡ２１には、入力ポートＰ１１〜Ｐ１８からの入力信号をもとに入力判定するプログラムが記憶される。アプリ制御エリアＡ２２は、入力判定結果を入力判定データとして通信にて送信するプログラム、また通信によって受信した入力判定データをもとに負荷動作判定するプログラムが記憶される。出力制御エリアＡ２３は、負荷動作判定結果をもとに出力信号を出力ポートＰ２１〜Ｐ２８から出力するプログラムが記憶される。ＩＤエリアＡ２４には、通信に必要なＩＤが記憶される。

また、図３に示す複数の入力端子Ｔ８５は、本実施形態では８つ設けられ、マイコン８４の入力ポートＰ１１〜Ｐ１８に接続されている。複数の出力端子Ｔ８６は、本実施形態では８つ設けられ、マイコン８４の出力ポートＰ２１〜Ｐ２８に接続されている。複数の入力端子Ｔ８７は、本実施形態では８つ設けられ、マイコン８４のＡＤポートＰ３１〜Ｐ３８に接続されている。通信端子Ｔ８８、Ｔ８９は、通信信号の入出力を行うための端子であり、本実施形態ではＬＩＮ用の通信端子Ｔ８８と、ＣＡＮ用の通信端子Ｔ８９と、の２種類が設けられている。

ＩＣ制御ブロック９は、スレーブ装置３の制御を司るブロックである。ＩＣ制御ブロック９の基板には、電源端子Ｔ９１と、グランド端子Ｔ９２と、５Ｖ電源端子Ｔ９３と、ＩＣ９４と、複数の入力端子Ｔ９５と、複数の出力端子Ｔ９６と、複数の入力端子Ｔ９７と、通信端子Ｔ９８と、が設けられている。

電源端子Ｔ９１、グランド端子Ｔ９２、５Ｖ電源端子Ｔ９３は、電源、グランド、５Ｖ電源に接続される端子である。なお、後述するＩＣ９４に電源機能が内蔵されている場合は、５Ｖ電源端子Ｔ９３は必要ない。ＩＣ９４は、入力ポートＰ１１〜Ｐ１８、出力ポートＰ２１〜Ｐ２８、ＡＤポートＰ３１〜Ｐ３８やＣＰＵ９４Ａを内蔵している。ＩＣ９４は、周知のＣＰＵ９４Ａが内蔵され、通信機能及び電源機能の有無は使用するＩＣによって異なる。従って、ＩＣ制御ブロック９単体で使用する場合や、ＩＣ制御ブロック９と通信ブロック７または電源ブロック６を組み合わせて使用する場合がある。ＩＣ９４は、カスタムＩＣまたは専用ＩＣであり、ＩＣ内の制御仕様の書き込みはできない。

また、複数の入力端子Ｔ９５は、本実施形態では８つ設けられ、ＩＣ９４の入力ポートＰ１１〜Ｐ１８に接続されている。複数の出力端子Ｔ９６は、ＩＣ９４の出力ポートＰ２１〜Ｐ２８に接続されている。入力端子Ｔ９７は、ＩＣ９４のＡＤポートＰ３１〜Ｐ３８に接続されている。通信信号Ｔ９８は、通信信号の入出力を行うための端子であり、本実施形態ではＬＩＮ用の通信端子Ｔ９８が設けられている。

図２に示す入力ブロック１０Ａ、１０Ｂは、制御ブロック８、９の入力ポートＰ１１〜Ｐ１８に接続され、入力ポートＰ１１〜Ｐ１８に入力信号を入力するためのブロックである。入力ブロック１０Ａ、１０Ｂの基板には、電源端子Ｔ１０１と、グランド端子Ｔ１０２と、複数のローカルスイッチＳＷと、複数の出力端子Ｔ１０３と、が形成されている。電源端子Ｔ１０１、グランド端子Ｔ１０２は、電源、グランドに接続される端子である。複数のローカルスイッチＳＷは、ユーザにより負荷５を動作させるためのスイッチである。本実施形態ではローカルスイッチＳＷは、制御ブロック８、９の入力端子Ｔ８５、Ｔ９５の数より少ない４つ設けられている。

出力端子Ｔ１０３は、ローカルスイッチＳＷのオンオフ状態を出力するための端子であり、ローカルスイッチＳＷと同じ数、設けられている。本実施形態では、入力ブロック１０Ａ、１０Ｂとしては、ローカルスイッチＳＷがオンしたとき出力端子Ｔ１０３からＬｏ（グランド）が出力されるブロック１０Ａと、Ｈｉ（電源）が出力されるブロック１０Ｂと、の２種類を例示している。なお、これに限らずＨｉが出力される出力端子Ｔ１０３とＬｏが出力される出力端子Ｔ１０３とが混在していてもよい。

出力ブロック１１Ａ、１１Ｂは、制御ブロック８、９の出力ポートＰ２１〜Ｐ２８に接続され、出力信号に応じてオンオフする半導体リレーＣＨ１〜ＣＨ４（出力スイッチ）が形成される。出力ブロック１１Ａ、１１Ｂの基板には、電源端子Ｔ１１１と、グランド端子Ｔ１１２と、複数の半導体リレーＣＨ１〜ＣＨ４と、複数の入力端子Ｔ１１３と、複数の出力端子Ｔ１１４、Ｔ１１５と、を有している。電源端子Ｔ１１１、グランド端子Ｔ１１２は、電源、グランドに接続される端子である。複数の半導体リレーＣＨ１〜ＣＨ４は、例えば電流検出可能なＩＰＤから構成されている。なお、複数の半導体リレーＣＨ１〜ＣＨ４としては、これに限ったものではなく、メカリレー又は汎用ＭＯＳＦＥＴと、シャント抵抗で構成してもよいし、センスＭＯＳＦＥＴから構成してもよい。

複数の入力端子Ｔ１１３は、半導体リレーＣＨ１〜ＣＨ４に対して１対１で設けられ、マイコン８４やＩＣ９４からの出力信号が入力される。半導体リレーＣＨ１〜ＣＨ４は、入力された出力信号に応じてオンオフする。複数の出力端子Ｔ１１４は、半導体リレーＣＨ１〜ＣＨ４に対して１対１で設けられ、対応する半導体リレーＣＨ１〜ＣＨ４がオンされたときに電源又はグランドが出力される。出力端子Ｔ１１５は、半導体リレーＣＨ１〜ＣＨ４に対して１対１で設けられ、半導体リレーＣＨ１〜ＣＨ４に流れる電流が検出電流として出力される端子である。

本実施形態では、出力ブロック１１Ａ、１１Ｂとしては、半導体リレーＣＨ１〜ＣＨ４がオンしたとき出力端子Ｔ１１５から電源が出力されるブロック１１Ａと、グランドが出力されるブロック１１Ｂと、の２種類を例示している。

図４は、上述したブロックを組み合わせて構成した車載ネットワーク１の一例を示すブロック図である。同図に示すように、マスター装置２は、電源ブロック６と、通信ブロック７と、マイコン制御ブロック８と、２つの入力ブロック１０Ａ、１０Ｂと、出力ブロック１１Ａと、から構成されている。

マスター装置２を構成する半導体リレーＣＨ１〜ＣＨ３は、＋Ｂ電源線Ｌ３、ＡＣＣ電源線Ｌ４、ＩＧ電源線Ｌ５を介して＋Ｂ用、ＡＣＣ用、ＩＧ用のスレーブ装置３０１〜３０３に接続されている。半導体リレーＣＨ４にはスレーブ装置３が接続されていない。半導体リレーＣＨ１〜ＣＨ３は、マイコン８４からの出力信号に応じてオンして、＋Ｂ電源線Ｌ２からの電源を、＋Ｂ電源線Ｌ３、ＡＣＣ電源線Ｌ４、ＩＧ電源線Ｌ５を介して対応するスレーブ装置３０１〜３０３に供給する。

＋Ｂ用のスレーブ装置３０１は、電源ブロック６と、ＩＣ制御ブロック９と、入力ブロック１０Ａと、出力ブロック１１Ａ、１１Ｂと、から構成されている。スレーブ装置３０１に用いられるＩＣ制御ブロック９には、通信機能が内蔵されており、通信ブロック７は必要ない。

ＡＣＣ用のスレーブ装置３０２は、通信ブロック７と、ＩＣ制御ブロック９と、入力ブロック１０Ａと、出力ブロック１１Ａと、から構成されている。ＩＣ制御ブロック９には、電源機能が内蔵されており、電源ブロック６は必要ない。

ＩＧ用のスレーブ装置３０３は、ＩＣ制御ブロック９と、入力ブロック１０Ａと、出力ブロック１１Ａと、から構成されている。ＩＣ制御ブロック９には、電源機能、通信機能が内蔵されており、電源ブロック６、通信ブロック７は必要ない。

これらスレーブ装置３０１〜３０３を構成する半導体リレーＣＨ１〜ＣＨ４は、負荷５に接続され、制御ブロック８、９からの出力信号に応じてオンして、負荷５に対して電源を供給する。

次に、上記マスター装置２及びスレーブ装置３間で授受される信号のビットアサイン（割り当て）を下記の表１を参照して説明する。

上記の表１に示すように、先頭のｂｉｔ７〜ｂｉｔ０がマスター装置２、スレーブ装置３のＩＤを表す。ＩＤは、車両４に配置されている全てのマスター装置２、スレーブ装置３に重複することなく割り振られる情報である。ＩＤは、設置情報と、種別情報と、送受信情報と、スレーブ情報と、から構成されている。

設置情報は、ｂｉｔ７〜ｂｉｔ４が割り当てられている。ｂｉｔ７〜ｂｉｔ６は、車両４の進行方向の設置位置を表し、スレーブ装置３の設置位置が車両４のフロント側であれば「０１」、リア側であれば「１０」、進行方向中央であれば「１１」となる。ｂｉｔ５〜ｂｉ４は、車両４の左右方向の設置位置を表し、スレーブ装置３の設置位置が車両４の右側であれば「０１」、左側であれば「１０」、左右方向中央であれば「１１」となる。

種別情報は、ｂｉｔ３が割り当てられ、スレーブ装置３であれば「０」となり、マスター装置２であれば「１」となる。

送受信情報は、ｂｉｔ２が割り当てられ、スレーブ装置３がマスター装置２への送信する際は「１」となり、スレーブ装置３がマスター装置２から受信する際は「０」となる。

スレーブ情報は、ｂｉｔ１〜ｂｉｔ０が割り当てられている。スレーブ情報は、同一のマスター装置２に接続されている複数のスレーブ装置３に重複することなく割り振られる情報である（異なるマスター装置２に接続されているスレーブ装置３間では重複してもよい）。なお、本実施形態では、スレーブ情報は２ビットで表されているが、マスター装置２に接続されるスレーブ装置３の数に応じてビット数を増やしてもよい。

ＩＤに続くｂｉｔ７〜ｂｉｔ０のＢＹＴＥ１は、ＩＤ設定後は入力判定データを表す。各ｂｉｔ７〜ｂｉｔ０はそれぞれ、複数の出力ポートＰ２１〜Ｐ２８に割り当てられている。そして、各ｂｉｔｎ（ｎは０〜７の任意の整数）が「０」であればそのｂｉｔｎに割り当てられた出力ポートＰ２（ｎ＋１）に接続された半導体リレーＣＨ１〜ＣＨ４のオフを表す。各ｂｉｔｎが「１」であればそのｂｉｔｎに割り当てられた出力ポートＰ２（ｎ＋１）に接続された半導体リレーＣＨ１〜ＣＨ４のオンを表す。

次に、上述した構成の車載ネットワーク１のＩＤ設定動作について図６及び図７のフローチャートを参照して説明する。なお、初期状態（ＩＤ未設定時）において、全てのマイコン制御ブロック８には、同じ初期ＩＤ（初期受信ＩＤ、初期送信ＩＤ）が設定されている。また、ＩＣ制御ブロック９は、図示しない外付けのスイッチの状態を確認してＩＤを認識するため、書込装置１４でＩＤ設定する必要がない。

書込装置１４には、各エリアのマスター装置２のＩＤ、スレーブ装置３のＩＤが設定されている。また、書込装置１４には、各スレーブ装置３がマイコン制御ブロック８で構成されているか、ＩＣ制御ブロック９で構成されているかが予め設定されている。

まず、ユーザは、通信ラインＬ１に書込装置１４（図１）を接続する。書込装置１４には、ＩＤを設定したいエリアの順番が設定されている。例えば、図１に示す例では、ＦＲ−ＲＨ→ＲＲ−ＲＨ→ＲＲ−ＬＨ→ＦＲ−ＬＨ→ＦＲ−ＣＥＮＴＥＲの順、またはＦＲ−ＣＥＮＴＥＲ→ＦＲ−ＬＨ→ＲＲ−ＬＨ→ＲＲ−ＲＨ→ＦＲ−ＲＨの順に通信ラインＬ１の対する接続順に設定されている。

書込装置１４は、起動後、ＦＲ−ＲＨエリアのＩＤ設定処理を実行する。ＩＤ設定処理において書込装置１４は、ＩＤ付与要求信号を所定回数、送信する（ステップＳ１０１）。ＩＤ付与要求信号のビットアサインを下記の表２に示す。

表２に示すように、ＩＤ付与要求信号は、ＩＤのｂｉｔ７〜ｂｉｔ０が「０」となり、続くＢＹＴＥ１にてＩＤ設定の必要な装置を設定する。本実施形態では、ＢＹＴＥ１のｂｉｔ７がマスター装置２に割り当てられている。ＢＹＴＥ１のｂｉｔ７には、マスター装置２のＩＤ設定を要求する場合は「１」が記憶され、ＩＤ設定を要求しない場合は「０」が記憶される。

今、マスター装置２の出力ポートＰ２１〜Ｐ２４に接続されるスレーブ装置３をスレーブ装置３０１〜３０４とする。なお、図４に示す例ではスレーブ装置３０４については図示されていない。ＢＹＴＥ１のｂｉｔ３〜ｂｉｔ０がマスター装置２の出力ポートＰ２１〜Ｐ２４に接続されているスレーブ装置３０１〜３０４に割り当てられている。ＢＹＴＥ１のｂｉｔ３〜ｂｉｔ０には、スレーブ装置３０１〜３０４のＩＤ設定を要求する場合は「１」が記憶され、ＩＤ設定を要求しない場合は「０」が記憶される。また、ＢＹＴＥ１のｂｉｔ６〜４は予備である。

ステップＳ１０１において書込装置１４は、まずマスター装置２のＩＤを設定するために、ＢＹＴＥ１のｂｉｔ７のみが「１」となり、それ以外のｂｉｔ６〜０を「０」としたＩＤ付与要求信号を送信する。

その後、書込装置１４は、所定時間Ｔ１経過するのを待って（ステップＳ１０２でＹ）、入力されたエリアのマスター装置２、スレーブ装置３０１〜３０４のＩＤを示す設定信号を送信する（ステップＳ１０３）。上記設定信号のビットアサインを下記の表３に示す。

設定信号は、ＩＤのｂｉｔ７〜ｂｉｔ０にマスター装置２の送信用ＩＤ、受信用ＩＤの一方（実施形態では送信用ＩＤ）を設定し、その後のＢＹＴＥ１〜ＢＹＴＥ４にマスター装置２の出力ポートＰ２１〜Ｐ２４に接続されるスレーブ装置３０１〜３０４のＩＤを設定している。即ち、マスター装置２に接続されるスレーブ装置３が４つあれば、最初のＩＤ、４つのＢＹＴＥ１〜４が順次、設定信号として送信される。なお、図３に示す例では、マスター装置２に接続されるスレーブ装置３０１〜３０３は３つなので、表３とは異なり、スレーブ装置３０４に対応するＢＹＴＥ４には初期値「０」が設定される。

表３に示す例では、ＩＤのｂｉｔ７〜ｂｉｔ４にフロント、右側を示す「０１０１」が設定される。また、ＩＤのｂｉｔ３にマスター装置２であることを示す「１」が記憶される。また、ＩＤのｂｉｔ２に送信用ＩＤであることを示す「１」が記憶される。また、ｂｉｔ１〜ｂｉｔ０に「０」が記憶される。また、ＢＹＴＥ１〜４のｂｉｔ７〜ｂｉｔ０にフロント、右側を示す「０１０１」が記憶される。また、ＢＹＴＥ１〜４のｂｉｔ３にスレーブ装置３であることを示す「０」が記憶される。ＢＹＴＥ１〜４のｂｉｔ３のｂｉｔ２〜ｂｉｔ０にそれぞれ異なる値が記憶される。

また、ユーザは、ＩＤを設定したいエリア順にマスター装置２を起動させる。最初は、ＦＲ−ＲＨエリアのマスター装置２が起動される。起動後、マスター装置２のＣＰＵ８４Ａ（以下、単にマスター装置２ということもある）は、図６に示す処理を実行し、まずパワーオンリセット、初期処理を実行する（ステップＳ２０１、Ｓ２０２）。

その後、マスター装置２は、所定時間Ｔ２以内にマスター装置２に割り当てられたバイトのｂｉｔ７が「１」、その他が「０」となるＩＤ設定要求信号を受信したか否かを判定する（ステップＳ２０３）。ＩＤ設定要求を受信していなければ（ステップＳ２０３でＮ）、マスター装置２は、通常処理を実行した後（ステップＳ２０４）、処理を終了する。

一方、マスター装置２は、ＩＤ設定要求信号を受信すると（ステップＳ２０３でＹ）、次に設定信号を受信したか否かを判定する（ステップＳ２０５）。

上記設定信号を受信すると（ステップＳ２０５でＹ）、マスター装置２は、設定信号のＩＤ部を自身のＩＤとして、フラッシュＲＯＭ８４Ｂ内に書き込む（ステップＳ２０６）。このとき、マスター装置２は、ＩＤのｂｉｔ２を反転させて、送信用ＩＤ、受信用ＩＤの双方をフラッシュＲＯＭ８４Ｂに書き込む。これにより、マスター装置２のＩＤ認証が行われる。

次に、マスター装置２は、ＢＹＴＥ１〜４をスレーブ装置３０１〜３０４のＩＤとして、フラッシュＲＯＭ８４Ｂ内に書き込む（ステップＳ２０７）。同様に、マスター装置２は、ＢＹＴＥのｂｉｔ２を反転させて、送信用ＩＤ、受信用ＩＤの双方をフラッシュＲＯＭ８４Ｂに書き込む。

図３に示す例では、マスター装置２は、書込装置１４からＩＤ、ＢＹＴＥ１〜４から構成される設定信号を受信し、ＢＹＴＥ１〜３を出力ポートＰ２１〜Ｐ２３に接続されるスレーブ装置３０１〜３０３のＩＤとして、フラッシュＲＯＭ８４Ｂに書き込む。ＢＹＴＥ４は初期値なので書き込まない。

その後、マスター装置２は、ＩＤ設定終了信号を送信する（ステップＳ２０８）。書込装置１４は、設定信号の送信後（ステップＳ１０３）、所定時間Ｔ３内にＩＤ設定終了信号が受信できなければ（図７のステップＳ１０４でＮ）、処理を中止する（ステップＳ１０５）。一方、書込装置１４は、設定信号の送信後（ステップＳ１０３）、所定時間Ｔ３内にＩＤ設定終了信号が受信できれば（ステップＳ１０４でＹ）、ＩＤ設定が必要なスレーブ装置３があるか否かを判定する（ステップＳ１０５）。

書込装置１４には、上述したようにスレーブ装置３がマイコン制御ブロック８から構成されているか、ＩＣ制御ブロック９から構成されているかが予めユーザによって入力されている。書込装置１４は、ＩＤを設定したいエリアのスレーブ装置３のうちマイコン制御ブロック８から構成されているスレーブ装置３があれば、ステップＳ１０５でＩＤ設定が必要なスレーブ装置３があると判定する。

図３に示すように全てのスレーブ装置３０１〜３０３がＩＣ制御ブロック９から構成されている場合、書込装置１４は、ＩＤ設定が必要なスレーブ装置３がないと判定し（ステップＳ１０５でＮ）、直ちにステップＳ１１３に進む。

一方、ＩＤ設定が必要なスレーブ装置３があると判定すると（ステップＳ１０５でＹ）、書込装置１４は、マスター装置２の出力ポートＰ２ｎ（ｎは任意の整数であり、初期状態では１に設定されている）に接続されたスレーブ装置３０ｎのＩＤ設定が必要であるか否かを判定する（ステップＳ１０６）。書込装置１４は、スレーブ装置３０ｎがＩＣ制御ブロック９で構成されたものであれば、ＩＤの設定が必要ないと判定し（ステップＳ１０６でＮ）、ステップＳ１１１に進む。

書込装置１４は、スレーブ装置３０ｎがマイコン制御ブロック８で構成されたものであれば、ＩＤの設定が必要であると判定し（ステップＳ１０６でＹ）、ＩＤ設定要求信号を所定回数送信する（ステップＳ１０７）。ＩＤ設定要求信号は、上記表２のビットアサインに従って、ＢＹＴＥ１のスレーブ装置３０ｎに対応するｂｉｔｎのみを「１」とした信号である。所定時間Ｔ４経過後（ステップＳ１０８でＹ）、書込装置１４は、ＩＤエリアにスレーブ装置３０ｎに対応するＩＤを設定し、ＢＹＴＥ１〜ＢＹＴＥ４に「０」を設定した設定信号を送信する（ステップＳ１０９）。なお、スレーブ装置３０１に対する設定信号は下記の表４に示すようになる。

ＩＤ設定終了信号送信後（図６のステップＳ２０８）、マスター装置２は、ＩＤ設定要求信号を受信できなければ（図７のステップＳ２０９でＮ）、全ての半導体リレーＣＨ１〜ＣＨ４をオフした後（ステップＳ２１０）、ステップＳ２１２に進む。

マスター装置２は、ＩＤ設定要求信号を受信すると（ステップＳ２０９でＹ）、「１」となっているｂｉｔｎに対応する半導体リレーＣＨｎをオンした後（ステップＳ２１１）、ステップＳ２１２に進む。

これにより、半導体リレーＣＨｎに接続されたスレーブ装置３０ｎに電源が供給され、スレーブ装置３０ｎが起動する。起動後、スレーブ装置３０ｎは、パワーオンリセット、初期化処理を実行した後（ステップＳ３０１、Ｓ３０２）、所定時間Ｔ５内にＩＤ設定要求信号を受信したか否かを判定する（ステップＳ３０３）。所定時間Ｔ５内にＩＤ設定要求を受信できなければ（ステップＳ３０３でＮ）、スレーブ装置３０ｎは、通常処理を実行した後（ステップＳ３０４）、処理を終了する。

一方、所定時間Ｔ５内にＩＤ設定要求を受信できれば（ステップＳ３０３でＹ）、スレーブ装置３０ｎは、設定信号を受信できたか否かを判定する（ステップＳ３０５）。スレーブ装置３０ｎは、設定信号が受信できれば（ステップＳ３０５でＹ）、設定信号のＩＤ部を自身のＩＤとしてフラッシュＲＯＭ８４Ｂに書き込む（ステップＳ３０６）。その後、スレーブ装置３０ｎはＩＤ設定終了信号を送信した後（ステップＳ３０７）、処理を終了する。

書込装置１４は、設定信号送信後（ステップＳ１０９）、所定時間Ｔ６内にスレーブ装置３０ｎからＩＤ設定終了信号を受信できなければ（ステップＳ１１０でＮ）、処理を終了する（ステップＳ１０５）。一方、書込装置１４は、所定時間Ｔ６内にスレーブ装置３０ｎからＩＤ設定終了信号を受信すると（ステップＳ１１０でＹ）、ステップＳ１１１に進む。

ステップＳ１１１において、書込装置１４は、ＩＤ設定が必要な全てのスレーブ装置３へのＩＤ設定が終了したか否かを判定する。書込装置１４は、終了していないと判定すると（ステップＳ１１１でＮ）、ｎをインクリメントした後（ステップＳ１１２）、直ちにステップＳ１０６に戻る。

一方、書込装置１４は、終了していると判定すると（ステップＳ１１１でＹ）、ＩＤ設定完了信号を送信した後（ステップＳ１１３）、処理を終了する。マスター装置２は、ＩＤ設定完了信号を受信すると（ステップＳ２１２でＹ）、直ちに処理を終了する。一方、マスター装置２は、ＩＤ設定完了信号を受信していなければ（ステップＳ２１２でＮ）、ステップＳ２０９に戻る。

書込装置１４は、ＦＲ−ＲＨエリアに対応した上述したステップＳ１０１〜Ｓ１１３を実行した後、次のエリアに対応した上述したステップＳ１０１〜Ｓ１１３を順次、実行する。ユーザは、これに応じてエリアに対応するスレーブ装置３を起動させる。これにより、マスター装置２及びスレーブ装置３にＩＤを設定することができる。

上述した実施形態によれば、マスター装置２及び複数のスレーブ装置３が、複数種類のブロック６〜１１Ａ、１１Ｂを組み合わせて構成されているので、機能変更や設計変更が発生した場合、ブロック６〜１１Ａ、１１Ｂ単位で交換したり、追加することができ、コストダウンを図ることができる。

上述した実施形態によれば、ブロックとしては、スレーブ装置３又はマスター装置２の制御を司る制御ブロック８、９と、制御ブロック８、９の入力ポートＰ１１〜Ｐ１８に接続され、当該入力ポートＰ１１〜Ｐ１８に入力信号を入力するための入力ブロック１０Ａ、１０Ｂと、制御ブロック８、９の出力ポートＰ２１〜Ｐ２８に接続され、出力信号に応じてオンオフする半導体リレーＣＨ１〜ＣＨ４を有する出力ブロック１１Ａ、１１Ｂと、を含んでいる。

これにより、機能変更や設計変更が発生した場合、制御ブロック８、９、入力ブロック１０Ａ、１０Ｂ、出力ブロック１１Ａ、１１Ｂ単位で交換したり、追加することで、コストダウンを図ることができる。また、入力信号を入力するための素子や、半導体リレーＣＨ１〜ＣＨ４数を最小限に抑えることができる。

また、上述した実施形態によれば、ブロックとしては、制御ブロック８、９に電源を供給するための電源ブロック６と、通信インタフェースを有する通信ブロック７と、を含んでいる。これにより、電源機能や通信機能を有していない制御ブロック８、９も用いることができ、他製品で開発された設計資産を流用することができる。

また、上述した実施形態によれば、マスター装置２は、書込装置１４から当該マスター装置２のＩＤを受信して自身のＩＤとして設定する。また、マスター装置２は、自身のＩＤ設定後、書込装置１４から複数のスレーブ装置３のＩＤを受信する毎に半導体リレーＣＨ１〜ＣＨ４を順にオンする。複数のスレーブ装置３は、電源供給後に受信したＩＤを自身のＩＤとして設定する。これにより、スレーブ装置３を接続する（組み付ける）毎にＩＤを付与する必要がないため、ＩＤの設定時間の短縮を図ると共に、誤設定を低減できる。

また、上述した実施形態によれば、マスター装置２は、車両４内に設置され、複数のスレーブ装置３は、複数の負荷５に接続されている。複数の負荷５は、常時駆動可能な負荷５と、アクセサリ時に駆動可能な負荷５と、イグニッション時に駆動可能な負荷５と、に分類されている。そして、１つのスレーブ装置３には、同一種類の負荷５が接続されている。これにより、スレーブ装置３に電源供給して、負荷５を駆動可能にするための半導体リレーＣＨ１〜ＣＨ４を利用して、ＩＤの設定を行うことができる。

上述した実施形態によれば、マスター装置２は、車両４内に複数設置され、フラッシュＲＯＭ２４Ｂに記憶されたＩＤは、マスター装置２の車両４内での設置位置を示す設置情報を含む。これにより、車両４に設定されたスレーブ装置３に容易にそれぞれ別々のＩＤを付与することができる。

なお、上述した実施形態によれば、入力ブロック１０Ａ、１０Ｂは、ローカルスイッチＳＷから構成されていたが、これに限ったものではない。入力ブロック１０Ａ、１０Ｂとしては、制御ブロック８、９に入力信号を入力できるものであればよく、例えば、センサなどから構成されていてもよい。

また、上述した実施形態によれば、スレーブ装置３及びマスター装置２が、電源ブロック６、通信ブロック７、制御ブロック８、９、入力ブロック１０Ａ、１０Ｂ、出力ブロック１１Ａ、１１Ｂを組み合わせて構成されていたが、これに限ったものではない。制御ブロック８、９として、電源機能、通信機能を有するものを用いれば、制御ブロック８、９、入力ブロック１０Ａ、１０Ｂ、出力ブロック１１Ａ、１１Ｂのみを組み合わせて構成してもよい。

また、上述した実施形態によれば、書込装置１４が、スレーブ装置３０１〜３０ｎのＩＤを送信していたが、これに限ったものではない。マスター装置２がスレーブ装置３０１〜３０ｎのＩＤを順次送信するようにしてもよい。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ 車載ネットワーク（通信システム）
２ マスター装置
３、３０１〜３０３ スレーブ装置
４ 車両
５ 負荷
６ 電源ブロック（回路ブロック）
７ 通信ブロック（回路ブロック）
８、９ 制御ブロック（回路ブロック）
１０Ａ、１０Ｂ 入力ブロック（回路ブロック）
１１Ａ、１１Ｂ 出力ブロック（回路ブロック）
１４ 書込装置
８４Ａ ＣＰＵ（第１設定部、スイッチ制御部、第２設定部）
ＣＨ１〜ＣＨ４ 半導体リレー（出力スイッチ）
Ｐ１１〜Ｐ１８ 入力ポート
Ｐ２１〜Ｐ２８ 出力ポート

Claims (5)

1. １または複数のマスター装置を備え、前記１つまたは複数のマスター装置の各々は、複数のスレーブ装置と通信可能に接続されている通信システムであって、
   各々機能が異なり、別々の基板上に形成された複数種類の回路ブロックを備え、
   前記スレーブ装置及び前記マスター装置が、前記複数種類の回路ブロックを組み合わせて構成され、
   前記通信システムは、前記スレーブ装置及び前記マスター装置にＩＤを書き込むための書込装置をさらに備え、
   前記書込装置は、前記マスター装置のＩＤを送信した後、当該マスター装置に通信可能に接続された複数のスレーブ装置のＩＤを順次送信し、
   前記マスター装置は、当該マスター装置に通信可能に接続された通信可能に接続された複数のスレーブ装置に電源を供給するための複数の出力スイッチと、前記書込装置から当該マスター装置のＩＤを受信して自身のＩＤとして設定する第１設定部と、自身のＩＤ設定後、当該マスター装置に通信可能に接続された通信可能に接続された複数の複数のスレーブ装置のＩＤを前記書込装置から受信する毎に前記出力スイッチを順にオンするスイッチ制御部と、を有し、
   前記スレーブ装置は、電源供給後に受信した前記ＩＤを自身のＩＤとして設定する第２設定部を有することを特徴とする通信システム。
2. 前記スレーブ装置には、常時駆動可能な負荷と、アクセサリ時に駆動可能な負荷と、イグニッション時に駆動可能な負荷の３種類に分類される車両内に設置された負荷のうちのいずれか１つの種類の負荷が接続されていることを特徴とする請求項１に記載の通信システム。
3. 前記マスター装置は、車両内に複数設置され、
   前記マスター装置のＩＤは、前記マスター装置の車両内での設置位置を示す設置情報を含むことを特徴とする請求項１または２に記載の通信システム。
4. 前記回路ブロックとしては、前記スレーブ装置又は前記マスター装置の制御を司る制御ブロックと、前記制御ブロックの入力ポートに接続され、当該入力ポートに入力信号を入力するための入力ブロックと、前記制御ブロックの出力ポートに接続され、出力信号に応じてオンオフする出力スイッチを有する出力ブロックと、を含むことを特徴とする請求項１から３のいずれか一項に記載の通信システム。
5. 前記回路ブロックとしては、前記制御ブロックに電源を供給するための電源ブロックと、通信インタフェースを有する通信ブロックと、をさらに含むことを特徴とする請求項４に記載の通信システム。

Images