JP6981041B2 - 駆動回路、これを用いた光送信モジュール及び光伝送装置 - Google Patents

Description

本発明は、光デバイス駆動回路と、これを用いた光送信モジュール及び光伝送装置に関する。

データセンタ内のサーバ間、大規模計算機（スーパーコンピュータ）ネットワークの機器間などにおいて、数メートルから数十メートルの距離で高速かつ大容量の伝送が求められている。光通信では２５Ｇｂｐｓ（ギガビット毎秒）の伝送レートと、１００Ｇｂｐｓ（２５Ｇｂｐｓ×４）の伝送容量が実現されており、機器間のデータ伝送は電気通信から光通信へ移行しつつある。

機器間やプロセッサ間で光伝送を行うために、電気ケーブルに代わって、アクティブ光ケーブルが用いられている。アクティブ光ケーブルは、電気信号を光信号に変換するＥ／Ｏ（Electrical-to-Optical）変換モジュール、光信号を伝送する光ファイバ、光ファイバから受信した光信号を電気信号に戻すＯ／Ｅ（Optical-to-Electrical）変換モジュールが一体となった光トランシーバである。計算機と接続されるアクティブ光ケーブルのコネクタ部は、従来の電気ゲーブルのコネクタと互換性を有している。電気ケーブルの代わりにアクティブ光ケーブルを計算機に接続するだけで、光通信による高速かつ大容量の伝送が可能になる。

Ｅ／Ｏモジュール内の発光素子として、低価格で消費電力が小さいＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser：面発光型半導体レーザ）が広く用いられている。比較的短い距離の光伝送でＶＣＳＥＬ等の発光素子を高速に駆動するために、ＣＭＬ（Current Mode Logic）ドライバが用いられている。ＣＭＬは構成が単純で、立ち上がり／立ち下りの速度（エッジレート）が高いため、差動高速インタフェースで活用されている。

差動増幅器の出力をカレントミラー回路で折り返すことにより、最終段のトランジスタを高速で動作させ、光出力波形の質の低下を伴わずに電源電圧を下げ、低消費電力化する構成が知られている（たとえば、特許文献１参照）。

特開２０００−１２４８６２

ＣＭＬを含め、差動伝送は差動入力かつ差動出力の構成をとっている。差動出力の一方は駆動対称の光デバイスに接続され、他方はダミーの光デバイスに接続されている。ダミー回路を必要としない差動入力かつ単相出力のドライバを作れたら、消費電流をさらに低減できるはずである。

本発明は、消費電流を低減した駆動回路と、これを用いた光送信モジュール及び光伝送装置の提供を課題とする。

本発明の一態様では、駆動回路は、可変電流源と、終端回路と、光デバイスを駆動する駆動信号が出力される単一の出力ノードと、を有する差動入力・単相出力の駆動回路であり、
前記可変電流源は、
外部から第１信号が入力される第１入力ノードに接続される第１電流源と、
外部から前記第１信号の反転信号である第２信号が入力される第２入力ノードに接続される第２電流源と、
前記第１電流源と前記第１入力ノードの間に接続され、前記第２信号の値に応じて切り替わる第１バイパス回路と、
前記第２電流源と前記第２入力ノードの間に接続され、前記第１信号の値に応じて切り替わる第２バイパス回路と、
を有し、
前記単一の出力ノードから、前記第１信号の値に応じた駆動信号が出力される。

上記の構成により、低消費電流の駆動回路と光送信モジュールが実現する。

一般的な差動駆動構成での電流量を説明する図である。 図１のＶＣＳＥＬのモデルを定義する図である。 差動入力・単相出力のドライバを実現するために考慮すべき技術課題を説明する図である。 実施例１のＥ／Ｏコンバータの概略図である。 単相出力ドライバにおける終端の技術課題を説明する図である 実施例２のＥ／Ｏコンバータの概略図である。 電圧レベルシフタの具体的な構成を含むＥ／Ｏコンバータの概略図である。 実施例３のＥ／Ｏコンバータの概略図である。 実施例４のＥ／Ｏコンバータの概略図である。 実施例５のＥ／Ｏコンバータの概略図である。 実施例６のＥ／Ｏコンバータの概略図である。 実施例７のＥ／Ｏコンバータの概略図である。 実施形態のＥ／Ｏコンバータが適用される光伝送装置の概略図である。 実施形態の光送信モジュールを用いた光トランシーバモジュールの概略図である。

図１は、一般的な差動入力・差動出力構成での電流量を説明する図である。一例としてＣＭＬドライバでＶＣＳＥＬを駆動する場合を考える。ＣＭＬドライバは、電源電圧Ｖ_ＤＤ（またはＶcc）とＶ_ＳＳ（またはＶee）の間に２つのパスが並列に接続され、各パスで終端抵抗素子ＴＲＥとトランジスタが直列接続されている。互いに逆相のデータ信号Ｖ_ＰとＶ_Ｎが、それぞれ対応するトランジスタＱ１とＱ２のベースに入力される。それぞれのトランジスタのコレクタと終端抵抗素子ＴＲＥの間のノードから出力が取り出される。一方の出力はＶＣＳＥＬの入力に接続され、他方の出力はダミーＶＣＳＥＬの入力に接続される。

図１（Ａ）はＶ_Ｐが高電位（Ｈｉｇｈ）のときの電流状態、図１（Ｂ）はＶ_Ｐが低電位（Ｌｏｗ）のときの電流状態を示している。図１（Ａ）で、トランジスタＱ１がＯＮ、トランジスタＱ２がＯＦＦである。Ｖ_ＤＤ側の電流源を流れる電流をＩ_ＤＤ、Ｖ_ＳＳ側の電流源を流れる電流をＩ_ＳＳとする。トランジスタＱ１とＱ２の間には、ＯＮ／ＯＦＦ動作により電流差Ｉ_Ａが生じていると仮定する。

ＯＮ状態のトランジスタＱ１に接続される終端抵抗素子ＴＲＥにはＩ_ＤＤ／２＋Ｉ_Ａの電流が流れる。ＯＦＦ状態のトランジスタＱ２に接続される終端抵抗素子ＴＲＥにはＩ_ＤＤ／２−Ｉ_Ａの電流が流れる。トランジスタＱ２のコレクタ−エミッタ間は電流が流れないので、このパスに接続されているＶＣＳＥＬにはＩ_ＤＤ／２−Ｉ_Ａの電流量が流れる。ＯＮ状態のトランジスタＱ１には、コレクタ電流としてＶ_ＳＳ側電流源のＩ_ＳＳが流れるため、ダミーＶＣＳＥＬにはＩ_ＤＤ／２＋Ｉ_Ａ−Ｉ_ＳＳの電流量が流れる。

図１（Ｂ）ではトランジスタＱ１がＯＦＦ、トランジスタＱ２がＯＮである。ＯＦＦ状態のＱ１に接続される終端抵抗素子ＴＲＥにはＩ_ＤＤ／２−Ｉ_Ａの電流が流れ、ＯＮ状態のＱ２に接続される終端抵抗素子ＴＲＥにはＩ_ＤＤ／２＋Ｉ_Ａの電流が流れる。ＯＦＦ状態のトランジスタＱ１のコレクタ−エミッタ間は電流が流れないので、このパスに接続されるダミーＶＣＳＥＬにはＩ_ＤＤ／２−Ｉ_Ａの電流量が流れる。ＯＮ状態のトランジスタＱ２のコレクタ電流としてＶ_ＳＳ側電流源のＩ_ＳＳが流れるため、ＶＣＳＥＬにはＩ_ＤＤ／２＋Ｉ_Ａ−Ｉ_ＳＳの電流量が流れる。

図２は、図１のＶＣＳＥＬのモデルを定義する図である。図２（Ａ）において、ＶＣＳＥＬ等の半導体レーザの簡易モデルは、抵抗Ｒと閾値電圧Ｖｖで定義される。閾値電圧Ｖｖは、ＶＣＳＥＬに電流が流れ始める閾値電圧である。抵抗Ｒは、ＶＣＳＥＬに電流が流れる状態において、差動ドライバから見たＶＣＳＥＬの微分抵抗である。図２（Ｂ）は半導体レーザの電流−電圧特性である。横軸を電圧Ｖ、縦軸を電流Ｉとすると、電流−電圧特性の傾きは１／Ｒで表される。

ここで、ＶＣＳＥＬに印加される閾値電圧Ｖｖと微分抵抗Ｒが、ＶＣＳＥＬに流れる電流量に依存せず一定であるとし、また、終端抵抗素子ＴＲＥの抵抗値は、ＶＣＳＥＬの微分抵抗値と等しく、式（１）が成り立つと仮定する。

Ｒ（Ｉ_ＤＤ／２＋Ｉ_Ａ）＋Ｒ（Ｉ_ＤＤ／２＋Ｉ_Ａ−Ｉ_ＳＳ）
≒Ｒ（Ｉ_ＤＤ／２−Ｉ_Ａ）＋Ｒ（Ｉ_ＤＤ／２−Ｉ_Ａ） （１）
式（１）の左辺の第１項は図１（Ａ）でＯＮ状態のトランジスタＱ１に接続される終端抵抗素子ＴＲＥでの電圧降下分、第２項はダミーＶＣＳＥＬにかかる電圧である。右辺の第１項は、図１（Ｂ）でＯＦＦ状態のトランジスタＱ１に接続される終端抵抗素子ＴＲＥでの電圧降下分、第２項はダミーＶＣＳＥＬにかかる電圧である。式（１）から、Ｉ_Ａ≒Ｉ_ＳＳ／４となる。

Ｖ_Ｐが高電位（Ｈｉｇｈ）のときにＶＣＳＥＬに流れる電流量は、
Ｉ_ＤＤ／２−Ｉ_Ａ＝Ｉ_ＤＤ／２−Ｉ_ＳＳ／４ （２）
である。Ｖ_Ｐが低電位（Ｌｏｗ）のときにＶＣＳＥＬに流れる電流量は、
Ｉ_ＤＤ／２＋Ｉ_Ａ−Ｉ_ＳＳ＝Ｉ_ＤＤ／２−Ｉ_ＳＳ×３／４ （３）
である。一例として、差動ドライバの入力データＶ_Ｐが高電位（Ｈｉｇｈ）のときにＶＣＳＥＬに１０ｍＡを流し、Ｖ_Ｐが低電位（Ｌｏｗ）のときにＶＣＳＥＬに１ｍＡを流す設計の場合、式（２）と式（３）に電流量を当てはめると、
Ｉ_ＤＤ／２−Ｉ_ＳＳ／４＝１０ｍＡ （４）
Ｉ_ＤＤ／２−Ｉ_ＳＳ×３／４＝１ｍＡ （５）
式（４）と式（５）から、Ｉ_ＤＤ＝２９ｍＡ、Ｉ_ＳＳ＝１８ｍＡであり、差動ドライバの消費電流は２９ｍＡとなる。ダミー回路を必要としない差動入力かつ単相出力のドライバを作ることができたら、ドライバの消費電流量をもっと減らせるはずである。

図３は、差動入力・単相出力のドライバを実現するために考慮すべき技術課題を説明する図である。Ｅ／Ｏコンバータ１は、差動入力・単相出力のドライバ回路１０と、ドライバ回路１０によって駆動される光デバイス１１を有する。Ｅ／Ｏコンバータ１は、送信フロントエンドとして光送信モジュールに適用可能である。光デバイス１１は、ファブリペロー型レーザ、量子井戸半導体レーザ、分布帰還形（ＤＦＢ：Distributed Feedback）レーザ、ＶＣＳＥＬ等の発光デバイスであり、図２と同じ簡易モデルで表されている。

ドライバ回路１０は、電源電圧Ｖ_ＤＤに接続される終端回路３０と、終端回路３０に直列接続される可変電流源２０を有する。差動入力・単相出力のドライバを実現するために、実施形態では以下の２点を実現する。
（ａ）可変電流源２０は、差動データ入力に応じて高速動作が可能であること。
（ｂ）終端回路３０は、光デバイス（及び伝送路）とのインピーダンス不整合に対して終端できること。

課題（ａ）は、数十Ｇｂｐｓの伝送レートを実現できるように、差動データＶ_ＰとＶ_Ｎの論理値に応じて高速切り替えが可能な回路の実現を意味する。課題（ｂ）は、ドライバ回路１０の出力を単相としたことで、光デバイス１１の抵抗Ｒと、終端回路３０の抵抗Ｒを整合させることを意味する。ドライバ回路１０を単相出力にすると、光デバイス１１まで一方通行の電流パスが形成され、光デバイス１１からはＶ_ＤＤのインピーダンスが支配的に見える。そこで終端回路３０の構成を工夫して、Ｖ_ＤＤ側のインピーダンスを光デバイス１１及び伝送線路の特性インピーダンスに整合させる。

図４は、実施例１のＥ／Ｏコンバータ１Ａの構成例を示す。実施例１では、差動データ入力に応じて高速動作が可能な可変電流源を実現する。図４（Ａ）は入力Ｖ_Ｐが高電位（Ｈｉｇｈ）のときの電流状態、図４（Ｂ）は入力Ｖ_Ｐが低電位（Ｌｏｗ）のときの電流状態を示す。

Ｅ／Ｏコンバータ１Ａは、光デバイス１１と、終端回路３０と、可変電流源２０Ａを有する。終端回路３０と可変電流源２０Ａで差動入力・単相出力のドライバ回路１０−１が形成される。終端回路３０と可変電流源２０Ａの間のノードｎ１から光デバイス１１を駆動する駆動信号が出力される。ノードｎ１は光デバイス１１を駆動する駆動信号が出力される単一の出力ノードである。

可変電流源２０Ａは、第１電流源１２３、第２電流源１２４、第１電流源１２３に直列接続されるスイッチＳＷ１、第２電流源１２４に直列接続されるスイッチＳＷ２、第１バイパス回路１２１、及び第２バイパス回路１２２を有する。

第１バイパス回路１２１はスイッチＳＷ１と第１電流源１２３の間に挿入され、Ｖ_ＤＤ２に接続されるスイッチＳＷ３を有する。

第２バイパス回路１２２はスイッチＳＷ２と第２電流源１２４の間に挿入され、Ｖ_ＤＤ２に接続されるスイッチＳＷ４を有する。

スイッチＳＷ１に正相の入力信号Ｖ_Ｐが入力され、スイッチＳＷ２に逆相の入力信号Ｖ_Ｎが入力される。第１バイパス回路１２１のスイッチＳＷ３は、スイッチＳＷ１がＯＮのときにＯＦＦになり、スイッチＳＷ１がＯＦＦのときにＯＮになる。第２バイパス回路１２２のスイッチＳＷ４は、スイッチＳＷ２がＯＦＦのときにＯＮになり、スイッチＳＷ２がＯＮのときにＯＦＦになる。

可変電流源２０Ａは、第１電流源１２３に常に一定の直流（ＤＣ）電流が流れ、かつ第２電流源１２４に常に一定の直流（ＤＣ）電流が流れるように構成されている。第１電流源１２３と第２電流源１２４に、常に所定の電流を流しておくことで、スイッチＳＷ３とＳＷ４のＯＮ動作の際にこれらのスイッチの寄生容量の充電にかかる時間を省略できる。したがって、スイッチＳＷ１〜ＳＷ４は、差動データの入力に応じて高速の切り替え動作をすることができる（課題（ａ）の実現）。

図１の差動入力・差動出力の回路と同様に、ドライバ回路１０−１への入力データＶ_ＰがＨｉｇｈのときに光デバイス１１に１０ｍＡの電流を流し、Ｖ_ＰがＬｏｗのときに光デバイス１１に１ｍＡの電流を流す設計を考える。Ｖ_ＤＤ側の電流源には、光デバイス１１を駆動するのに必要な１１ｍＡ（１０ｍＡ＋１ｍＡ）の電流量が流れる。

図４（Ａ）でＶ_ＰがＨｉｇｈのとき、スイッチＳＷ１はＯＮになり、第１バイパス回路１２１のスイッチＳＷ３はＯＦＦとなる。Ｖ_ＮはＬｏｗでありスイッチＳＷ２がＯＦＦ、第２バイパス回路１２２のスイッチＳＷ４がＯＮになる。これにより、終端回路３０と可変電流源２０Ａの間のノードｎ１から光デバイス１１に１０ｍＡの電流が流れ、スイッチＳＷ１を介して第１電流源１２３に１ｍＡの電流が流れる。このとき、第１バイパス回路１２１のスイッチＳＷ３はＯＦＦなので、第１バイパス回路１２１から第１電流源１２３への電流の供給はない。他方、Ｖ_Ｎが入力されるスイッチＳＷ２はＯＦＦになっており、第２バイパス回路１２２からスイッチＳＷ４を介して第２電流源１２４に１０ｍＡの電流が流れる。

図４（Ａ）でＶ_ＰがＬｏｗのとき、スイッチＳＷ１はＯＦＦになり、第１バイパス回路１２１のスイッチＳＷ３はＯＮとなる。Ｖ_ＮはＨｉｇｈでありスイッチＳＷ２がＯＦＦ、第２バイパス回路１２２のスイッチＳＷ４がＯＦＦになる。これにより、終端回路３０と可変電流源２０Ａの間のノードｎ１から光デバイス１１に１ｍＡの電流が流れ、スイッチＳＷ２を介して第２電流源１２４に１０ｍＡの電流が流れる。このとき、第１バイパス回路１２１のスイッチＳＷ３はＯＮであり、第１バイパス回路１２１から第１電流源１２３に１ｍＡの電流が流れる。他方、第２バイパス回路１２２のスイッチＳＷ４はＯＦＦなので第２バイパス回路１２２から第２電流源１２４への電流の供給はない。

この構成により、第１電流源１２３には常に１ｍＡの電流が流れ、第２電流源１２４には常に１０ｍＡの電流が流れる。スイッチＳＷ１〜ＳＷ４は入力データに応じた高速切り替えが可能になる。

ドライバ回路１０−１の消費電流は以下のようになる。
・Ｖ_Ｐ＝Ｈｉｇｈのときの消費電流：１１ｍＡ＋１０ｍＡ＝２１ｍＡ
・Ｖ_Ｐ＝Ｌｏｗのときの消費電流：１１ｍＡ＋１ｍＡ＝１２ｍＡ
ここで、１１ｍＡはＶ_ＤＤ側電流源に供給される電流量、１０ｍＡはＶ_Ｐ＝Ｈｉｇｈのときに第２バイパス回路１２２に流す電流量、１ｍＡはＶ_Ｐ＝Ｌｏｗのときに第１バイパス回路１２１に流す電流量である。

入力データパターンのＨｉｇｈとＬｏｗの発生確率を５０％ずつとすると、ドライバ回路１０−１の平均消費電流は、
２１ｍＡ×０．５＋１２ｍＡ×０．５＝１６．７５ｍＡ
となる。これは、図１の差動入力・差動出力ドライバの消費電流２９ｍＡの約５８％である。実施例１の差動入力・単相出力の構成により、消費電流を４０％以上も低減することができる。

図５は、単相出力ドライバにおける終端の課題（ｂ）を説明する図である。光デバイス１１から見えるＶ_ＤＤ側電流源のインピーダンスを無限大とする。図５（Ａ）のように、電流源と直流に終端抵抗素子ＴＲＥを挿入すると、インピーダンスが無限大となり終端できない。図５（Ｂ）のように、Ｖ_ＤＤ側電流源と並列に抵抗値がＲの終端抵抗素子ＴＲＥを挿入すると、（１／∞＋１／Ｒ）^-1＝Ｒとなって終端することができる。ただし、終端抵抗素子ＴＲＥに電位差（Ｖ_ＤＤ−Ｖout）による電流（Ｖ_ＤＤ−Ｖout）／Ｒが流れるので、可変電流源２０と連携して制御する必要がある。

図６は、実施例２のＥ／Ｏコンバータ２の構成例を示す。Ｅ／Ｏコンバータ２は、光デバイス１１と、可変電流源２０と、終端回路３０Ａを有し、可変電流源２０と終端回路３０Ａで、差動入力・単相出力のドライバ回路１０−２が形成される。

終端回路３０は、Ｖ_ＤＤに対して電流源３１と並列に接続される抵抗素子３２と、Ｖ_ＤＤと抵抗素子３２の間で抵抗素子３２と直列に接続される低インピーダンスの電圧レベルシフタ１３１を有する。抵抗素子３２の両端の電位差をゼロにできれば、抵抗素子３２に電流は流れなくなる。

ドライバ回路１０−２の抵抗素子３２からみたときに、抵抗値Ｒよりも低いインピーダンスの電圧レベルシフタ１３１があれば、ドライバ回路１０−２の出力Ｖoutからみた終端抵抗値は、抵抗素子３２の抵抗値Ｒのみで決まる。

図７は、電圧レベルシフタ１３１の具体的な構成を含むＥ／Ｏコンバータ２Ａを示す。Ｅ／Ｏコンバータ２Ａは、光デバイス１１と、可変電流源２０Ａと、終端回路３０Ａを含む。可変電流源２０Ａと終端回路３０Ａで、ドライバ回路１０−２Ａが形成される。

可変電流源２０Ａは実施例１で説明した電流源であり、第１バイパス回路１２１と第２バイパス回路１２２を有する。終端回路３０Ａと可変電流源２０Ａの間のノードｎ１から単相の出力Ｖoutが取り出され、光デバイス１１に入力される。

終端回路３０Ａは、電流源３１と、抵抗素子３２と、電圧レベルシフタ１３１Ａと容量Ｃを有する。抵抗素子３２は電流源３１に対して並列に接続されている。抵抗素子３２とＶ_ＤＤの間に、電圧レベルシフタ１３１Ａが接続されている。

電圧レベルシフタ１３１Ａは、抵抗素子３２と直列に接続されるトランジスタ１３５、電圧生成回路１３２、電圧平均化回路１３３、及び積分器１３４を有する。トランジスタ１３５のコレクタはＶ_ＤＤに接続され、エミッタは抵抗素子３２に接続されている。トランジスタ１３５は、コレクタ接地回路またはエミッタフォロワとして機能する。

電圧生成回路１３２は、トランジスタ１３５をＯＮさせる電圧Ｖ_ＢＥを生成する。電圧平均化回路１３３はたとえばローパスフィルタ（ＬＰＦ）であり、ドライバ回路１０−２Ａの出力電圧Ｖoutを平滑化する。積分器１３４は、平滑化された出力電圧Ｖoutと、電圧生成回路１３２から出力されるオン電圧Ｖ_ＢＥを累積加算する。トランジスタ１３５のベースには、ドライバ出力の平均値とオン電圧Ｖ_ＢＥを足し合わせた電圧が印加される。

トランジスタ１３５のエミッタと抵抗素子３２の間のノードｎ２の電圧は、ドライバ回路１０−２Ａの出力電圧Ｖoutの平均電圧となる。ノードｎ２の電圧を平均出力電圧Ｖoutバーにすることで、抵抗素子３２の両端、すなわちノードｎ２とノードｎ１の間の電圧差が解消され、抵抗素子３２にＤＣ電流が流れなくなる。

コレクタ接地回路としてのトランジスタ１３５と並列に容量Ｃが接続されている。ＡＣ的な電流は容量Ｃを介して流れ、ドライバ回路１０−２Ａから入力データに応じた高周波の信号が出力される。この構成により、光デバイス１１（及び伝送路）の特性インピーダンスとＶ_ＤＤ側のインピーダンスを整合させ、かつ抵抗素子３２に直流電流が流れるのを防止できる。電圧レベルシフタ１３１Ａは数ｍＡ程度で設計可能であり、ドライバ回路１０−２Ａの消費電流への影響は少ない。

図８は、実施例３のＥ／Ｏコンバータ３の概略図である。Ｅ／Ｏコンバータ３は、光デバイス１１と、終端回路３０Ａと、可変電流源２０Ｂを有する。終端回路３０Ａと可変電流源２０Ｂで、差動入力・単相出力のドライバ回路１０−３が形成される。終端回路３０Ａは実施例２の終端回路３０Ａと同じであり、電圧レベルシフタ構成を有する。可変電流源２０Ｂは、実施例１の可変電流源２０Ａのスイッチ構成をトランジスタで実現したものである。

可変電流源２０Ｂは、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ７を有する。トランジスタＱ１のベースはＶ_Ｐ信号線に接続され、トランジスタＱ２のベースはＶ_Ｎ信号線に接続されている。

第１バイパス回路１２１ＡのトランジスタＱ３のベースはＶ_Ｎ信号線に接続され、第２バイパス回路１２２ＡのトランジスタＱ４のベースはＶ_Ｐ信号線に接続されている。これにより、トランジスタＱ１がＯＮするときはトランジスタＱ３がＯＦＦになり、トランジスタＱ１がＯＦＦのときはトランジスタＱ３がＯＮになる。同様に、トランジスタＱ２がＯＮするときはトランジスタＱ４がＯＦＦになり、トランジスタＱ２がＯＦＦのときはトランジスタＱ４がＯＮになる。

トランジスタＱ５とトランジスタＱ７は、たとえばＭＯＳＦＥＴであり、それぞれのゲートが電圧Ｖ_Ｔに接続されている。トランジスタＱ５のドレインは、トランジスタＱ１のコレクタとトランジスタＱ３のコレクタに接続され、ソースはＶ_ＳＳに接続されている。トランジスタＱ７のドレインは、トランジスタＱ２のコレクタとトランジスタＱ４のコレクタに接続され、ソースはＶ_ＳＳに接続されている。

この構成で、トランジスタＱ５には常に一定の電流Ｉ₁が流れ、トランジスタＱ７には常に一定の電流Ｉ₂が流れる。したがって、トランジスタＱ１〜Ｑ４は高速でＯＮ／ＯＦＦ動作をすることができる。実施例３では、トランジスタＱ５とトランジスタＱ７のゲートを電圧Ｖ_Ｔに接続する構成となっており、所望の電流Ｉ_１と電流Ｉ_２を得るために、トランジスタＱ５の並列度ｍ_５とトランジスタＱ７の並列度ｍ_７を調整する。例えば、トランジスタＱ５に流れる電流Ｉ_１を得るトランジスタＱ５の並列度ｍ_５がａだった場合、トランジスタＱ７の並列度ｍ_７は、ｍ_７＝（Ｉ_２／Ｉ_１）×ａとすれば所望の電流Ｉ_２となる。

図９は、実施例４のＥ／Ｏコンバータ４の概略図である。実施例４では、終端回路の電圧レベルシフタに自動調整機能を持たせる。具体的には、負帰還のオペアンプを用いて、終端回路の抵抗Ｒの両端の電位差をゼロにする。

Ｅ／Ｏコンバータ４は、光デバイス１１と、可変電流源２０Ａと、終端回路３０Ｂを有する。可変電流源２０Ａと終端回路３０Ｂでドライバ回路１０−４が形成される。可変電流源２０Ａは、実施例１と同じ可変電流源である。第１バイパス回路１２１により電流源１２３には常に一定の電流が流れ、第２バイパス回路１２２により電流源１２４に常に一定の電流が流れる構成となっている。

終端回路３０Ｂは、電流源３１と、抵抗素子３２と、自動調整機能付の電圧レベルシフタ１３１Ｂと、容量Ｃを有する。抵抗素子３２は電流源３１に対して並列に接続されている。抵抗素子３２とＶ_ＤＤの間に、電圧レベルシフタ１３１Ｂが接続されている。

電圧レベルシフタ１３１Ｂは、抵抗素子３２と直列に接続されるトランジスタ１３５、電圧平均化回路１３３、オペアンプ１３６、及び電圧平均化回路１３７を有する。トランジスタ１３５のコレクタはＶ_ＤＤに接続され、エミッタは抵抗素子３２に接続されており、コレクタ接地回路またはエミッタフォロワが形成されている。

電圧平均化回路１３３はたとえばローパスフィルタ（ＬＰＦ）であり、ドライバ回路１０−４の出力電圧Ｖoutを平滑化する。もうひとつの電圧平均化回路１３７は、たとえばローパスフィルタ（ＬＰＦ）であり、トランジスタ１３５のエミッタと抵抗素子３２の間のノードｎ２から取り出される電圧を平滑化する。電圧平均化回路１３３の出力は、オペアンプ１３６の一方の入力端子（非反転入力端子）に接続される。電圧平均化回路１３７の出力は、オペアンプ１３６の他方の入力端子（反転入力端子）に接続される。オペアンプの出力、すなわち平滑化された２つの電圧の差分は、トランジスタ１３５のベースに入力される。差分がゼロに近づくように制御することで、抵抗素子Ｒの両端の電位差をゼロに近づけて、直流電流が流れるのを防止する。

ＡＣ的な電流は、トランジスタ１３５と並列に接続された容量Ｃを介して供給される。この構成により、光デバイス１１（及び伝送路）とＶ_ＤＤ側のインピーダンスを整合させ、かつ抵抗素子３２に直流電流が流れるのを防止できる。電圧レベルシフタ１３１Ｂは低速動作のため消費電流は少なく、数ｍＡ程度で設計可能であり、ドライバ回路１０−４の消費電流への影響は少ない。

図１０は、単相出力ドライバにおける終端の課題（ｂ）を解決する別の手法を説明する図である。実施例２と実施例４では、Ｖ_ＤＤ側電流源と並列に抵抗素子３２を挿入し、低インピーダンスの電圧レベルシフタを用いて抵抗素子３２に流れる直流電流を防止した。

実施例５では、抵抗素子３２をドライバの出力電圧Ｖoutの振幅と同レベルの別の電源電圧Ｖ_ＤＤ３に接続して、低インピーダンス接続を実現する。出力電圧Ｖoutは入力データに応じて変化する高周波の駆動信号であるため、出力電圧Ｖoutと電源電圧Ｖ_ＤＤ３の差に相当する分の電流が抵抗素子３２に流れる。そこで、抵抗素子３２に流れる電流量をＶ_ＤＤ側電流源を流れる電流から差し引く。

実施例５のＥ／Ｏコンバータ５は、光デバイス１１と、可変電流源２０と、終端回路３０Ｃを有する。可変電流源２０と終端回路３０Ｃで、差動入力・単相出力のドライバ回路１０−５が形成される。

終端回路３０Ｃは、Ｖ_ＤＤ側の電流源３４と、抵抗素子３２を有する。抵抗素子３２は電源電圧Ｖ_ＤＤ３に接続されている。抵抗素子３２は電流源３４に対して並列に接続されており、光デバイス１１からみたときに抵抗素子３２の抵抗値はＲに近似する。したがって電流源３４側のインピーダンスを光デバイス１１と伝送線路の特性インピーダンスに整合させることができる。

抵抗素子３２には、Ｖ_ＤＤ３とＶoutの差に相当する分の電流Ｉ_Ｒが流れる。電流Ｉ_Ｒの時間平均をＩ_Ｒバーとする。Ｖ_ＤＤ側の電流源３４の本来の電流量をＩ_０とすると、抵抗素子３２に流れる可変電流Ｉ_Ｒを補償するために、あらかじめＩ_０からＩ_Ｒバーを差し引いた電流Ｉ_０’を流す。これにより、可変電流源２０には設計どおりの電流量Ｉ_０が供給される。

図１１は、実施例６のＥ／Ｏコンバータ６の概略図である。実施例６では、実施例５の構成の終端回路に自動調整機能を持たせる。Ｅ／Ｏコンバータ６は、光デバイス１１と、可変電流源２０Ａと、終端回路３０Ｄを有する。可変電流源２０Ａと終端回路３０Ｄでドライバ回路１０−６が形成される。終端回路３０Ｄは、電流源３４と、抵抗素子３２と、電流源３４の電流量を制御する電流制御回路３６を有する。実施例５と同様に、抵抗素子３２は電流源３４に対して並列に挿入され、かつドライバの出力電圧Ｖoutとほぼ等しい電源電圧Ｖ_ＤＤ３に接続されている。

電流制御回路３６は、電圧平均化回路１３８と、差動入力ＡＤＣ１３９を有する。電圧平均化回路１３８は、ドライバから単相の出力Ｖoutを出力するノードｎ１に接続され、ノードｎ１の電圧、すなわちＶoutを平滑化する。電圧平均化回路１３８の出力は、差動入力ＡＤＣ１３９の入力端子Ｎに接続される。差動入力ＡＤＣ１３９の他方の入力端子Ｐは電源電圧Ｖ_ＤＤ３に接続されている。差動入力ＡＤＣ１３９は、ＶoutとＶ_ＤＤ３の差分をデジタル出力する。差分デジタル値は、電流制御信号として差分ＡＤＣ１３９の出力端子Ｕから電流源３４に供給される。電流源３４は、入力される電流制御信号に応じて電流量を調整する。具体的には、本来の電流量Ｉ_０から抵抗素子３２を流れる平均電流量Ｉ_Ｒバーを差し引いた量の電流を流す。可変電流源２０Ａに流れる電流は、抵抗素子３２を流れる電流Ｉ_Ｒと足し合されて、設計された電流量Ｉ_０となる。これにより電流量が自動調整される。

電流制御回路３６は低速動作であり、数ｍＡ程度で設計可能である。したがって、ドライバ回路１０−６の消費電流量への影響は少ない。電圧Ｖ_ＤＤ３は、Ｖ_ＤＤ３≒Ｖ_ＤＤ２≒Ｖoutとなるように設定されてもよい。

図１２は、実施例７のＥ／Ｏコンバータ７の概略図である。実施例７では、終端回路の電流を自動調整する電流制御回路の別の構成例を示す。

Ｅ／Ｏコンバータ６は、光デバイス１１と、可変電流源２０Ａと、終端回路３０Ｅを有する。可変電流源２０Ａと終端回路３０Ｅでドライバ回路１０−７が形成される。終端回路３０Ｅは、電流源３１と、抵抗素子３２と、電流源３４の電流量を制御する電流制御回路３７を有する。抵抗素子３２は電流源３１に対して並列に挿入され、かつドライバの出力電圧Ｖoutとほぼ等しい電源電圧Ｖ_ＤＤ３に接続されている。

電流制御回路３７は、電圧平均化回路１３８と、トランスコンダクタンス・アンプ１４１を有する。電圧平均化回路１３８は、出力Ｖoutが取り出されるノードｎ１に接続され、Ｖoutを平滑化する。電圧平均化回路１３８の出力は、トランスコンダクタンス・アンプ１４１の入力端子Ｎに接続される。トランスコンダクタンス・アンプ１４１の他方の入力端子Ｐは電源電圧Ｖ_ＤＤ３に接続されている。トランスコンダクタンス・アンプ１４１は、電源電圧Ｖ_ＤＤ３と出力電圧Ｖoutの平均電圧の電位差ΔＶを相互コンダクタンス（ｇｍ）＝１／Ｒで電圧電流変換する。トランスコンダクタンス・アンプ１４１の一方の出力端子はノードｎ１に接続され、他方の出力端子Ｕは電源電圧Ｖ_ＳＳに接続されており、ノードｎ１からＶ_ＳＳに差電流が流れる。

電流源３１は一定の電流Ｉ_０を流すが、抵抗素子３２を流れる電流Ｉ_Ｒに追従して、平均電流Ｉ_Ｒバーがノードｎ１からＶ_ＳＳに分岐する。したがって、ノードｎ１から可変電流源２０Ａに向かって流れる電流量は、Ｉ_０−Ｉ_Ｒバー＝Ｉ_０’となる。他方、抵抗素子３２を流れる電流Ｉ_ＲがＩ_０’に合流するので、可変電流源２０Ａと光デバイス１１に供給される電流量は、設計された電流量Ｉ_０となる。これにより電流量が自動調整される。

電流制御回路３７は数ｍＡ程度で設計可能であり、ドライバ回路１０−７の消費電流量への影響は少ない。

＜光伝送装置への適用＞
図１３は、実施形態のＥ／Ｏコンバータが適用される一例である光伝送装置１００の概略図である。光伝送装置１００は、光送信モジュール１０１と、光受信モジュール１０３と、これらの間を接続する光ファイバ１０２を有する。光伝送装置１００は、たとえば計算機間を接続する光伝送ケーブルとして用いられる。

光送信モジュール１０１は、Ｅ／Ｏコンバータ１１０と、光学系１２０と、コネクタ１３０を有する。コネクタ１３０は電気コネクタであり、計算機、ＬＳＩ等からの入力データ（電気信号）を送信回路１１５へ接続する。

Ｅ／Ｏコンバータ１１０は、発光素子１１１と、送信回路１１５を有する。送信回路１１５は、発光素子１１１を駆動する差動入力かつ単相出力のドライバ回路１０を含む。コネクタ１３０を介して、ドライバ回路１０をもつ送信回路１１５にデータが入力される。ドライバ回路１０として実施形態１〜７のドライバ回路１０−１〜１０−７のいずれを用いてもよい。ドライバ回路１０からの出力信号により発光素子１１１が駆動される。発光素子１１１は温度調整機能付のマウントに搭載されていてもよい。発光素子１１１と送信回路１１５は、ワイヤボンディング等で接続されていてもよい。

光学系１２０はレンズ１１３を含み、発光素子１１１から出力される光を光ファイバ１０２に結合する。光学系１２０は、レンズ１２５の他にプリズム、ミラー等を含んでいてもよい。

光ファイバ１０２を伝送する光信号は、光受信モジュール１０３で受光される。光受信モジュール１０３は、光学系１２０と、Ｏ／Ｅコンバータ１４０と、コネクタ１３０を有する。Ｏ／Ｅコンバータ１４０は、受光素子１１２と受信回路１１６を有する。

光学系１２０はレンズ１１４を含み、光ファイバ１０２を伝搬してきた光を受光素子１１２に結合する。受光素子１１２は受光量に応じた光電流を出力する。受信回路１１６は光電流を電圧信号に変換するトランスインピーダンスアンプを含む。電圧信号はコネクタ１３０から別の計算機、ＬＳＩ等に出力される。

光送信モジュール１０１では、差動入力・単相出力のドライバ回路を用いて発光素子１１１が駆動されるので、低消費電流での高速駆動が可能である。単相出力構成で、信号源と発光素子１１１及び伝送線路のインピーダンス不整合が終端されており、送信回路１１５から発光素子１１１まで効率のよい電気伝送が行われる。

図１４は、光伝送装置の別の例として、光ケーブルコネクタ２４０付きの光トランシーバモジュール２００を示す。光トランシーバモジュール２００は、光送信サブアセンブリ（ＴＯＳＡ：Transmission Optical Sub-Assembly）２０１、光受信サブアセンブリ（ＲＯＳＡ（Receiver Optical Sub-Assembly）２０２、及び電気ＩＣ２０３を有する。

光送信サブアセンブリ２０１には、レーザ、光変調器、モニタ用フォトダイオード等が含まれる。光受信サブアセンブリ２０２には、受光素子、ＴＩＡなどが含まれる。電気ＩＣは、実施形態のドライバ回路１０と、後置増幅回路、マイクロコントローラ等を含む。電気ＩＣ２０３に含まれるドライバ回路を、ＴＯＳＡ２０１のパッケージ内部に配置してドライバ内蔵型の光送信モジュールを形成してもよい。

電気ＩＣ２０３の側に電気コネクタ２３０が設けられ、ＴＯＳＡ及びＲＯＳＡの側に光ケーブルコネクタ２４０が接続されている。光ケーブルコネクタ２４０は、複数の光ファイバ２４２が被覆テープでまとめられたファイバリボン２４１を有し、複数チャネルでの光伝送を行う。

光ケーブルコネクタ２４０の反対側の端部に、別の光トランシーバモジュール２００が接続されている。コネクタ２３０をサーバ、計算機等の機器の電気コネクタと嵌合させことで、機器間で低消費電流かつ高速の光通信が行われる。

以上、特定の実施例に基づいて本発明を説明してきたが、本発明は実施例のみに限定されず多様な変更例を含む。たとえば、図８の可変電流源２０ＢのトランジスタＱ１〜Ｑ７のすべてを電界効果型のトランジスタで形成してもよい。図８及び図９のトランジスタ１３５として電界効果トランジスタを用い、ドレイン接地回路またはソースフォロワとして機能させてもよい。図１１の電流制御回路３６でデジタル出力の差動入力Ａ／Ｄコンバータに替えて、アナログ出力の差動入力アンプを用いてもよい。各実施例の終端回路３０Ａ〜３０Ｅと、可変電流源２０Ａ及び２０Ｂはどのように組み合わせてもよい。駆動対象の光デバイスとして、ＶＣＳＥｌ等の発光素子に限定されず、単相駆動型の外部光変調器であってもよい。この場合も、実施形態のドライバ回路を用いることで、低消費電流の高速駆動が実現する。

以上の説明につき、以下の付記を呈示する。
（付記１）
可変電流源と、
終端回路と、
光デバイスを駆動する駆動信号が出力される単一の出力ノードと、
を有する差動入力・単相出力の駆動回路であって、
前記可変電流源は、
外部から第１信号が入力される第１入力ノード(SW1)に接続される第１電流源と、
外部から前記第１信号の反転信号である第２信号が入力される第２入力ノード(SW2)に接続される第２電流源と、
前記第１電流源と前記第１入力ノードの間に接続され、前記第２信号の値に応じて切り替わる第１バイパス回路と、
前記第２電流源と前記第２入力ノードの間に接続され、前記第１信号の値に応じて切り替わる第２バイパス回路と、
を有し、
前記単一の出力ノードから、前記第１信号の値に応じた駆動信号が出力される
ことを特徴とする駆動回路。
（付記２）
前記第１バイパス回路は、前記第１入力ノードが導通するときにオフになり、
前記第２バイパス回路は、前記第２入力ノードが導通するときにオフになり、
前記第１電流源には、前記第１信号の電位にかかわらず一定量の第１電流が流れ、
前記第２電流源には、前記第２信号の電位にかかわらず、前記第１電流と異なる一定量の第２電流が流れる、
ことを特徴とする付記１に記載の駆動回路。
（付記３）
前記第１入力ノードが導通するときに、前記単一の出力ノードから前記第２電流の駆動信号が出力され、
前記第２入力ノードが導通するときに、前記単一の出力ノードから前記第１電流の駆動信号が出力されることを特徴とする付記１または２に記載の駆動回路。
（付記４）
前記終端回路は、
第１電源電圧(V_DD)に接続される第３電流源と、
前記第３電流源と並列に接続され、前記出力ノードから取り出される前記駆動信号の平均電圧値に略等しい第２電源電圧(V_DD3)に接続される抵抗素子と、
前記抵抗素子を流れる電流に応じて前記第３電流源を流れる電流値を可変に制御する電流制御回路と、
を有することを特徴とする付記１〜３のいずれかに記載の駆動回路。
（付記５）
前記電流制御回路は、
前記第２電源電圧(V_DD3)に接続される第１の入力端子と、前記平均電圧値に接続される第２の入力端子と、前記第１の入力端子と前記第２の入力端子の間の電圧差を表わす制御信号を前記第３電流源に出力する出力端子とを有する差動回路、
を有することを特徴とする付記４に記載の駆動回路。
（付記６）
前記終端回路は、
第１電源電圧(V_DD)に接続される定電流源と、
前記定電流源と並列に接続され、前記出力ノードから取り出される前記駆動信号の平均電圧値に略等しい第２電源電圧(V_DD3)に接続される抵抗素子と、
前記抵抗素子を流れる電流に応じて、前記定電流源から流れる定電流の一部を分岐して別経路に流す電流制御回路と、
を有することを特徴とする付記１〜３のいずれかに記載の駆動回路。
（付記７）
前記電流制御回路は、前記第２電源電圧(V_DD3)に接続される第１の入力端子と、前記平均電圧値に接続される第２の入力端子とを有し、前記第１の入力端子と前記第２の入力端子の間の電圧差に応じた電流値を分岐して接地回路に流すトランスコンダクタンス・アンプを有することを特徴とする付記６に記載の駆動回路。
（付記８）
前記終端回路は、
第１電源電圧(V_DD)に接続される第３電流源と、
前記第１電源電圧と前記出力ノードの間で、前記第３電流源と並列に接続される抵抗素子と、
前記抵抗素子の前記第１電源電圧の側で前記抵抗素子に直列接続され、前記抵抗素子のインピーダンスよりも低いインピーダンスを有し、前記抵抗素子の両端の電圧を均等にする電圧レベルシフタと、
を有することを特徴とする付記１〜３のいずれかに記載の駆動回路。
（付記９）
前記電圧レベルシフタは、
前記抵抗素子の前記第１電源電圧の側で前記抵抗素子に直列接続されるトランジスタ、
を有し、前記トランジスタのベースまたはゲートに前記出力ノードに現れる電圧値と前記トランジスタの閾値電圧の総和が印加されることを特徴とする付記８に記載の駆動回路。（付記１０）
前記電圧レベルシフタは、
前記抵抗素子の前記第１電源電圧の側で前記抵抗素子に直列接続されるトランジスタ、
を有し、前記トランジスタのベースまたはゲートに、前記出力ノードに現れる電圧と、前記トランジスタと前記抵抗素子の間のノードの電圧の差分電圧が負帰還されることを特徴とする付記８に記載の駆動回路。
（付記１１）
付記１〜１０のいずれかに記載の駆動回路と、
前記駆動回路によって駆動される光デバイスと、
を有することを特徴とする光送信モジュール。
（付記１２）
付記１１に記載の光送信モジュールと、
光受信モジュールと、
前記光送信モジュールと前記光受信モジュールの間を接続する光ファイバと、
を有することを特徴とする光伝送装置。

１，１Ａ、２、２Ａ、３、４、５、６、７ Ｅ／Ｏコンバータ
１０、１０−１、１０−２、１０−２Ａ、１０−３、１０−４、１０−５、１０−６、１０−７ ドライバ回路（駆動回路）
１１ 光デバイス
２０、２０Ａ、２０Ｂ 可変電流源
３０、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ 終端回路
３１ 定電流源
３４ １２３、１２４ 電流源
３６、３７ 電流制御回路
１００ 光伝送装置
１０１ 光送信モジュール
１０２ 光ファイバ
１０３ 光受信モジュール
１２０ 光学系
１２１、１２２ バイパス回路
１３１、１３１Ａ、１３１Ｂ 電圧レベルシフタ
１３２ 電圧生成回路
１３３、１３７、１３８ 電圧平均化回路
１３４ 積分器
１３５ トランジスタ（コレクタ接地回路またはエミッタフォロワ）
１３６ オペアンプ
１３９ 差動入力ＡＤＣ（差動回路）
１４１ トランスコンダクタンス・アンプ
２００ 光トランシーバモジュール（光伝送装置）
ｎ１ ノード（出力ノード）
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４ スイッチ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６ トランジスタ

Claims (9)

1. 可変電流源と、
   前記可変電流源と第１電源電圧の間に直列に接続される終端回路と、
   前記可変電流源と前記終端回路の間から光デバイスを駆動する駆動信号を出力する単一の出力ノードと、
   を有し、
   前記終端回路は、第１電源電圧側と前記光デバイスとのインピーダンス不整合を終端させる回路であり、
   前記可変電流源は、
   差動入力信号の第１信号の電位に応じてオン・オフが切り替わる第１入力ノードと、
   前記第１入力ノードに直列に接続される第１電流源と、
   前記第１信号の反転信号である第２信号の電位に応じてオン・オフが切り替わる第２入力ノードと、
   前記第２入力ノードに直列に接続される第２電流源と
   前記第１電流源と前記第１入力ノードの間に接続され、前記第１入力ノードがオフのときに前記第２信号の値に応じて前記第１電流源から第２電源電圧に第１電流をバイパスする第１バイパス回路と、
   前記第２電流源と前記第２入力ノードの間に接続され、前記第２入力ノードがオフのときに前記第１信号の値に応じて前記第２電流源から前記第２電源電圧に第２電流をバイパスする第２バイパス回路と、
   を有し、
   前記単一の出力ノードから、前記第１信号の値に応じた駆動信号が出力される
   ことを特徴とする駆動回路。
2. 前記第１バイパス回路は、前記第１電流源と前記第２電源電圧の間に接続される第３スイッチを有し、前記第３スイッチは、前記第１信号が第１電位で前記第１入力ノードが導通するときにオフになり、
   前記第２バイパス回路は、前記第２電流源と前記第２電源電圧の間に接続される第４スイッチを有し、前記第４スイッチは、前記第２信号が第１電位で前記第２入力ノードが導通するときにオフになり、
   前記第１電流源には、前記第１信号の電位にかかわらず一定量の前記第１電流が流れ、
   前記第２電流源には、前記第２信号の電位にかかわらず、前記第１電流と異なる一定量の前記第２電流が流れる、
   ことを特徴とする請求項１に記載の駆動回路。
3. 前記終端回路は、
   前記第１電源電圧と前記出力ノードの間に接続される第３電流源と、
   前記出力ノードと、前記出力ノードから取り出される前記駆動信号の平均電圧値に略等しい第３電源電圧との間に接続される抵抗素子と、
   前記抵抗素子を流れる電流に応じて前記第３電流源を流れる電流値を可変に制御する電流制御回路と、
   を有し、前記抵抗素子を流れる電流を差し引いた量の電流が前記第３電流源を流れることを特徴とする請求項１または２に記載の駆動回路。
4. 前記終端回路は、
   前記第１電源電圧と前記出力ノードの間に接続される定電流源と、
   前記出力ノードと、前記出力ノードから取り出される前記駆動信号の平均電圧値に略等しい第３電源電圧との間に接続される抵抗素子と、
   前記抵抗素子を流れる電流に応じて、前記定電流源から流れる定電流の一部を分岐して別経路に流す電流制御回路と、
   を有し、前記抵抗素子を流れる電流の平均電流が接地電位へ分岐されることを特徴とする請求項１または２に記載の駆動回路。
5. 前記終端回路は、
   前記第１電源電圧と前記出力ノードの間に接続される第３電流源と、
   前記第１電源電圧と前記出力ノードの間で、前記第３電流源と並列に接続される抵抗素子と、
   前記抵抗素子の前記第１電源電圧の側で前記抵抗素子に直列接続され、前記抵抗素子のインピーダンスよりも低いインピーダンスを有するトランジスタを備える電圧レベルシフタを有し、前記トランジスタによって前記抵抗素子の両端の電圧を均等にすることを特徴とする請求項１または２に記載の駆動回路。
6. 前記電圧レベルシフタの前記トランジスタのベースまたはゲートに、前記出力ノードに現れる電圧値と前記トランジスタの閾値電圧の総和が印加されることを特徴とする請求項５に記載の駆動回路。
7. 前記電圧レベルシフタの前記トランジスタのベースまたはゲートに、前記出力ノードに現れる電圧と、前記トランジスタと前記抵抗素子の間のノードの電圧の差分電圧が負帰還されることを特徴とする請求項５に記載の駆動回路。
8. 請求項１〜７のいずれか１項に記載の駆動回路と、
   前記駆動回路によって駆動される光デバイスと、
   を有することを特徴とする光送信モジュール。
9. 請求項８に記載の光送信モジュールと、
   光受信モジュールと、
   前記光送信モジュールと前記光受信モジュールの間を接続する光ファイバと、
   を有することを特徴とする光伝送装置。

Images