JP6992913B2 - リードフレーム配線構造及び半導体モジュール - Google Patents

リードフレーム配線構造及び半導体モジュール Download PDF

Info

Publication number
JP6992913B2
JP6992913B2 JP2020556707A JP2020556707A JP6992913B2 JP 6992913 B2 JP6992913 B2 JP 6992913B2 JP 2020556707 A JP2020556707 A JP 2020556707A JP 2020556707 A JP2020556707 A JP 2020556707A JP 6992913 B2 JP6992913 B2 JP 6992913B2
Authority
JP
Japan
Prior art keywords
lead frame
joint portion
joint
frame wiring
leg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020556707A
Other languages
English (en)
Other versions
JPWO2020095614A1 (ja
Inventor
諒 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020095614A1 publication Critical patent/JPWO2020095614A1/ja
Application granted granted Critical
Publication of JP6992913B2 publication Critical patent/JP6992913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • H10W70/427Bent parts
    • H10W70/429Bent parts being the outer leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/466Tape carriers or flat leads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07336Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07631Techniques
    • H10W72/07636Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/871Bond wires and strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/886Die-attach connectors and strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

本発明は、リードフレーム配線構造及び半導体モジュールに関する。
半導体モジュールは、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の半導体素子が設けられ、産業用途としてエレベータなどのモータ駆動制御インバータ等に利用されている。また、近年では、車載用モータ駆動制御インバータにも広く利用されている。車載用モータ駆動制御インバータでは、燃費向上のため小型・軽量化や、エンジンルーム内の配置のため高温動作環境での長期信頼性が要求される。
従来、このような小型・軽量化や高温動作環境での長期信頼性の要求に対応するために、半導体チップ(半導体素子)と電極パターンとの間をリードフレーム配線方式で接続する半導体モジュールが提案されている(例えば、特許文献1参照)。リードフレーム配線方式とは、金属板の型加工により成形されたリードフレーム配線を用いて、半導体チップを支持固定し、半導体チップと電極パターンとを接続する方式である。
特開2018-46164号公報
一般に、上述したリードフレーム配線においては、その両端部にL字状の折り曲げ部が設けられ、この折り曲げ部の水平面の下面で半導体チップや電極パターンの上面にはんだで接合される。はんだによる半導体チップ等への接合の際には、折り曲げ部の垂下面部にはんだが這い上がる事態が発生し得る。折り曲げ部の水下面部にはんだが這い上がると、半導体チップ上面に熱変形による応力(歪み)が集中し、半導体チップが破損する事態が発生し得る。
本発明はかかる点に鑑みてなされたものであり、半導体素子に対する応力集中を軽減することができるリードフレーム配線構造及び半導体モジュールを提供することを目的の1つとする。
本実施形態のリードフレーム配線構造は、リードフレーム配線の一方側に配置される半導体素子と、前記リードフレーム配線の他方側に配置される接続対象とを電気的に接続するリードフレーム配線構造であって、前記半導体素子にはんだ接合される第1接合部と、前記第1接合部から離間して配置され前記接続対象にはんだ接合される第2接合部と、前記第1接合部と前記第2接合部とを連結する連結部と、を有し、前記連結部は、前記第1接合部及び前記第2接合部から上下方向に離間して配置される連結面部と、前記連結面部の前記一方側の端部から前記第1接合部側に延びる第1脚部と、前記連結面部の前記他方側の端部から前記第2接合部側に延びる第2脚部とを有し、前記第1脚部は、前記第1接合部における前記一方側の端部と前記他方側の端部との間に配置される当該第1接合部の外縁部の一部に接続されることを特徴としている。
本発明によれば、半導体チップに対する応力集中を軽減することができる。
本実施の形態に係るリードフレーム配線構造が適用された半導体モジュールの構成を示す断面図である。 本実施の形態に係る半導体モジュールが有するリードフレーム配線の平面図である。 本実施の形態に係るリードフレーム配線の斜視図である。 本実施の形態に係るリードフレーム配線の加工前の展開図である。 本実施の形態に係るリードフレーム配線の加工過程の状態の斜視図である。 本実施の形態に係るリードフレーム配線の加工過程の状態の斜視図である。 本実施の形態に係るリードフレーム配線と半導体チップの位置関係の説明図である。 本実施の形態の変形例に係るリードフレーム配線の斜視図及び加工前の展開図である。 本実施の形態の変形例に係るリードフレーム配線の斜視図及び加工前の展開図である。 従来のリードフレーム配線の半導体素子に対する接合箇所の拡大模式図である。
車載用モータ駆動制御インバータ等に利用される半導体モジュールでは、小型・軽量化や高温動作環境での長期信頼性の要求に対応するために、半導体チップと電極パターンとの間をリードフレーム配線で接続するリードフレーム配線方式を採用するものが知られている。以下、従来のリードフレーム配線の構成について、図10を参照して説明する。図10は、従来のリードフレーム配線の半導体素子に対する接合箇所の拡大模式図である。
一般に、リードフレーム配線において、半導体チップ等に接続される部分には、図10に示すように、側面視にて、略垂直に延在する垂下面部101と、垂下面部101の端部からL字状に折り曲げられ、水平に延在する水平面部102とが設けられている。リードフレーム配線は、水平面部102の下面が半導体チップ103の上面に対して半田104によって接合される。
水平面部102の下方に配置された半田104は、水平面部102の下面に均等に押し広げられて接合に寄与する。一方、垂下面部101の下方に配置された半田104においては、水平面部102と反対側に配置された垂下面部101の側面101aを這い上がる事態が発生し得る。半導体チップ103においては、通電オン-オフの繰り返し制御に伴って熱変形が繰り返し発生することとなる。半田104の這い上がり部104aが発生した部分には、他の部分に比べて半田104が集中することから、半導体チップ103の上面に熱変形による応力(歪み)が集中し、半導体チップ103の破損の原因となり得る。
本発明者は、リードフレーム配線に対する曲げ加工に伴って形成されるR形状部101bがはんだの這い上がり現象の要因となっていることに着目した。そして、曲げ加工に伴って形成されるR形状部101bの表面積を縮小することが、はんだの這い上がり現象の発生を抑制し、半導体チップに対する応力集中の軽減に寄与することを見出し、本発明に想到した。
すなわち、本発明の骨子は、リードフレーム配線の一方側に配置される半導体素子にはんだ接合される第1接合部と、リードフレーム配線の他方側に配置される接続対象にはんだ接合される第2接合部と、第1接合部と第2接合部とを連結する連結部とを有するリードフレーム配線構造において、上下方向に延びて第1接合部に接合される脚部を連結部に設けると共に、当該脚部を第1接合部における一方側の端部と他方側の端部との間に配置される外縁部の一部に接続することである。
本発明によれば、第1接合部における一方側の端部と他方側の端部との間に配置される外縁部の一部に脚部が接続される。このため、第1接合部を半導体素子に接合するためのはんだに対する脚部の接触面積を低減することができる。これにより、脚部を曲げ加工により形成する場合であっても、曲げ加工に伴って形成されるR形状部の表面積を縮小することができるので、はんだの這い上がり現象の発生を抑制し、半導体チップに対する応力集中を軽減することができる。
以下、本実施の形態に係る半導体モジュールの構成について、図面を参照して説明する。図1は、本実施の形態に係るリードフレーム配線構造が適用された半導体モジュール1の構成を示す断面図である。以下においては、説明の便宜上、図1に示す上下方向及び左右方向を半導体モジュール1の上下方向及び左右方向として説明するものとする。しかしながら、本明細書上で用いる上下方向は、必ずしも重力方向に限定されない。
図1に示すように、半導体モジュール1は、上面及び下面に電極パターン2(2a~2c)が設けられた絶縁基板3を備えている。絶縁基板3の上面には、離間して配置された電極パターン2a、2bが設けられている。絶縁基板3の下面には、絶縁基板3の全体に配置された電極パターン2cが設けられている。例えば、電極パターン2a~2cは、銅(Cu)やアルミニウム(Al)など金属の箔や板などで構成される。電極パターン2にはニッケル(Ni)などのメッキ層が設けられてもよい。以下においては、説明の便宜上、上面及び下面に電極パターン2が設けられた絶縁基板3を積層基板4と呼ぶものとする。
電極パターン2aの上面には、はんだ5aを介して半導体チップ6が接合されている。例えば、半導体チップ6は、IGBT(Insulated Gate Bipolar Transistor)、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子、FWD(Free Wheeling Diode)などのダイオード等の半導体素子で構成される。半導体チップ6には、IGBTとFWDを一体化したRC(Reverse Conducting)-IGBT、逆バイアスに対して十分な耐圧を有するRB(Reverse Blocking)-IGBT等の半導体素子で構成されてもよい。半導体チップ6は、シリコン(Si)、炭化けい素(SiC)や窒化ガリウム(GaN)などの半導体基板を用いて形成されてよい。
半導体チップ6の上面及び電極パターン2bの上面には、電気接続用の配線として、リードフレーム配線(以下、単に「リードフレーム」という)7が接合されている。リードフレーム7は、金属板に曲げ加工を施して構成され、概して左右方向に延在すると共に、その両端で下方側に屈曲する形状を有している。半導体チップ6の上面には、はんだ5bを介してリードフレーム7の一方の接合部71が接合されている。電極パターン2bの上面には、はんだ5cを介してリードフレーム7の他方の接合部72が接合されている。これらの接合部71と接合部72とは連結部73によって連結されている。なお、リードフレーム7の構成については後述する。半導体チップ6は半導体素子の一例を構成し、電極パターン2bは接続対象の一例を構成する。接合部72の接続対象は、電極パターン2bに限定されず、半導体モジュール1の外部端子などの構成が含まれる。リードフレーム7は、その一方側(図1に示す左方側)に配置された半導体チップ6と、その他方側(図1に示す右方側)に配置された電極パターン2bとを電気的に接続する。
電極パターン2cの下面には、はんだ5dを介して金属基板8が接合されている。言い換えると、金属基板8の上面にはんだ5dを介して積層基板4が接合されている。金属基板8は、半導体モジュール1の駆動に伴って発生する熱を放熱する役割を果たす。金属基板8は、図示しない放熱フィンを有してもよい。以下においては、説明の便宜上、金属基板8と積層基板4と半導体チップ6とが積層された部材を積層組立体9と呼ぶものとする。積層組立体9には、樹脂ケース10が接着されている。例えば、樹脂ケース10は、シリコンなどの接着剤により積層組立体9に接着される。
樹脂ケース10の一部には、金属端子11が埋め込まれている。金属端子11は、上下方向に延在し、樹脂ケース10を貫通している。金属端子11の下端部11aは、樹脂ケース10内に露出している。金属端子11の上端部11bは、樹脂ケース10の外側に突出している。樹脂ケース10内で露出する金属端子11の一部と半導体チップ6の上面との間には、金属ワイヤ12が接続されている。このように構成部品が配置された状態で、樹脂ケース10の内部には、半導体チップ6を絶縁保護するため、エポキシなどの硬質樹脂や、シリコーンゲル等で構成される封止樹脂13が充填されている。
ここで、本実施の形態に係る半導体モジュール1が有するリードフレーム7の構成について、図2及び図3を参照して説明する。図2は、本実施の形態に係る半導体モジュール1が有するリードフレーム7の平面図である。図3は、本実施の形態に係るリードフレーム7の斜視図である。リードフレーム7は、全体に亘って同一の厚み寸法を有する金属板に対する曲げ加工(型加工)により成形される。
図2及び図3に示すように、リードフレーム7は、概して平面で構成される接合部71、72と、これらの接合部71、72を連結する連結部73とを含んで構成される。接合部71は、第1接合部の一例を構成し、接合部72は、第2接合部の一例を構成する。また、連結部73は、連結部の一例を構成する。接合部71と接合部72とは、左右方向に離間して配置されている。なお、接合部71、72および連結部73はそれぞれ実質的に平板形状であってよい。また、接合部71、72の角は、面取りされてもよい。
接合部71は、その一方側(図2に示す左方側)に配置された狭幅部71bと、その他方側(図2に示す右方側)に配置された広幅部71aとを有する。広幅部71aは、リードフレームを構成する金属板の幅方向(図2に示す上下方向)に第1の幅寸法Xを有する。狭幅部71bは、広幅部71aよりも狭い幅寸法Yを有し、広幅部71aの側縁部71cから左方側に突出して形成されている。
広幅部71a及び狭幅部71bは、平面視にて、いずれも概して長方形状を有している。例えば、広幅部71a及び狭幅部71bの左右方向の幅寸法は、同一に設定される。この場合、側縁部71cは、接合部71の左方側端部と右方側端部との中間位置に配置される。狭幅部71bは、平面視にて、広幅部71aの側縁部71cの中央部分(図2に示す上下方向の中央部分)に配置されている。接合部72は、図2に示す上下方向に同一幅の平坦面で構成される。接合部71の広幅部71a及び接合部72は、リードフレーム7を構成する金属板と同一の幅(幅寸法X)を有している。
連結部73は、接合部71、72よりも上方側の位置で左右方向に延在する連結面部73aと、連結面部73aの一方側(図2に示す左方側)の端部(一端部)から接合部71側(下方側)に向けて延びる脚部73bと、連結面部73aの他方側(図2に示す右方側)の端部(他端部)から接合部72側(下方側)延びる脚部73cとを有している。脚部73bは、第1脚部の一例を構成し、脚部73cは、第2脚部の一例を構成する。本実施の形態において、脚部73cは、脚部73bよりも上下方向に長い寸法を有している。このため、接合部71は、接合部72より上方側の位置で左右方向に延在している。
脚部73bには、一対の連結脚部73b、73bが設けられている。これらの連結脚部73b、73bは、連結面部73aの側端部(図2に示す上方側端部、下方側端部)に配置されている。これらの連結脚部73b、73bは、接合部71における一方側(図2に示す左方側)の端部(より具体的には、狭幅部71bの左端部)と、接合部71における他方側(図2に示す右方側)の端部(より具体的には、広幅部71aの右端部)との間に配置される外縁部71dの一部に接続されている。ここで、接合部71における一方側の端部と他方側の端部との間に配置される外縁部71dとは、接合部71における左右の端部以外の外縁部(すなわち、図2に示す上方側及び下方側の外縁部)をいう。連結脚部73b、73bは、より具体的にいうと、狭幅部71bが突出する広幅部71aの側縁部71cの近傍であって、狭幅部71bの非形成領域に接続されている。更に具体的には、連結脚部73b、73bは、狭幅部71bの外側(図2に示す上方側及び下方向側)に配置された広幅部71aの一部に連結されている。一対の連結脚部73b、73bの間には、開口部74が形成されている。脚部73cは、平面部73aと同一幅の平面で構成される。
次に、上記構成を有するリードフレーム7の加工工程毎の状態について、図4~図6を参照して説明する。図4は、本実施の形態に係るリードフレーム7の加工前の展開図である。図5及び図6は、本実施の形態に係るリードフレーム7の加工過程の状態の斜視図である。図4~図6においては、図1に示した半導体モジュール1の上下方向及び左右方向を示している。図4及び図5Aに示すように、加工前のリードフレーム7を構成する金属板70は、平面視にて、左右方向に長手方向を有する実質的に長方形状を有している。
金属板70には、図4に示す右方側端部寄りの位置にスリットSAが形成されている。スリットSAは、金属板70の板面に垂直に金属板70を貫通して形成されている。スリットSAは、平面視にて、金属板70の端面と平行な方向(図4に示す上下方向)に延在する第1スリットS1と、第1スリットS1の両端部から図4に示す右方側に延びる一対の第2スリットS2とを有している。スリットSAは、平面視にて、全体として図4に示す右方側に開口したコ字形状を有している。第1スリットS1は、金属板70の図4に示す中央部分で延在している。第2スリットS2は、それぞれ金属板70の端面(図4に示す上下方向の端面)から僅かに内側の位置に形成され、互いに平行に延在している。金属板70およびスリットSAは、角に面取りが設けられてもよい。
なお、図4~図6においては、説明の便宜上、金属板70に対して曲げ加工を行う位置に第1加工線BL1~第4加工線BL4を示している。第1加工線BL1は、第2スリットS2の右方側端部近傍で第2スリットS2の外側(図4に示す上方側及び下方側)に配置されている。第2加工線BL2は、第1スリットS1よりも僅かに左方側の位置に配置されている。第3加工線BL3は、金属板70の中央よりも僅かに左方側の位置に配置されている。第4加工線BL4は、金属板70の図4に示す左方側端部寄りの位置に配置されている。これらの第1加工線BL1~第4加工線BL4は、いずれも金属板70の左右方向の端面と平行に延在して設けられている。
また、図4及び図5Aにおいては、説明の便宜上、曲げ加工後のリードフレーム7の構成部分の符号を示している。図4及び図5Aに示すように、スリットSA及び第1加工線BL1よりも右方側の部分で接合部71が構成され、第2加工線BL2と第1加工線BL1及びスリットSAとの間の部分で連結部73の脚部73bが構成される。また、第2加工線BL2と第3加工線BL3との間の部分で連結部73の連結面部73aが構成され、第3加工線BL3と第4加工線BL4との間の部分で連結部73の脚部73cが構成され、第4加工線BL4よりも左方側の部分で接合部72が構成される。
リードフレーム7を加工する際には、まず、第1加工線BL1に沿って、金属板70のスリットSAより左方側部分を立ち上げるように曲げ加工が行われる。図5Bに示すように、金属板70は、非加工部分に対して垂直になる位置まで折り曲げられる。このように金属板70を折り曲げることにより接合部71、連結部73の脚部73b及び開口部74が形成される。
このとき、スリットSAの内側に配置された金属板70の部分は、接合部71の狭幅部71bを構成する。第1加工線BL1より右方側の金属板70の部分は、接合部71の広幅部71aを構成する。また、第1加工線BL1に沿って配置される広幅部71aの一部は、狭幅部71bが突出形成される側縁部71cを構成する。接合部71に対する連結部73の脚部73bは、側縁部71c近傍であって、狭幅部71bが形成されていない領域(非形成領域)に曲げ加工により形成されている。
次に、第2加工線BL2に沿って、金属板70の第2加工線BL2より上方側部分を右方側に倒すように曲げ加工が行われる。図6Aに示すように、第2加工線BL2よりも上方側の金属板70の一部は、接合部71と平行になる位置まで折り曲げられる。このように金属板70を折り曲げることにより、連結部73の連結面部73aが形成される。
次に、第3加工線BL3に沿って、金属板70の第3加工線BL3より右方側部分を下方側に倒すように曲げ加工が行われる。図6Bに示すように、第3加工線BL3よりも右方側の金属板70の一部は、一対の脚部73bの延在方向と平行になる位置まで折り曲げられる。このように金属板70を折り曲げることにより、連結部73の脚部73cが形成される。
最後に、第4加工線BL4に沿って、金属板70の第4加工線BL4より下方側部分を上方側に起こすように曲げ加工が行われる。図3に示すように、第4加工線BL4よりも下方側の金属板70の一部は、接合部71と平行になる位置まで折り曲げられる。このように金属板70を折り曲げることにより、接合部72が形成される。このようにして、図3に示すリードフレーム7が完成する。
このように形成されたリードフレーム7が半導体チップ6及び電極パターン2bの上面にはんだ接合される。ここで、半導体チップ6に対するリードフレーム7の位置関係について、図7を参照して説明する。図7は、本実施の形態に係るリードフレーム7と半導体チップ6の位置関係の説明図である。図7A、図7Bにおいては、それぞれリードフレーム7の斜視図及び平面図を示している。また、図7においては、説明の便宜上、半導体チップ6の外縁部を一点鎖線で示している。
図7A、図7Bに示すように、本実施の形態において、リードフレーム7は、接合部71が半導体チップ6の中央領域に配置されるように、接合部71が半導体チップ6の上面にはんだ接合される。より具体的には、リードフレーム7は、一対の連結脚部73b、73bが、半導体チップ6における左方側端部61と右方側端部62との中間位置63を含む位置に配置されるように半導体チップ6に接合される(図7B参照)。
図7Aに示すように、リードフレーム7においては、接合部71における左方側端部と右方側端部との間に配置される外縁部71dの一部に連結部73の脚部73b(一対の連結脚部73b、73b)が接続される。このため、接合部71を半導体チップ6に接合するためのはんだに対する脚部73b(一対の連結脚部73b、73b)の接触面積を低減することができる。これにより、脚部73bを曲げ加工により形成する場合であっても、曲げ加工に伴って形成されるR形状部の表面積を縮小することができるので、はんだの這い上がり現象の発生を抑制し、半導体チップに対する応力集中を軽減することができる。
より具体的にいうと、リードフレーム7において、はんだの這い上がり現象の要因となるR形状部は、連結部73の脚部73b(一対の連結脚部73b、73b)の下端部(より具体的には、一対の連結脚部73b、73bの下端部における左方側面)のみに限定されている。これにより、接合部71の幅方向全体にR形状部を有する場合と比べてR形状部の表面積を大幅に縮小できるので、はんだの這い上がり現象の発生を抑制し、半導体チップ6に対する応力集中を軽減することができる。
特に、本実施の形態に係るリードフレーム7において、連結部73の脚部73b(一対の連結脚部73b、73b)が、半導体チップ6における左方側端部61と右方側端部62との中間位置63を含む位置に配置されている。一般に、半導体チップ6は、外周縁部近傍の部分に対する応力集中により破損し易い。これに対し、本実施の形態に係るリードフレーム7によれば、脚部73b(一対の連結脚部73b、73b)が半導体チップ6の左右方向の中間位置63を含む位置に配置されることから、一対の連結脚部73b、73b周辺に応力が集中する場合であっても、半導体チップ6の中央近傍に応力集中箇所を配置できるので、半導体チップ6を破損し難くすることができる。
また、本実施の形態に係るリードフレーム7においては、連結面部73aの左方側端部から一対の連結脚部73b、73bが延び、接合部71における対向する外縁部71dに接続されている。これにより、一対の連結脚部73b、73bの周辺に応力が集中する場合であっても、当該応力集中箇所を離間した位置(図7Bに示す上下方向に離間した位置)に配置できるので、半導体チップ6に対する応力集中の影響を低減することができる。
また、本実施の形態に係るリードフレーム7において、脚部73b(一対の連結脚部73b、73b)は、金属板70に形成されたスリットSAの周辺部分に曲げ加工を施すことで形成される(図5A及び図5B参照)。このため、複雑な構成を必要とすることなく、簡単に曲げ加工に伴って形成されるR形状部の表面積を縮小することができる。
さらに、本実施の形態に係るリードフレーム7において、脚部73b(一対の連結脚部73b、73b)は、接合部71における左方側端部と右方側端部との間の中間位置(広幅部71aの側縁部71c)を含む位置に配置されている(図7B参照)。このため、リードフレーム7を接合する際の荷重を、脚部73bを介して接合部71の中央付近で受け止めることができるので、接合部71をバランス良く半導体チップ6に接合することができる。
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている構成要素の大きさや形状、機能などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
例えば、上記実施の形態においては、リードフレーム7を構成する金属板70にスリットSAを設け、一対の脚部73bを設ける場合について説明している。しかしながら、リードフレーム7の構成については、これに限定されるものではなく適宜変更が可能である。図8は、本実施の形態の変形例に係るリードフレーム7Aの斜視図(図8A)及び加工前の展開図(図8B)である。なお、図8において、上記実施の形態と共通の構成については、同一の符号を付与し、説明を省略する。
図8Bに示すように、変形例に係るリードフレーム7Aにおいては、金属板70にスリットSBが形成される点でリードフレーム7と相違する。スリットSBは、金属板70の板面に垂直に金属板を貫通して形成されている。スリットSBは、平面視にて、金属板70の端面と平行(図8Bに示す上下方向)に延在する第3スリットS3と、図8Bに示す第3スリットS3の下端部から右方側に延在する第4スリットS4とを有している。第3スリットS3は、金属板70の図8Bに示す上端部から下方側に、金属板70の中央よりも僅かに下方側の位置まで延在している。第4スリットS4は、金属板70の長手方向に沿って延在している。
このように構成された金属板70に対し、上記実施の形態と同様の曲げ加工を施すことにより、図8Aに示すリードフレーム7Aが形成される。リードフレーム7Aにおいては、接合部71に接続される連結部73の脚部73bが単一の連結脚部73bを有する点で、上記実施の形態に係るリードフレーム7と相違する。なお、連結脚部73bは、連結脚部73b又は連結脚部73bに比べて幅が広く構成されている。連結脚部73bは、一対の連結脚部73b、73bと同様に、接合部71における左方側端部と右方側端部との間に配置される外縁部71dの一部に接続されている。
このような構成を有するリードフレーム7Aにおいても、はんだの這い上がり現象の要因となるR形状部は、連結部73の脚部73b(連結脚部73b)の下端部のみに限定されている。これにより、接合部71の幅方向全体にR形状部を有する場合と比べてR形状部の表面積を大幅に縮小できるので、はんだの這い上がり現象の発生を抑制し、半導体チップ6に対する応力集中を軽減することができる。
また、上記実施の形態においては、リードフレーム7を構成する金属板70の板面に垂直にスリットSAを設ける場合について説明している。しかしながら、リードフレーム7の構成については、これに限定されるものではなく適宜変更が可能である。図9は、本実施の形態の変形例に係るリードフレーム7Bの斜視図(図9A)及び加工前の展開図(図9B)である。なお、図9において、上記実施の形態と共通の構成については、同一の符号を付与し、説明を省略する。
図9Bに示すように、変形例に係るリードフレーム7Bにおいては、金属板70にスリットSCが形成される点でリードフレーム7と相違する。スリットSCは、第1スリットS1の両端から、金属板70の板面に垂直でなく、傾斜して形成される第5スリットS5を有する点でスリットSAと相違する。スリットSCの第5スリットS5は、図9Bに示す金属板70の上端部及び下端部に向けて切り込むように形成されている。
このように構成された金属板70に対し、上記実施の形態と同様の曲げ加工を施すことにより、図9Aに示すリードフレーム7Bが形成される。リードフレーム7Bにおいては、接合部71の狭幅部71bの側縁部に傾斜面部71eが形成される点で、上記実施の形態に係るリードフレーム7と相違する。傾斜面部71eは、狭幅部71bの外側に下方側に向かって幅方向の寸法が大きくなるように形成されている。傾斜面部71eは、一対の連結脚部73b、73bと、接合部71を接合するためのはんだとの接触を規制する規制部の一例を構成する。
このような構成を有するリードフレーム7Bにおいては、狭幅部71bの外側に下方側に向かって幅方向の寸法が大きくなる傾斜面部71eが接合部71に形成されている。これにより、一対の連結脚部73b、73bにおける左方側面に対するはんだの接触が規制されることから、一対の連結脚部73b、73bにおける左方側面に対するはんだの這い上がり現象の発生を抑制できるので、半導体チップ6に対する応力集中を効果的に軽減することができる。
なお、ここでは、傾斜面部71eの下方側端部を広幅部71aの端面(図9Bに示す上下方向の端面)と同一位置に配置する場合について説明している。しかしながら、傾斜面部71eの下方側端部の位置については、これに限定されない。傾斜面部71eの下方側端部の位置は、狭幅部71bの上端部の位置よりも外側(図9Bに示す上下方向側)に配置されることを前提として任意の位置に配置することができる。
下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に係るリードフレーム配線構造は、半導体素子と接続対象とを電気的に接続するリードフレーム配線構造であって、前記半導体素子にはんだ接合される第1接合部と、前記第1接合部から離間して配置され前記接続対象にはんだ接合される第2接合部と、前記第1接合部と前記第2接合部を連結する連結部と、を有し、前記連結部は、前記第1接合部及び前記第2接合部から上下方向に離間して配置される連結面部と、前記連結面部の一方側の端部から前記第1接合部側に延びる第1脚部と、前記連結面部の他方側の端部から前記第2接合部側に延びる第2脚部と、を有し、前記第1脚部は、前記第1接合部における前記一方側の端部と前記他方側の端部との間に配置された外縁部の一部に接続されることを特徴とする。この構成によれば、第1接合部における一方側の端部と他方側の端部との間に配置された外縁部の一部に第1脚部が接続される。このため、第1接合部を半導体素子に接合するためのはんだに対する第1脚部の接触面積を低減することができる。これにより、第1脚部を曲げ加工により形成する場合であっても、曲げ加工に伴って形成されるR形状部の表面積を縮小することができるので、はんだの這い上がり現象の発生を抑制し、半導体チップに対する応力集中を軽減することができる。
上記実施の形態に係るリードフレーム配線構造において、前記第1脚部は、前記第1接合部における前記一方側の端部と前記他方側の端部との中間位置を含む位置に配置される。この構成によれば、第1脚部が第1接合部における一方側の端部と他方側の端部との中間位置を含む位置に配置されることから、リードフレーム配線を接合する際の荷重を、第1脚部を介して第1接合部の中央付近で受け止めることができるので、第1接合部をバランス良く半導体素子に接合することができる。
上記実施の形態に係るリードフレーム配線構造において、前記第1脚部は、リードフレーム配線を構成する金属板に形成されたスリットの周辺部分に曲げ加工を施すことで形成される。この構成によれば、金属板に形成されたスリットの周辺部分に曲げ加工を施すことで第1脚部が形成されることから、複雑な構成を必要とすることなく、簡単に曲げ加工に伴って形成されるR形状部の表面積を縮小することができる。
上記実施の形態に係るリードフレーム配線構造において、前記第1接合部が前記半導体素子に接合された状態において、前記第1脚部は、前記半導体素子における前記一方側の端部と前記他方側の端部との中間位置を含む位置に配置される。この構成によれば、第1脚部が半導体素子における一方側の端部と他方側の端部との中間位置を含む位置に配置されることから、第1脚部の周辺に応力が集中する場合であっても、半導体素子の外周縁部近傍ではなく中央近傍に応力集中箇所を配置できるので、半導体素子を破損し難くすることができる。
上記実施の形態に係るリードフレーム配線構造において、前記連結面部の前記一方側の端部から前記第1接合部側に一対の前記第1脚部が延び、前記第1接合部における対向する外縁部に接続される。この構成によれば、第1接合部における対向する外縁部に一対の第1脚部が接続されることから、第1脚部の周辺に応力集中が発生する場合であっても、当該応力集中箇所を離間した位置に配置できるので、半導体素子に対する応力集中の影響を低減することができる。
上記実施の形態に係るリードフレーム配線構造において、前記第1接合部は、前記第1脚部における前記一方側の面に対するはんだの接触を規制する規制部を有する。この構成によれば、第1脚部における一方側の面に対するはんだの接触が規制されることから、第1脚部における一方側の面に対するはんだの這い上がり現象の発生を抑制できるので、半導体チップに対する応力集中を効果的に軽減することができる。
上記実施の形態に係る半導体モジュールは、上記したいずれかのリードフレーム配線構造を有することを特徴とする。この構成によれば、上述したリードフレーム配線構造で得られる効果を半導体モジュールで得ることができる。
本発明の半導体モジュールは、半導体チップに対する応力集中を軽減することができるという効果を有し、車載用モータ駆動制御インバータなどの小型・軽量化や高温動作環境での長期信頼性が要求される半導体モジュールに好適である。
本出願は、2018年11月5日出願の特願2018-208087に基づく。この内容は、すべてここに含めておく。

Claims (7)

  1. リードフレーム配線の一方側に配置される半導体素子と、前記リードフレーム配線の他方側に配置される接続対象とを電気的に接続するリードフレーム配線構造であって、
    前記半導体素子にはんだ接合される第1接合部と、前記第1接合部から離間して配置され前記接続対象にはんだ接合される第2接合部と、前記第1接合部と前記第2接合部とを連結する連結部と、を有し、
    前記連結部は、前記第1接合部及び前記第2接合部から上下方向に離間して配置される連結面部と、前記連結面部の前記一方側の端部から前記第1接合部側に延びる第1脚部と、前記連結面部の前記他方側の端部から前記第2接合部側に延びる第2脚部とを有し、
    前記第1接合部は、広幅部と前記広幅部の側縁部から突出する狭幅部とを有し、
    前記第1脚部は、前記第1接合部における前記一方側の端部と前記他方側の端部との間に配置される当該第1接合部の外縁部の一部であって前記広幅部における前記狭幅部の非形成領域に接続されることを特徴とするリードフレーム配線構造。
  2. 前記第1脚部は、前記第1接合部における前記一方側の端部と前記他方側の端部との間の中間位置を含む位置に配置されることを特徴とする請求項1に記載のリードフレーム配線構造。
  3. 前記第1脚部は、前記リードフレーム配線を構成する金属板に形成されたスリットの周辺部分に曲げ加工を施すことで形成されることを特徴とする請求項1又は請求項2に記載のリードフレーム配線構造。
  4. 前記第1接合部が前記半導体素子に接合された状態において、前記第1脚部は、前記半導体素子における前記一方側の端部と前記他方側の端部との中間位置を含む位置に配置されることを特徴とする請求項1から請求項3のいずれかに記載のリードフレーム配線構造。
  5. 前記連結面部の前記一方側の端部から前記第1接合部側に一対の前記第1脚部が延び、前記第1接合部における対向する外縁部に接続されることを特徴とする請求項1から請求項4のいずれかに記載のリードフレーム配線構造。
  6. 前記第1接合部は、前記第1脚部と前記はんだとの接触を規制する規制部を有することを特徴とする請求項1から請求項5のいずれかに記載のリードフレーム配線構造。
  7. 請求項1から請求項6のいずれかに記載のリードフレーム配線構造を有することを特徴とする半導体モジュール。
JP2020556707A 2018-11-05 2019-10-10 リードフレーム配線構造及び半導体モジュール Active JP6992913B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018208087 2018-11-05
JP2018208087 2018-11-05
PCT/JP2019/040010 WO2020095614A1 (ja) 2018-11-05 2019-10-10 リードフレーム配線構造及び半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2020095614A1 JPWO2020095614A1 (ja) 2021-04-30
JP6992913B2 true JP6992913B2 (ja) 2022-01-13

Family

ID=70611944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020556707A Active JP6992913B2 (ja) 2018-11-05 2019-10-10 リードフレーム配線構造及び半導体モジュール

Country Status (4)

Country Link
US (1) US11302612B2 (ja)
JP (1) JP6992913B2 (ja)
CN (1) CN112119491B (ja)
WO (1) WO2020095614A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018003850B4 (de) * 2017-07-28 2023-04-27 Mitsubishi Electric Corporation Halbleitereinheit und halbleitermodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124398A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
JP2007173272A (ja) 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015207675A (ja) 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01153648U (ja) 1988-04-04 1989-10-23
JPH025558A (ja) 1988-06-24 1990-01-10 Fuji Electric Co Ltd 半導体装置
JPH09116080A (ja) 1995-10-16 1997-05-02 Nec Corp リード端子及びそれに用いるリードフレーム
JP4098556B2 (ja) * 2001-07-31 2008-06-11 ローム株式会社 端子板、この端子板を備えた回路基板、およびこの端子板の接続方法
JP2004200539A (ja) * 2002-12-20 2004-07-15 Toshiba Corp 部品の接続端子及び電子機器
JP4078993B2 (ja) 2003-01-27 2008-04-23 三菱電機株式会社 半導体装置
US9184117B2 (en) * 2010-06-18 2015-11-10 Alpha And Omega Semiconductor Incorporated Stacked dual-chip packaging structure and preparation method thereof
IT1402273B1 (it) * 2010-07-29 2013-08-28 St Microelectronics Srl Elemento a semiconduttore con un die semiconduttore e telai di connettori
JP2012238684A (ja) 2011-05-11 2012-12-06 Mitsubishi Electric Corp 電力用半導体装置
JP5823798B2 (ja) * 2011-09-29 2015-11-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2015006017A (ja) * 2013-06-19 2015-01-08 富士電機株式会社 電力変換装置
JP2015201505A (ja) * 2014-04-07 2015-11-12 三菱電機株式会社 半導体装置
CN107112308B (zh) * 2014-11-27 2019-06-14 新电元工业株式会社 引线框、半导体装置、引线框的制造方法、以及半导体装置的制造方法
US9496208B1 (en) * 2016-02-25 2016-11-15 Texas Instruments Incorporated Semiconductor device having compliant and crack-arresting interconnect structure
JP6870249B2 (ja) 2016-09-14 2021-05-12 富士電機株式会社 半導体装置および半導体装置の製造方法
CN206685371U (zh) * 2017-04-28 2017-11-28 扬州扬杰电子科技股份有限公司 半导体封装跳线

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124398A (ja) 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
JP2007173272A (ja) 2005-12-19 2007-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2015207675A (ja) 2014-04-22 2015-11-19 三菱電機株式会社 パワー半導体装置

Also Published As

Publication number Publication date
WO2020095614A1 (ja) 2020-05-14
US11302612B2 (en) 2022-04-12
CN112119491B (zh) 2025-01-28
CN112119491A (zh) 2020-12-22
US20210050286A1 (en) 2021-02-18
JPWO2020095614A1 (ja) 2021-04-30

Similar Documents

Publication Publication Date Title
CN109314063B (zh) 电力用半导体装置
US8258622B2 (en) Power device package and semiconductor package mold for fabricating the same
JP4989552B2 (ja) 電子部品
JP5558714B2 (ja) 半導体パッケージ
JP7661267B2 (ja) 半導体装置
JP4803241B2 (ja) 半導体モジュール
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
CN107818963B (zh) 半导体装置及半导体装置的制造方法
JP7237647B2 (ja) 回路基板および電子装置
JP2021057543A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP6992913B2 (ja) リードフレーム配線構造及び半導体モジュール
JP2019083292A (ja) 半導体装置
JP7524559B2 (ja) 配線構造及び半導体モジュール
JP2005150596A (ja) 半導体装置及びその製造方法
US20200266130A1 (en) Semiconductor device
JP5840102B2 (ja) 電力用半導体装置
JP2021019063A (ja) 半導体装置
CN1835223B (zh) 半导体装置及该半导体装置用绝缘衬底
JP7147186B2 (ja) 半導体装置
KR20220063570A (ko) 반도체 소자 패키지
JP7106891B2 (ja) 半導体装置
JP2021034701A (ja) 半導体装置
JP7543655B2 (ja) 半導体モジュール
CN110071080A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20201026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6992913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250