JP7002263B2 - 配線基板装置 - Google Patents

配線基板装置 Download PDF

Info

Publication number
JP7002263B2
JP7002263B2 JP2017183549A JP2017183549A JP7002263B2 JP 7002263 B2 JP7002263 B2 JP 7002263B2 JP 2017183549 A JP2017183549 A JP 2017183549A JP 2017183549 A JP2017183549 A JP 2017183549A JP 7002263 B2 JP7002263 B2 JP 7002263B2
Authority
JP
Japan
Prior art keywords
terminal
wiring board
solder
sectional
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017183549A
Other languages
English (en)
Other versions
JP2019062009A5 (ja
JP2019062009A (ja
Inventor
達哉 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017183549A priority Critical patent/JP7002263B2/ja
Priority to US16/137,017 priority patent/US20190096792A1/en
Publication of JP2019062009A publication Critical patent/JP2019062009A/ja
Publication of JP2019062009A5 publication Critical patent/JP2019062009A5/ja
Priority to US17/123,668 priority patent/US11749590B2/en
Application granted granted Critical
Publication of JP7002263B2 publication Critical patent/JP7002263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板装置に関する。
配線基板に半導体素子等の部品を接続するための端子には様々なタイプのものがある。なかでも、はんだバンプは、リフローによって溶融させることで簡単に配線基板に半導体素子を実装することができるため広く普及している。
しかしながら、このようにリフローではんだバンプを溶融させると、隣接するはんだバンプ同士が接触し、これらのはんだバンプ同士が電気的にショートしてしまうおそれがある。しかも、溶融したはんだバンプが潰れて配線基板と半導体素子との間隔が狭まり、場合によっては配線基板に半導体素子が接触してしまうおそれがある。
特開平１１－１０３１６０号公報
一側面によれば、本発明は、配線基板と部品との間隔を維持しながら、隣接する端子同士が電気的にショートするのを抑制することが可能な配線基板装置を提供することを目的とする。
一側面によれば、配線基板と、前記配線基板の上に立設され、下端と上端との間にくびれ部が設けられた複数の端子と、前記端子よりも融点が低く、かつ前記端子の表面を覆うはんだとを有し、前記端子は、前記上端を含む上側板と、前記下端を含む下側板と、前記上側板と前記下側板とを接続する柱状部とを備え、前記柱状部の幅が一定の幅を有し、前記下側板は、前記配線基板に対向する下面を有し、前記上側板は上面を有し、前記はんだは、前記下側板の前記下面、前記上側板の前記上面及び前記端子の側面の全体を覆う配線基板装置が提供される。
一側面によれば、溶融したはんだが端子のくびれ部に溜まるため、溶融したはんだが基板横方向に広がるのを防止でき、隣接する端子同士がはんだを介して電気的にショートするのを抑制できる。
図１は、検討に使用した配線基板の全体断面図である。 図２（ａ）、（ｂ）は、検討に使用した配線基板装置の製造途中の拡大断面図（その１）である。 図３（ａ）、（ｂ）は、検討に使用した配線基板装置の製造途中の拡大断面図（その２）である。 図４は、検討に使用した配線基板装置の問題について説明するための拡大断面図（その１）である。 図５は、検討に使用した配線基板装置の問題について説明するための拡大断面図（その２）である。 図６は、検討に使用した配線基板装置の問題について説明するための拡大断面図（その３）である。 図７は、第１実施形態に係る端子の上面図であり、図７（ｂ）は図７（ａ）のI－I線に沿う断面図である。 図８は、表面にはんだが設けられた第１実施形態に係る端子の断面図である。 図９（ａ）は、第１実施形態に係る端子の製造方法について示す断面図であり、図９（ｂ）は、図９（ａ）のII－II線に沿う一部断面側面図である。 図１０（ａ）、（ｂ）は、第１実施形態に係る配線基板装置の製造途中の拡大断面図（その１）である。 図１１（ａ）、（ｂ）は、第１実施形態に係る配線基板装置の製造途中の拡大断面図（その２）である。 図１２は、第１実施形態に係る配線基板装置の全体断面図である。 図１３は、第１実施形態で奏される効果について説明するための拡大断面図（その１）である。 図１４は、第１実施形態で奏される効果について説明するための拡大断面図（その２）である。 図１５（ａ）は第２実施形態に係る端子の上面図であり、図１５（ｂ）はその端子の側面図である。 図１６（ａ）は、第２実施形態に係る端子にはんだを設けた場合の上面図であり、図１６（ｂ）は図１６（ａ）のIII－III線に沿う断面図である。 図１７（ａ）は、第２実施形態に係る端子の製造方法について示す断面図であり、図１７（ｂ）は、図１７（ａ）のIV－IV線に沿う一部断面側面図である。 図１８は、第２実施形態に係る配線基板装置の一部断面側面図である。 図１９（ａ）は、第３実施形態に係る端子の上面図であり、図１９（ｂ）は、図１９（ａ）のV－V線に沿う断面図である。 図２０は、第３実施形態に係る端子にはんだを設けた場合の断面図である。 図２１（ａ）は、第３実施形態に係る端子の製造方法について示す断面図であり、図２１（ｂ）は、図２１（ａ）のVI－VI線に沿う一部断面側面図である。 図２２は、第３実施形態に係る配線基板装置の拡大断面図である。 図２３は、第３実施形態で奏される効果について説明するための断面図（その１）である。 図２４は、第３実施形態で奏される効果について説明するための断面図（その２）である。 図２５は、第４実施形態に係る配線基板装置の拡大断面図である。
本実施形態の説明に先立ち、本願発明者が検討した事項について説明する。
図１は、その検討に使用した配線基板の全体断面図である。
その配線基板１は、多層配線基板であって、コア基材２の両面に絶縁層６と配線４、７とを交互に複数積層してなる。
このうち、コア基材２は、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板であって、複数の貫通孔２ａを備える。貫通孔２ａとその開口端には銅めっき膜が形成され、これにより貫通孔２ａ内に貫通電極３が設けられると共に、貫通孔２ａの周囲のコア基材２上に配線４が設けられる。
また、絶縁層６は、例えばフェノール樹脂やポリイミド樹脂等の樹脂層である。その絶縁層６には、レーザ加工等により配線４に至るビア６ａが形成されており、ビア６ａとその周囲の絶縁層６の上には配線７が銅めっきにより形成される。
そして、配線基板１の両主面のうち、上側の主面には第１のソルダレジスト層１１が形成される。その第１のソルダレジスト層１１には最上層の配線７に重なる第１の開口１１ａが設けられており、その第１の開口１１ａ内の配線７の表面には第１の拡散防止層１２が形成される。
第１の拡散防止層１２は、その上に後で形成されるはんだが配線７に拡散するのを防止するのを防ぐための金属層であり、UBM(Under Barrier Metal)とも呼ばれる。この例では第１の拡散防止層１２としてニッケル層、パラジウム層、及び金層をこの順に形成する。
一方、配線基板１の両主面のうち、下側の主面には第２のソルダレジスト層１３が形成される。その第２のソルダレジスト層１３には最下層の配線７に重なる第２の開口１３ａが設けられており、その第２の開口１３ａ内の配線７の表面には第２の拡散防止層１４が形成される。
第１の拡散防止層１２と同様に、第２の拡散防止層１４は、ニッケル層、パラジウム層、及び金層をこの順に積層した積層膜である。
この例では、以下のようにしてこの配線基板１の上に半導体素子を搭載する。
図２～図３は、この配線基板１を利用した配線基板装置の製造途中の拡大断面図である。
まず、図２（ａ）に示すように、第１の開口１１ａ内に端子１６を立てる。
その端子１６は、ニッケルの線材を所定の長さに切断して得られた柱状であって、その表面にはバレルめっきによりはんだ１７が形成される。
次に、図２（ｂ）に示すように、はんだ１７をリフローして溶融させることにより、はんだ１７と第１の拡散防止層１２とを介して配線７に端子１６を接合する。そのリフローの際、表面張力によってはんだ１７は概略球形となる。
ここまでの工程により、この例に係る配線基板装置２５の基本構造が完成する。
この後は、配線基板装置２５に半導体素子を搭載する工程に移る。
まず、図３（ａ）に示すように、複数の電極２１を備えた半導体素子２０を用意し、その電極２１と端子１６との位置合わせを行う。その電極２１は特に限定されないが、この例では銅ポストを電極２１として形成する。
そして、図３（ｂ）に示すように、配線基板１に向けて半導体素子２０を押圧しながらはんだ１７をリフローして溶融させ、はんだ１７を介して端子１６と電極２１とを接続する。
そのリフローにおける加熱温度は、はんだ１７の融点よりも高くかつ端子１６の融点よりも低い温度に設定される。そのため、このリフローによってはんだ１７は溶融するものの、端子１６は溶融せずに柱状の形状が維持される。
以上により、この例に係る基本工程を終える
上記した配線基板装置２５によれば、はんだ１７よりも融点が高いニッケルの端子１６を採用するため、図３（ｂ）の工程ではんだ１７をリフローしても端子１６は溶融しない。これにより、そのリフローの際に半導体素子２０を押圧しても端子１６が潰れなくなるため、端子１６によって第１の配線基板１と半導体素子２０との間隔が維持され、第１の配線基板１に半導体素子２０が接触するのを防ぐことができる。
しかしながら、この配線基板装置２５には以下のような問題が生じることがある。
図４～図６は、その問題について説明するための拡大断面図である。
図４の例では、図２（ｂ）や図３（ｂ）の工程ではんだ１７をリフローした際に表面張力によってはんだ１７が横方向に広がり、隣接する端子１６同士がはんだ１７を介して電気的にショートしてしまっている。
このような問題を回避するために、端子１６の表面におけるはんだ１７の量を減らすことも考えられる。しかし、これでは端子１６の下端１６ａと上端１６ｂにおけるはんだ１７の量が不足してしまうため、下端１６ａと配線７との接合強度や、上端１６ｂと電極２１との接合強度が不足するおそれがある。
一方、図５は、製造誤差によって複数の電極２１の各々の高さがばらついている場合の拡大断面図である。
この場合は、高さが低い電極２１にはんだ１７が接触しておらず、その電極２１とこれに対応する端子１６とが電気的に接続されていない。
また、図６は、熱膨張等によって半導体素子２０に反りが生じている場合の拡大断面図である。
この場合は、半導体素子２０の反りによって一部の電極２１が端子１６から離れてしまい、その端子１６と電極２１とをはんだ１７で接続することができない。
以下に、このような問題を回避できる各実施形態について説明する。
（第１実施形態）
まず、本実施形態で使用する端子について説明する。
図７（ａ）はその端子の上面図であり、図７（ｂ）は図７（ａ）のI－I線に沿う断面図である。
図７（ａ）に示すように、端子３０は上面視で円形である。
また、図７（ｂ）に示すように、端子３０は下端３０ａと上端３０ｂとを有しており、これらの間には下端３０ａと上端３０ｂの各々よりも幅が狭いくびれ部３０ｃが設けられる。
この例では、断面視で幅W1が最も狭い幅狭部３０ｄをくびれ部３０ｃに設ける。そして、下端３０ａから幅狭部３０ｄに向かって端子３０の断面形状をテーパ状に細くし、かつ幅狭部３０ｄから上端３０ｂに向かって端子３０の断面形状をテーパ状に広くする。
端子３０の寸法は特に限定されない。例えば、端子３０の高さHは１０μm～１０００μm程度であり、下端３０ａと上端３０ｂのそれぞれの幅W2は１０μm～５００μm程度である。また、前述の幅狭部３０ｄにおける幅W1は５μm～４９５μm程度、より好ましくは３００μm程度である。
更に、端子３０の材料も特に限定されず、ニッケル、銅、金、及びアルミニウムのいずれかの金属で端子３０を形成し得る。
本実施形態では、その端子３０の表面に以下のようにはんだを設ける。
図８は、表面にはんだ３１が設けられた端子３０の断面図である。
はんだ３１は、例えばバレルめっきにより端子３０の全面に５μm～１００μm程度の厚さに形成される。
また、はんだ３１の材料は、端子３０よりも融点が低い材料であれば特に限定されない。そのような材料としては、例えば錫又は鉛がある。
次に、この端子３０の製造方法について説明する。
図９（ａ）は、端子３０の製造方法について示す断面図である。また、図９（ｂ）は、図９（ａ）のII－II線に沿う一部断面側面図である。
図９（ａ）、（ｂ）に示すように、この例では線状のニッケルの線材３０ｘの上下に治具３３を配する。その治具３３には、前述のくびれ部３０ｃ（図７（ｂ）参照）に対応した傾斜面３３ａが形成されており、治具３３で線材３０ｘを回転させながら何度も挟むことにより線材３０ｘがテーパ状に加工される。
なお、転造加工法等を用いて線材３０ｘをテーパ状に加工してもよい。
そして、このようにテーパ状に加工した後に線材３０ｘを所定の長さに切断し、前述のようにくびれ部３０ｃを備えた端子３０を得る。
次に、この端子３０を備えた配線基板装置について、その製造方法を追いながら説明する。
図１０～図１１は、本実施形態に係る配線基板装置の製造途中の拡大断面図である。なお、図１０～図１１において、図１～図３で説明したのと同じ要素にはこれらの図におけるのと同じ符号を付し、以下ではその説明を省略する。
本実施形態では、図１の配線基板１に以下のように端子３０を立設する。
まず、図１０（ａ）に示すように、第１のソルダレジスト層１１の第１の開口１１ａ内に、下端３０ａを下にして端子３０を立てる。
次に、図１０（ｂ）に示すように、はんだ３１をリフローして溶融させ、はんだ３１と第１の拡散防止層１２とを介して配線７に端子３０を接続する。このリフローにおける加熱温度は、はんだ３１の融点よりも高くかつ端子３０の融点よりも低い１００℃～４００℃程度の温度に設定される。
そのリフローの際、本実施形態では溶融したはんだ３１が表面張力によってくびれ部３０ｃに溜まるため、はんだ３１が基板横方向に広がるのを防止することができ、隣接する端子３０同士がはんだ３１によって電気的にショートする危険性を減らすことができる。
なお、上記のようにリフローの加熱温度は端子３０の融点よりも低いため、このリフローによって端子３０は溶融しない。
ここまでの工程により、本実施形態に係る配線基板装置３５が完成する。
その配線基板装置３５においては、端子３０の周囲の配線７の上に第１のソルダレジスト層１１が形成されており、その第１のソルダレジスト層１１から突出するように端子３０が設けられる。
この後は、この配線基板装置３５が備える端子３０に半導体素子等の部品を搭載する工程に移る。
まず、図１１（ａ）に示すように、複数の電極２１を備えた半導体素子２０を用意し、その電極２１と端子３０との位置合わせを行う。半導体素子２０の種類は特に限定されず、CPU(Central Processing Unit)等のプロセッサを半導体素子２０として採用し得る。
また、図３（ａ）の例と同様に、電極２１は銅ポスト等の金属ポストである。
次に、図１１（ｂ）に示すように、配線基板１に向けて半導体素子２０を押圧しながらはんだ３１をリフローして溶融させ、はんだ３１を介して端子３０と電極２１とを接続する。
そのリフローにおける加熱温度は、はんだ３１の融点よりも高くかつ端子３０の融点よりも低い１００℃～４００℃程度の温度に設定される。そのため、このリフローでは端子３０は溶融せず、配線基板１に向けて半導体素子２０を押圧しても端子３０によって配線基板１と半導体素子２０との間隔を維持することができ、配線基板１に半導体素子２０が接触するのを防ぐことができる。
しかも、溶融したはんだ３１が端子３０のくびれ部３０ｃに溜まることではんだ３１が基板横方向に広がらず、隣接する端子３０同士がはんだ３１によって電気的にショートする可能性を低減できる。
特に、この例のように第１のソルダレジスト層１１の上面１１ｘよりも上に幅狭部３０ｄが位置することで、幅狭部３０ｄが第１のソルダレジスト層１１に隠れないようにすることができる。その結果、くびれ部３０ｃに多くのはんだ３１を溜めることができ、はんだ３１が基板横方向に広がるのを効果的に抑制することが可能となる。
更に、幅狭部３０ｄが露出することで、隣接する端子３０間で最も距離が離れた幅狭部３０ｄ間にはんだ３１を溜めることができるため、はんだ３１が横方向に広がることを抑制することができる。
以上により、本実施形態における基本工程を終える。
図１２は、半導体素子２０を含む全体断面図である。
この例では、上記のようにして配線基板１に半導体素子２０を搭載した後、配線基板１と半導体素子２０との間にアンダーフィル樹脂３８を充填する。更に、第２のソルダレジスト層１３の第２の開口１３ａから露出している配線７に外部接続端子３９としてはんだバンプを形成する。
なお、アンダーフィル樹脂３８や外部接続端子３９が不要な場合にはこれらを省いてもよい。これについては後述の各実施形態でも同様である。
以上説明した本実施形態によれば、はんだ３１よりも融点が高い端子３０を配線基板１と半導体素子２０との間に配する。これにより、はんだ３１をリフローしても配線基板１と半導体素子２０との間隔を維持することができ、配線基板１と半導体素子２０とが接触する可能性を低減できる。
特に、図１２のようにアンダーフィル樹脂３８を用いる場合には、このように配線基板１と半導体素子２０との間隔が維持されることにより、これらの間にアンダーフィル樹脂３８を充填し易くなる。
更に、図１１（ｂ）に示したように、端子３０にくびれ部３０ｃを設けることによりはんだ３１が基板横方向に広がるのが防止され、隣接する端子３０同士がはんだ３１を介して接続される可能性を低減できる。
しかも、はんだ３１が基板横方向に広がるのを防止する目的ではんだ３１の量を減らす必要もないため、端子３０の下端３０ａと上端３０ｂの各々に十分な量のはんだ３１が行き渡る。その結果、端子３０と配線基板１との接続強度や、端子３０と半導体素子２０との接続強度をはんだ３１で十分に確保することができ、配線基板１と半導体素子２０との接続信頼性を維持することもできる。
また、本実施形態では以下のような効果も得ることができる。
図１３及び図１４は、本実施形態で奏される効果について説明するための拡大断面図である。
図１３は、製造誤差によって複数の電極２１の各々の高さがばらついている場合の断面図である。
この場合に図１１（ｂ）の工程で半導体素子２０を押圧すると、機械的に弱いくびれ部３０ｃが潰れるため、各電極２１の高さのばらつきを端子３０で吸収することができる。そのため、図５の例とは異なり、複数の端子３０のうちで電極２１に接続されないものが発生するのを抑制することができ、配線基板装置の歩留まりが低下するのを抑えることができる。
図１４は、熱膨張等によって半導体素子２０に反りが生じている場合の断面図である。
この場合は、図１１（ｂ）の工程で半導体素子２０を押圧することによりくびれ部３０ｃにおいて端子３０が屈曲し、端子３０の上端３０ｂが半導体素子２０の反りに倣うようになる。これにより、図６の例とは異なり、複数の端子３０の各々を電極２１に接続することが可能となる。
（第２実施形態）
本実施形態では、くびれ部３０ｃに溜められるはんだ３１の量を第１実施形態よりも多くする。
図１５（ａ）は本実施形態に係る端子３０の上面図であり、図１５（ｂ）はこの端子３０の側面図である。
なお、図１５（ａ）、（ｂ）において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１５（ａ）、（ｂ）に示すように、本実施形態では、端子３０の側面に、下端３０ａから上端３０ｂに延びる複数の溝３０ｇを形成する。
図１６（ａ）は、この端子３０にはんだ３１を設けた場合の上面図であり、図１６（ｂ）は図１６（ａ）のIII－III線に沿う断面図である。
第１実施形態と同様に、そのはんだ３１はバレルめっきにより端子３０の表面に形成される。
特に、図１６（ａ）に示すように、本実施形態では溝３０ｇによって端子３０の側面の表面積が増えるため、溝３０ｇがない場合と比較して多くのはんだ３１を端子３０に設けることができる。
次に、この端子３０の製造方法について説明する。
図１７（ａ）は、本実施形態に係る端子３０の製造方法について示す断面図である。また、図１７（ｂ）は、図１７（ａ）のIV－IV線に沿う一部断面側面図である。
図１７（ａ）、（ｂ）に示すように、本実施形態においても一対の治具３３でニッケルの線材３０ｘを回転させながら何度も挟むことによりくびれ部３０ｃ（図１５（ｂ）参照）を形成する。
なお、転造加工法等を用いて線材３０ｘをテーパ状に加工してもよい。
また、図１７（ｂ）に示すように、その治具３３には溝３０ｇ（図１５（ａ）参照）に対応した凹凸３３ｂが設けられており、その凹凸３３ｂを線材３０ｘに転写することにより上記の溝３０ｇを形成することができる。
図１８は、この端子３０を備えた本実施形態に係る配線基板装置３５の一部断面側面図である。
なお、図１８において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
その配線基板装置３５は、第１実施形態の図１０（ａ）～図１１（ｂ）と同じ工程を行うことにより作製され、配線基板１と半導体素子２０とが端子３０で接続された構造を有する。
本実施形態では、溝３０ｇを形成したことで端子３０の表面に多くのはんだ３１を設けることができるため、端子３０の下端３０ａや上端３０ｂではんだ３１が不足し難くなる。その結果、端子３０と配線基板１との接続強度や、端子３０と半導体素子２０との接続強度をはんだ３１で十分に確保することが可能となる。
（第３実施形態）
本実施形態では、くびれ部３０ｃの形状を第１実施形態とは異なる形状にする。
図１９（ａ）は本実施形態に係る端子３０の上面図であり、図１９（ｂ）は図１９（ａ）のV－V線に沿う断面図である。
なお、図１９（ａ）、（ｂ）において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図１９（ａ）、（ｂ）に示すように、本実施形態に係る端子３０は、上端３０ｂを含む上側板３０ｅと、下端３０ａを含む下側板３０ｆと、上側板３０ｅと下側板３０ｆとを接続する柱状部３０ｈとを備える。
このうち、柱状部３０ｈは、前述のくびれ部３０ｃとなる部位であり、下端３０ａと上端３０ｂとの間において一定の幅W3を有する。
なお、その幅W3は例えば５μm～４９５μm程度であり、柱状部３０ｈの高さhは例えば５μm～８００μm程度である。また、下端３０ａと上端３０ｂのそれぞれの幅W2は、第１実施形態と同様に１０μm～５００μm程度である。そして、端子３０の高さHは１０μm～１０００μm程度である。
図２０は、この端子３０にはんだ３１を設けた場合の断面図である。
第１実施形態や第２実施形態と同様に、はんだ３１はバレルめっきにより端子３０の表面に形成される。
次に、この端子３０の製造方法について説明する。
図２１（ａ）は、本実施形態に係る端子３０の製造方法について示す断面図である。また、図２１（ｂ）は、図２１（ａ）のVI－VI線に沿う一部断面側面図である。
図２１（ａ）、（ｂ）に示すように、本実施形態においても一対の治具３３でニッケルの線材３０ｘを回転させながら何度も挟むことによりくびれ部３０ｃ（図１９（ｂ）参照）を形成する。
なお、転造加工法等を用いて線材３０ｘにくびれ部３０ｃを形成してもよい。
図２１（ｂ）に示すように、各々の治具３３には、柱状のくびれ部３０ｃに対応した半円状の凸部３３ｃが設けられる。その凸部３３ｃの形状を線材３０ｘに転写することにより、上記のような柱状のくびれ部３０ｃを形成することができる。
図２２は、この端子３０を備えた本実施形態に係る配線基板装置の拡大断面図である。
なお、図２２において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
その配線基板装置は、第１実施形態の図１０（ａ）～図１１（ｂ）と同じ工程を行うことにより作製され、配線基板１と半導体素子２０とが端子３０で接続された構造を有する。
本実施形態では、上記のようにくびれ部３０ｃを柱状にしたため、下端３０ａと上端３０ｂの各々の側面からくびれ部３０ｃの側面を大きく後退させることができ、隣接する端子３０の各々のくびれ部３０ｃ同士を大きく離すことができる。そのため、図１１（ｂ）の工程ではんだ３１をリフローさせても、隣接する端子３０同士がはんだ３１で接続されるのを効果的に抑制することが可能となる。
また、第１実施形態と同様に、くびれ部３０ｃを柱状にしても以下のような効果が奏される。
図２３及び図２４は、本実施形態で奏される効果について説明するための断面図である。
図２３は、製造誤差によって複数の電極２１の各々の高さがばらついている場合の断面図である。
この場合は、くびれ部３０ｃが潰れることにより各電極２１の高さのばらつきを端子３０で吸収することができ、複数の端子３０の各々を電極２１に接続することができる。
図２４は、熱膨張等によって半導体素子２０に反りが生じている場合の断面図である。
この場合は、くびれ部３０ｃが屈曲することにより端子３０の上端３０ｂが半導体素子２０の反りに倣うようになり、複数の端子３０の各々を電極２１に接続することが可能となる。
（第４実施形態）
第１～第３実施形態では、端子３０を介して配線基板１に接続される部品として半導体素子２０を用いたが、本実施形態ではその部品として配線基板を用いる。
図２５は、本実施形態に係る配線基板装置の拡大断面図である。
なお、図２５において第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
図２５に示すように、この配線基板装置５０においては、二つの配線基板１の各々を対向させる。そして、はんだ３１をリフローして溶融させることにより、各配線基板１の各々の配線７同士を端子３０を介して接続する。
その端子３０には前述のようにくびれ部３０ｃが設けられているため、溶融したはんだ３１がそのくびれ部３０ｃに溜まり、基板横方向にはんだ３１が広がるのを防止できる。その結果、隣接する端子３０同士がはんだ３１で接続されるのを抑制することができ、配線基板装置５０の歩留まりを向上させることができる。
１…配線基板、２…コア基材、２ａ…貫通孔、３…貫通電極、４、７…配線、６…絶縁層、６ａ…ビア、１１…第１のソルダレジスト層、１１ａ…開口、１２…第１の拡散防止層、１３…第２のソルダレジスト層、１３ａ…第２の開口、１４…第２の拡散防止層、１６…端子、１６ａ…下端、１６ｂ…上端、１７…はんだ、２０…半導体素子、２１…電極、３０…端子、３０ａ…下端、３０ｂ…上端、３０ｃ…くびれ部、３０ｄ…幅狭部、３０ｅ…上側板、３０ｆ…下側板、３０ｇ…溝、３０ｈ…柱状部、３０ｘ…線材、３１…はんだ、３３…治具、３３ａ…傾斜面、３３ｂ…凹凸、３３ｃ…凸部、３８…アンダーフィル樹脂、３９…外部接続端子。

Claims (3)

  1. 配線基板と、
    前記配線基板の上に立設され、下端と上端との間にくびれ部が設けられた複数の端子と、
    前記端子よりも融点が低く、かつ前記端子の表面を覆うはんだと、
    を有し、
    前記端子は、
    前記上端を含む上側板と、
    前記下端を含む下側板と、
    前記上側板と前記下側板とを接続する柱状部とを備え、
    前記柱状部の幅が一定の幅を有し、
    前記下側板は、前記配線基板に対向する下面を有し、
    前記上側板は上面を有し、
    前記はんだは、前記下側板の前記下面、前記上側板の前記上面及び前記端子の側面の全体を覆うことを特徴とする配線基板装置。
  2. 前記はんだを介して前記端子に接続された部品を更に有することを特徴とする請求項１に記載の配線基板装置。
  3. 前記部品は、半導体素子、又は前記配線基板とは別の配線基板であることを特徴とする請求項２に記載の配線基板装置。
JP2017183549A 2017-09-25 2017-09-25 配線基板装置 Active JP7002263B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017183549A JP7002263B2 (ja) 2017-09-25 2017-09-25 配線基板装置
US16/137,017 US20190096792A1 (en) 2017-09-25 2018-09-20 Wiring substrate device
US17/123,668 US11749590B2 (en) 2017-09-25 2020-12-16 Wiring substrate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017183549A JP7002263B2 (ja) 2017-09-25 2017-09-25 配線基板装置

Publications (3)

Publication Number Publication Date
JP2019062009A JP2019062009A (ja) 2019-04-18
JP2019062009A5 JP2019062009A5 (ja) 2020-07-16
JP7002263B2 true JP7002263B2 (ja) 2022-01-20

Family

ID=65808294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017183549A Active JP7002263B2 (ja) 2017-09-25 2017-09-25 配線基板装置

Country Status (2)

Country Link
US (2) US20190096792A1 (ja)
JP (1) JP7002263B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225598A (ja) 2009-03-19 2010-10-07 Renesas Electronics Corp 半導体部品及び半導体装置の製造方法
JP2010278139A (ja) 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
JP2011082482A (ja) 2009-09-11 2011-04-21 Fujitsu Ltd 電子装置、電子装置の製造方法及び電子機器
US20110303443A1 (en) 2010-06-10 2011-12-15 Fujitsu Limited Mount structure, electronic apparatus, stress relieving unit, and method of manufacturing stress relieving unit
JP2014192177A (ja) 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152381A (ja) * 1991-05-09 1993-06-18 Hitachi Ltd 電子部品搭載モジユール
KR920022482A (ko) 1991-05-09 1992-12-19 가나이 쯔도무 전자부품 탑재모듈
JP3344295B2 (ja) 1997-09-25 2002-11-11 イビデン株式会社 半田部材及びプリント配線板
KR100376253B1 (ko) 1997-06-04 2003-03-15 이비덴 가부시키가이샤 인쇄 배선판용 솔더 부재
JP2010267743A (ja) 2009-05-13 2010-11-25 Mitsubishi Electric Corp 半導体装置と配線基板の接続構造
KR101912278B1 (ko) * 2015-12-21 2018-10-29 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225598A (ja) 2009-03-19 2010-10-07 Renesas Electronics Corp 半導体部品及び半導体装置の製造方法
JP2010278139A (ja) 2009-05-27 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
JP2011082482A (ja) 2009-09-11 2011-04-21 Fujitsu Ltd 電子装置、電子装置の製造方法及び電子機器
US20110303443A1 (en) 2010-06-10 2011-12-15 Fujitsu Limited Mount structure, electronic apparatus, stress relieving unit, and method of manufacturing stress relieving unit
JP2014192177A (ja) 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
US20210104454A1 (en) 2021-04-08
JP2019062009A (ja) 2019-04-18
US11749590B2 (en) 2023-09-05
US20190096792A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
US8450848B2 (en) Semiconductor device and method for fabricating the same
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
US20170125359A1 (en) Electronic device, method for manufacturing the electronic device, and electronic apparatus
JP5960633B2 (ja) 半導体装置の製造方法および半導体装置
JP4916241B2 (ja) 半導体装置及びその製造方法
US9349705B2 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
JP5644264B2 (ja) 半導体装置
JP5113793B2 (ja) 半導体装置およびその製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20190067199A1 (en) Wiring board and electronic device
JP7002263B2 (ja) 配線基板装置
JP7112873B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP5860256B2 (ja) 配線基板
US20250309077A1 (en) Substrate with embedded electronic component and method of making the same
JP5649771B2 (ja) 部品内蔵配線板
JP2010040891A (ja) 部品内蔵配線板
US6433415B2 (en) Assembly of plurality of semiconductor devices
JP6920611B2 (ja) 半導体装置及びその製造方法
JP6007956B2 (ja) 部品内蔵配線板
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR20120032762A (ko) 플립칩 패키지 및 이의 제조 방법
JP5461342B2 (ja) 配線基板
JP2023064346A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2013225711A (ja) 部品内蔵配線板

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7002263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150