JP7009814B2 - 絶縁検査装置及び絶縁検査方法 - Google Patents

Description

本発明は、複数の導体パターンが形成された基板の絶縁検査を行う絶縁検査装置及び絶縁検査方法に関する。

従来より、一対の導体パターン間に電源部から直流電圧を供給し、導体パターン間で得られた電圧値と電流値とから絶縁抵抗値を算出し、抵抗値の算出が完了した時点で電源部を制御して印加電圧値を低下させる技術が知られている（例えば、特許文献１参照。）。特許文献１には、電源部による直流電圧の出力の開始直後から抵抗値に基づく絶縁状態の判別が完了するまでの間において、放電検出部から検出信号が出力されたときには、一対の導体パターン間にスパークが発生したことを検出することが記載されている。

特開２０１５－１０８８０号公報（段落００４３，００４４）

ところで、導体パターン間でスパークが発生すると、導体パターン間の基板が炭化したり、汚損したりして導体パターン間の抵抗値が低下する場合がある。また、スパークにより導体パターンに欠落が発生する場合がある。さらに、導体パターンに欠落が発生すると、その欠落部分のエッジでさらにスパークが発生しやすくなったり、導体パターン間の抵抗値が低下することによってさらにスパークが発生しやすくなったりするおそれがある。

このように、スパーク等の放電が長時間継続したり、スパーク等の放電が繰り返されたりすると、基板の損傷が拡大してしまうという不都合があった。

本発明の目的は、放電による基板の損傷が拡大するおそれを低減することができる絶縁検査装置及び絶縁検査方法を提供することである。

本発明に係る絶縁検査装置は、複数の導体パターンが形成された検査対象の基板における、前記複数の導体パターンに接触するための複数のプローブと、前記複数のプローブを介して、前記複数の導体パターンのうちの、いずれかである第一パターンと、前記第一パターン以外のいずれかである第二パターンとの間に電圧を出力する電源部と、前記第一パターンと前記第二パターンとの間でのスパーク及び部分放電のうち少なくとも一方の発生を検出する放電検出部と、前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記電源部による電圧出力を停止又は低下させる電源制御部とを備える。

また、本発明に係る絶縁検査方法は、複数の導体パターンが形成された検査対象の基板における、前記複数の導体パターンのうちの、いずれかである第一パターンと、前記第一パターン以外のいずれかである第二パターンとの間に電圧を出力する電源出力工程と、前記第一パターンと前記第二パターンとの間でのスパーク及び部分放電のうち少なくとも一方の発生を検出する放電検出工程と、前記少なくとも一方の発生が検出されたとき、前記電源出力工程による電圧出力を停止又は低下させる電源制御工程とを含む。

これらの構成によれば、第一パターンと第二パターンとの間でのスパーク及び部分放電のうち少なくとも一方の発生が検出され、絶縁検査の対象となる第一パターンと第二パターンとの間で前記少なくとも一方が発生すると、前記少なくとも一方の発生が検出され、絶縁検査のために第一パターンと第二パターンとの間に出力されていた電圧出力が停止又は低下される。その結果、スパーク等の放電が長時間継続したり、放電が繰り返されたりするおそれが低減され、放電による基板の損傷が拡大するおそれを低減することができる。

また、前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記第一パターンと前記第二パターンとを導通させる強制放電部をさらに備えることが好ましい。

この構成によれば、前記少なくとも一方の発生が検出されると、第一パターンと第二パターンとが導通され、第一パターンと第二パターンの浮遊容量が放電されて、第一パターンと第二パターンとの電位が同一化されるので、スパーク等の放電が長時間継続したり、放電が繰り返されたりするおそれが低減され、放電による基板の損傷が拡大するおそれを低減することができる。

また、前記電圧を出力するために前記電源部から前記第一パターン及び前記第二パターンのうち少なくとも一方に至る導電経路を、前記強制放電部によって導通される導通経路とは異なる位置で開閉するスイッチをさらに備え、前記電源制御部は、前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記スイッチを開かせることによって前記電源部による電圧出力を停止させることが好ましい。

この構成によれば、スパーク及び部分放電のうち少なくとも一方が発生すると、スイッチが開いて電源部が第一パターン及び第二パターンのうち少なくとも一方から切り離されるので、第一及び第二パターン間への電源部の電圧出力が速やかに停止される。これにより、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりすることが防止されるので、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれが低減する。さらに、スイッチは、強制放電部による放電の経路となる導通経路とは異なる位置で、電源部から検査対象の第一又は第二パターンに至る導電経路を開閉するので、スイッチが開いても、第一及び第二パターンに充電された電荷の放電が阻害されることがない。

前記放電検出部は、ＦＰＧＡ、ＡＳＩＣ、又はリアルタイムＯＳを用いる若しくはＯＳを用いないマイクロコンピュータを用いて構成されていることが好ましい。

この構成によれば、スパークが発生したか否かの判断を、パーソナルコンピュータなどの情報系ＯＳを用いたコンピュータで判断する場合と比べて高速に判断できるので、スパークによる基板の損傷が拡大するおそれを低減することが容易である。

また、前記第一パターンと前記第二パターンとの間の電圧と電流とに基づいて、当該パターン間の絶縁性を判断する判断部をさらに備えることが好ましい。

この構成によれば、第一パターンと第二パターンとの間の絶縁性を判断することができる。

このような構成の絶縁検査装置及び絶縁検査方法は、放電による基板の損傷が拡大するおそれを低減することができる。

本発明の一実施形態に係る絶縁検査方法を用いる絶縁検査装置の概略構成図である。 図１に示す放電検出部の構成の一例を示すブロック図である。 図１に示す絶縁検査装置の動作の一例を示すフローチャートである。 電源制御工程の回路動作を説明するための説明図である。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係る絶縁検査方法を用いる絶縁検査装置１の概略構成図である。図１は、絶縁検査のために、検査対象となる基板Ｐが絶縁検査装置１と接続された状態を示している。

なお、検査対象となる基板Ｐは、例えば、プリント配線基板、ガラスエポキシ基板、フレキシブル基板、セラミック多層配線基板、液晶ディスプレイやＥＬ（Electro-Luminescence）ディスプレイ等のディスプレイ用の電極板、タッチパネル用等の透明導電板、及び半導体パッケージ用のパッケージ基板やフィルムキャリア、半導体ウェハや半導体チップやCSP(Chip Size Package)等の半導体基板等々種々の基板であってもよい。

図１では、基板Ｐの表面に、四つの導体パターンＰ１，Ｐ２，Ｐ３，Ｐ４（導体パターン）が形成されている例を示している。

図１に示す絶縁検査装置１は、プローブＰｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４、電源部２、電流検出部３、電圧検出部４、切替回路部５、放電検出部６（電源制御部）、スイッチング素子ＳＷ１（強制放電部）、スイッチング素子ＳＷ２（スイッチ）、及び制御部７を備えている。

プローブＰｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４は、基板Ｐの導体パターンＰ１，Ｐ２，Ｐ３，Ｐ４とそれぞれ接触される接触子である。なお、導体パターン及びプローブの数は、それぞれ複数であればよく、四つに限らない。スイッチング素子ＳＷ１，ＳＷ２は、例えばトランジスタ等の半導体スイッチング素子や、リレースイッチ等を用いて構成されている。

電源部２は、検査対象の導体パターン間に絶縁検査用の電圧を出力する電源回路である。電源部２は、例えばスイッチング電源回路等を用いて構成された直流定電圧電源回路である。電源部２のプラス側出力端子は、スイッチング素子ＳＷ２、放電検出部６、及びプラス側配線Ｌｐを介して切替回路部５と接続されている。電源部２のマイナス側出力端子は、電流検出部３、及びマイナス側配線Ｌｍを介して切替回路部５と接続されている。また、電源部２のマイナス側出力端子は回路グラウンドに接続されており、マイナス側配線Ｌｍは電流検出部３を介して回路グラウンドに接続されている。

なお、電源部２は、必ずしも定電圧電源回路に限らない。電源部は、可変電圧源であってもよく、例えば特開2015-45542号公報に記載されているように、定電流源と、定電流源の出力電圧が所定の上限電圧を超えないように制限するリミッタ回路とを組み合わせて電源部としてもよい。電源部２としては、例えば特開2001-178137号公報に記載の昇圧型スイッチング電源回路を用いることができる。

電流検出部３は、例えばシャント抵抗やホール素子、アナログデジタルコンバータ等を用いて構成されている。電流検出部３は、マイナス側配線Ｌｍに流れる電流Ｉを検出し、その検出された電流Ｉを示す信号を制御部７へ出力する。

電圧検出部４は、例えば分圧抵抗やアナログデジタルコンバータ等を用いて構成されている。電圧検出部４は、プラス側配線Ｌｐと回路グラウンドとの間の電圧Ｖを検出し、その検出された電圧Ｖを示す信号を制御部７へ出力する。回路グラウンドは、電流検出部３を介してマイナス側配線Ｌｍと接続されているから、電圧検出部４は、プラス側配線Ｌｐとマイナス側配線Ｌｍとの間の電圧Ｖ、すなわち検査対象の導体パターン相互間の電圧Ｖを検出することになる。

切替回路部５は、例えば、制御部７からの制御信号に応じてオン、オフする複数のスイッチング素子を用いて構成されている。切替回路部５は、各スイッチング素子のオン、オフの組み合わせによって、プラス側配線ＬｐとプローブＰｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４との接続関係、及びマイナス側配線ＬｍとプローブＰｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４との接続関係を切り替え可能にされている。

これにより、例えば導体パターンＰ１，Ｐ２間の絶縁検査を行うときは、制御部７は、切替回路部５によって、プローブＰｒ１とプラス側配線Ｌｐとを接続させ、プローブＰｒ２とマイナス側配線Ｌｍとを接続させる。その結果、電源部２からの出力電圧が導体パターンＰ１，Ｐ２間に印加され、導体パターンＰ１，Ｐ２間に流れる電流が電流検出部３で検出され、導体パターンＰ１，Ｐ２間の電圧が電圧検出部４で検出される。この場合、導体パターンＰ１は第一パターンの一例に相当し、導体パターンＰ２は第二パターンの一例に相当している。

なお、制御部７は、複数の導体パターンのうち一つと、残りの配線パターンとの間の絶縁検査を行ってもよい。この場合、制御部７は、切替回路部５によって、プローブＰｒ１とプラス側配線Ｌｐとを接続させ、プローブＰｒ２，Ｐｒ３，Ｐｒ４とマイナス側配線Ｌｍとを接続させてもよい。この場合、導体パターンＰ１は第一パターンの一例に相当し、導体パターンＰ２，Ｐ３，Ｐ４は第二パターンの一例に相当する。

以下、説明を簡単にするため、導体パターンＰ１，Ｐ２間の絶縁検査を例示し、切替回路部５によって、プローブＰｒ１とプラス側配線Ｌｐとを接続させ、プローブＰｒ２とマイナス側配線Ｌｍとを接続させた場合について説明する（図１）。

スイッチング素子ＳＷ１は、例えば一端が、スイッチング素子ＳＷ２を介して電源部２と接続されると共に放電検出部６を介してプラス側配線Ｌｐと接続されている。スイッチング素子ＳＷ１の他端は回路グラウンドと接続されている。スイッチング素子ＳＷ１は、制御部７からの制御信号に応じてオン、オフする。スイッチング素子ＳＷ１は、通常オフされている。

スイッチング素子ＳＷ１がオンすると、検査対象の導体パターン、例えば導体パターンＰ１と導体パターンＰ２とが、回路グラウンド、電流検出部３、切替回路部５、及びプローブＰｒ１，Ｐｒ２を介して導通する。その結果、導体パターンＰ１，Ｐ２が即座に略同電位にされる。

スイッチング素子ＳＷ１は、強制放電部の一例に相当している。なお、強制放電部は、スイッチング素子ＳＷ１単体で構成される例に限らない。例えば、強制放電部を、スイッチング素子と抵抗との直列回路によって構成してもよい。

放電検出部６は、検査対象の導体パターン間、例えば導体パターンＰ１，Ｐ２間でのスパーク及び部分放電の発生を検出する。放電検出部６は、スパーク又は部分放電の発生を検出した場合、放電検出信号をスイッチング素子ＳＷ１へ出力し、スイッチング素子ＳＷ１をオンさせる。部分放電（partial discharge）は、例えばJIS C 60664-1（IEC60664-1）の用語の定義に記載されているように、絶縁部を部分的にブリッジする電気放電である。

また、放電検出部６は、スパーク又は部分放電の発生を検出した場合、放電検出信号を電源部２へ出力することによって電源部２のスイッチング動作を停止させ、電源部２の電圧出力を停止させる。また、放電検出部６は、スパーク又は部分放電の発生を検出した場合、放電検出信号をスイッチング素子ＳＷ２へ出力することによって、電源部２を導体パターンＰ１から切り離して電源部２の電圧出力を停止させる。図１に示す放電検出部６は、スパーク又は部分放電の発生が検出されたときに電源部２による電圧出力を停止させる電源制御部を兼ねている。

さらに、放電検出部６は、スパーク又は部分放電の発生を検出した場合、放電検出信号を制御部７へ出力し、スパーク又は部分放電の発生を制御部７へ通知する。

図２は、図１に示す放電検出部６の構成の一例を示すブロック図である。図２に示す放電検出部６は、電流検出回路６１、電圧検出回路６２、高速ＡＤコンバータ６３、及びＦＰＧＡ（Field Programmable Gate Array）６４を備えている。

電流検出回路６１は、プラス側配線Ｌｐに流れる電流、すなわち導体パターンＰ１，Ｐ２間に流れる電流Ｉを検出し、その電流値に応じた電圧信号を高速ＡＤコンバータ６３へ出力する。電流検出回路６１としては、例えばシャント抵抗やホール素子を用いることができる。

電圧検出回路６２は、回路グラウンドとプラス側配線Ｌｐとの電圧、すなわち導体パターンＰ１，Ｐ２間の電圧Ｖを検出し、その電圧値に応じた電圧信号を高速ＡＤコンバータ６３へ出力する。電圧検出回路６２としては、例えば分圧抵抗を用いることができ、あるいはプラス側配線Ｌｐを高速ＡＤコンバータ６３に直接接続する配線であってもよい。

高速ＡＤコンバータ６３は、いわゆるアナログデジタルコンバータであり、電流検出回路６１及び電圧検出回路６２から出力された電圧信号をデジタル値に変換してＦＰＧＡ６４へ出力する。高速ＡＤコンバータ６３は、変換速度が高速であるほど好ましい。

ＦＰＧＡ６４には、予め設定された論理演算回路がプログラムされている。ＦＰＧＡ６４は、電流検出回路６１又は電圧検出回路６２から出力された電圧信号に基づき、スパーク及び部分放電の発生を判断する。ＦＰＧＡ６４は、例えば、電流検出回路６１で検出された電流Ｉが、瞬時的に増加した場合にスパークが発生したと判断することができる。あるいは、ＦＰＧＡ６４は、例えば、電圧検出回路６２で検出された電圧Ｖが、瞬時的に低下した場合にスパークが発生したと判断することができる。

あるいは、ＦＰＧＡ６４は、例えば、電源部２による検査対象の導体パターンへの電流供給が開始されてから、電流検出回路６１で測定された電流Ｉが予め設定された閾値を下回るまでに要した時間が、予め設定された規定時間を超えた場合に、スパーク又は部分放電が発生したと判定してもよい。

スパーク及び部分放電の発生を、ＦＰＧＡ６４で判断することによって、例えば後述する制御部７のような情報系ＯＳ（Operating System）を用いるパーソナルコンピュータでスパーク及び部分放電の発生を判断する場合と比べてスパーク及び部分放電の発生を短時間で判断することが可能となる。なお、放電検出部６は、ＦＰＧＡ６４の代わりに、ＡＳＩＣ（application specific integrated circuit）、又はリアルタイムＯＳ（Operating System）を用いる若しくはＯＳを用いないマイクロコンピュータを用いてスパーク及び部分放電の発生を判断してもよい。

また、放電検出部６は、電流検出回路６１及び電圧検出回路６２を備えず、その代わりに、電流検出部３及び電圧検出部４によって検出された電流Ｉ、電圧Ｖに基づいてスパーク及び部分放電の発生を判断してもよい。

なお、放電検出部は、スパーク及び部分放電の発生を検出することができればよく、ＦＰＧＡを用いてスパーク及び部分放電の発生を判断する例に限られず、種々の検出方法を用いることができる。放電検出部は、スパークの発生を検出する方法として、例えば、特許第3546046号公報、特許第3953087号公報、特許第4369949号公報、特許第4918339号公報、特許第5866943号公報、特開2015-10880号公報、及び特開2015-45542号公報等に記載のスパーク検出方法を用いてスパークを検出するものであってもよい。

放電検出部は、例えば特開2015-45542号公報に記載されているように、電流検出回路６１で測定された電流Ｉの時間的変化に基づいて部分放電の発生を検出してもよい。また、例えば特開2010-32457号公報に記載されているように、放電検出部は、部分放電が発生したときに生じる電磁波を検出した場合に部分放電が発生したと判定することによって、部分放電の発生を検出してもよい。あるいは、放電検出部は、JIS C 60664-1（IEC60664-1）等の標準規格に記載されている方法に基づいて、部分放電を検出してもよい。

また、放電検出部は、スパーク及び部分放電の発生を検出する例に限られず、スパーク又は部分放電のいずれか一方のみを検出する構成であってもよい。

制御部７は、例えば所定の論理演算を実行するＣＰＵ（Central Processing Unit）、データを一時的に記憶するＲＡＭ（Random Access Memory）、所定の制御プログラムを記憶する不揮発性の記憶部、及びこれらの周辺回路等を備えて構成されている。制御部７は、例えば情報系ＯＳ（Operating System）を用いるパーソナルコンピュータを用いて構成されている。制御部７は、制御プログラムを実行することによって、検査制御部７１、及び判断部７２として機能する。

検査制御部７１は、基板Ｐに形成された複数の導体パターンの中から順次、検査対象となる第一パターンと第二パターンとを選択し、切替回路部５によって、プラス側配線Ｌｐを第一パターンと導通させ、マイナス側配線Ｌｍを第二パターンと導通させ、電源部２によって第一パターンと第二パターンとの間に電圧Ｖを出力させる。

判断部７２は、電流検出部３によって検出された電流Ｉと、電圧検出部４によって検出された電圧Ｖとに基づいて、第一パターンと第二パターンとの間の絶縁性を判断する。具体的には、判断部７２は、電流Ｉと電圧Ｖとから、第一パターンと第二パターンとの間の絶縁抵抗Ｒを、下記の式（１）に基づき算出する。
絶縁抵抗Ｒ＝Ｖ／Ｉ ・・・（１）

そして、判断部７２は、予め設定された基準抵抗Ｒｒｅｆと絶縁抵抗Ｒとを比較し、絶縁抵抗Ｒが基準抵抗Ｒｒｅｆ以上であれば絶縁状態は良好と判断し、絶縁抵抗Ｒが基準抵抗Ｒｒｅｆに満たなければ絶縁不良と判断する。

なお、絶縁検査装置１は電圧検出部４を備えていなくてもよく、判断部７２は電源部２の出力電圧として予め設定された電圧Ｖに基づいて絶縁状態を判断してもよい。

次に、上述のように構成された絶縁検査装置１の動作について説明する。図３は、図１に示す絶縁検査装置１の動作の一例を示すフローチャートである。まず、初期状態で、スイッチング素子ＳＷ１はオフ、スイッチング素子ＳＷ２はオンされ、電源部２はスイッチング動作を行って電圧Ｖを出力している（ステップＳ１）。

次に、検査制御部７１は、導体パターンＰ１，Ｐ２，Ｐ３，Ｐ４の中から、検査対象となる第一及び第二パターンを選択する（ステップＳ２）。次に、検査制御部７１は、切替回路部５によって、第一パターンとプラス側配線Ｌｐとを接続させ、第二パターンとマイナス側配線Ｌｍとを接続させる。その結果、電源部２からの電圧Ｖが、第一パターンと第二パターンとの間に出力される（ステップＳ３：電源出力工程）。

第一パターンと第二パターンとの間に電圧Ｖが印加されると、第一パターン及び第二パターンの浮遊容量が充電され、第一パターンと第二パターンとの間の電圧が上昇する。そこで、検査制御部７１は、例えば電圧印加されてから予め設定された待機時間が経過するまでの間、あるいは電圧検出部４の検出電圧が安定するまでの間、放電検出部６から放電検出信号が検出されないか監視する（ステップＳ４）。

放電検出部６でスパーク及び部分放電のいずれもが検出されなければ（ステップＳ４でＮＯ）、判断部７２は、電流検出部３で検出された電流Ｉと、電圧検出部４で検出された電圧Ｖとに基づいて、上記式（１）により絶縁抵抗Ｒを算出する（ステップＳ５）。

次に、判断部７２は、基準抵抗Ｒｒｅｆと絶縁抵抗Ｒとを比較し（ステップＳ６：判断工程）、絶縁抵抗Ｒが基準抵抗Ｒｒｅｆに満たなければ（ステップＳ６でＮＯ）、基板Ｐは絶縁不良であると判断し（ステップＳ９）、処理を終了する。

一方、絶縁抵抗Ｒが基準抵抗Ｒｒｅｆ以上であれば（ステップＳ６でＹＥＳ）、判断部７２は、第一パターンと第二パターンとの間の絶縁状態は良好と判断し、検査対象の全導体パターンについて絶縁検査が終了したか否かを判断する（ステップＳ７）。全導体パターンについて絶縁検査が終了していれば（ステップＳ７でＹＥＳ）、判断部７２は、基板Ｐは良品と判断して（ステップＳ１０）処理を終了する。

一方、ステップＳ７においてまだ絶縁検査が終了していない導体パターンが残っていれば（ステップＳ７でＮＯ）、検査制御部７１は、まだ絶縁検査が終了していない導体パターンの中から新たな第一パターンを選択し、第一パターン以外の導体パターンから第二パターンを選択して（ステップＳ８）再びステップＳ３以降の処理を実行する。

一方、ステップＳ４において、放電検出部６によってスパーク又は部分放電の発生が検出された場合（ステップＳ４でＹＥＳ）、放電検出部６は、スパーク又は部分放電が発生したことを示す放電検出信号を、スイッチング素子ＳＷ１，ＳＷ２、電源部２、及び制御部７へ出力する。

これにより、スイッチング素子ＳＷ１がオン（強制放電工程）し、スイッチング素子ＳＷ２がオフ、電源部２がスイッチングを停止して電圧Ｖの出力が停止又は低下（電源制御工程）し（ステップＳ１１）、さらに制御部７にスパーク又は部分放電の発生が通知され、判断部７２によって基板Ｐは絶縁不良であると判断され（ステップＳ９）、処理を終了する。

図４は、ステップＳ１１の強制放電工程と電源制御工程の回路動作を説明するための説明図である。スイッチング素子ＳＷ１がオンすると、導体パターンＰ１（第一パターン）に接続されたプローブＰｒ１と、導体パターンＰ２（第二パターン）に接続されたプローブＰｒ２とがスイッチング素子ＳＷ１を介する導電経路Ｌ１によって導通し、導体パターンＰ１と導体パターンＰ２とが、速やかに同電位とされる（強制放電工程）。これにより、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりすることが防止されるので、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれが低減する。

また、スイッチング素子ＳＷ２がオフすると、電源部２が、導体パターンＰ１から切り離されるので、導体パターンＰ１，Ｐ２間への電源部２の電圧出力が停止される（電源制御工程）。これにより、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりすることが防止されるので、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれが低減する。

また、電源部２のスイッチング動作が停止されることによっても、導体パターンＰ１，Ｐ２間への電源部２の電圧出力が停止又は低下される。電源部２に用いられるスイッチング電源回路は、例えば特開2001-178137号公報に記載されているように、商用交流電源電圧を整流する整流回路と整流された電圧を平滑するコンデンサとによって交流電圧を直流電圧に変換する変換回路と、変換された直流電圧を、スイッチング素子のスイッチング動作でチョッピングしてチョークコイルで昇圧し、電源平滑用コンデンサで平滑して出力する昇圧チョッパ回路とを備えている。

そのため、電源部２のスイッチング動作が停止しても、電源平滑用コンデンサの充電電荷によって電圧が維持されるので、電源部２の出力電圧が低下するには時間がかかる。また、上述のようなスイッチング電源回路とは異なる方式の電源回路であっても、通常、電源回路の出力段には平滑用コンデンサが設けられているため、電源回路の動作を停止させても、出力電圧が低下するのに時間がかかる。

また、上述のような変換回路と昇圧チョッパ回路とを備えたスイッチング電源回路では、スイッチング動作が停止されることによって昇圧チョッパ回路による昇圧が停止して出力電圧は低下する。しかしながら、スイッチング動作が停止しても、変換回路による直流変換は継続し、直流変換された電圧は出力が継続する場合がある。

このような場合であっても、ステップＳ４でスパーク又は部分放電の発生が検出された場合、スイッチング素子ＳＷ２がオフされて電源部２がプラス側配線Ｌｐから切り離されるので、電源部２による電源電圧供給を即座に停止させ、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりするおそれを低減し、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれを低減することができる。

また、スイッチング素子ＳＷ２は、スイッチング素子ＳＷ１によって導通される導電経路Ｌ１とは異なる位置で、電源部２から検査対象の第一又は第二パターンに至る導電経路を開閉するので、スイッチング素子ＳＷ２がオフ（開）しても、スイッチング素子ＳＷ１による第一及び第二パターンに充電された電荷の放電が阻害されることがない。

なお、ステップＳ４において、必ずしもスパーク及び部分放電の両方を検出する必要はない。放電検出部６は、スパークの検出のみを実行し、スパークが検出された場合（ステップＳ４でＹＥＳ）ステップＳ１１へ移行し、スパークが検出されない場合（ステップＳ４でＮＯ）ステップＳ５へ移行してもよい。あるいは放電検出部６は、部分放電の検出のみを実行し、部分放電が検出された場合（ステップＳ４でＹＥＳ）ステップＳ１１へ移行し、部分放電が検出されない場合（ステップＳ４でＮＯ）ステップＳ５へ移行してもよい。

また、電源部２は、必ずしもスイッチング電源回路に限らず、電源部２の電圧出力を停止又は低下させる方法も、スイッチング動作を停止させることに限らない。例えば、電源部２に対する一次側電源電圧の供給を遮断することによって、電源部２の電圧出力を停止又は低下させてもよい。

また、必ずしもスイッチング素子ＳＷ２を備えていなくてもよい。スイッチング素子ＳＷ２を備えていない場合、電源部２の出力段の平滑用コンデンサに蓄電された電荷は、スイッチング素子ＳＷ１で放電され、速やかに電圧が低下する。その結果、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりするおそれを低減し、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれを低減することができる。

また、必ずしもスイッチング素子ＳＷ１を備えていなくてもよい。スイッチング素子ＳＷ１を備えていなくても、ステップＳ４でスパーク又は部分放電の発生が検出された場合、スイッチング素子ＳＷ２をオフすることによる電源電圧供給の停止、又は電源部２による出力電圧の停止若しくは低下がなされることによって、電源部２からの新たな電力供給が低減する結果、スパーク又は部分放電が長時間継続したり、スパーク又は部分放電が繰り返されたりするおそれを低減し、スパーク又は部分放電等の放電による基板の損傷が拡大するおそれを低減することができる。

１ 絶縁検査装置
２ 電源部
３ 電流検出部
４ 電圧検出部
５ 切替回路部
６ 放電検出部
７ 制御部
６１ 電流検出回路
６２ 電圧検出回路
６３ 高速ＡＤコンバータ
７１ 検査制御部
７２ 判断部
Ｌ１ 導電経路
Ｌｍ マイナス側配線
Ｌｐ プラス側配線
Ｐ 基板
Ｐ１ 導体パターン
Ｐ１，Ｐ２，Ｐ３，Ｐ４ 導体パターン
Ｐｒ１，Ｐｒ２，Ｐｒ３，Ｐｒ４ プローブ
Ｒ 絶縁抵抗
Ｒｒｅｆ 基準抵抗
ＳＷ１ スイッチング素子（強制放電部）
ＳＷ２ スイッチング素子（スイッチ）

Claims (5)

1. 複数の導体パターンが形成された検査対象の基板における、前記複数の導体パターンに接触するための複数のプローブと、
   前記複数のプローブを介して、前記複数の導体パターンのうちの、いずれかである第一パターンと、前記第一パターン以外のいずれかである第二パターンとの間に電圧を出力する電源部と、
   前記第一パターンと前記第二パターンとの間でのスパーク及び部分放電のうち少なくとも一方の発生を検出する放電検出部と、
   前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記電源部による電圧出力を停止又は低下させる電源制御部と、
   前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記第一パターンと前記第二パターンとを導通させる強制放電部とを備える絶縁検査装置。
2. 前記電圧を出力するために前記電源部から前記第一パターン及び前記第二パターンのうち少なくとも一方に至る導電経路を、前記強制放電部によって導通される導通経路とは異なる位置で開閉するスイッチをさらに備え、
   前記電源制御部は、前記放電検出部によって前記少なくとも一方の発生が検出されたとき、前記スイッチを開かせることによって前記電源部による電圧出力を停止させる請求項１記載の絶縁検査装置。
3. 前記放電検出部は、ＦＰＧＡ、ＡＳＩＣ、又はリアルタイムＯＳを用いる若しくはＯＳを用いないマイクロコンピュータを用いて構成されている請求項１又は２に記載の絶縁検査装置。
4. 前記第一パターンと前記第二パターンとの間の電圧と電流とに基づいて、当該パターン間の絶縁性を判断する判断部をさらに備える請求項１～３のいずれか１項に記載の絶縁検査装置。
5. 複数の導体パターンが形成された検査対象の基板における、前記複数の導体パターンのうちの、いずれかである第一パターンと、前記第一パターン以外のいずれかである第二パターンとの間に電圧を出力する電源出力工程と、
   前記第一パターンと前記第二パターンとの間でのスパーク及び部分放電のうち少なくとも一方の発生を検出する放電検出工程と、
   前記少なくとも一方の発生が検出されたとき、前記電源出力工程による電圧出力を停止又は低下させる電源制御工程と、
   前記放電検出工程によって前記少なくとも一方の発生が検出されたとき、前記第一パターンと前記第二パターンとを導通させる強制放電工程とを含む絶縁検査方法。

Images