JP7010633B2 - 半導体製造装置および半導体装置の製造方法 - Google Patents
半導体製造装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7010633B2 JP7010633B2 JP2017178969A JP2017178969A JP7010633B2 JP 7010633 B2 JP7010633 B2 JP 7010633B2 JP 2017178969 A JP2017178969 A JP 2017178969A JP 2017178969 A JP2017178969 A JP 2017178969A JP 7010633 B2 JP7010633 B2 JP 7010633B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- region
- lighting device
- image pickup
- illuminates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0446—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0438—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0442—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
- H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
Landscapes
- Die Bonding (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本開示の課題は、クラックの認識精度を向上することが可能な技術を提供することである。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
すなわち、半導体製造装置は、第一辺と前記第一辺と接続する第二辺と前記第一辺と対向する第三辺と前記第二辺と対向する第四辺とを有するダイを撮像する撮像装置と、前記ダイを前記撮像装置の光学系軸に対して斜めから照明する照明装置と、前記撮像装置および前記照明装置を制御する制御装置と、を備える。前記制御装置は、(a)前記第一辺の中央から前記ダイの中心に向かう第一方向と、前記第二辺の中央から前記ダイの中心に向かう第二方向と、前記第三辺の中央から前記ダイの中心に向かう第三方向と、前記第四辺の中央から前記ダイの中心に向かう第四方向と、からの照明を抑え、(b)前記第一辺と前記第四辺とで形成する角を含む第一角部から前記ダイの中心に向かう第五方向と、前記第二辺と前記第一辺とで形成する角を含む第二角部から前記ダイの中心に向かう第六方向と、前記第三辺と前記第二辺とで形成する角を含む第三角部から前記ダイの中心に向かう第七方向と、前記第四辺と前記第三辺とで形成する角を含む第四角部から前記ダイの中心に向かう第八方向と、から照明して、前記撮像装置で前記ダイを撮像する。
このような構成によって、ボンディングヘッド41は、ステージ認識カメラ32の撮像データに基づいてピックアップ位置・姿勢を補正し、中間ステージ31からダイDをピックアップし、基板認識カメラ44の撮像データに基づいて基板にダイDをボンディングする。
このような構成によって、基板Sは、基板供給部6から搬送レーン52に沿ってボンディング位置まで移動し、ボンディング後、基板搬出部7まで移動して、基板搬出部7に基板Sを渡す。
実施例のダイボンディング工程では、まず、制御部8は、ウェハ11を保持しているウェハリング14をウェハカセットから取り出してウェハ保持台12に載置し、ウェハ保持台12をダイDのピックアップが行われる基準位置まで搬送する(ウェハローディング(工程P1))。次いで、制御部8は、ウェハ認識カメラ24によって取得した画像から、ウェハ11の配置位置がその基準位置と正確に一致するように微調整を行う。
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施例にて説明されているものと同様の構成および機能を有する部分に対しては、上述の実施例と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施例における説明が適宜援用され得るものとする。また、上述の実施例の一部、および、複数の変形例の全部または一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。
図13は変形例1に係る照明装置を示す模式斜視図である。図14は図13の照明装置を回転させる手段を示す模式斜視図である。図15は図13の照明装置で位置認識を行う場合の配置を示す模式平面図である。図16は図3の照明装置でダイクラック検査を行う場合の配置を示す模式平面図である。
変形例2に係る照明装置について図17~19を用いて説明する。
また、実施例ではダイ位置認識の後にダイ外観検査認識を行っているが、ダイ外観検査認識の後にダイ位置認識を行ってもよい。
また、実施例ではウェハの裏面にDAFが貼付されているが、DAFはなくてもよい。
また、実施例ではピックアップヘッドおよびボンディングヘッドをそれぞれ1つ備えているが、それぞれ2つ以上であってもよい。また、実施例では中間ステージを備えているが、中間ステージがなくてもよい。この場合、ピックアップヘッドとボンディングヘッドは兼用してもよい。
また、実施例ではダイの表面を上にしてボンディングされるが、ダイをピックアップ後ダイの表裏を反転させて、ダイの裏面を上にしてボンディングしてもよい。この場合、中間ステージは設けなくてもよい。この装置はフリップチップボンダという。
また、実施例ではボンディングヘッドを備えるが、ボンディングヘッドがなくてもよい。この場合は、ピックアップされたダイは容器等に載置される。この装置はピックアップ装置という。
1・・・ダイ供給部
13・・・突上げユニット
2・・・ピックアップ部
24・・・ウェハ認識カメラ
3・・・アライメント部
31・・・中間ステージ
32・・・ステージ認識カメラ
4・・・ボンディング部
41・・・ボンディングヘッド
42・・・コレット
44・・・基板認識カメラ
5・・・搬送部
51・・・基板搬送爪
8・・・制御部
9・・・基板
BS・・・ボンディングステージ
D・・・ダイ
P・・・パッケージエリア
CL1、CL2、CL3、CL4・・・クラック検出用照明装置
RL1、RL2、RL3、RL4・・・ダイ認識用照明装置
BLD1、BLD2、BLD3、BLD4・・・斜光バー照明装置
RLD・・・斜光リング照明装置
Claims (12)
- 第一辺と前記第一辺に接続する第二辺と前記第一辺と対向する第三辺と前記第二辺と対向する第四辺とを有するダイを撮像する撮像装置と、
前記ダイを前記撮像装置の光学系軸に対して斜めから照明する照明装置と、
前記撮像装置および前記照明装置を制御する制御装置と、
を備え、
前記照明装置は、前記第一辺の中央から前記ダイの中心に向かう第一方向と、前記第二辺の中央から前記ダイの中心に向かう第二方向と、前記第三辺の中央から前記ダイの中心に向かう第三方向と、前記第四辺の中央から前記ダイの中心に向かう第四方向と、前記第一辺と前記第四辺とで形成する角を含む第一角部から前記ダイの中心に向かう第五方向と、前記第二辺と前記第一辺とで形成する角を含む第二角部から前記ダイの中心に向かう第六方向と、前記第三辺と前記第二辺とで形成する角を含む第三角部から前記ダイの中心に向かう第七方向と、前記第四辺と前記第三辺とで形成する角を含む第四角部から前記ダイの中心に向かう第八方向と、から照明することが可能であり、
前記制御装置は、
前記ダイの位置を認識する場合、前記照明装置で前記第一方向と前記第二方向と前記第三方向と前記第四方向とから照明して、前記撮像装置で前記ダイを撮像し、
前記ダイのクラックを検査する場合、前記照明装置で前記第一方向と前記第二方向と前記第三方向と前記第四方向とからの照明を抑え、前記第五方向と前記第六方向と前記第七方向と前記第八方向とから照明して、前記撮像装置で前記ダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、
前記照明装置は、
前記第一辺と対向する位置に配置される第一ダイ認識用照明装置と、
前記第二辺と対向する位置に配置される第二ダイ認識用照明装置と、
前記第三辺と対向する位置に配置される第三ダイ認識用照明装置と、
前記第四辺と対向する位置に配置される第四ダイ認識用照明装置と、
前記第一角部と対向する位置に配置される第一ダイクラック検査用照明装置と、
前記第二角部と対向する位置に配置される第二ダイクラック検査用照明装置と、
前記第三角部と対向する位置に配置される第三ダイクラック検査用照明装置と、
前記第四角部と対向する位置に配置される第四ダイクラック検査用照明装置と、
を備え、
前記制御装置は、
前記ダイの位置を認識する場合、前記第一ダイ認識用照明装置で前記第一方向から照明し、前記第二ダイ認識用照明装置で前記第二方向から照明し、前記第三ダイ認識用照明装置で前記第三方向から照明し、前記第四ダイ認識用照明装置で前記第四方向から照明して、前記撮像装置で前記ダイを撮像し、
前記ダイのクラックを検査する場合、前記第一ダイクラック検査用照明装置で前記第五方向から照明し、前記第二ダイクラック検査用照明装置で前記第六方向から照明し、前記第三ダイクラック検査用照明装置で前記第七方向から照明し、前記第四ダイクラック検査用照明装置で前記第八方向から照明して、前記撮像装置で前記ダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、
前記照明装置は、
第一斜光バー照明装置と、
第二斜光バー照明装置と、
第一斜光バー照明装置と対向して配置される第三斜光バー照明装置と、
第二斜光バー照明装置と対向して配置される第四斜光バー照明装置と、
を備え、
前記制御装置は、
前記ダイの位置を認識する場合、
前記第一斜光バー照明装置で前記第一方向から照明し、前記第二斜光バー照明装置で前記第二方向から照明し、前記第三斜光バー照明装置で前記第三方向から照明し、前記第四斜光バー照明装置で前記第四方向から照明して、前記撮像装置で前記ダイを撮像し、
前記ダイのクラックを検査する場合、
前記第一斜光バー照明装置で前記第五方向から照明し、前記第二斜光バー照明装置で前記第六方向から照明し、前記第三斜光バー照明装置で前記第七方向から照明し、前記第四斜光バー照明装置で前記第八方向から照明して、前記撮像装置で前記ダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、
前記照明装置は、第一領域と第二領域と第三領域と第四領域と第五領域と第六領域と第七領域と第八領域とを有する斜光リング照明装置であり、
前記制御装置は、
前記ダイの位置を認識する場合、
前記第一領域と前記第二領域と前記第三領域と前記第四領域と前記第五領域と前記第六領域と前記第七領域と前記第八領域とを点灯し、
前記第一領域で前記第一方向から照明し、前記第二領域で前記第二方向から照明し、前記第三領域で前記第三方向から照明し、前記第四領域で前記第四方向から照明し、前記第五領域で前記第五方向から照明し、前記第六領域で前記第六方向から照明し、前記第七領域で前記第七方向から照明し、前記第八領域で前記第八方向から照明して、前記撮像装置で前記ダイを撮像し、
前記ダイのクラックを検査する場合、
前記第一領域と前記第二領域と前記第三領域と前記第四領域とを消灯し、前記第五領域と前記第六領域と前記第七領域と前記第八領域とを点灯し、
前記第五領域で前記第五方向から照明し、前記第六領域で前記第六方向から照明し、前記第七領域で前記第七方向から照明し、前記第八領域で前記第八方向から照明して、前記撮像装置で前記ダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、さらに、
前記ダイが貼り付けられたダイシングテープを保持するウェハリングを有するダイ供給部を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記ダイシングテープに貼り付けられたダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、さらに、
前記ダイを基板または既にボンディングされているダイ上にボンディングするボンディングヘッドを備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記基板またはダイ上にボンディングされたダイを撮像するよう構成される
半導体製造装置。 - 請求項1において、さらに、
前記ダイをピックアップするピックアップヘッドと、
前記ピックアップされたダイが載置される中間ステージと、
を備え、
前記制御装置は前記撮像装置および前記照明装置を用いて前記中間ステージの上に載置されたダイを撮像するよう構成される
半導体製造装置。 - (a)請求項1乃至4の何れか1項の半導体製造装置を準備する工程と、
(b)ダイが貼付されたダイシングテープを保持するウェハリングを搬入する工程と、
(c)基板を搬入する工程と、
(d)前記ダイをピックアップする工程と、
(e)前記ピックアップしたダイを前記基板または既に前記基板にボンディングされているダイ上にボンディングする工程と、
を備える
半導体装置の製造方法。 - 請求項8において、
前記(d)工程は前記ピックアップされたダイを中間ステージに載置し、
前記(e)工程は前記中間ステージに載置されたダイをピックアップする
半導体装置の製造方法。 - 請求項8において、さらに
(f)前記(d)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。 - 請求項8において、さらに
(g)前記(e)工程の後に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。 - 請求項9において、さらに
(h)前記(d)工程の後であって前記(e)工程の前に、前記撮像装置および前記照明装置を用いて前記ダイの外観を検査する工程を備える
半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017178969A JP7010633B2 (ja) | 2017-09-19 | 2017-09-19 | 半導体製造装置および半導体装置の製造方法 |
| TW107130824A TWI678746B (zh) | 2017-09-19 | 2018-09-03 | 半導體製造裝置以及半導體裝置的製造方法 |
| KR1020180105215A KR102130386B1 (ko) | 2017-09-19 | 2018-09-04 | 반도체 제조 장치 및 반도체 장치의 제조 방법 |
| CN201811090665.0A CN109524320B (zh) | 2017-09-19 | 2018-09-18 | 半导体制造装置及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017178969A JP7010633B2 (ja) | 2017-09-19 | 2017-09-19 | 半導体製造装置および半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019054203A JP2019054203A (ja) | 2019-04-04 |
| JP2019054203A5 JP2019054203A5 (ja) | 2020-08-13 |
| JP7010633B2 true JP7010633B2 (ja) | 2022-01-26 |
Family
ID=65770976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017178969A Active JP7010633B2 (ja) | 2017-09-19 | 2017-09-19 | 半導体製造装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7010633B2 (ja) |
| KR (1) | KR102130386B1 (ja) |
| CN (1) | CN109524320B (ja) |
| TW (1) | TWI678746B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7151642B2 (ja) * | 2019-06-28 | 2022-10-12 | 住友電気工業株式会社 | 面発光レーザ、その製造方法およびその検査方法 |
| JP7296835B2 (ja) * | 2019-09-19 | 2023-06-23 | 株式会社ディスコ | ウェーハの処理方法、及び、チップ測定装置 |
| JP7377655B2 (ja) * | 2019-09-19 | 2023-11-10 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| CN111029268A (zh) * | 2019-12-23 | 2020-04-17 | 中芯长电半导体(江阴)有限公司 | 一种打线机台 |
| JP7437987B2 (ja) * | 2020-03-23 | 2024-02-26 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| CN112992692B (zh) * | 2021-05-19 | 2021-07-20 | 佛山市联动科技股份有限公司 | 一种全自动切割引线的方法及系统 |
| JP7635075B2 (ja) * | 2021-05-28 | 2025-02-25 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
| WO2025144103A1 (en) * | 2023-12-27 | 2025-07-03 | Semiconductor Technologies & Instruments Pte Ltd | System and method for inspecting devices for internal defects at about sidewalls thereof caused by wafer singulation processes |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003185593A (ja) | 2001-12-21 | 2003-07-03 | Nec Electronics Corp | ウェーハ外観検査装置 |
| WO2005119227A1 (ja) | 2004-06-04 | 2005-12-15 | Tokyo Seimitsu Co., Ltd. | 半導体外観検査装置及び照明方法 |
| JP2017117916A (ja) | 2015-12-24 | 2017-06-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538003A (en) * | 1978-09-08 | 1980-03-17 | Hitachi Ltd | Rectilinear pattern detecting device |
| TWI412736B (zh) * | 2009-12-04 | 2013-10-21 | Delta Electronics Inc | 基板內部缺陷檢查裝置及方法 |
| US8766192B2 (en) * | 2010-11-01 | 2014-07-01 | Asm Assembly Automation Ltd | Method for inspecting a photovoltaic substrate |
| WO2012081587A1 (ja) * | 2010-12-14 | 2012-06-21 | 株式会社ニコン | 検査方法、検査装置、露光管理方法、露光システムおよび半導体デバイス |
| JP5277266B2 (ja) * | 2011-02-18 | 2013-08-28 | 株式会社日立ハイテクインスツルメンツ | ダイボンダ及び半導体製造方法 |
| JP2013197226A (ja) * | 2012-03-19 | 2013-09-30 | Hitachi High-Tech Instruments Co Ltd | ダイボンディング方法及びダイボンダ |
| JP2014060249A (ja) * | 2012-09-18 | 2014-04-03 | Hitachi High-Tech Instruments Co Ltd | ダイボンダ、および、ダイの位置認識方法 |
| KR101431917B1 (ko) | 2012-12-27 | 2014-08-27 | 삼성전기주식회사 | 반도체 패키지의 검사장비 |
| TWI570823B (zh) * | 2013-08-14 | 2017-02-11 | 新川股份有限公司 | 半導體製造裝置以及半導體裝置的製造方法 |
| KR101981182B1 (ko) * | 2014-12-05 | 2019-05-22 | 가부시키가이샤 알박 | 기판 감시장치 및 기판 감시방법 |
| JP6669523B2 (ja) * | 2016-02-15 | 2020-03-18 | ファスフォードテクノロジ株式会社 | ダイボンダおよび半導体装置の製造方法 |
| JP6683500B2 (ja) * | 2016-02-24 | 2020-04-22 | 株式会社ディスコ | 検査装置及びレーザー加工装置 |
-
2017
- 2017-09-19 JP JP2017178969A patent/JP7010633B2/ja active Active
-
2018
- 2018-09-03 TW TW107130824A patent/TWI678746B/zh active
- 2018-09-04 KR KR1020180105215A patent/KR102130386B1/ko active Active
- 2018-09-18 CN CN201811090665.0A patent/CN109524320B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003185593A (ja) | 2001-12-21 | 2003-07-03 | Nec Electronics Corp | ウェーハ外観検査装置 |
| WO2005119227A1 (ja) | 2004-06-04 | 2005-12-15 | Tokyo Seimitsu Co., Ltd. | 半導体外観検査装置及び照明方法 |
| JP2017117916A (ja) | 2015-12-24 | 2017-06-29 | ファスフォードテクノロジ株式会社 | 半導体製造装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019054203A (ja) | 2019-04-04 |
| TW201929113A (zh) | 2019-07-16 |
| KR102130386B1 (ko) | 2020-07-06 |
| CN109524320A (zh) | 2019-03-26 |
| TWI678746B (zh) | 2019-12-01 |
| CN109524320B (zh) | 2023-03-24 |
| KR20190032195A (ko) | 2019-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7010633B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP7102271B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| TWI624887B (zh) | 半導體製造裝置及半導體裝置的製造方法 | |
| KR102100889B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| JP7225337B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JP2022098312A (ja) | ダイボンディング装置および半導体装置の製造方法 | |
| JP7029900B2 (ja) | ダイボンディング装置および半導体装置の製造方法 | |
| KR102304880B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| CN114093789B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
| CN113436986B (zh) | 芯片贴装装置及半导体器件的制造方法 | |
| KR102829382B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| JP7851125B2 (ja) | 半導体製造装置、検査装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200620 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7010633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |