JP7021829B2 - 表面実装対応可能なｖｃｓｅｌアレイ - Google Patents

Description

（関連出願の相互参照）
本出願は、２０１７年８月１４日に出願された米国仮特許出願第６２／５４５，３６３に基づいて優先権を主張する。

本開示は、半導体デバイスに関し、より具体的には、半導体レーザのマルチビームアレイに関する。

垂直共振器面発光レーザ（ＶＣＳＥＬｓ）は、独特の性能上の利点を備えた多用途タイプの半導体レーザである。現在、ＶＣＳＥＬｓは、高速データ通信、及び近接センシング、レーザレーダーなどの光センシングアプリケーションに使用されている。当該デバイスは、半導体材料、通常はヒ化ガリウムのウェーハ表面上において、層状のレーザ共振器のエピタキシャル成長をさせることにより製造される。結果として、これらのデバイスは、ウェーハの表面に垂直な方向に光を放射する。レーザ共振器を形成するために、半導体ウェーハを劈開する必要がある端面発光型半導体レーザに対し、ＶＣＳＥＬｓは、半導体ウェーハを劈開する必要がないため、デバイスは、単一の半導体ダイ内に、ＶＣＳＥＬｓの１次元及び２次元アレイにすぐに製造することができる。ＶＣＳＥＬｓのアレイは、出力パワーをより高いパワーレベルに引き上げる方法を提供し、独立したパワー及び制御を有するようにアレイ内の個々のレーザ又はレーザグループを構成することを可能にする。

ＶＣＳＥＬｓの多くの設計又は構成が提案され、製造されてきた。これらの設計のほとんどは、環境からレーザ表面を保護し、そして、従来のプリント回路基板への接続を提供するために、ある程度のパッケージングを必要とする。典型的な一例はＶＣＳＥＬｓの上部出射アレイ（ｔｏｐ－ｅｍｉｔｔｉｎｇ ａｒｒａｙ）である。ＶＣＳＥＬｓの上部出射アレイは、ダイの上部において電気接続が必要とされる。通常、陽極（正）接触は発光接合部付近にあり、陰極（負）接触はダイのドープ基板である。ほとんどの場合は、ダイの上部のパッドへのワイヤボンドにより陽極接触が作製され、ダイの下部においてはんだ結合により陰極接触が作製される。

これらの相互接続は、従来のプリント配線板（ＰＷＢ）又はプリント回路板（ＰＣＢ）構造では直接に対応できず、電子及び光電子システムの量産に一般的に使用されている高速、低コストの表面実装はんだ付けプロセスを直接に利用することができない。ＶＣＳＥＬダイへの接続を作製するための電子パッケージが必要であり、且つ当該パッケージは、ＰＣＢにはんだ付けをするための適切な金属パッド又はリード線を備える必要がある。このパッケージは、ＶＣＳＥＬｓに対する保護も提供する。なぜなら、多くの場合に、利用される製造プロセスはエピタキシャル層の側面を残し、これらの側面は、メサ又はトレンチのエッチングにより露出され、保護されていない、又は平坦化に使用されるポリマー層のみによって保護されている。エッチングされたエピタキシャル層は、ＶＣＳＥＬｓ内に電流を閉じ込めるために一般的に使用されるプロセスである横方向酸化のために露出する必要がある。これらのデバイスが大気中の湿気に長期間さらされることは、既知の信頼性の問題である。通常、この問題は、密閉されたパッケージを使用することで対処される。また、ワイヤボンディングされたデバイスは、特にアレイ内の多くの個々のレーザ又はレーザグループに接触する必要がある場合に、簡単に２次元アレイに配列することができない。

一部のＶＣＳＥＬアレイは、ウェーハが透明である波長で光を出射することにより、又はウェーハ内のビアを通して光を出射することにより、光が基板ウェーハを通って出射されるように作製される。そのような構造では、陽極接触を導電性パッドにボンデングすることによって、デバイスに陽極接触が作製される。多くの設計において、陰極接触も半導体基板の表面に作製される。これにより、フリップチップボンディングを利用して陽極接触を作製することができる。また、ワイヤボンドを使用して、陰極接触を基板表面に作製することができる。このとき、基板表面は、上下逆さまのデバイスの上部である。ほとんどの場合、デバイスを保護し、ワイヤボンドのパッド、そして、ＰＣＢに取り付けるためのはんだパッドを提供するために、パッケージが必要とされる。ワイヤボンドが必要であることは、２次元アレイの相互接続の選択肢を尚厳しく制限することとなる。

そのような構成は、レーザの陽極の表面がパッケージ基板と直接に接触している利点を有する。これが利点であるのは、ｐ-ｎ接合及びミラー又はＤＢＲ（分布ブラッグ反射器）が陽極接触の付近にあり、デバイス内で発生される熱の大部分がそこにあるためである。この構成により、陽極が接合エリアから熱除去するのに最も効率的な表面に接触することができる。

このタイプの最も汎用的な構成は、従来技術のデバイス１０として図１に示されている。図示の設計において、陽極（レーザ）接触１４と陰極接触１６との両方がダイ２０の同一側に作製されている。陽極接触１４は、この構成では、半導体接合部を通って電流を流し、発光させる。これらの接触は、レーザダイを効率的に利用するために互いに非常に近く配置されている。これにより、１回のフリップチップボンディング工程で全ての電気的接触を作製することができる。また、この構成は、２次元アレイの個々のレーザ又はレーザグループへの非常に柔軟的な相互接続を可能とする。この設計は、各ＶＣＳＥＬの横方向の酸化と、陽極接触の電気的絶縁との両方にエッチングされたメサを利用している。これらのメサは、湿気及び酸化から保護する厚い金属コーティングで完全にカプセル化されて、信頼性の高い使用のために気密性のパッケージを必要としない。光２４は、その波長で透明であるダイ２０を通って出射される。同様の設計は、参照によりその全体が本明細書に組み込まれる米国特許第７，９４９，０２４号明細書に詳細に記載されている。

また、この設計は、精密サブマウント１２へのフリップチップボンディングが必要である。精密サブマウント１２は、陽極接触及び陰極接触にマッチするように、細かいピッチを有する接触パッド２２と１８とのそれぞれを介してＶＣＳＥＬアレイの陽極１４と陰極１６との部分に接触する。デバイス１０は、ときには精密サブマウントと呼ばれる。精密サブマウントのフリップチップボンディングは、従来のＰＣＢ、表面実装アセンブリ、及びはんだ付けプロセスでは対応しない温度、圧力、及びアライメントの許容誤差を必要とする。そのため、図１に示す精密サブマウントデバイス１０は、ＶＣＳＥＬアレイへの電気的接触を提供するパッケージとともに使用される。デバイス１０は、従来のパッケージ又はＰＣＢパッドへの接触を提供するために、追加の接触パッドが必要である。

本開示は、ＶＣＳＥＬアレイ設計（又はＶＥＣＳＥＬ－垂直外部共振器面発光レーザ）を含み、当該ＶＣＳＥＬアレイ設計は、大量生産用の従来の表面実装アセンブリ及びはんだ付け技術を利用してＰＣＢに直接にはんだ付けをすることができるＶＣＳＥＬ／ＶＥＣＳＥＬ（本明細書では「ＶＣＳＥＬ」）アレイ（本明細書では「ＶＣＳＥＬアレイ」）を可能とする。本開示の設計において、完成したＶＣＳＥＬアレイは、別個のパッケージを必要とせず、精密サブマウント及びフリップチップボンディングプロセスも必要としない。更に、本設計の利点は、完成したＶＣＳＥＬアレイのオンウェーハ検査を、ウェーハからダイを個片化する前に実施可能にすることである。

実施形態は、半導体デバイスに関し、より具体的には、高出力及び高周波応用向けの半導体レーザのマルチビームアレイ、並びにその製造方法及び使用方法に関する。

また、実施形態は、ＶＣＳＥＬアレイデバイスと呼ばれるマルチビーム光電子デバイスに関する。ＶＣＳＥＬアレイデバイスは、高出力、高周波応答を有し、アレイ内の個々のレーザ又はレーザグループへの様々な可能な相互接続を有する。これらの相互接続は、電子システム製造業界によく知られている表面実装アセンブリ及びはんだ付け技術を使用して、直接に従来のプリント回路基板に作製することができる。ＶＣＳＥＬアレイデバイスは、２つ以上のＶＣＳＥＬｓ、アレイ、又は単一の短絡メサデバイスによって構成されたＶＣＳＥＬの一体型アレイ（ｍｏｎｏｌｉｔｈｉｃ ａｒｒａｙ）であってもよい。ＶＣＳＥＬアレイのＶＣＳＥＬｓは、最適な光学的又は電気的特性を得るために空間的に対称的又は非対称的であってもよい。ＶＣＳＥＬｓは、向上した光学特性又は電力伝達及び速度を得るために数学関数に従って配置されてもよい。ＶＣＳＥＬｓは、アレイ内のレーザ素子間の電気的位相が、データ伝送の高忠実度又はレーザへの最適なパワー伝送を達成するように配置されてもよい。

アレイ内のレーザは、直列及び並列の電気接続、及びそれらの組み合わせを含む多くの構成において、デバイスのはんだパッドに接続されてもよい。また、デバイスのはんだパッドは、必要に応じて、個別のＶＣＳＥＬｓへの個別の電気的接触、少数のＶＣＳＥＬへの小さい共通電気的接触、又は多数のＶＣＳＥＬｓへの大きい電気的接触を含むように構成されてもよい。

アレイ内の活性ＶＣＳＥＬｓは、平坦化誘電体表面上の中間金属陽極接触層に接触されてもよい。デバイス内の１つまたは複数の短絡メサは、同じ中間金属接触層の別個の金属パッドに接触されて、デバイス内の陰極接続を形成してもよい。陽極パッドと陰極パッドとは、同じ平面にあるが、パッド間の横方向のギャップによって互いに分離されてもよい。その横方向のギャップは、動作に必要な電圧を得るために、陽極と陰極との間を十分に絶縁するように、設計者により決められる。

陽極接触パッドと陰極接触パッドとのパターンは、陽極パッドのＶＣＳＥＬｓと、陰極パッド用の短絡メサとの並列接続を可能にするように構成されてもよい。また、各陽極パッド又は陰極パッドは、その表面にパターン化された追加の金属を有して高さを増やしてもよい。金属は、メッキ銅又は他の高導電性金属であってもよく、当該金属がパターン化されて、ＰＣＢ工程で製造されるパッド金属パターンにマッチする均一な接触領域を提供する。追加の金属は拡散バリア金属を含んでもよく、はんだ合金で覆われてもよく、又は個別のはんだボールがパッドに適用されてもよい。パッドパターンは、表面実装処理を容易にするために、均一なはんだ濡れ領域を得るように設計することができる。得られたデバイスは、標準の表面実装アセンブリ技術で対応可能であり、更なるパッケージを必要としない。

ＶＣＳＥＬアレイの各ＶＣＳＥＬは、金属ヒートシンク構造によって取り囲まれてもよい。金属ヒートシンク構造は、メサの高さ及び直径を増加させ、より効率的にＶＣＳＥＬから熱を除去することができる。短絡メサは、ＶＣＳＥＬとともに形成される。これらのデバイスは、ダイの基板接地層から陰極パッド金属への短絡を形成し、ＶＣＳＥＬを流れる電流を接地へ戻して完了する。金属ヒートシンク構造は、ＶＣＳＥＬと短絡メサとの両方をカプセル化して、水分やその他の環境要因から保護する。

ＶＣＳＥＬを通る非常に短い電流経路及び短絡メサは、デバイス内の寄生インダクタンスを最小限に抑えることができる。ＶＣＳＥＬアレイ内の電流経路から陽極及び陰極の接触パッドを分離することによって、デバイスの寄生容量を最小限に抑えることができる。両方は、電力効率と高周波応答とを向上させる働きである。

細かいピッチを有する従来技術のフリップチップボンディドアレイを示す側面図である。 一実施形態に係るデバイスを示す側面断面図である。 図２の選択部分１０１を示す逆転断面図である。 図２に示したデバイスの実施形態に係る、エピタキシャル成長層を有する出発ウェーハを示す図である。 一代替実施形態に係る、図４に示すエピタキシャル成長層を有する出発ウェーハを示す図である。 一実施形態の継続的な形成を示し、リソグラフィプロセスを利用して実行される場合、上部ＤＢＲ表面への接触金属の初期堆積及びパターニングを示す図である。 図６の実施形態の継続的な形成を示し、フォトリソグラフィにより形成されたメサ構造を有する状態を示す図である。 図７の実施形態の継続的な形成を示し、ｎ型金属堆積及びパターニングを有する状態を示す図である。 図８の実施形態の継続的な形成を示し、形成された誘電体層及びエッチングされたビアを有する状態を示す図である。 図９の実施形態の継続的な形成を示し、金属メサキャップのパターニング及び堆積を含む状態を示す図である。 図１０の実施形態の継続的な形成を示し、平坦化層及び金属パッドの適用を含む状態を示す図である。 図１１の実施形態の継続的な形成を示し、図１１で追加されたインターポーザ金属パッド上に更に金属構造の追加を含む状態を示す図である。 図１２に示された実施形態の別の実施形態を示す図である。 図１２に示された実施形態の更に別の実施形態を示す図である。 図１２の実施形態の継続的な形成を示し、活性面側に保護樹脂層の適用と、背面側に反射防止コーティング及びスタンドオフ構造の適用とを含む実施形態を示す図である。 図１２の実施形態の継続的な形成を示し、背面側内にエッチングされた集積的マイクロレンズを有する状態を示す図である。 図１６の完成したウェーハの一代替実施形態を示し、背面側におけるマイクロレンズがビアによって置き換えられ、当該ビアは、エピタキシャル層までの基板材料を除去し、その上にＡＲコーティングが適用された実施形態を示す図である。 活性面側に樹脂カプセル化され、背面側に基板全体が取り外された代替実施形態を示す図である。 背面側に、エピタキシャル層の露出表面の上に透明な支持ウェーハが適用された実施形態を示す図である。 追加の共振器内接触層の内部に形成されたミラーによって、上部ＤＢＲの一部又は全部が置き換えられた実施形態を示す図である。 図２０のウェーハの構造の初期形成をより詳細に示す図である。 図２１のウェーハの構造の継続的な形成を示す図である。 図２２のウェーハの構造の継続的な形成を示す図である。 ＶＣＳＥＬアレイの２つの例示的なレイアウトの実施形態を示す図である。 図２４のレイアウトのインターポーザパッド金属のパターンを示す図である。 図２４のレイアウトの接触パッド又はバンプを示す図である。 例示的なＶＣＳＥＬｓのレイアウトグループ化の別の実施形態を示す図である。 図２７のレイアウトのインターポーザパッド金属のパターンを示す図である。 図２７のレイアウトの接触パッド又はバンプを示す図である。 追加の非導電性領域を有する例示的なＶＣＳＥＬｓのレイアウトグループ化の別の実施形態を示す図である。 図２７のレイアウトのインターポーザパッド金属のパターンを示す図である。 図２７のレイアウトのポスト及びはんだバンプを示す図である。

ＶＣＳＥＬｓの二次元アレイは、多くの応用に必要とされる高い出力パワーを提供することができ、指向性パターン又は可変照明パターンの印刷又は生産などの応用のために、アレイにおける特定の素子又は素子グループを指定することを別々に可能にすることができる。ＶＣＳＥＬｓアレイを製造する従来のアプローチでは、多くの場合、ワイヤボンドにより接続する必要がある少なくとも１つの接触パッドが必要である。ワイヤボンドは、パッケージングの複雑さを増すとともに、寄生インダクタンスの発生原因にもなる。寄生インダクタンスにより、高電流パルスが使用されるときに、レーザアレイの帯域幅が制限される。

米国特許第７，９４９，０２４ Ｂ２号は、金属相互接続パターンを用いて、フリップチップボンディングによって、別個のサブマウントに相互接続されるエッチングされたメサの製造を記載している。エッチングされたメサは、追加の熱放散及び環境保護を提供するとともに、後工程のフリップチップボンディングアセンブリにより大きな接触面積を提供するために、更なるコンフォーマル金属コーティングで覆われている。一部のメサは、電流がＶＣＳＥＬデバイスを通過するように流れて光を発生させる接触を有している。他のメサは、電気的に短絡され、電流がＶＣＳＥＬデバイス自体を通過せず、メサの外側に堆積された金属を通って流れるように構成されている。表面の金属層を有する共振器内接触により、活性（発光）メサから短絡メサへの電流の横方向の流れが可能となる。この構造により、陽極接触と陰極接触との両方をレーザダイの同一側に作製することが可能となるともに、１回のフリップチップアセンブリ工程で、メサへの電気的接触を提供するパターン化サブマウントへの全ての接触を作製することができる。このアプローチは、アレイの電気的寄生インダクタンス、及び電気容量、又は全体的な寄生インピーダンスを最小限に抑えるのに非常に有効である。しかしながら、サブマウントは、高熱伝導率が必要な高精度部品である。そのために、費用がかかるとともに、サブマウントをＰＣＢにはんだ付けをするか、又はサブマウントを従来の密閉パッケージに入れて、その密閉パッケージをＰＣＢアセンブリにはんだ付けをする必要がある。追加のパッケージは、更なる寄生インピーダンスの発生原因となる。

代替的なアプローチとして、追加のサブマウント又はパッケージを使用せず、ＰＣＢに直接にはんだ付け可能なＶＣＳＥＬアレイを構築する方法である。本明細書に記載するように、ＶＣＳＥＬアレイの設計及び製造プロセスにより、ＰＣＢの従来のはんだパッドの寸法と、テープリールディスペンシングを含む、周知の表面実装ＰＣＢアセンブリツール及びプロセスとを利用して、ＶＣＳＥＬアレイをＰＣＢに直接にはんだ付けをすることができる。

図２は、本実施形態に係るＶＣＳＥＬアレイデバイス１００の簡略断面図を示す。この図は、面発光レーザのアレイである半導体デバイスを示しており、それと接触するはんだバンプは、当業者に知られている従来の組み立てプロセスによって、プリント回路基板に直接に取り付けるのに十分大きなサイズ及びピッチを有する単純な幾何学的パターン上にある。この図は、簡略化されたプリント回路基板２００にはんだ付けされたＶＣＳＥＬアレイを示している。

本明細書に記載される方法は、ＶＣＳＥＬｓの外部共振器バージョン、発光ダイオード、光検出器、光変調器、及びトランジスタを含む他の半導体デバイスのアレイを製造するためにも利用することができる。ＶＣＳＥＬデバイス１００の図示は、例示目的のためであり、本発明の範囲をある特定のタイプの半導体デバイスに限定することを意図するものではない。

図３は、図２の選択された部分１０１のより詳細な反転図である。本実施形態において、ＶＣＳＥＬアレイデバイス１００は、ガリウムヒ素（ＧａＡｓ）又は他の半導体材料、例えば、リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、又はシリコン（Ｓｉ）を含む基板１０２を備えることができる。基板は、設計要求、動作波長、及び接触層の配置に応じて、ｎ型若しくはｐ型ドープされるか、又はドープされなくてもよい。また、基板は、表面上半導体材料の成長用の基板として利用可能な酸化アルミニウム（Al_２O_３）などの材料であってもよい。半導体材料の後工程の層は、エピタキシャル成長プロセス、例えば、分子線エピタキシー（ＭＢＥ）又は金属－オルガノ－化学蒸着（ＭＯＣＶＤ）により、基板１０２の表面に堆積されてもよい。

図４は、一実施形態に係る、エピタキシャル成長層を有する出発ウェーハを示している。格子整合した下部分布ブラッグ反射器（ＤＢＲ）１０４は、基板１０２上に（図５に示す）、又は基板１０２の上方に（図４に示す）エピタキシャル堆積され、活性ＶＣＳＥＬメサ１０３、及び短絡若しくは接地メサ１０５（図３に示す）の第１層を形成することができる。下部ＤＢＲは、異なる屈折率を有し、交互する半導体合金の複数の層により形成されてもよい。各層の境界は、所望の動作波長で高品質の反射体として機能する層の組み合わせによって、光波の部分反射を引き起こす。下部ＤＢＲ１０４及び上部ＤＢＲ１０８は、複数の材料層により構成されているが、図示を簡単にするために、図４では、これらを単一の材料層として示している。下部ＤＢＲ１０４の一部又は全部は、電流がＶＣＳＥＬデバイスを通って流れることを可能にするように導電性であってもよい。共振器内接触層１０７は、図４に示すように、下部ＤＢＲ１０４と基板１０２との界面に配置されるか、又は図５に示すように、下部ＤＢＲの内部の層として配置されてもよい。共振器内接触層１０７は、電流がデバイスを通過して流れることを可能にするために、メサに接続する導電性経路を提供するように、高濃度にドープされた半導体材料であってもよい。

一実施形態において、活性領域１０６は、下部ＤＢＲ１０４上にエピタキシャル堆積されてもよい。領域１０６は、また単一の材料として示されているが、実際には複数層の材料により構成されており、所望の共振波長を得るための正確な間隔、及びデバイス内の電流が流れるための導電性を提供する。また、領域１０６は、電流が流れるによって光を放出する利得媒体を有してもよい。利得媒体に使用される材料の選択及び他の層の寸法は、動作波長を選択するのに役立つ。動作波長は、ＧａＡｓ基板の場合、６２０ｎｍから１６００ｎｍの範囲で選択することができる。他の材料を選択することによって、その波長範囲を片方向又は両方向に拡張することができる。

当業者に理解されるように、ＶＣＳＥＬの発光波長は、下部ＤＢＲ１０４と、上部ＤＢＲ１０８と、活性領域１０６との材料及び材料層の厚さの選択により決定される。利得材料は、量子井戸、量子ドット、又は他の半導体構造であってもよい。

本実施形態において、上部ＤＢＲ１０８は、活性領域１０６上に配置されてもよく、導電性を有してもよい。いくつかの実施形態において、下部ＤＢＲ１０４がｐドープされ、上部ＤＢＲ１０８がｎドープされてもよいが、いくつかの実施形態においてはその逆であってもよい。また、上部ＤＢＲ１０８は、部分的に又は完全に非導電性誘電体堆積層により構成することができ、当該非導電性誘電体堆積層は、エピタキシャル成長した半導体材料ではなく、蒸着又はスパッタリングによって堆積された薄膜層であって、上部ＤＢＲ内又はその下方の共振器内接触層に作製された電気的接触を有する。図４及び図５に示すように、これらの層は全て、典型的には、後続の処理工程の開始を構成する基板１０２上で成長した単一のエピタキシャル構造内にある。図４において、下部ＤＢＲ１０４は共振器内接触層１０７の上に配置され、図５においては、下部ＤＢＲ１０４は共振器内接触層１０７の下に配置されている。いずれの場合、下部ＤＢＲと上部ＤＢＲ（分散ＤＢＲを形成する）との間に、活性領域１０６が配置されている。

上部ＤＢＲ１０８は、金属接触層１２０へのオーミック接触を容易にするために、高濃度にドープされた接触層で終端してもよい。図６は、上部ＤＢＲ１０８表面への接触金属１２０の初期堆積及びパターニングを示し、金属接触層１２０上部に誘電体層１１４のパターン化は、当業者に周知のリソグラフィプロセスが利用される。注入イオンの閉じ込めが最終構造の一部である場合、その注入工程は接触の前に実行されてもよい。その場合、予め金属堆積及びパターン化工程を実行することによって、イオン注入及び後続の工程にアラインメント機能を提供することができる。

次の工程は図７に示し、メサ構造１０３及び１０５の作製を含む。メサをエピタキシャル層構造にエッチングするには、頑丈なフォトリソグラフィで形成されたマスクが必要である。このマスクは、パターン化された誘電体層１１４（図６に示される）、例えば、ＳｉＮ、又は誘電体材料とフォトレジスト層との組み合わせを使用してもよい。パターン化された接触金属１２０（図６に示す）もこの層によって保護される。図７に示されるメサ１０３及びメサ１０５の露出した側面は、メサ内のキャリア注入及び光閉じ込めの１つのアプローチとして、１つ以上の高アルミニウム含有ＡｌＧａＡｓ層１１０の横方向の酸化を可能にする。この段階では、メサ上部の接触金属がまだ誘電体エッチングマスクにより覆われている場合があることに注意すべきである。この時点で、エッチングマスクの一部であるフォトレジスト層を除去することができる。

メサエッチングは、ドライ（プラズマ）又はウェットエッチングプロセスを利用する制御エッチングプロセスであってもよく、これらのプロセスは、共振器内接触層１０７、すなわち、下部（ｎ型）ＤＢＲ１０４、又は下部ＤＢＲ１０４と基板１０２との界面におけるＤＢＲの直下で停止される。選択的なエッチング停止層は、より均一なエッチング深さを作成するために、共振器内接触層の一部であってもよい。

別の接触金属層１２２は、図８に示すように、この時点で共振器内接触層１０７の露出表面上に堆積され、パターン化されてもよい。当該接触金属層は、典型的に、接触層へのオーミック接触を作製するために最適化された金属層構造であってもよい。また、当該接触金属層は、熱アニールを使用して、接触金属を半導体材料の表面内に拡散させた箇所であってもよい。活性発光メサはメサ１０３、短絡メサはメサ１０５である。

図９に示されるように、次いで、第２の誘電体層１１６が、ウェーハの表面上に堆積されて、全ての特徴をカバーする。この層により、短絡メサを活性発光メサから絶縁することができる。別のフォトリソグラフィ工程を利用して、誘電体層１１６の領域を画定することができる。活性メサ１０３への電気的接触を可能にするため、エッチングによって誘電体層１１６を露出させる必要があり、そこで電流がメサ構造を通過して流れ、レーザを発光させることができる。この工程も図９に示されている。誘電体層１１６を、ｎ型接触金属１２２の選択された領域のみから除去してよいことに留意されたい。

次の工程は図１０に示す。図１０において、メサ１２４上に厚い金属キャップ１２４が形成されて、メサを保護し、短絡メサのｎ型接触金属への電気接続を形成し、活性メサのｐ型接触として機能し、追加の熱伝達を提供する。この金属キャップ１２４が電気めっきによって堆積されてよい場合、薄い「シード」金属層１２３をウェーハ全体にわたって先に堆積して電気的導通を設けることができる。次に、厚い金属を堆積するため、厚いフォトレジストマスクを適用し、フォトリソグラフィでパターン化することができる。続いて、露出したシード金属層の選択的エッチングを行うことにより、フォトレジストを除去することができる。

前述したように、メサ上の厚い金属キャップ１２４は、活性レーザメサ１０３上のｎ型接触金属と電気的接触しながら、残留の誘電体層１１６により、メサ表面及び短絡メサ１０５上のｐ型接触金属から絶縁されている。短絡されメサ１０５上の厚い金属キャップ１２４は、ｎ型接触金属の露出領域に重なっている。これにより、ＶＣＳＥＬメサからの戻り電流がｎ型接触金属を通って流れることを可能にし、そこで、下部ＤＢＲ１０８内又はその付近の共振器内接触層を、短絡メサ上の金属キャップに接触させる。そして、電流は短絡メサを通過せず、厚い金属製ヒートシンクキャップ１２４を通って流れる。得られた構造は図１０に示す。

金属メサキャップ１２４は、メサと同じピッチで配置する必要があり、追加の金属の厚さに応じて、元のメサよりも数ミクロンだけ大きいとなってもよい。効率的なＶＣＳＥＬアレイは、メサが細かいピッチで配置され、また、メサのサイズは通常制限されている。メサキャップ１２４は、従来のＰＣＢにおいて、はんだパッドに対応可能なインターフェースを提供しない。

次の工程は図１１に示す。メサ間の全てのギャップを埋めるため、且つメサ上の金属キャップ１２４の上部と同じ高さの表面を提供するために、非導電性材料の平坦化層１２８がウェーハに適用されてもよい。平坦化層１２８は通常、ポリイミド若しくはビスベンゾシクロブテン（ＢＣＢ）などのポリマーのスピン堆積、又はスピンオングラス（ゾルゲル）製法で行われる。パラメータを慎重に制御することにより、適用された層をメサの高さに一致させることができる。正確にメサの高さに一致させるためには、更に溶媒除去又は機械研磨を使用してもよい。他の堆積プロセスを利用して平坦な表面を作製してもよい。

活性メサ１０３から層１１４及び層１１６を除去することにより、２つのタイプのメサ１０３とメサ１０５とは、僅かに異なる高さを有する場合がある。平坦化工程がはんだ付けのために十分に均一な接触パッド表面１３０を提供できるように、高さの差が十分に小さくてよい。

平坦化材料が硬化又は固化すると、フォトリソグラフィパターニングプロセスが完了され、金属キャップに接触するインターポーザ金属パッド１３０をパターン化することができる。これらのパッドは、メサよりもはるかに大きく、活性メサグループ又は個々の活性メサに個別に電気的接触を提供して、陽極パッドを形成し、短絡メサグループ又は個々の短絡メサに個別に電気的接触を提供して、陰極パッドを形成することができる。パッドの形状と間隔は、メサの相互接続方法に大きな柔軟性を提供する。パッド金属は、金又は熱放散及び高い電気伝導性のために最適化された層構造であってもよい。例としては、金属キャップ（この例では同じく金）の上部に接触する薄い金層と、そして高い横方向導電性及び熱伝達を提供するメッキ銅の厚い層とが挙げられる。パッド１３０の効果は、インターポーザ層を提供して、最終のはんだバンプがメサとは大きく異なるピッチ及び寸法となるようにすることである。追加の表面積及び熱質量は、金属ヒートシンクキャップ１２４自体に比べて、ＶＣＳＥＬアレイの熱放散を大幅に増加することができる。

パッド金属１３０のパターンは、表面実装プロセスに対応するための最良のレイアウトではない場合がある。従って、ＶＣＳＥＬアレイの機能的、光学的、電気的な需要により、互いに接続する必要があるメサのパターンを収容するために、パッド金属１３０のパターンは、サイズ及び形状において一定の任意性を有する。自動化アセンブリ及びはんだリフローの方法でＰＣＢはんだパッドにはんだ付けをするために理想的に構成された接触パッドの均一な配置を提供するためには、金属パッド、ポスト、ピラー、又はバンプ１３２の追加の金属構造を、インターポーザパッド１３０上に作製してもよい。図１２では、金属パッド、ポスト、ピラー、又はバンプ１３２は、ＶＣＳＥＬメサよりもはるかに厚く、大きく示されているが、利用可能な製造プロセスに応じて、より小さく、より高密度にパターン化することができる。重要なポイントは、ＰＣＢはんだパッドへの良好な機械的及び冶金的な接合を提供し、且つＰＣＢはんだパッドの寸法及び間隔に合うように、下部のパッド金属１３０上に配置することができることである。これにより、デバイスの電気的接触機能に影響することなく、ＶＣＳＥＬアレイの寸法及び間隔を最適化することができる。

図１２は、第１の実施形態により得られた金属構造を示し、ＶＣＳＥＬアレイに実際のはんだ接合面を提供するポスト１３２とはんだ金属層１３６との組み合わせを示している。ポスト１３２の銅電気めっきは、非常に低い損失且つ低い寄生インダクタンスで大電流を伝導することができる厚い構造を提供する。銅ポストは、表面実装アセンブリに使用される一般的なはんだとの良好な接着性及び対応性を有するように最適化された金属層構造で終端されてもよい。一例は、銅製ポスト１３２の表面の金層であって、ニッケルによる拡散バリアとその後の金による薄い腐食バリアとを有するものである。当業者に知られている一般に使用されるアンダーバンプメタライゼーション（ＵＢＭ）には多くのバリエーションがある。銅製ポストの作製には、連続した薄い金属シード層の別のアプリケーションが必要であり、フォトリソグラフィでパターニングされた厚いフォトレジスト層で銅ポストの所望のサイズとピッチを作製する。電気めっきの後、場合によっては、化学機械研磨法により再平坦化した後、フォトレジストを剥離し、シード金属層を剥離することができる。図１２は、金属ポストの上部における、オプション的な追加のはんだ金属層１３６を示している。当該層１３６は、ポスト構造における他の金属の後に電気化学堆積されてもよく、又は、例えば、蒸発、電気めっき、ジェット堆積、又は別個のはんだボールの機械的適用を含む他の堆積方法によって後で適用されてもよい。

第２の実施形態が図１３に示され、ポリマー又は他の誘電材料により作製された追加の平坦化層１３４が、インターポーザ金属パッド１３０の完成後に適用される。この層は、パターン化することができ、金属ポスト１３２の形状を画定するために利用することができるが、はんだ１３６の堆積、及びはんだ付けリフロープロセス自体からインターポーザパッドを絶縁するために、この層をそこに残してもよい。追加の平坦化誘電体１３４は、金属ポスト１３２の表面上への別個のはんだボールの配置を容易にするために、金属ポスト１３２よりも高く残されてもよい。

別の実施形態は図１４に示される。めっき銅ポストを使用せず、陽極及び陰極パッド金属１３０上に直接にはんだ濡れバリア１３８を使用することによって、パッドの特定の領域は、堆積されたはんだを有するか、又はＰＣＢに適用されたはんだペーストに接着することができる。はんだ濡れバリアは、誘電材料又は当業者に知られている金属であって、ＰＣＢへの取り付けに使用されるはんだによる濡れを防止するものである。

本明細書に開示されるＶＣＳＥＬアレイ設計の実施形態は、基板１０２の表面を通って光を放出するデバイス用であるため、通常、ウェーハの反対側に追加のプロセスが必要となる場合がある。この点で、基板ウェーハの反対側（「裏面」）で処理が実行される間に、メサを有するウェーハ面（「活性面」）を保護する必要がある。図１５に示す１つのアプローチは、露出した金属ポスト及びポスト間のギャップを、除去可能な樹脂１４０、例えば、均一に塗布でき、且つ溶媒を用いて簡単に除去できるフォトレジスト、又はワックス、又は樹脂内にカプセル化することである。次に、シリコン又は石英ウェーハなどの機械的な「ハンドル」ウェーハ（図示せず）を、ウェーハの裏面を処理する間に、追加の機械的支持のために樹脂１４０の表面に結合させることができる。図１５は、所定の位置に樹脂カプセル１４０と、機械的及び化学機械的手段により薄くされた基板とを有するデバイス構造を示す。また、基板の裏面は、低い散乱損失を得るために研磨されている。また、基板表面からのフレネル反射損失を低減するために、反射防止（ＡＲ）コーティング１４２を適用することもできる。組み立ての後に出射面が可視面になるため、ＡＲコーティングは、ラベリング情報を提供するために、エッチング又はリフトオフプロセスによってフォトリソグラフィでパターン化することもできる。

金属製又は耐久性のある耐熱性ポリマー材料１４４製のスタンドオフ構造をウェーハの裏面に適用して、取り扱い及び組み立ての間にＡＲコーティングされた表面の保護を提供することができる。ハンドルウェーハ及びカプセル化樹脂１４０を全て除去した後の完成したデバイスは、図１６に示す。そして、完成したウェーハをダイシングし、各々の個片ダイは、標準の組み立て技術でＰＣＢに直接にはんだ付けをするためにサイズ及びピッチ上十分大きなはんだパッドを備えた完全にパッケージ化された部品となる。

また、ウェーハの裏面又は出射面は、レーザのビーム方向及びビーム特性を制御するためのマイクロレンズを含む光学構造を製造するために利用することができる。図１６は、この目的のために基板内にエッチングされたマイクロレンズ１４６の例を更に示している。この工程は、ウェーハの薄化工程の直後に行われ、その後ＡＲコーティング１４２をレンズの表面に適用することができる。当業者に知られているアレイの表面にマイクロレンズを製造するためのプロセスは多数存在し、例えば、ポリマーのリフロー、グレースケールリソグラフィ又はレジストのリフローによって形成されたレジストプロファイルの転写エッチングを含む。回折格子、フレネルレンズ、キノフォーム、コンピュータ生成による位相レリーフホログラムなどの回折構造も、ＶＣＳＥＬｓの出力ビームの制御と操作のためにウェーハの裏面に作製することができる。

場合によって、ＶＣＳＥＬｓの波長は、半導体基板１０２が動作波長において吸収するように十分に短く設計され、その結果、基板を薄くしても許容されない発光損失が生じる。図１７は、図１６のＶＣＳＥＬアレイの変形例を示しており、ウェーハの裏面（又は出射面）の処理は、ビームパスにおける全ての基板材料を除去するために、マイクロレンズ１４６の代わりであるビア１４８のエッチングを含む。このプロセスは、当業者に知られているように、下部ＤＢＲ１０４と基板１０２との界面にあるエピタキシャル成長構造１４９に、適切な選択的エッチング停止層を含めることにより可能となる。次に、ウェーハの裏面のフォトレジストにビアをパターン化し、選択的なウェットエッチング又はドライエッチングが使用され、エッチングプロセスを大幅に遅らせる層でエッチングが停止する。ＡＲコーティング１４２は、露出したエピタキシャル層１４９及び残りの基板に適用することができる。

他の場合には、図１５を参照して説明したように、ハンドルウェーハに取り付けたままのウェーハから基板を完全に取り外すことが望ましい場合があります。こうした場合、図１８に示すように、残りがＶＣＳＥＬアレイを構成する非常に薄いエピタキシャル層１４９と、追加の金属層と、平坦化層とのみになる。次に、図１９に示すように、レーザ波長に対して透明な新しい支持ウェーハ１５０を露出面１４９に結合させることができる。露出した半導体の表面１４９又は透明ウェーハの表面は、大きな屈折率の不整合及び高い反射損失を有する可能性が高い。そのため、２つの材料間の反射を最小限にするように反射防止整合コーティングを備えることができる。また、透明ウェーハ１５０の出射面は、ＡＲコーティング１４２、マイクロレンズ、他のマイクロ光学デバイス、及び前述したものと同様の保護スタンドオフフレームを有することができる。

透明ウェーハ１５０は、表面上に高反射率コーティングを有してもよい。それによって、拡張レーザ共振器が形成され、ハイパワー及び高輝度を有する、より大きいモードボリュームのデバイスを得ることができる。このタイプのデバイスは、一般にＶＥＣＳＥＬと呼ばれる。透明なウェーハ１５０は、適切なコーティングを有するドープガラス又は結晶構造のレーザ利得媒体であってもよい。それによって、ＶＣＳＥＬレーザ素子が励起レーザとしたダイオード励起固体レーザアレイを作製することができる。

別の代替的実施形態が図２０に示す。本実施形態において、デバイス１６０は、第２の共振器内接触層１６２を含み、当該第２の共振器内接触層１６２を、上部ＤＢＲ構造内に成長させることができる。上部ＤＢＲ構造は、他の実施形態よりもはるかに少ない層であってもよく、又は、詳細なレーザ設計により、完全に省略され、スペーサ層と、上部の一連の誘電体層の成長をサポートするように構成されたドープ接触層とによって置き換えられてもよい。第２の共振器内接触層１６２は、高い横方向導電性を有し、且つ良好なオーミック金属接触を提供する高濃度ドープ半導体層であってもよい。他の実施形態で使用される、エピタキシャル半導体合金で作製された完全の上部ＤＢＲの代わりに、金属接触、例えば、環状オーミック接触１７０を形成した後、別個のミラー１６５を上部共振器内接触層１６２上に堆積してもよい。環状オーミック接触１７０（図２２に示す）は、設計されるレーザ開口又はそのために利用される共振ＬＥＤのために、十分大きさの開口部を有する。ミラー１６５は、高反射率、低損失のレーザミラーを作製する当業者に一般的に使用されるコントラスト屈折率材料の誘電体体積であってもよい。誘電体ミラー１６５は、上部ＤＢＲ層１６８が使用される場合、部分的に上部ＤＢＲ層１６８と位相整合するように設計されてもよい。ミラー１６５は電流を伝導しない。上部共振器内接触層１６２は、環状オーミック接触１７０からの電流を伝導する。半導体ベースのＤＢＲ層が長波長レーザ設計にとって非効率となる場合があることが、このタイプのデバイスの利点の１つである。また、この設計アプローチにおいて、電流が半導体ＤＢＲ層の全体の厚さを通過する必要がないため、抵抗損失を低減することができる。

図２１は、図２０のエピタキシャルウェーハ構造をより詳細に示す。当該エピタキシャルウェーハ構造は、第２の共振器内接触層１６２と、下部共振器内接触層１０７と、減少した厚さを有する上部ＤＢＲ層構造１６８とを有する。図２２は、環状金属層１７０の堆積及びパターニング後の同じデバイス構造を示す。環状金属層１７０は、上部共振器内接触層１６２へのオーミック接触を形成する。図２３に示されるように、この場合、レーザメサ１０３は、メサ１０３の中心部において、開口部がパターン化された接触金属１７０を有する。ミラー層１６５は、オーミック接触１７０の上に堆積され、開口部が誘電体層で満たされて、高反射率のレーザ共振器を構成する。最終的なミラーは、誘電体ミラー層と部分的な上部ＤＢＲとを組み合わせたハイブリッドミラーであってもよく、高アルミニウム含有層１１０の酸化（図７に示す）、又はイオン注入によって形成されたレーザ開口に対して十分に大きいサイズを有する必要がある。図２３において、レーザメサ１０３と、短絡メサ又は接地メサ１０５とは前述したように形成される。この段階で、完成したデバイスの作製は、前述したものと実質的に同じであってもよく、プロセス工程中にミラー層１６５を保護することを注意する必要がある。

一実施形態によれば、図２４乃至２６は、図１０乃至１２に示されたプロセスに続き、ＶＣＳＥＬアレイの２つの例示的なレイアウトの上面図を示す。活性レーザメサ１０３は、中央領域においてグループ化され、短絡メサ１０５によってリングされているｎ型接触金属１２２に囲まれている。図２４は、図１０に示されたプロセスの完了によって形成されたキャップ付きメサ１２４の配列を示す。図２５は、図１１に示されたプロセスの結果として追加のインターポーザパッド金属１３０を示す。図２６は、図１２に示された金属ポスト１３２の上部に追加されたはんだバンプ１３６を示す。図２５に示されるように、両方のレイアウトにおいて、インターポーザパッド金属パターン１３０ａは、活性レーザメサ１０３の全てに並列に接続され、他のインターポーザパッド金属パターン１３０ｂは、短絡メサ１０５の全てに接続される。本実施形態において、パッド金属パターン１３０ａの金属ポスト１３２はデバイスの陽極接触であり、パッド金属パターン１３０ｂの金属ポスト１３２はデバイスの陰極接触である。注：図２６の左側のレイアウトに示すように、金属ポスト１３２は、図１２-２０に例示したように円筒構造である必要はない。金属接触ポストの形状は、組み立てを容易にするための最適なはんだ接触面積と、ＰＣＢ金属への高い熱伝導と、強力な機械的はんだ結合強度と、高い導電性と、低いインダクタンスとを実現するように設計することができる。

図２７は、ＶＣＳＥＬアレイの別の例示的なレイアウトを示す。図２７に示されるように、キャップ付きメサ１２４は、図２４の構成と同様に構成されるが、活性レーザメサ１０３は、ギャップ１７５によって２つのグループに分離されてもよい。同様に、インターポーザパッド金属１３０ａは、図２８に示されるように、ＶＣＳＥＬｓ（活性メサ）１０３のために２つの領域に分離されてもよい。この場合、短絡メサ１０５は、依然に全て並列に接続されている。これは、ＶＣＳＥＬｓが全て下部ＤＢＲ１０８内の共振器内接触層を介して共通の接地接続を共有しているため、低インピーダンス電流リターンパスを得るためである。図２９に示す金属接触ポスト１３２は、デバイスをＰＣＢにはんだ付けをするための接触パッドに別々に接続され、それぞれがＶＣＳＥＬｓグループ（活性メサ）１０３に接続される。

このように活性メサ（ＶＣＳＥＬｓ）を分離することにより、ＶＣＳＥＬｓグループを独立してオン又はオフにすることが可能となり、例えば、個別のパッドを介して、個別の接触をＰＣＢに接続させることによって、ＶＣＳＥＬｓグループを独立に変調させることができる。これは、最終的製造工程を通じて特定のアプリケーション向けにＶＣＳＥＬアレイを構成するための非常に柔軟的な実施形態である。アレイ全体の効率的な電流拡散と、アレイ全体のバランスのとれた熱負荷と、インターポーザパッド金属１３０のパターン及び金属接触ポスト１３２のパターンによって決められた最終的な電気的構成とを得るように、メサ１０３とメサ１０５とのレイアウトは、最適化された一定のピッチにすることができる。

接触パッドレイアウト１３０の設計上の柔軟性は、これまでに示された製造シーケンスにおいて、ＶＣＳＥＬｓの全てが共振器内接触層を介して共通に接続されていることにより制限される。しかしながら、この接触層は、追加のトレンチエッチング又は絶縁の打ち込みによって製造シーケンスにおいて変更することができる。これによって、ＶＣＳＥＬｓ（活性メサ）１０３のグループを互いに隔離することができる。このような実施形態において、非ドープ半導体基板１０２を有することが望ましい。それによって、共振器内接触層及び下部ＤＢＲ１０４の任意のドープ層のみを、ある領域内で非導電性にすれば、ＶＣＳＥＬｓグループを電気的に分離させることができる。これは、導電層の領域内にイオン打ち込みを行い、イオン打ち込みの無秩序化により、それらの領域を非導電性にすることで達成することができる。別のアプローチとして、メサエッチングの後に第２のエッチング工程を行い、共振器内接触層と残りのドープされた下部ＤＢＲ層とを貫通するエッチングによって、領域を互いに物理的に隔離することである。

図３０はＶＣＳＥＬアレイの上面図を示す。当該ＶＣＳＥＬアレイにおいて、メサエッチング工程の後に追加のイオン打ち込みを利用して、共振器内接触層の領域１３８を非導電性にするとともに、下部ＤＢＲ１０４を非導電性にする。示されているＶＣＳＥＬメサと短絡メサのグループは、互いに電気的に隔離されている。図３１に示されるように、インターポーザパッド金属１４０ａと１４０ｂとも、電気的に隔離されている。図３２は、金属接触ポストとはんだ領域１４０ａ、１４０ｂ、１４０ｃ、及び１４０ｄを示す。これらの領域は、別々のＰＣＢはんだパッドに接触し、一部の陰極接触、例えば、陽極接触１４２aは、ＰＣＢボードを介して電流供給に接続することができる。そして、陰極接触１４２ｂは、第２グループの陽極接触１４２ｃに接続される。次に、電流は陰極接触１４２dを通って接地に戻る。その結果、ＰＣＢ接続を介してレーザの２つのグループが直列に接続される。

ダイ自体において、陰極接触１４２ｂを陽極接触１４２ｃに接続させることができる。それによって、接触１４２ａ及び１４２ｄのみをＰＣＢにおける電源及び接地接触に接続すれば、ダイの２つの領域を直列に接続させることができる。しかしながら、図３２に示される好ましい実施形態において、接触パッド１４２ａと１４２ｂとは、非導電性領域１３８によって接触パッド１４２ｃと１４２ｄから隔離されている。これによって、ＰＣＢ設計者は、その好みに応じて、２つのレーザ領域（１４２ａと１４２ｃと）を並列又は直列に接続させることができる。

様々な実施形態について例示し、説明したが、本開示の実施形態は、本明細書に含まれている特定の説明に限定されない。異なる材料と、要素の異なる組み合わせとを使用して、本開示と一致した方法により、更なる実施形態を開発することができる。また、本開示を実施するために、更なる代替的又は同等的なコンポーネント及び要素を容易に使用することも可能である。

Claims (24)

1. 単一の半導体ダイ上の半導体発光デバイスのアレイであって、
   共振器内接触層を含み、前記共振器内接触層が、半導体ウェーハをわたる横方向の伝導を可能にするように構成された第１の分布ブラッグ反射器（ＤＢＲ）と、
   第２の分布ブラッグ反射器（ＤＢＲ）及び前記第１の分布ブラッグ反射器（ＤＢＲ）と前記第２の分布ブラッグ反射器（ＤＢＲ）との間のｐ-ｎ接合利得領域と、
   前記第２の分布ブラッグ反射器（ＤＢＲ）、前記ｐ－ｎ接合利得領域、及び前記第１の分布ブラッグ反射器（ＤＢＲ）の一部から前記共振器内接触層までの層をエッチングすることによって作製された複数のメサであって、前記複数のメサのｐ-ｎ接合領域が分離され、前記共振器内接触層の表面への電気的接触を作製するために前記共振器内接触層が露出されるように作製され、短絡メサとレーザメサとを含む、前記複数のメサと、
   前記共振器内接触層上に堆積された金属接触であって、前記共振器内接触層内の電流拡散損失を低減するように、各前記レーザメサの付近から電流を横方向に伝導して前記短絡メサに接続するように構成された、前記共振器内接触層上に堆積された前記金属接触と、
   を備え、
   各前記レーザメサは、レーザメサ構造の上部に第１のオーミック接触を含み、前記レーザメサ構造の側面において、誘電体層によって絶縁されており、前記誘電体層は、各レーザメサの各ｐ-ｎ接合利得領域の短絡を防ぎ、電流が各前記レーザメサの各ｐ-ｎ接合利得領域を通って流れることによって光を放出し、
   第１の厚い金属コーティングを更に備え、前記第１の厚い金属コーティングは、前記第１のオーミック接触及び各レーザメサ構造の絶縁された側面に適用され、腐食に対する保護と、追加のヒートシンクとを提供し、各レーザメサへの陽極接触を形成し、
   各前記短絡メサは、短絡メサ構造の上部に第２のオーミック接触を含み、前記第２のオーミック接触及び短絡メサ構造の側面において絶縁されており、
   第２の厚い金属コーティングを更に備え、前記第２の厚い金属コーティングは、絶縁された前記第２のオーミック接触と絶縁された前記各短絡メサ構造の側面に適用され、電流が各ｐ-ｎ接合利得領域を短絡して流れるように各前記短絡メサと前記共振器内接触層との間の電気的接触を提供し、前記共振器内接触層を通って前記レーザメサへの陰極接触を形成するように構成されており、
   前記厚い金属コーティングされたメサにより、前記半導体ウェーハの一方の側に前記半導体ウェーハの反対側からの光放射で各レーザメサの前記陽極接触と前記短絡メサの前記陰極接触が作製され、
   前記一方の側は、前記複数のメサの間において、堆積された絶縁材料を使用する平坦化プロセスを行うことによって、前記第１の厚い金属コーティングと前記第２の厚い金属コーティングと同じ高さの表面を提供し、２つ以上のパターン化金属パッドが設けられ、第１のパターン化金属パッドは、２つ以上の前記短絡メサの陰極接触の間に第１の平面電気相互接続を提供し、第２のパターン化金属パッドは、１つ以上の前記レーザメサの前記陽極接触のための第２の平面電気相互接続を提供し、前記第１の平面電気相互接続は、前記第２の平面電気相互接続から分離されており、
   前記一方の側は、半導体ウェーハから半導体ダイを個片化した後に、追加のパッケージングを利用する必要なく、表面実装部品として、直接にプリント回路基板にはんだ付けされるように構成されている、
   単一の半導体ダイ上の半導体発光デバイスのアレイ。
2. 第１の共振器内接触層を含み、前記第１の共振器内接触層が、半導体ウェーハをわたる横方向の伝導を可能にするように構成される、第１の分布ブラッグ反射器（ＤＢＲ）と、
   第２の共振器内接触層及び前記第１の分布ブラッグ反射器（ＤＢＲ）と前記第２の共振器内接触層との間のｐ-ｎ接合利得領域と、
   前記第２の共振器内接触層上にパターン化され、レーザ開口のための過剰な回折損失を引き起こさないように、適切なサイズの中央開口部を有する、第１の環状オーミック接触と、
   前記第１の環状オーミック接触上に堆積され、前記第１の環状オーミック接触の中央開口部に露出された前記第２の共振器内接触層と接触している第２の分布ブラッグ反射器（ＤＢＲ）と、
   前記第２の分布ブラッグ反射器（ＤＢＲ）、前記第２の共振器内接触層、前記ｐ-ｎ接合利得領域、及び前記第１の分布ブラッグ反射器（ＤＢＲ）の一部から前記第１の共振器内接触層までの層をエッチングすることによって作製され複数のメサであって、前記複数のメサのｐ-ｎ接合領域が分離され、前記第１の共振器内接触層の表面への電気的接触するために前記第１の共振器内接触層が露出されるように作製されており、前記第２の分布ブラッグ反射器（ＤＢＲ）の外周は前記第１の環状オーミック接触の外周よりも小さく、前記第１の環状オーミック接触が電気的接触のために露出されるように構成され、短絡メサとレーザメサとを含む、前記複数のメサと、
   前記第１の共振器内接触層上に堆積された金属接触であって、前記第１の共振器内接触層内の電流拡散損失を低減するように、各前記レーザメサの付近から電流を横方向に伝導して前記短絡メサに接続するように構成された、前記金属接触と、
   を備え、
   各前記レーザメサは、レーザメサ構造の側面において、誘電体層によって絶縁されており、前記誘電体層は、各レーザメサの各ｐ-ｎ接合利得領域の短絡を防ぎ、電流が各前記レーザメサの各ｐ-ｎ接合利得領域を通って流れることによって光を放出し、
   第１の厚い金属コーティングを更に備え、前記第１の厚い金属コーティングは、前記第２の分布ブラッグ反射器（ＤＢＲ）と、前記第１の環状オーミック接触と、各レーザメサ構造の前記絶縁された側面とに適用され、腐食に対する保護と、追加のヒートシンクとを提供し、各レーザメサへの陽極接触を形成するように構成され、
   各前記短絡メサは、短絡メサ構造の上部に第２のオーミック接触を含み、前記第２のオーミック接触及び短絡メサ構造の側面において絶縁されており、
   第２の厚い金属コーティングを更に備え、前記第２の厚い金属コーティングは、絶縁された前記第２のオーミック接触と、各短絡メサ構造の前記絶縁された側面とに適用され、電流が各ｐ-ｎ接合利得領域を短絡して流れるように各前記短絡メサと前記第１の共振器内接触層との間の電気的接触を提供し、前記第１の共振器内接触層を通ってレーザメサへの陰極接触を形成するように構成され、
   前記半導体ウェーハの片面は、複数のメサの間において、堆積された絶縁材料を使用する平坦化プロセスを行うことによって、前記第１の厚い金属コーティングと前記第２の厚い金属コーティングと同じ高さの表面を提供する、
   単一の半導体ダイ上の半導体発光デバイスのアレイ。
3. 第１の共振器内接触層を含む第１の分布ブラッグ反射器（ＤＢＲ）であって、前記第１の共振器内接触層は、半導体ウェーハをわたる横方向の伝導を可能にするように構成された、前記第１の分布ブラッグ反射器（ＤＢＲ）と、
   第２の共振器内接触層を有する第１の部分及び前記第１の分布ブラッグ反射器（ＤＢＲ）と前記第２の共振器内接触層との間のｐ-ｎ接合利得領域を含む第２の分布ブラッグ反射器（ＤＢＲ）と、
   前記第２の共振器内接触層上にパターン化された第１の環状オーミック接触であって、前記第１の環状オーミック接触は、レーザ開口のための過剰な回折損失を引き起こさないように、適切なサイズの中央開口部を有する、前記第１の環状オーミック接触と、
   前記第２の分布ブラッグ反射器（ＤＢＲ）が前記第１の環状オーミック接触の中央開口部に露出された前記第２の共振器内接触層と接触するように、前記第２の分布ブラッグ反射器（ＤＢＲ）は、前記第１の環状オーミック接触上に堆積された第２の部分を含み、
   前記第２の分布ブラッグ反射器（ＤＢＲ）の前記第２の部分、前記第２の分布ブラッグ反射器（ＤＢＲ）の前記第１の部分、前記ｐ-ｎ接合利得領域、及び前記第１の分布ブラッグ反射器（ＤＢＲ）の一部から前記第１の共振器内接触層までの層をエッチングすることによって作製され複数のメサであって、前記複数のメサのｐ-ｎ接合領域が分離され、前記第１の共振器内接触層の表面への電気的接触を作製するために前記第１の共振器内接触層が露出されるように作製され、前記第２の分布ブラッグ反射器（ＤＢＲ）の外周は前記第１の環状オーミック接触の外周よりも小さく、前記第１の環状オーミック接触が電気的接触のために露出されるように構成され、短絡メサとレーザメサとを含む、前記複数のメサと、
   前記第１の共振器内接触層上に堆積された金属接触であって、前記第１の共振器内接触層内の電流拡散損失を低減するように、各前記レーザメサの付近から電流を横方向に伝導して前記短絡メサに接続するように構成された、前記金属接触と、
   を備え、
   各前記レーザメサは、レーザメサ構造の側面において、誘電体層によって絶縁されており、前記誘電体層は、各レーザメサの各ｐ-ｎ接合利得領域の短絡を防ぎ、電流が各前記レーザメサの各ｐ-ｎ接合利得領域を通って流れることによって光を放出し、
   第１の厚い金属コーティングを更に備え、前記第１の厚い金属コーティングは、前記第２の分布ブラッグ反射器（ＤＢＲ）と、前記第１の環状オーミック接触と、各レーザメサ構造の前記絶縁された側面に適用され、腐食に対する保護と、追加のヒートシンクとを提供し、各レーザメサへの陽極接触を形成するように構成され、
   各短絡メサが短絡メサ構造の上部に第２のオーミック接触を含み、前記短絡メサ構造の前記第２のオーミック接触及び側面で絶縁されており、
   第２の厚い金属コーティングを更に備え、前記第２の厚い金属コーティングは、絶縁された前記第２のオーミック接触と、各短絡メサ構造の前記絶縁された側面とに適用され、電流が各ｐ-ｎ接合利得領域を短絡して流れるように、各前記短絡メサと前記第１の共振器内接触層との間の電気的接触を提供し、前記第１の共振器内接触層を通ってレーザメサへの陰極接触を形成するように構成され、
   前記半導体ウェーハの片面は、複数のメサの間において、堆積された絶縁材料を使用する平坦化プロセスを行うことによって、前記第１の厚い金属コーティングと前記第２の厚い金属コーティングと同じ高さの表面を提供する、
   単一の半導体ダイ上の半導体発光デバイスのアレイ。
4. トレンチ、又は打ち込み領域、又はそれらの組み合わせを更に備え、
   前記トレンチ、又は打ち込み領域、又はそれらの組み合わせは、前記共振器内接触層の領域を非導電性にすることにより、複数のメサのうちの１つ以上のレーザメサと１つ以上の短絡メサとを他のメサから電気的に隔離し、
   前記２つ以上のパターン化金属パッドが、平坦化後にパターン化され、隔離された前記メサは、プリント回路基板からの金属ポスト又はバンプを介して別々に電気的接触が可能である、
   請求項１に記載のアレイ。
5. 前記半導体ウェーハは、機械的に又は化学的に薄くされた基板と、反射防止コーティングとを含む、請求項１から３のいずれか１項に記載のアレイ。
6. 前記半導体ウェーハは、前記レーザメサと整列して基板内にエッチングされたレンズを有する基板を含み、
   各レーザメサの光ビームの特性は、各レンズのレンズプロファイル及びオフセットを選択することによって変更可能であり、
   前記オフセットは、各レンズのアライメントを、対応するレーザメサのレーザ軸から変更させる、
   請求項１から３のいずれか１項に記載のアレイ。
7. 前記半導体ウェーハは、前記レーザメサと整列して基板内にエッチングされた回折光学素子を有する基板を含み、
   各レーザメサの光ビームの特性は、前記回折光学素子によって変更可能であり、
   前記光ビームの特性は、発散と、形状と、方向とを含む、
   請求項１から３のいずれか１項に記載のアレイ。
8. 前記半導体ウェーハは、前記レーザメサの開口部に整列した基板内にエッチングされたビアを有する基板を含み、
   レーザ透過中に前記基板に吸収される波長で低損失動作のために基板吸収が低減される、
   請求項１から３のいずれか１項に記載のアレイ。
9. 前記半導体ウェーハは基板を含み、
   前記基板は、機械的及び化学的手段によって除去され、機械的支持のために結合可能な透明な支持基板に置き換えられる、
   請求項１から３のいずれか１項に記載のアレイ。
10. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、透明な支持基板に置き換えられ、
    前記透明な支持基板は、光ビームの特性が変更可能なように、前記レーザメサと整列されたレンズ又は他の回折表面を含み、
    前記光ビームの特性は、発散、形状、及び方向のうちの１つ又は複数を含む、
    請求項１から３のいずれか１項に記載のアレイ。
11. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、透明な支持基板に置き換えられ、
    前記透明な支持基板は、前記共振器内接触層の表面に結合されて各レーザメサの外部レーザ共振器を提供することができる反射コーティングを含む、
    請求項１に記載のアレイ。
12. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、透明な支持基板に置き換えられ、
    前記透明な支持基板は、凸面又は凹面のレンズ表面と、前記共振器内接触層の表面に結合されて各レーザメサの外部レーザ共振器を提供することができる反射コーティングとを含む、
    請求項１に記載のアレイ。
13. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、交換用の支持基板に置き換えられ、
    前記交換用の支持基板は、ガラス又は結晶構造の固体レーザ利得媒体を含み、前記ガラス又は結晶構造の固体レーザ利得媒体は、前記共振器内接触層の表面に結合されてＶＣＳＥＬ励起固体レーザアレイを提供することができる反射コーティングを有する、
    請求項１に記載のアレイ。
14. ２つ以上のパターン化金属パッド上の電気的接触として設けられた導電性金属パッド、ポスト、又はバンプを更に含み、
    前記２つ以上のパターン化金属パッドは、従来のプリント回路製造技術がはんだパッドとして前記導電性金属パッド、ポスト、又はバンプを利用可能なサイズ、ピッチ、及び高さを有する、
    請求項１から３のいずれか１項に記載のアレイ。
15. 金属間拡散の防止、及び各前記陽極接触と前記陰極接触との表面に対する１つ以上の予め錫メッキを回避するために、各前記陽極接触及び前記陰極接触における１つ以上のアンダーバンプメタライゼーションを更に含む、請求項１４に記載のアレイ。
16. 金属間拡散の防止、及び１つ以上の各前記陽極接触と前記陰極接触とにはんだボールを予め取り付けることを回避するために、１つ以上の各前記陽極接触及び前記陰極接触におけるアンダーバンプメタライゼーションを更に含む、請求項１４に記載のアレイ。
17. 第２の誘電体平坦化層を更に備え、
    前記第２の誘電体平坦化層は、１つ以上の各前記陽極接触及び前記陰極接触に適用され、１つ以上の各前記陽極接触及び前記陰極接触の露出面又はそれらへの電気的接触を保護し、更なる機械的支持を提供し、１つ以上の各前記陽極接触と前記陰極接触との間の空間の汚染、並びに前記陽極接触及び前記陰極接触への電気的接触を防止する、
    請求項１から３のいずれか１項に記載のアレイ。
18. ２つ以上のパターン化金属パッドに対するはんだ濡れを制限するように、一方の側のパターン化金属パッドにパターン化はんだ濡れバリアを更に含み、
    ２つ以上のパターン化金属パッドは、従来のプリント回路製造技術がはんだパッドとして前記２つ以上のパターン化金属パッドを利用可能なサイズ、ピッチ、及び高さを有する、
    請求項１から３のいずれか１項に記載のアレイ。
19. １つ以上の各前記陽極接触及び前記陰極接触の表面に予めメッキされたはんだを更に含む、請求項１８に記載のアレイ。
20. １つ以上の各前記陽極接触及び前記陰極接触に予め取り付けられたはんだボールを更に含む、請求項１８に記載のアレイ。
21. トレンチ、又は打ち込み領域、又はそれらの組み合わせを更に備え、
    前記トレンチ、又は打ち込み領域、又はそれらの組み合わせは、前記第１の共振器内接触層の領域を非導電性にすることにより、複数のメサのうちの１つ以上のレーザメサと１つ以上の短絡メサとを他のメサから電気的に隔離し、
    ２つ以上のパターン化金属パッドが、平坦化後にパターン化され、隔離された前記メサは、プリント回路基板からの金属ポスト又はバンプを介して別々に電気的接触可能である、
    請求項２又は３に記載のアレイ。
22. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、透明な支持基板に置き換えられ、
    前記透明な支持基板は、前記第１の共振器内接触層の表面に結合されて各レーザメサのための外部レーザ共振器を提供することができる反射コーティングを含む、
    請求項２又は３に記載のアレイ。
23. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、透明な支持基板に置き換えられ、
    前記透明な支持基板は、凸面又は凹面のレンズ表面と、前記第１の共振器内接触層の表面に結合されて各レーザメサのための外部レーザ共振器を提供することができる反射コーティングとを含む、
    請求項２又は３に記載のアレイ。
24. 前記半導体ウェーハは基板を含み、
    前記基板は、機械的及び化学的手段によって除去され、交換用の支持基板に置き換えられ、
    前記交換用の支持基板は、ガラス又は結晶構造の固体レーザ利得媒体を含み、前記ガラス又は結晶構造の固体レーザ利得媒体は、前記第１の共振器内接触層の表面に結合されてＶＣＳＥＬ励起固体レーザアレイを提供することができる反射コーティングを有する、
    請求項２又は３に記載のアレイ。

Images