JP7028355B2 - 制御装置、制御方法及びコンピュータプログラム - Google Patents

Description

本発明は、制御装置、制御方法及びコンピュータプログラムに関する。

車両には、バッテリから負荷への給電を制御する制御装置（例えば、特許文献１を参照）が搭載されている。特許文献１に記載の制御装置では、２つの半導体スイッチ夫々の一端がバッテリの正極に接続されている。２つの半導体スイッチ夫々の他端は負荷の一端に接続されている。バッテリの負極と、負荷の他端とは接地されている。

２つの半導体スイッチをオン又はオフに切替える。２つの半導体スイッチがオンである場合、バッテリから負荷に電力が供給される。２つの半導体スイッチがオフである場合、バッテリから負荷への給電が停止する。

特開２０１４－２３９２９３号公報

特許文献１において、２つの半導体スイッチ中の一方の半導体スイッチが故障してオフに固定されたと仮定する。この場合において、他方の半導体スイッチがオンに切替わった場合、大きな電流が他方の半導体スイッチを介して流れる。大きな電流が他方の半導体スイッチを介して流れた場合、他方の半導体スイッチで大きな電力が消費される。これにより、他方の半導体スイッチの温度が異常な温度に上昇し、他方の半導体スイッチも故障する可能性がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチがオフに固定された場合に故障の発生を検知することができる制御装置、制御方法及びコンピュータプログラムを提供することにある。

本発明の一態様に係る制御装置は、直列に接続された第１スイッチ及び第１抵抗を有する第１直列回路と、直列に接続された第２スイッチ及び第２抵抗を有し、前記第１直列回路に並列に接続される第２直列回路と、前記第１スイッチ及び第２スイッチのオンへの切替えを指示する指示部と、前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を出力する電圧出力回路と、前記電圧出力回路が出力した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知する検知部とを備える。

本発明の一態様に係る制御方法は、第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を取得するステップと、取得した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップとを含み、前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている。

本発明の一態様に係るコンピュータプログラムは、コンピュータに、第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を取得するステップと、取得した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップとを実行させるために用いられ、前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている。

なお、本発明を、このような特徴的な処理部を備える制御装置として実現することができるだけでなく、かかる特徴的な処理をステップとする制御方法として実現したり、かかるステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができる。また、本発明を、制御装置の一部又は全部を実現する半導体集積回路として実現したり、制御装置を含む電源システムとして実現したりすることができる。

上記の態様によれば、スイッチがオフに固定された場合に故障の発生を検知することができる。

実施形態１における電源システムの要部構成を示すブロック図である。 電流検出回路の回路図である。 故障によって生じる現象の説明図である。 故障検知処理の手順を示すフローチャートである。 実施形態２における電源システムの要部構成を示すブロック図である。 故障によって生じる現象の説明図である。 故障検知処理の手順を示すフローチャートである。 故障検知処理の手順を示すフローチャートである。 実施形態３における電源システムの要部構成を示すブロック図である。 マイコンの要部構成を示すブロック図である。

［本発明の実施形態の説明］
最初に本発明の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る制御装置は、直列に接続された第１スイッチ及び第１抵抗を有する第１直列回路と、直列に接続された第２スイッチ及び第２抵抗を有し、前記第１直列回路に並列に接続される第２直列回路と、前記第１スイッチ及び第２スイッチのオンへの切替えを指示する指示部と、前記第１抵抗の両端間の電圧値に応じた電圧値を出力する電圧出力回路と、前記指示部が前記第１スイッチ及び第２スイッチのオンへの切替えを指示している場合にて、前記電圧出力回路が出力した電圧値に基づいて、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知する検知部とを備える。

（２）本発明の一態様に係る制御装置では、前記電圧出力回路が出力する電圧値は、前記第１抵抗の両端間の電圧値が上昇した場合に上昇し、前記検知部は、前記電圧出力回路が出力した電圧値が第１閾値未満である場合、前記第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知し、前記電圧出力回路が出力した電圧値が第２閾値以上である場合、前記第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知し、前記第１閾値は前記第２閾値未満である。

（３）本発明の一態様に係る制御装置は、前記第１スイッチ及び第１抵抗間の接続ノードの電圧値を検出する電圧検出回路を備え、前記検知部は、前記第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合に、前記電圧検出回路が検出した電圧値に基づいて、前記第１スイッチでの故障の発生を検知する。

（４）本発明の一態様に係る制御装置は、前記第２スイッチ及び第２抵抗間の接続ノードの電圧値を検出する第２の電圧検出回路を備え、前記検知部は、前記第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合に、前記第２の電圧検出回路が検出した電圧値に基づいて、前記第２スイッチでの故障の発生を検知する。

（５）本発明の一態様に係る制御装置では、電流は、前記第１スイッチ及び第１抵抗の順に流れ、前記電圧出力回路は、前記第１スイッチ及び第１抵抗間の接続ノードから電流を引き込み、引き込んだ電流を出力する電流出力部と、前記電流出力部が出力した電流が流れる電流抵抗とを有し、前記電圧出力回路は、前記電流抵抗の両端間の電圧値を出力する。

（６）本発明の一態様に係る制御方法は、第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、前記第１抵抗の両端間の電圧値に応じた電圧値を取得するステップと、前記第１スイッチ及び第２スイッチへのオンへの切替えを指示している場合にて、取得した電圧値に基づいて、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップとを含み、前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている。

（７）本発明の一態様に係るコンピュータプログラムは、コンピュータに、第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、前記第１抵抗の両端間の電圧値に応じた電圧値を取得するステップと、前記第１スイッチ及び第２スイッチへのオンへの切替えを指示している場合にて、取得した電圧値に基づいて、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップとを実行させるために用いられ、前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている。

上記の一態様に係る制御装置、制御方法及びコンピュータプログラムにあっては、第１スイッチがオンである場合、第１抵抗の両端間の電圧値は、第１直列回路及び第２直列回路を含む並列回路の両端間の電圧値である。第１スイッチ及び第２スイッチのオンへの切替えを指示している場合において、第２スイッチがオフに固定されているとき、又は、第１抵抗若しくは第２抵抗が開放しているとき、並列回路の抵抗値が大きく、第１抵抗の両端間の電圧値が大きい。

第１スイッチ及び第２スイッチのオンへの切替えを指示している場合において、第１スイッチがオフに固定されているとき、又は、第１抵抗若しくは第２抵抗が短絡しているとき、第１抵抗の両端間の電圧値はゼロＶである。電圧出力回路は、第１抵抗の両端間の電圧値に応じた電圧値を出力する。
第１スイッチ又は第２スイッチがオフで固定された場合、電圧出力部が出力した電圧値が大きく変動する。これにより、第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生が検知される。

上記の一態様に係る制御装置にあっては、電圧出力部が出力した電圧値は第１閾値未満である場合、第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知する。電圧出力部が出力した電圧値は第２閾値以上である場合、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知する。

上記の一態様に係る制御装置にあっては、第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合、第１スイッチ及び第１抵抗間の接続ノードの電圧値に基づいて、第１スイッチでの故障の発生を検知する。

上記の一態様に係る制御装置にあっては、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合、第２スイッチ及び第２抵抗間の接続ノードの電圧値に基づいて、第２スイッチでの故障の発生を検知する。

上記の一態様に係る制御装置にあっては、電圧出力回路では、第１スイッチがオンである場合のみ、電流抵抗に電流が流れて電力が消費される。結果、消費電力が低い。

［本発明の実施形態の詳細］
本発明の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

（実施形態１）
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、車両に好適に搭載されており、制御装置１０、バッテリ１１及び負荷１２を備える。制御装置１０は、バッテリ１１の正極と、負荷１２の一端とに接続されている。バッテリ１１の負極と、負荷１２の他端とは接地されている。

負荷１２は、車両に搭載される電気機器である。負荷１２に電力が供給されている場合、負荷１２は作動する。負荷１２への給電が停止した場合、負荷１２は動作を停止する。

制御装置１０には、負荷１２の作動を指示する作動信号と、負荷１２の動作の停止を指示する停止信号とが入力される。制御装置１０は、作動信号が入力された場合、バッテリ
１１の正極と、負荷１２の一端とを電気的に接続する。これにより、バッテリ１１は、制御装置１０を介して負荷１２に電力を供給する。

制御装置１０は、停止信号が入力された場合、バッテリ１１及び負荷１２間の電気的な接続を遮断する。これにより、バッテリ１１から負荷１２への給電が停止し、負荷１２は動作を停止する。
以上のように、制御装置１０は、バッテリ１１及び負荷１２の電気的な接続と、この電気的な接続の遮断とを行うことによって、バッテリ１１から負荷１２への給電を制御する。

また、制御装置１０内で故障が発生した場合、制御装置１０は、故障の発生を検知し、故障の発生を報知する報知信号を図示しない装置に出力する。これにより、例えば、車両内において、ランプの点灯又はメッセージの表示等が行われ、車両の乗員に故障の発生が報知される。

制御装置１０は、駆動回路２０、電流検出回路２１、マイクロコンピュータ（以下、マイコンという）２２、第１直列回路Ａ及び第２直列回路Ｂを有する。マイコン２２は、出力部５０，５１、入力部５２，５３、Ａ／Ｄ変換部５４、記憶部５５及び制御部５６を有する。第１直列回路Ａは、第１スイッチ３０及び第１抵抗３１を有する。第２直列回路Ｂは、第２スイッチ４０及び第２抵抗４１を有する。第１スイッチ３０及び第２スイッチ４０夫々は、Ｎチャネル型のＦＥＴ(Field Effect Transistor)である。第１抵抗３１として、抵抗素子、又は、基板上に形成されたパターン（導箔）の抵抗等が用いられる。同様に、第２抵抗４１として、抵抗素子、又は、基板上に形成されたパターンの抵抗等が用いられる。

第２直列回路Ｂは第１直列回路Ａに並列に接続されている。第１直列回路Ａでは、第１スイッチ３０及び第１抵抗３１が直列に接続されている。具体的には、第１スイッチ３０のソースが第１抵抗３１の一端に接続されている。第２直列回路Ｂでは、第２スイッチ４０が第２抵抗４１に直列に接続されている。具体的には、第２スイッチ４０のソースが第２抵抗４１の一端に接続されている。第１スイッチ３０及び第２スイッチ４０のドレインはバッテリ１１の正極に接続されている。第１抵抗３１及び第２抵抗４１夫々の他端は、負荷１２の一端に接続されている。

第１スイッチ３０及び第２スイッチ４０のゲートは、駆動回路２０の出力端に接続されている。駆動回路２０の入力端は、マイコン２２の出力部５０に接続されている。第１抵抗３１の両端は電流検出回路２１に接続されている。電流検出回路２１は、更に、マイコン２２の入力部５２に接続されている。マイコン２２内では、入力部５２は、更に、Ａ／Ｄ変換部５４に接続されている。出力部５０，５１、入力部５３、Ａ／Ｄ変換部５４、記憶部５５及び制御部５６は内部バス５７に接続されている。

第１スイッチ３０及び第２スイッチ４０夫々について、ソースの電位を基準としたゲートの電圧値が一定のオン閾値以上である場合、電流がドレイン及びソースを介して流れることが可能である。このとき、第１スイッチ３０及び第２スイッチ４０夫々はオンである。また、ソースの電位を基準としたゲートの電圧が一定のオフ閾値未満である場合、電流がドレイン及びソースを介して流れることはない。このとき、第１スイッチ３０及び第２スイッチ４０夫々はオフである。第１スイッチ３０及び第２スイッチ４０夫々について、オン閾値は、オフ閾値を超えている。

出力部５０は、駆動回路２０にハイレベル電圧又はローレベル電圧を出力している。出力部５０は、制御部５６の指示に従って、駆動回路２０に出力している電圧をハイレベル電圧又はローレベル電圧に切替える。駆動回路２０は、出力部５０から入力されている電圧がローレベル電圧からハイレベル電圧に切替わった場合、接地電位を基準とした第１スイッチ３０及び第２スイッチ４０のゲートの電圧値を上昇させる。

これにより、第１スイッチ３０及び第２スイッチ４０夫々では、ソースの電位を基準としたゲートの電圧値がオン閾値以上となり、第１スイッチ３０及び第２スイッチ４０はオンに切替わる。第１スイッチ３０及び第２スイッチ４０がオンに切替わった場合、バッテリ１１の正極と負荷１２の一端とが電気的に接続され、バッテリ１１から負荷１２に電力が供給され、負荷１２は作動する。

このとき、第１直列回路Ａでは、電流が第１スイッチ３０及び第１抵抗３１の順に流れる。第２直列回路Ｂでは、電流が第２スイッチ４０及び第２抵抗４１の順に流れる。

なお、第１抵抗３１及び第２抵抗４１の抵抗値は一致していることが好ましい。この場合、第１直列回路Ａ及び第２直列回路Ｂを流れる電流の電流値が略一致し、第１スイッチ３０及び第２スイッチ４０の劣化の速度が略一致する。第１スイッチ３０及び第２スイッチ４０の一方が急速に劣化することが防止される。

駆動回路２０は、出力部５０から入力されている電圧がハイレベル電圧からローレベル電圧に切替わった場合、接地電位を基準とした第１スイッチ３０及び第２スイッチ４０のゲートの電圧値を低下させる。これにより、第１スイッチ３０及び第２スイッチ４０夫々では、ソースの電位を基準としたゲートの電圧値がオフ閾値未満となり、第１スイッチ３０及び第２スイッチ４０はオフに切替わる。

以上のように、駆動回路２０は、接地電位を基準とした第１スイッチ３０及び第２スイッチ４０のゲートの電圧値を調整することによって、第１スイッチ３０及び第２スイッチ４０をオン又はオフに切替える。

第１スイッチ３０及び第２スイッチ４０がオフに切替わった場合、バッテリ１１及び負荷１２間の電気的な接続が遮断され、負荷１２は動作を停止する。このとき、第１直列回路Ａ及び第２直列回路Ｂでは、電流は流れることはない。

以下では、第１スイッチ３０及び第２スイッチ４０がオンである場合、ドレイン及びソース間の抵抗値はゼロオームであるとみなす。また、第１スイッチ３０及び第２スイッチ４０がオフである場合、ドレイン及びソース間の抵抗値は無限大であるとみなす。

電流検出回路２１は、第１抵抗３１の両端間の電圧値に比例するアナログの電圧値をマイコン２２の入力部５２に出力する。以下では、電流検出回路２１が出力する電圧値を抵抗電圧値と記載する。

図２は電流検出回路２１の回路図である。電流検出回路２１は、回路抵抗６０，６１，６２、差動増幅器６３、Ｐチャネル型のＦＥＴ６４を有する。差動増幅器６３は、所謂オペアンプであり、プラス端、マイナス端及び出力端を有する。

回路抵抗６０の一端は、第１抵抗３１の第１スイッチ３０側の一端に接続されている。回路抵抗６１の一端は、第１抵抗３１の負荷１２側の一端に接続されている。回路抵抗６０，６１夫々の他端は、差動増幅器６３のプラス端及びマイナス端に接続されている。回路抵抗６０の他端は、更に、ＦＥＴ６４のソースに接続されている。差動増幅器６３の出力端はＦＥＴ６４のゲートに接続されている。ＦＥＴ６４のドレインは、マイコン２２の入力部５２と、回路抵抗６２の一端とに接続されている。回路抵抗６２の他端は接地されている。

ＦＥＴ６４は可変抵抗器として機能する。ＦＥＴ６４では、ドレイン及びソースを介して電流が流れる。ＦＥＴ６４について、ソースの電位を基準としたゲートの電圧値が低い程、ドレイン及びソース間の抵抗値が小さい。第１スイッチ３０がオンである場合、電流が、バッテリ１１の正極から、第１スイッチ３０、回路抵抗６０、ＦＥＴ６４及び回路抵抗６２の順に流れる。回路抵抗６２に流れる電流の電流値は、ＦＥＴ６４のドレイン及びソース間の抵抗値が小さい程、大きい。回路抵抗６２の両端間の電圧値が抵抗電圧値としてマイコン２２の入力部５２に出力される。回路抵抗６２の両端間の電圧値は、回路抵抗６２を流れる電流の電流値が大きい程、大きい。

以上のように、電流検出回路２１では、ＦＥＴ６４は、第１スイッチ３０及び第１抵抗３１間の接続ノードから電流を引き込み、引き込んだ電流を出力する。ＦＥＴ６４が出力した電流は回路抵抗６２を流れる。電流検出回路２１、ＦＥＴ６４及び回路抵抗６２夫々は、電圧出力回路、電流出力部及び電流抵抗として機能する。

差動増幅器６３は、接地電位を基準としたＦＥＴ６４のゲートの電圧値を調整する。差動増幅器６３は、第１抵抗３１の両端間の電圧値が大きい程、接地電位を基準としたＦＥＴ６４のゲートの電圧値を低下させる。ＦＥＴ６４において、接地電位を基準としたゲートの電圧値が低い程、ソースの電位を基準としたゲートの電圧値も低い。前述したように、ＦＥＴ６４において、ソース電位を基準としたゲートの電圧値が低い程、ドレイン及びソース間の抵抗値が小さい。

第１スイッチ３０がオンである場合において、第１抵抗３１の両端間の電圧値が上昇したとき、差動増幅器６３がＦＥＴ６４のゲートの電圧値を低下させる。これにより、ＦＥＴ６４のドレイン及びソース間の抵抗値が低下し、回路抵抗６２を流れる電流の電流値が上昇する。結果、回路抵抗６２の両端間の電圧値が上昇する。同様の場合において、第１抵抗３１の両端間の電圧値が低下したとき、差動増幅器６３がＦＥＴ６４のゲートの電圧値を上昇させる。これにより、ＦＥＴ６４のドレイン及びソース間の抵抗値が上昇し、回路抵抗６２を流れる電流の電流値が低下する。結果、回路抵抗６２の両端間の電圧値が低下する。

回路抵抗６０，６２夫々の抵抗値をｒ６０，ｒ６２と記載する。第１抵抗３１の両端間の電圧値をＶ３１と記載する。抵抗電圧値、即ち、回路抵抗６２の両端間の電圧値をＶ６２と記載する。抵抗電圧値Ｖ６２は、下記の（１）式で表される。「・」は積を表す。
Ｖ６２＝Ｖ３１・ｒ６２／ｒ６０・・・（１）
従って、抵抗電圧値Ｖ６２は、第１抵抗３１の両端間の電圧値Ｖ３１に比例する。第１抵抗３１の両端間の電圧値Ｖ３１が上昇した場合、抵抗電圧値Ｖ６２は上昇する。

負荷１２に流れる電流の電流値をＩｔと記載する。第１直列回路Ａ及び第２直列回路Ｂの並列回路の合成抵抗値をｒｓと記載する。この場合、第１抵抗３１の両端間の電圧値Ｖ３１は、下記の（２）式で表される。
Ｖ３１＝ｒｓ・Ｉｔ・・・（２）

（１）式及び（２）式より、電圧値Ｖ３１を消去した場合、電流値Ｉｔは、下記の（３）式で表される。
Ｉｔ＝Ｖ６２・ｒ６０／（ｒｓ・ｒ６２）・・・（３）

第１抵抗３１に電流が流れていない場合、又は、第１抵抗３１の両端が短絡した場合、第１抵抗３１の両端間の電圧値Ｖ３１はゼロＶである。（１）式に示すように、第１抵抗
３１の両端間の電圧値Ｖ３１がゼロＶである場合、抵抗電圧値Ｖ６２はゼロＶである。

第１スイッチ３０がオフである場合、第１抵抗３１及び回路抵抗６２に電流が流れず、電流検出回路２１で電力が消費されることはない。電流検出回路２１では、第１スイッチ３０がオンである場合のみ、回路抵抗６２に電流が流れて電力が消費される。このため、制御装置１０の消費電力が低い。

電流検出回路２１からマイコン２２の入力部５２に、アナログの抵抗電圧値が入力される。入力部５２は、入力されたアナログの抵抗電圧値をＡ／Ｄ変換部５４に出力する。Ａ／Ｄ変換部５４は、入力部５２から入力されたアナログの抵抗電圧値を、デジタルの抵抗電圧値に変換する。制御部５６は、Ａ／Ｄ変換部５４からデジタルの抵抗電圧値を取得する。

出力部５１は、制御部５６の指示に従って報知信号を図示しない装置に出力する。
入力部５３には、作動信号及び停止信号が入力される。入力部５３は、作動信号又は停止信号が入力された場合、入力された信号を制御部５６に通知する。

記憶部５５は不揮発性メモリである。記憶部５５には、コンピュータプログラムＰが記憶されている。制御部５６は、一又は複数のＣＰＵ(Central Processing Unit)を有する。制御部５６が有する一又は複数のＣＰＵは、コンピュータプログラムＰを実行することによって、作動処理、停止処理、保護処理及び故障検知処理を実行する。作動処理は、負荷１２を作動させる処理である。停止処理は、負荷１２の動作を停止する処理である。保護処理は、負荷１２を過電流から保護する処理である。故障検知処理は、故障の発生を検知する処理である。コンピュータプログラムＰは、制御部５６が有する一又は複数のＣＰＵに作動処理、停止処理、保護処理及び故障検知処理を実行させるために用いられる。

なお、コンピュータプログラムＰは、制御部５６が有する一又は複数のＣＰＵが読み取り可能に、記憶媒体Ｅに記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Ｅから読み出されたコンピュータプログラムＰが記憶部５５に記憶される。記憶媒体Ｅは、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）－ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）－ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない外部装置からコンピュータプログラムＰをダウンロードし、ダウンロードしたコンピュータプログラムＰを記憶部５５に記憶してもよい。

制御部５６は、入力部５３に作動信号が入力された場合、作動処理を実行する。作動処理では、制御部５６は、出力部５０にハイレベル電圧への切替えを指示する。これにより、出力部５０は、駆動回路２０に出力している電圧をハイレベル電圧に切替え、駆動回路２０は第１スイッチ３０及び第２スイッチ４０をオンに切替える。従って、出力部５０にハイレベル電圧への切替えを指示することは、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオンへの切替えを指示することに相当する。制御部５６は指示部として機能する。

第１スイッチ３０及び第２スイッチ４０がオンに切替わった場合、バッテリ１１から負荷１２に電力が供給され、負荷１２が作動する。制御部５６は、出力部５０にハイレベル電圧への切替えを指示した後、作動処理を終了する。

制御部５６は、入力部５３に停止信号が入力された場合、停止処理を実行する。停止処理では、制御部５６は、出力部５０にローレベル電圧への切替えを指示する。これにより、出力部５０は、駆動回路２０に出力している電圧をローレベル電圧に切替え、駆動回路２０は第１スイッチ３０及び第２スイッチ４０をオフに切替える。

従って、出力部５０にローレベル電圧への切替えを指示することは、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオフへの切替えを指示することに相当する。第１スイッチ３０及び第２スイッチ４０がオフに切替わった場合、バッテリ１１から負荷１２への給電が停止し、負荷１２が動作を停止する。制御部５６は、出力部５０にローレベル電圧への切替えを指示した後、停止処理を終了する。

制御部５６は、出力部５０にハイレベル電圧への切替えを指示している場合、即ち、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオンへの切替えを指示している場合において、保護処理を周期的に実行する。保護処理では、制御部５６は、Ａ／Ｄ変換部５４から抵抗電圧値を取得し、取得した抵抗電圧値を（３）式に代入することによって、負荷１２に流れる電流の電流値を算出する。制御部５６は、算出した電流値が所定電流値以上であるか否かを判定する。

制御部５６は、算出した電流値が所定電流値以上であると判定した場合、出力部５０にローレベル電圧への切替えを指示する。これにより、出力部５０は、駆動回路２０に出力している電圧をローレベル電圧に切替え、駆動回路２０は第１スイッチ３０及び第２スイッチ４０をオフに切替える。結果、負荷１２に過電流が流れることが防止される。その後、制御部５６は保護処理を終了する。制御部５６は、算出した電流値が所定電流値未満であると判定した場合も保護処理を終了する。

制御部５６は、出力部５０にハイレベル電圧への切替えを指示している場合、即ち、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオンへの切替えを指示している場合において、故障検知処理を周期的に実行する。故障検知処理では、制御部５６は、電流検出回路２１から入力部５２に出力された抵抗電圧値に基づいて、第１スイッチ３０、第１抵抗３１、第２スイッチ４０及び第２抵抗４１中での少なくとも１つでの故障の発生を検知する。

図３は、故障によって生じる現象の説明図である。以下では、スイッチがオフに固定される故障、又は、抵抗の両端が開放される故障を開放故障と記載する。抵抗の両端が短絡される故障を短絡故障と記載する。抵抗電圧値に係る閾値として、下側閾値及び上側閾値が設定されている。下側閾値は、上側閾値未満であり、ゼロを超える。

前述したように、制御部５６は、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオンへの切替えを指示している状態で故障検知処理を実行する。第１スイッチ３０で開放故障が発生した場合、第１抵抗３１を電流が流れることはない。このため、第１抵抗３１の両端間の電圧値はゼロＶであり、抵抗電圧値はゼロＶである。更に、第１抵抗３１又は第２抵抗４１で短絡故障が発生した場合、バッテリ１１から負荷１２に電流が流れる。しかしながら、第１抵抗３１の両端間で電圧降下が発生しないため、第１抵抗３１の両端間の電圧値はゼロＶであり、抵抗電圧値はゼロＶである。

以上のように、第１スイッチ３０で開放故障が発生した場合、又は、第１抵抗３１若しくは第２抵抗４１で短絡故障が発生した場合、抵抗電圧値は、ゼロＶであり、下側閾値未満である。

バッテリ１１の出力電圧値（以下、バッテリ電圧値という）をＶｂと記載する。第２抵抗４１が第１抵抗３１に並列に接続されている並列回路の合成抵抗値をｒｐと記載する。負荷１２の抵抗値をｒ１２と記載する。前述したように、制御部５６は、駆動回路２０に
第１スイッチ３０及び第２スイッチ４０のオンへの切替えを指示している。従って、第１抵抗３１の両端間の抵抗値は、通常、第２抵抗４１が第１抵抗３１に並列に接続されている並列回路の合成抵抗値である。この場合、第１抵抗３１の両端間の電圧値Ｖ３１は、Ｖｂ・ｒｐ／（ｒｐ＋ｒ１２）で表される。

第１抵抗３１の抵抗値をｒ３１と記載する。第２スイッチ４０又は第２抵抗４１で開放故障が発生した場合、第１抵抗３１の両端間の抵抗値は、第１抵抗３１の抵抗値ｒ３１である。この場合、第１抵抗３１の両端間の電圧値Ｖ３１は、Ｖｂ・ｒ３１／（ｒ１２＋ｒ３１）で表される。抵抗値ｒ３１は抵抗値ｒｐを超えている。このため、Ｖｂ・ｒ３１／（ｒ１２＋ｒ３１）はＶｂ・ｒｐ／（ｒｐ＋ｒ１２）を超えている。

第２抵抗４１の抵抗値をｒ４１と記載する。第１抵抗３１で開放故障が発生した場合、第１抵抗３１の両端間の抵抗値は、第２抵抗４１の抵抗値ｒ４１である。この場合、第１抵抗３１の両端間の電圧値Ｖ３１は、Ｖｂ・ｒ４１／（ｒ１２＋ｒ４１）で表される。抵抗値ｒ４１は抵抗値ｒｐを超えている。このため、Ｖｂ・ｒ４１／（ｒ１２＋ｒ４１）はＶｂ・ｒｐ／（ｒｐ＋ｒ１２）を超えている。
抵抗電圧値Ｖ６２は、（１）式に示すように、第１抵抗３１の両端間の電圧値Ｖ３１に比例する。

上側閾値は、第１抵抗３１及び第２抵抗４１夫々で開放故障が発生した場合における抵抗電圧値中の低い電圧値以下であり、かつ、通常状態における抵抗電圧値よりも高い電圧値に設定されている。このため、第２スイッチ４０、第１抵抗３１又は第２抵抗４１で開放故障が発生した場合、抵抗電圧値は上側閾値以上である。

図４は、故障検知処理の手順を示すフローチャートである。前述したように、制御部５６は、駆動回路２０にオンへの切替えを指示している場合に故障検知処理を周期的に実行する。

故障検知処理では、まず、制御部５６は、Ａ／Ｄ変換部５４から抵抗電圧値を取得し（ステップＳ１）、取得した抵抗電圧値が下側閾値未満であるか否かを判定する（ステップＳ２）。前述したように、抵抗電圧値が下側閾値未満である場合、第１スイッチ３０、第１抵抗３１及び第２抵抗４１中の少なくとも１つで故障が発生している。従って、抵抗電圧値が下側閾値未満であると判定することは、第１スイッチ３０、第１抵抗３１及び第２抵抗４１中の少なくとも１つでの故障の発生を検知することに相当する。下側閾値は第１閾値に相当する。制御部５６は検知部としても機能する。

制御部５６は、抵抗電圧値が下側閾値以上であると判定した場合（Ｓ２：ＮＯ）、ステップＳ１で取得した抵抗電圧値が上側閾値以上であるか否かを判定する（ステップＳ３）。前述したように、抵抗電圧値が上側閾値以上である場合、第２スイッチ４０、第１抵抗３１及び第２抵抗４１中の少なくとも１つが故障している。従って、抵抗電圧値が上側閾値以上であると判定することは、第２スイッチ４０、第１抵抗３１及び第２抵抗４１中の少なくとも１つでの故障の発生を検知することに相当する。上側閾値は第２閾値に相当する。

制御部５６は、抵抗電圧値が下側閾値未満であると判定した場合（Ｓ２：ＹＥＳ）、又は、抵抗電圧値が上側閾値以上であると判定した場合（Ｓ３：ＹＥＳ）、出力部５０にローレベル電圧への切替えを指示する（ステップＳ４）。これにより、出力部５０は、駆動回路２０に出力している電圧をローレベル電圧に切替え、駆動回路２０は、第１スイッチ３０及び第２スイッチ４０をオフに切替える。これにより、第１スイッチ３０又は第２スイッチ４０に大きな電流が流れることはなく、第１スイッチ３０又は第２スイッチ４０の温度が異常な温度に上昇することはない。

次に、制御部５６は、出力部５１に報知信号の出力を指示する（ステップＳ５）。これにより、出力部５１は報知信号を出力し、故障の発生が報知される。制御部５６は、抵抗電圧値が上側閾値未満であると判定した場合（Ｓ３：ＮＯ）、又は、ステップＳ５を実行した後、故障検知処理を終了する。

以上のように、制御装置１０では、第１スイッチ３０で開放故障が発生した場合、抵抗電圧値が下側閾値未満となり、第２スイッチ４０で開放故障が発生した場合、抵抗電圧値が上側閾値以上となる。このため、第１スイッチ３０又は第２スイッチ４０で開放故障が発生した場合、制御部５６は、第１スイッチ３０、第２スイッチ４０、第１抵抗３１及び第２抵抗４１中の少なくとも１つでの故障の発生を検知する。

なお、電流検出回路２１において、ＦＥＴ６４の型は、Ｎチャネル型であってもよい。この場合、差動増幅器６３のプラス端及びマイナス端夫々は、回路抵抗６０，６１夫々の他端に接続される。更に、ＦＥＴ６４について、ドレインが回路抵抗６０の他端に接続され、ソースが回路抵抗６２の一端に接続される。この場合、第１抵抗３１の両端間の電圧値が大きい程、差動増幅器６３は、ＦＥＴ６４のゲートの電圧値を高い電圧値に調整する。ＦＥＴ６４のドレイン及びソース間の抵抗値は、ゲートの電圧値が高い程、小さい。

また、ＦＥＴ６４は可変抵抗器として機能すればよい。このため、ＦＥＴ６４の代わりに、バイポーラトランジスタを用いてもよい。Ｐチャネル型のＦＥＴは、ＰＮＰ型のバイポーラトランジスタに対応する。Ｎチャネル型のＦＥＴは、ＮＰＮ型のバイポーラトランジスタに対応する。
更に、電流検出回路２１は、第１抵抗３１の第１スイッチ３０側の一端から電流を引き込む回路に限定されず、第１抵抗３１の両端間の電圧値に応じた電圧値を出力する回路であってもよい。

（実施形態２）
図５は、実施形態２における電源システム１の要部構成を示すブロック図である。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成については、実施形態１と共通しているため、実施形態１と共通する構成部には実施形態１と同一の参照符号を付してその説明を省略する。

実施形態２を実施形態１と比較した場合、制御装置１０の構成が異なる。実施形態２における制御装置１０は、実施形態１における制御装置１０が有する構成部に加えて、電圧検出回路７０，７１を有する。実施形態２におけるマイコン２２は、実施形態１におけるマイコン２２が有する構成部に加えて、入力部８０，８１及びＡ／Ｄ変換部８２，８３を有する。

電圧検出回路７０は、第１スイッチ３０及び第１抵抗３１間の接続ノードと、マイコン２２の入力部８０に接続されている。入力部８０は、更に、Ａ／Ｄ変換部８２に接続されている。Ａ／Ｄ変換部８２は、更に、内部バス５７に接続されている。電圧検出回路７１は、第２スイッチ４０及び第２抵抗４１間の接続ノードと、マイコン２２の入力部８１に接続されている。入力部８１は、更に、Ａ／Ｄ変換部８３に接続されている。Ａ／Ｄ変換部８３は、更に、内部バス５７に接続されている。

電圧検出回路７０は、第１スイッチ３０及び第１抵抗３１間の接続ノードの電圧値を検出する。この電圧値は、接地電位を基準とした電圧値である。電圧検出回路７０は、検出した電圧値を示すアナログの第１検出値を入力部８０に出力する。

入力部８０は、電圧検出回路７０からアナログの第１検出値が入力された場合、入力されたアナログの第１検出値をＡ／Ｄ変換部８２に出力する。Ａ／Ｄ変換部８２は、入力部８０から入力されたアナログの第１検出値をデジタルの第１検出値に変換する。制御部５６は、Ａ／Ｄ変換部８２からデジタルの第１検出値を取得する。

電圧検出回路７１は、第２スイッチ４０及び第２抵抗４１間の接続ノードの電圧値を検出する。この電圧値は、接地電位を基準とした電圧値である。電圧検出回路７１は、検出した電圧値を示すアナログの第２検出値を入力部８０に出力する。電圧検出回路７１は第２の電圧検出回路として機能する。

入力部８０は、電圧検出回路７１からアナログの第２検出値が入力された場合、入力されたアナログの第２検出値をＡ／Ｄ変換部８３に出力する。Ａ／Ｄ変換部８３は、入力部８１から入力されたアナログの第２検出値をデジタルの第２検出値に変換する。制御部５６は、Ａ／Ｄ変換部８３からデジタルの第２検出値を取得する。

制御部５６は、実施形態１と同様に、コンピュータプログラムＰを実行することによって、作動処理、停止処理、保護処理及び故障検知処理を実行する。実施形態２における作動処理、停止処理及び保護処理夫々は、実施形態１における作動処理、停止処理及び保護処理と同様である。実施形態２における故障検知処理は、実施形態１における故障検知処理と異なる。

図６は、故障によって生じる現象の説明図である。実施形態１の説明で述べたように、第１スイッチ３０で開放故障が発生した場合、又は、第１抵抗３１若しくは第２抵抗４１で短絡故障が発生した場合、抵抗電圧値は下側閾値未満である。

第１スイッチ３０で開放故障が発生している場合、電圧検出回路７０が検出する電圧値、即ち、第１検出値が示す電圧値は、負荷１２の両端間に印加されている電圧値（以下、負荷電圧値という）である。この電圧値はバッテリ電圧値よりも低い。第１抵抗３１又は第２抵抗４１で短絡故障が発生した場合、第１検出値が示す電圧値は、バッテリ電圧値である。

実施形態１の説明で述べたように、第２スイッチ４０、第１抵抗３１又は第２抵抗４１で開放故障が発生した場合、抵抗電圧値は上側閾値以上である。第２スイッチ４０で開放故障が発生している場合、電圧検出回路７１が検出する電圧値、即ち、第２検出値が示す電圧値は、負荷電圧値である。この電圧値はバッテリ電圧値よりも低い。第１抵抗３１又は第２抵抗４１で開放故障が発生した場合、第２検出値が示す電圧値は、バッテリ電圧値である。

一定の基準電圧値が予め設定されている。基準電圧値は、第１スイッチ３０で開放故障が発生している場合における負荷電圧値、及び、第２スイッチ４０で開放故障が発生している場合における負荷電圧値よりも高い。更に、基準電圧値は、バッテリ電圧値以下である。

従って、抵抗電圧値が下側閾値未満である場合、即ち、第１スイッチ３０、第１抵抗３１及び第２抵抗４１中の少なくとも１つで故障が発生している場合において、第１スイッチ３０で開放故障が発生しているとき、第１検出値が示す電圧値は基準電圧値未満である。また、抵抗電圧値が上側閾値以上である場合、即ち、第２スイッチ４０、第１抵抗３１及び第２抵抗４１中の少なくとも１つで故障が発生している場合において、第２スイッチ４０で開放故障が発生しているとき、第２検出値が示す電圧値は基準電圧値未満である。

図７及び図８は、故障検知処理の手順を示すフローチャートである。実施形態１と同様に、制御部５６は、駆動回路２０にオンへの切替えを指示している場合に故障検知処理を周期的に実行する。実施形態２における故障検知処理のステップＳ１１，Ｓ１２，Ｓ１８夫々は、実施形態１における故障検知処理のステップＳ１，Ｓ２，Ｓ３と同様である。実施形態２における故障検知処理のステップＳ１７，Ｓ２３夫々は、実施形態１における故障検知処理のステップＳ４と同様である。このため、ステップＳ１１，Ｓ１２，Ｓ１７，Ｓ１８，Ｓ２３の詳細な説明を省略する。

制御部５６は、ステップＳ１１で取得した抵抗電圧値が下側閾値未満であると判定した場合（Ｓ１２：ＹＥＳ）、Ａ／Ｄ変換部８２から第１検出値を取得する（ステップＳ１３）。次に、制御部５６は、ステップＳ１３で取得した第１検出値が示す電圧値が基準電圧値未満であるか否かを判定する（ステップＳ１４）。

前述したように、抵抗電圧値が下側閾値未満である場合において、第１検出値が示す電圧値が基準電圧値未満であるとき、第１スイッチ３０で開放故障が発生している。従って、ステップＳ１３で第１検出値が示す電圧値が基準電圧値未満であると判定することは、第１スイッチ３０での故障の発生を検知することに相当する。制御部５６は、第１スイッチ３０及び第１抵抗３１間の接続ノードの電圧値に基づいて、第１スイッチ３０での開放故障の発生を検知する。

制御部５６は、電圧値が基準電圧値未満であると判定した場合（Ｓ１４：ＹＥＳ）、第１スイッチ３０の開放故障を示す報知信号の出力を出力部５１に指示する（ステップＳ１５）。これにより、出力部５１は、報知信号を出力し、第１スイッチ３０での開放故障の発生が報知される。

制御部５６は、電圧値が基準電圧値以上であると判定した場合（Ｓ１４：ＮＯ）、第１抵抗３１又は第２抵抗４１の短絡故障を示す報知信号の出力を出力部５１に指示する（ステップＳ１６）。これにより、出力部５１は、報知信号を出力し、第１抵抗３１又は第２抵抗４１の短絡故障の発生が報知される。制御部５６は、ステップＳ１５，Ｓ１６の一方を実行した後、ステップＳ１７を実行し、故障検知処理を終了する。

制御部５６は、ステップＳ１１で取得した抵抗電圧値が下側閾値以上であると判定した場合（Ｓ１２：ＮＯ）、ステップＳ１８を実行する。次に、制御部５６は、ステップＳ１１で取得した抵抗電圧値が上側閾値以上であると判定した場合（Ｓ１８：ＹＥＳ）、Ａ／Ｄ変換部８２から第２検出値を取得する（ステップＳ１９）。制御部５６は、ステップＳ１９で取得した第２検出値が示す電圧値が基準電圧値未満であるか否かを判定する（ステップＳ２０）。

前述したように、抵抗電圧値が上側閾値以上である場合において、第２検出値が示す電圧値が基準電圧値未満であるとき、第２スイッチ４０で開放故障が発生している。従って、ステップＳ２０で第２検出値が示す電圧値が基準電圧値未満であると判定することは、第２スイッチ４０での故障の発生を検知することに相当する。制御部５６は、第２スイッチ４０及び第２抵抗４１間の接続ノードの電圧値に基づいて、第２スイッチ４０での開放故障の発生を検知する。

制御部５６は、電圧値が基準電圧値未満であると判定した場合（Ｓ２０：ＹＥＳ）、第２スイッチ４０の開放故障を示す報知信号の出力を出力部５１に指示する（ステップＳ２１）。これにより、出力部５１は、報知信号を出力し、第２スイッチ４０の開放故障の発生が報知される。

制御部５６は、電圧値が基準電圧値以上であると判定した場合（Ｓ２０：ＮＯ）、第１抵抗３１又は第２抵抗４１の開放故障を示す報知信号の出力を出力部５１に指示する（ステップＳ２２）。これにより、出力部５１は、報知信号を出力し、第１抵抗３１又は第２抵抗４１の開放故障の発生が報知される。制御部５６は、ステップＳ１１で取得した抵抗電圧値が上側閾値未満であると判定した場合（Ｓ１８：ＮＯ）、又は、ステップＳ２１，Ｓ２２の一方を実行した後、ステップＳ２３を実行し、故障検知処理を終了する。

実施形態２における制御装置１０は、実施形態１における制御装置１０が奏する効果を同様に奏する。

なお、実施形態２では、制御装置１０の制御部５６は、第１スイッチ３０及び第２スイッチ４０中の少なくとも１つでの短絡故障の発生を検知することができる。ここで、短絡故障は、スイッチがオンに固定される故障である。制御部５６は、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオフへの切替えを指示している状態で、Ａ／Ｄ変換部８２，８３から取得した第１検出値及び第２検出値が示す電圧値、即ち、電圧検出回路７０，７１が検出した電圧値に基づいて、第１スイッチ３０及び第２スイッチ４０中の少なくとも１つでの短絡故障の発生を検知する。具体的には、制御部５６は、駆動回路２０に第１スイッチ３０及び第２スイッチ４０のオフへの切替えを指示している状態で第１検出値及び第２検出値が示す電圧値がゼロＶを超えている場合、第１スイッチ３０及び第２スイッチ４０中の少なくとも１つでの短絡故障の発生を検知する。第１検出値及び第２検出値の中で、バッテリ電圧値と同様の電圧値を示す検出値に対応するスイッチが、短絡故障が発生しているスイッチである。

（実施形態３）
図９は、実施形態３における電源システム１の要部構成を示すブロック図である。
以下では、実施形態３について、実施形態２と異なる点を説明する。後述する構成を除く他の構成については、実施形態２と共通しているため、実施形態２と共通する構成部には実施形態２と同一の参照符号を付してその説明を省略する。

実施形態３を実施形態２と比較した場合、制御装置１０の構成が異なる。実施形態３における制御装置１０は、実施形態２と同様に、駆動回路２０、電流検出回路２１、マイコン２２、電圧検出回路７０及び第１直列回路Ａを有する。実施形態３における制御装置１０は、更に、Ｎ個の第２直列回路Ｂ，Ｂ，・・・と、Ｎ個の電圧検出回路７１，７１，・・・とを有する。Ｎは２以上の整数である。

各第２直列回路Ｂでは、第２スイッチ４０及び第２抵抗４１は、実施形態２と同様に接続されている。従って、第２スイッチ４０のドレインは、バッテリ１１の正極に接続されている。第２スイッチ４０のソースは第２抵抗４１の一端に接続されている。第２抵抗４１の他端は、負荷１２の一端に接続されている。第２スイッチ４０のゲートは、駆動回路２０の出力端に接続されている。

各第２直列回路Ｂにおいて、第２スイッチ４０及び第２抵抗４１間の接続ノードは電圧検出回路７１に接続されている。Ｎ個の電圧検出回路７１，７１，・・・夫々は、マイコン２２に接続されている。

図１０はマイコン２２の要部構成を示すブロック図である。実施形態３におけるマイコン２２は、実施形態２と同様に、出力部５０，５１、入力部５２，５３，８０、Ａ／Ｄ変換部５４，８２、記憶部５５及び制御部５６を有する。実施形態３におけるマイコン２２は、更に、Ｎ個の入力部８１，８１，・・・及びＮ個のＡ／Ｄ変換部８３，８３，・・・を有する。

Ｎ個の入力部８１，８１，・・・夫々は、Ｎ個の電圧検出回路７１，７１，・・・に接続されている。Ｎ個の入力部８１，８１，・・・夫々は、更に、Ｎ個のＡ／Ｄ変換部８３，８３，・・・に接続されている。Ｎ個のＡ／Ｄ変換部８３，８３，・・・夫々は、更に、内部バス５７に接続されている。

電圧検出回路７１、入力部８１及びＡ／Ｄ変換部８３は、実施形態２と同様に作用する。制御部５６は、実施形態２と同様に、作動処理、停止処理、保護処理及び故障検知処理を実行する。

基準電圧値は、第１スイッチ３０で開放故障が発生している場合における負荷電圧値、及び、Ｎ個の第２スイッチ４０，４０，・・・夫々で開放故障が発生している場合における負荷電圧値よりも高い。更に、基準電圧値は、バッテリ電圧値以下である。
Ｎ個の第２抵抗４１夫々の抵抗値は、他の第２抵抗４１の抵抗値中の少なくとも１つと異なっていてもよい。

故障検知処理のステップＳ１９では、制御部５６は、Ｎ個のＡ／Ｄ変換部８３，８３，・・・からＮ個の第２検出値を取得する。故障検知処理のステップＳ２０では、制御部５６は、ステップＳ１９で取得したＮ個の第２検出値が示すＮ個の電圧値の少なくとも１つが基準電圧値未満であるか否かを判定する。

制御部５６は、Ｎ個の電圧値中の少なくとも１つが基準電圧値未満であると判定した場合（Ｓ２０：ＹＥＳ）、ステップＳ２１を実行する。ステップＳ２１では、制御部５６は、基準電圧値未満である一又は複数の電圧値に対応する一又は複数の第２スイッチ４０，４０，・・・の開放故障を示す報知信号の出力を出力部５１に指示する。これにより、一又は複数の第２スイッチ４０，４０，・・・での開放故障の発生が報知される。

制御部５６は、Ｎ個の電圧値中の少なくとも１つが基準電圧値未満ではない、即ち、Ｎ個の電圧値の全てが基準電圧値以上であると判定した場合（Ｓ２０：ＮＯ）、ステップＳ２２を実行する。
実施形態３における制御装置１０は、実施形態２における制御装置１０が奏する効果を同様に奏する。

なお、実施形態３においても、制御装置１０の制御部５６は、第１スイッチ３０及びＮ個の第２スイッチ４０，４０，・・・中の少なくとも１つでの短絡故障の発生を検知することができる。制御部５６は、駆動回路２０に第１スイッチ３０及びＮ個の第２スイッチ４０，４０，・・・のオフへの切替えを指示している状態で、Ａ／Ｄ変換部８２及びＮ個のＡ／Ｄ変換部８３，８３，・・・から取得した第１検出値及びＮ個の第２検出値が示す電圧値に基づいて、第１スイッチ３０及びＮ個の第２スイッチ４０，４０，・・・中の少なくとも１つでの短絡故障の発生を検知する。具体的には、制御部５６は、駆動回路２０に第１スイッチ３０及びＮ個の第２スイッチ４０，４０，・・・のオフへの切替えを指示している状態で第１検出値及びＮ個の第２検出値が示す電圧値がゼロＶを超えている場合、第１スイッチ３０及びＮ個の第２スイッチ４０，４０，・・・中の少なくとも１つでの短絡故障の発生を検知する。第１検出値及びＮ個の第２検出値の中で、バッテリ電圧値と同様の電圧値を示す検出値に対応するスイッチが、短絡故障が発生しているスイッチである。

なお、実施形態１～３において、第１スイッチ３０及び第２スイッチ４０夫々は、Ｎチャネル型のＦＥＴに限定されず、Ｐチャネル型のＦＥＴ又はバイポーラトランジスタ等であってもよい。
また、電流検出回路２１が出力した抵抗電圧値に基づいて算出した電流値を用いる処理は、保護処理に限定されず、例えば、電流値からバッテリ１１及び負荷１２間に接続される電線温度を算出する処理であってもよい。

更に、第１直列回路Ａでは、第１スイッチ３０及び第１抵抗３１が直列に接続されていればよい。このため、例えば、第１スイッチ３０及び第１抵抗３１に加えて、インダクタが更に直列に接続されてもよい。同様に、第２直列回路Ｂでは、第２スイッチ４０及び第２抵抗４１が直列に接続されていればよい。このため、例えば、第２スイッチ４０及び第２抵抗４１に加えて、インダクタが更に直列に接続されてもよい。

開示された実施形態１～３はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 電源システム
１０ 制御装置
１１ バッテリ
１２ 負荷
２０ 駆動回路
２１ 電流検出回路（電圧出力回路）
２２ マイコン
３０ 第１スイッチ
３１ 第１抵抗
４０ 第２スイッチ
４１ 第２抵抗
５０，５１ 出力部
５２，５３ 入力部
５４ Ａ／Ｄ変換部
５５ 記憶部
５６ 制御部（指示部、検知部）
５７ 内部バス
６０，６１ 回路抵抗
６２ 回路抵抗（電流抵抗）
６３ 差動増幅器
６４ ＦＥＴ（電流出力部）
７０ 電圧検出回路
７１ 電圧検出回路（第２の電圧検出回路）
８０，８１ 入力部
８２，８３ Ａ／Ｄ変換部
Ａ 第１直列回路
Ｂ 第２直列回路
Ｅ 記憶媒体
Ｐ コンピュータプログラム

Claims (10)

1. 直列に接続された第１スイッチ及び第１抵抗を有する第１直列回路と、
   直列に接続された第２スイッチ及び第２抵抗を有し、前記第１直列回路に並列に接続される第２直列回路と、
   前記第１スイッチ及び第２スイッチのオンへの切替えを指示する指示部と、
   前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を出力する電圧出力回路と、
   前記電圧出力回路が出力した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知する検知部と
   を備える制御装置。
2. 前記電圧出力回路が出力する電圧値は、前記第１抵抗の両端間の電圧値に比例する
   請求項１に記載の制御装置。
3. 前記検知部は、前記電圧出力回路が出力した電圧値が第１閾値未満である場合、前記第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知し、
   前記第１閾値は前記複数の閾値に含まれる
   請求項１又は請求項２に記載の制御装置。
4. 前記第１スイッチ及び第１抵抗間の接続ノードの電圧値を検出する電圧検出回路を備え、
   前記検知部は、前記第１スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合に、前記電圧検出回路が検出した電圧値に基づいて、前記第１スイッチでの故障の発生を検知する
   請求項３に記載の制御装置。
5. 前記検知部は、前記電圧出力回路が出力した電圧値が第２閾値以上である場合、前記第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知し、
   前記第２閾値は前記複数の閾値に含まれる
   請求項３又は請求項４に記載の制御装置。
6. 前記第１閾値は前記第２閾値未満である
   請求項５に記載の制御装置。
7. 前記第２スイッチ及び第２抵抗間の接続ノードの電圧値を検出する第２の電圧検出回路を備え、
   前記検知部は、前記第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知した場合に、前記第２の電圧検出回路が検出した電圧値に基づいて、前記第２スイッチでの故障の発生を検知する
   請求項５又は請求項６に記載の制御装置。
8. 電流は、前記第１スイッチ及び第１抵抗の順に流れ、
   前記電圧出力回路は、
   前記第１スイッチ及び第１抵抗間の接続ノードから電流を引き込み、引き込んだ電流を出力する電流出力部と、
   前記電流出力部が出力した電流が流れる電流抵抗と
   を有し、
   前記電圧出力回路は、前記電流抵抗の両端間の電圧値を出力する
   請求項１から請求項７のいずれか１項に記載の制御装置。
9. 第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、
   前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を取得するステップと、
   取得した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップと
   を含み、
   前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている
   制御方法。
10. コンピュータに、
    第１抵抗に直列に接続される第１スイッチ、及び、第２抵抗に直列に接続される第２スイッチのオンへの切替えを指示するステップと、
    前記第１抵抗の両端間の電圧値が上昇した場合に上昇する電圧値を取得するステップと、
    取得した電圧値を複数の閾値と比較することにより、前記第１スイッチ、第２スイッチ、第１抵抗及び第２抵抗中の少なくとも１つでの故障の発生を検知するステップと
    を実行させるために用いられ、
    前記第１スイッチ及び第１抵抗を有する第１直列回路は、前記第２スイッチ及び第２抵抗を有する第２直列回路に並列に接続されている
    コンピュータプログラム。

Images