JP7084479B2 - 定電圧発生回路 - Google Patents

定電圧発生回路 Download PDF

Info

Publication number
JP7084479B2
JP7084479B2 JP2020526789A JP2020526789A JP7084479B2 JP 7084479 B2 JP7084479 B2 JP 7084479B2 JP 2020526789 A JP2020526789 A JP 2020526789A JP 2020526789 A JP2020526789 A JP 2020526789A JP 7084479 B2 JP7084479 B2 JP 7084479B2
Authority
JP
Japan
Prior art keywords
feedback
circuit
generation circuit
constant voltage
voltage generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020526789A
Other languages
English (en)
Other versions
JPWO2020003419A1 (ja
Inventor
高宏 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Publication of JPWO2020003419A1 publication Critical patent/JPWO2020003419A1/ja
Application granted granted Critical
Publication of JP7084479B2 publication Critical patent/JP7084479B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/12—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC
    • G05F1/40—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
    • G05F1/44—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
    • G05F1/445—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being transistors in series with the load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/461—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using an operational amplifier as final control device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Description

本発明は、例えば帰還回路を有する差動増幅回路を含む定電圧発生回路に関する。
高周波の電波が集積回路（以下、ＩＣという）に照射されると、当該電波のノイズがＩＣの端子に印加され、誤動作を起こすことが報告される。一般的な帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数は数百ｋＨｚであり、高速動作が可能なものでも、数ＭＨｚ程度である。
前記定電圧発生回路の帰還回路において、ループ周波数帯域外の高周波の交流信号が入力され、当該差動増幅回路の反転入力と非反転入力に伝搬する交流信号の振幅に差が生じた場合、直流オフセット電圧として変換されることが報告される。そのことが、ＩＣの誤動作に繋がっていることが既に知られている。
しかし、帰還回路を有する差動増幅回路を含む定電圧発生回路において、電源、接地電位、又は出力にノイズが重畳した際に、当該差動増幅回路の反転入力と非反転入力に繋がる素子のインピーダンスの違いから、反転入力と非反転入力に、伝搬するノイズ振幅の差が生じ、結果として、直流オフセットとして現れ動作不具合を起こす問題があった。
また、特に、帰還システムの安定性を確保するために、差動増幅回路の帰還回路に位相補償容量を用いた場合、基板電位、電源、又は出力に高周波ノイズ成分が重畳した場合、耐ノイズ性を大きく劣化させる可能性があった。
本発明の目的は以上の問題点を解決し、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することにある。
本発明の一態様にかかる定電圧発生回路は、
第１の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第１の抵抗と第２の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を重畳させるように構成されたことを特徴とする。
従って、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。
比較例に係る定電圧発生回路１の構成を示す回路図である。 図１の定電圧発生回路１の詳細回路図である。 図２の定電圧発生回路１におけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図３の定電圧発生回路１において基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 実施形態１に係る定電圧発生回路１Ａの構成例を示す回路図である。 図５の定電圧発生回路１Ａにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎの周波数が所定条件のとき、基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 図６の定電圧発生回路１Ａの位相補償回路の回路図である。 実施形態２に係る定電圧発生回路１Ｂの構成例を示す回路図である。 図１０の定電圧発生回路１Ｂにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。 図１０の定電圧発生回路１Ｂにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。 実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Ｖｏｕｔの周波数特性を示すグラフである。
以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の比較例及び各実施形態において、同様の構成要素については同一の符号を付している。
（比較例）
まず、比較例の構成及び動作、特に直流オフセットの発生について以下に説明する。
図１は比較例に係る定電圧発生回路１の構成を示す回路図であり、図２は図１の定電圧発生回路１の詳細回路図である。図１において、定電圧発生回路１は入力端子Ｔ１と、接地端子Ｔ２と、出力端子Ｔ３とを有する。定電圧発生回路１は、基準電圧発生回路２と、いわゆるオペアンプ（差動増幅器）である演算増幅器３と、ＰチャンネルＭＯＳトランジスタＭ１１と、帰還回路１０と、抵抗Ｒ１２とを備えて構成される。ここで、帰還回路１０は、分圧抵抗Ｒ１１とキャパシタＣ１１との並列回路である。
図１において、入力端子Ｔ１と出力端子Ｔ３との間に、ドライバトランジスタ又は出力トランジスタであるＭＯＳトランジスタＭ１１が接続され、接地端子Ｔ２は接地される。出力端子Ｔ３と接地端子Ｔ２との間に、分圧抵抗Ｒ１１及びＲ１２の直列回路が接続され、抵抗Ｒ１１とＲ１２との接続部から分圧電圧Ｖｆｂが帰還電圧として演算増幅器３の非反転入力端子に出力される。演算増幅器３の出力端子はＭＯＳトランジスタＭ１１のゲートに接続され、ＭＯＳトランジスタＭ１１のソースは入力端子Ｔ１に接続され、そのドレインは出力電圧Ｖｏｕｔを出力し、出力端子Ｔ３及び帰還回路１０の一端に接続される。また、帰還電圧Ｖｆｂと出力電圧Ｖｏｕｔの間に位相補償容量であるキャパシタＣ１１が接続される。
基準電圧発生回路２は、入力端子Ｔ１及び接地端子Ｔ２間の電圧に基づいて所定の基準電圧Ｖｒｅｆを発生して演算増幅器３の反転入力端子に出力する。
図２の基準電圧発生回路２において、ＭＯＳトランジスタＭ１７のソースが接地端子Ｔ２に接続され、ＭＯＳトランジスタＭ１７のゲートとドレインが接続される。ＭＯＳトランジスタＭ１８のドレインは入力端子Ｔ１に接続され、ＭＯＳトランジスタＭ１８のソースとゲートはＭＯＳトランジスタＭ１７のゲートとソースに接続される。ここで、ＭＯＳトランジスタＭ１７のゲートとソースの接続点の電圧を基準電圧Ｖｒｅｆとして演算増幅器の反転入力端子に出力する。
演算増幅器３の反転入力端子を構成するＭＯＳトランジスタＭ１３のゲートには、基準電圧Ｖｒｅｆが入力され、演算増幅器３の非反転入力端子を構成するＭＯＳトランジスタＭ１４のゲートには分圧電圧Ｖｆｂが入力される。ＭＯＳトランジスタＭ１３及びＭ１４は差動対をなしており、ＭＯＳトランジスタＭ１５及びＭ１６はカレントミラー回路を形成して該差動対の負荷を構成する。
また、ＭＯＳトランジスタＭ１５及びＭ１６において、各ソースは入力される入力端子Ｔ１にそれぞれ接続され、各ゲートは互いに接続され、当該ゲートの接続部はＭＯＳトランジスタＭ１６のドレインに接続される。また、ＭＯＳトランジスタＭ１６のドレインはＭＯＳトランジスタＭ１４のドレインに接続され、ＭＯＳトランジスタＭ１５のドレインはＭＯＳトランジスタＭ１３のドレインに接続され、当該各ドレインは演算増幅器３の出力端子を構成して出力電圧Ｖｏ１をドライバトランジスタＭ１１のゲートに出力する。
ＭＯＳトランジスタＭ１３及びＭ１４の各ソースは互いに接続され、ＭＯＳトランジスタＭ１２のドレインに接続され、ＭＯＳトランジスタＭ１２のゲートにはバイアス電圧Ｖｂｉａｓ１が印加され、ＭＯＳトランジスタＭ１２のソースは接地される。
以上のように構成された定電圧発生回路１において、演算増幅器３は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂとの電圧差を増幅してドライバトランジスタＭ１１のゲートに出力する。そして、ドライバトランジスタＭ１１から出力される出力電流Ｉｏｕｔを制御することで、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。
図３は図２の定電圧発生回路１におけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図であって、基板に高周波のノイズが放射された場合のノイズ伝搬を説明する図である。
高周波のノイズは交流信号であって、小信号等価回路では、図３に示すように、入力端子Ｔ１及び出力端子Ｔ３ともに接地と見なすことができる。また、図２の比較例にかかる基準電圧発生回路２を構成するトランジスタＭ１７，Ｍ１８は抵抗Ｒ１７とＲ１８の等価回路とみなすことができ、抵抗Ｒ１７は飽和結線したトランジスタのために、一般的に抵抗Ｒ１８に比べ小さい抵抗値となる。
基板電位に高周波のノイズ電圧Ｖｎが発生した場合、基準電圧Ｖｒｅｆは次式で表される。
Ｖｒｅｆ＝Ｖｎ×Ｒ１８／（Ｒ１７＋Ｒ１８） （１）
すなわち、基準電圧Ｖｒｅｆには式（１）のノイズ電圧が伝搬する。ここで、抵抗Ｒ１８は上述のように抵抗Ｒ１７より十分大きいために、ＭＯＳトランジスタＭ１３のゲートにはノイズ電圧Ｖｎの信号が伝搬する。
一方、ＭＯＳトランジスタＭ１４のゲートは帰還電圧Ｖｆｂが印加されるノードであり、基板電位（接地電位）と帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１２と、出力電圧Ｖｏｕｔと帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１１及び位相補償容量であるキャパシタＣ１１を介して出力端子Ｔ３に出力電流Ｉｏｕｔが流れる。
図４は図３の定電圧発生回路１において基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。図４において、帰還電圧Ｖｆｂに伝搬するノイズ電圧Ｖｎを含む帰還電圧Ｖｆｂは次式で表される。
Figure 0007084479000001
 （２）
式（２）の分母のｊωＣ１１Ｒ１２の項から明らかなように、基板ノイズＶｎの周波数が高周波になるほど、分母の絶対値は大きくなり、帰還電圧Ｖｆｂに伝搬するノイズ振幅は０Ｖになる。このことは、基板で発生したノイズは帰還電圧Ｖｆｂには伝播しないことを示す。これにより、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとにおいて伝搬するノイズ電圧に差が発生し、上記で述べた直流オフセットが発生する。
（実施形態１）
図５は実施形態１に係る定電圧発生回路１Ａの構成例を示す回路図である。図５において、定電圧発生回路１Ａは、図１の定電圧発生回路１に比較して、帰還回路１０に代えて、帰還回路１０Ａを備えたことが異なる。
本実施形態は、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還システムのループ周波数帯域外の高周波ノイズ成分が入力された場合、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることで、直流オフセットが発生することを防止できる定電圧発生回路を提供する。本実施形態では、特に、帰還回路１０Ａにおいて、位相補償容量であるキャパシタＣ１１と直列に抵抗Ｒ１３を接続することで、ループ周波数帯域外の高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることを特徴とする。
図６は図５の定電圧発生回路１Ａにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図であり、基板電位に高周波のノイズ電圧Ｖｎ（高周波ノイズ成分）が重畳した場合のノイズ伝搬を説明する回路図である。図６に示すように、図３と同様に、ＭＯＳトランジスタＭ１３のゲート（基準電圧Ｖｒｅｆを有する）には、次式のノイズ電圧Ｖｎａが伝搬する。
Ｖｎａ＝Ｖｎ×Ｒ１８／（Ｒ１７＋Ｒ１８）
ここで、抵抗Ｒ１８は抵抗Ｒ１７より十分大きいために、ＭＯＳトランジスタＭ１３のゲートにはほぼノイズ電圧Ｖｎの信号が伝搬する。
一方、ＭＯＳトランジスタＭ１４のゲートには、基板電位と帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１２と、寄生容量Ｃ１２と、帰還回路１０Ａ（出力電圧Ｖｏｕｔと帰還電圧Ｖｆｂの間に接続された抵抗Ｒ１１と、位相補償容量であるキャパシタＣ１１と、キャパシタＣ１１に直列に接続された抵抗Ｒ１３とを備える）を介してＴ３端子に電流が流れる。
ここで、基板電位へのノイズ電圧Ｖｎの角周波数ωｎが次式を満たす場合、ノイズ電圧Ｖｎの伝搬経路は主に、抵抗Ｒ１２を介して出力端子Ｔ３に流れ、このときのノイズ経路Ｐ２の等価回路図を図７に示す。
Figure 0007084479000002
 （３）
すなわち、図７は図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。
例えば、抵抗Ｒ１２の抵抗値＝１ＭΩ，キャパシタＣ１２のキャパシタンス＝１００ｆＦと仮定すると、式（３）のノイズ電圧Ｖｎの周波数が１．５９ＭＨｚより低いときが対象になる。このとき、帰還電圧Ｖｆｂに伝搬するノイズ電圧Ｖｎは次式で表される。
Figure 0007084479000003
 （４）
さらに、基板ノイズ電圧Ｖｎの角周波数の条件が次式である場合について考える。
Figure 0007084479000004
 （５）
このとき、式（４）は次式で表される。
Figure 0007084479000005
 （６）
次いで、次式の関係を満たすように抵抗Ｒ１１，Ｒ１２，Ｒ１３の各抵抗値を設定する。
Figure 0007084479000006
 （７）
このとき、式（６）は次式で表される。
Figure 0007084479000007
 （８）
従って、帰還電圧Ｖｆｂは、帰還電圧Ｖｆｂのノードに伝搬する基板ノイズ電圧はＶｎとなり、基準電圧Ｖｒｅｆに伝搬する基板ノイズＶｎと実質的に一致する。この結果、上述した直流オフセットが発生しないので、出力電圧の変動を抑えることができる。
次いで、基板ノイズＶｎの角周波数が以下の式が成り立つ場合のノイズ経路Ｐ２は主に、寄生容量Ｃ１２を介して電流が流れる端子Ｔ３に流れる。このときの小信号等価回路図を図８に示す。
図８は図６の定電圧発生回路１Ａにおいて基板ノイズ電圧Ｖｎの周波数が次式の条件のとき、基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す小信号等価回路図である。
Figure 0007084479000008
 （９）
このとき、帰還電圧Ｖｆｂのノードに伝搬するノイズ電圧Ｖｆｂは次式で表される。
Figure 0007084479000009
 （１０）
このときに通常、位相補償容量であるキャパシタＣ１１は、寄生容量Ｃ１２より十分大きいことから、以下の関係が成り立つ。
Ｃ１１≫Ｃ１２ （１１）
さらに、以下の式を満たすパラメータ値Ｒ１１，Ｒ１３，Ｃ１２を設定する
Figure 0007084479000010
Figure 0007084479000011
 （１２）
上記の式（１１）及び（１２）を満たすことで、式（１０）は次式で表される。
Figure 0007084479000012
 （１３）
この結果、上記で述べた直流オフセットが発生しない。
次いで、図５に示すように抵抗Ｒ１３を追加することで従来の帰還ループ回路に影響がないことを示すため、定電圧発生回路の動作帯域への影響について以下に説明する。
図９は図６の定電圧発生回路１Ａの位相補償回路の回路図である。図９の位相補償回路の構成において、以下の角周波数ωｚにゼロ点が発生し、位相を上昇させる効果がある。
Figure 0007084479000013
 （１４）
このとき、
Figure 0007084479000014
 （１５）
の角周波数が定電圧発生回路１Ａの動作帯域外であれば、動作帯域内の位相補償として働くことは無く、高周波のノイズ耐性を高めるための効果だけに機能するようになる。すなわち、基板ノイズ電圧Ｖｎである高周波ノイズ成分は、帰還回路１０の帰還ループ周波数以上の周波数成分を有する。このときの位相補償としては、抵抗Ｒ１３を付加する前の以下の位相定数で決まることになる。
Figure 0007084479000015
 （１６）
以上のように構成された実施形態１に係る定電圧発生回路によれば、帰還回路１０Ａ内の位相補償容量に、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ＩＣの誤動作を防止できる。
（実施形態２）
図１０は実施形態２に係る定電圧発生回路１Ｂの構成例を示す回路図である。図１０において、実施形態２に係る定電圧発生回路１Ｂは、図５及び図６の定電圧発生回路１Ａに比較して、帰還回路１０Ａに代えて、帰還回路１０Ｂを備えたことを特徴とする。帰還回路１０Ｂは、抵抗Ｒ１１とキャパシタＣ１１との並列回路に対して直列に、抵抗Ｒ１３を接続して構成される。
実施の形態１における式（９）の条件が成り立つ場合において、寄生容量Ｃ１２にノイズ電流は流れる。このとき、帰還電圧Ｖｆｂの電位に基板ノイズＶｎを重畳させる方法として当該実施形態２に係る帰還回路１０Ｂの構成を考案した。
図１１は図１０の定電圧発生回路１Ｂにおけるノイズ経路Ｐ１，Ｐ２を示す小信号等価回路図である。また、図１２は図１０の定電圧発生回路１Ｂにおいて基板ノイズ電圧Ｖｎのノイズ経路Ｐ２を示す等価回路図である。図１２において、抵抗Ｒ１１とキャパシタＣ１１の合成インピーダンスをＺ１１とおく。このとき、帰還電圧Ｖｆｂは次式で表される。
Figure 0007084479000016
 （１７）
このとき、次式で成立するならば、
Figure 0007084479000017
 （１８）
式（１７）は次式で表される。
Figure 0007084479000018
 （１９）
従って、帰還電圧Ｖｆｂは、帰還電圧Ｖｆｂに伝搬する基板ノイズＶｎと等しくなり、直流オフセットが発生しない。
以上のように構成された実施形態２に係る定電圧発生回路によれば、帰還回路１０Ｂ内の位相補償容量及び抵抗の並列回路に対して、所定の抵抗を直列に接続することで、当該定電圧発生回路の動作帯域を超える高周波領域において、反転入力と非反転入力に伝搬する各ノイズ振幅を実質的に一致させることができるので、直流オフセットの発生を防止し、ＩＣの誤動作を防止できる。
（実施形態のまとめ）
以上の実施形態１及び２のまとめとして、帰還電圧Ｖｆｂ＝基板ノイズ電圧Ｖｎとなる条件対応表を表１に示す。
Figure 0007084479000019
図１３は実施例及び従来例の定電圧発生回路についての電波照射試験の実験結果であって、出力電圧Ｖｏｕｔの周波数特性を示すグラフである。ここで、従来例は出願人製の製品に係る定電圧発生回路であり、実施例は出願人製のＲ１５２５型定電圧発生回路である。
図１３では、電波照射試験において、電波の周波数を１ＭＨｚ～１ＧＨｚで変化させた時の、定電圧発生回路の変動を示している。図１３から明らかなように、従来例の定電圧発生回路では、定電圧発生回路の動作帯域である１００ｋＨｚ以上の帯域において、高調波ノイズ成分の重畳により生じる直流オフセットの影響で出力電圧の低下が発生しているが、実施例の定電圧発生回路では、出力電圧の低下が発生していないことがわかる。
（比較例との相違点）
特許文献１に記載の比較例は、高周波ノイズ耐性を改善するために、高周波ノイズ成分を制限するための低域通過フィルタを備えたことを特徴としている。これに対して、本実施形態では、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる定電圧発生回路を提供することを目的としており、低域通過フィルタを備えておらず、構成が全く異なる。
以上詳述したように、本発明にかかる定電圧発生回路によれば、帰還回路を有する差動増幅回路を含む定電圧発生回路において、帰還回路のループ周波数帯域外の高周波ノイズ成分が入力された場合であっても、直流オフセットが発生することを防止できる。
１，１Ａ，１Ｂ 定電圧発生回路
２ 基準電圧発生回路
３ 演算増幅器
４ 負荷
５ 定電圧源
６ ノイズ電圧源
１０，１０Ａ，１０Ｂ 帰還回路
Ｃ１１ キャパシタ
Ｍ１１～Ｍ１８ ＭＯＳトランジスタ
Ｒ１１～Ｒ１３ 抵抗
Ｔ１ 入力端子
Ｔ２ 接地端子
Ｔ３ 出力端子
Ｚ１１ 合成インピーダンス
特開２０１７－０６８４７１号公報

Claims (4)

  1. 第１の抵抗を有する帰還回路であって、定電圧発生回路の出力端子と基板電位との間の出力電圧を、前記第１の抵抗と第２の抵抗により分圧してなる帰還電圧を発生する帰還回路を備え、所定の基準電圧と前記帰還電圧との電圧差を増幅して制御電圧を出力する演算増幅器と、
    前記演算増幅器からの制御電圧に基づいて出力電圧を制御する出力トランジスタとを備えた定電圧発生回路において、
    前記帰還回路はさらに、前記基板電位からの高周波ノイズ成分を前記帰還電圧に重畳させることで、前記演算増幅器の反転入力と非反転入力とに伝搬する各ノイズ振幅を互いに実質的に一致させることを特徴とする定電圧発生回路。
  2. 前記帰還回路は、前記第１の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させる並列回路を備え、
    前記並列回路は、第３の抵抗とキャパシタとを直列に接続することにより構成されたことを特徴とする請求項１記載の定電圧発生回路。
  3. 前記帰還回路は、前記第１の抵抗に並列に接続されかつ前記高周波ノイズ成分を通過させるキャパシタを備え、
    前記帰還回路は、前記出力端子と前記演算増幅器の非反転入力との間に挿入され、
    前記帰還回路は、前記演算増幅器の非反転入力に接続された一端と、前記第１の抵抗に接続された他端とを有する第４の抵抗をさらに備えたことを特徴とする請求項１記載の定電圧発生回路。
  4. 前記高周波ノイズ成分は、前記帰還回路の帰還ループ周波数以上の周波数成分を有することを特徴とする請求項１～３のうちのいずれか１つに記載の定電圧発生回路。
JP2020526789A 2018-06-27 2018-06-27 定電圧発生回路 Active JP7084479B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/024424 WO2020003419A1 (ja) 2018-06-27 2018-06-27 定電圧発生回路

Publications (2)

Publication Number Publication Date
JPWO2020003419A1 JPWO2020003419A1 (ja) 2021-06-24
JP7084479B2 true JP7084479B2 (ja) 2022-06-14

Family

ID=68986721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020526789A Active JP7084479B2 (ja) 2018-06-27 2018-06-27 定電圧発生回路

Country Status (4)

Country Link
US (2) US11314270B2 (ja)
JP (1) JP7084479B2 (ja)
CN (1) CN112384874B (ja)
WO (1) WO2020003419A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20250334986A1 (en) * 2024-04-25 2025-10-30 Nanya Technology Corporation Voltage regulator

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316799A (ja) 2004-04-30 2005-11-10 Nec Electronics Corp ボルテージレギュレータ回路
JP2007011972A (ja) 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2007188533A (ja) 2007-04-16 2007-07-26 Ricoh Co Ltd ボルテージレギュレータ及びボルテージレギュレータの位相補償方法
JP2013045834A (ja) 2011-08-23 2013-03-04 Toshiba Corp 半導体装置
JP2015146092A (ja) 2014-02-03 2015-08-13 セイコーエプソン株式会社 シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器
JP2017068471A (ja) 2015-09-29 2017-04-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490055A (en) * 1993-03-03 1996-02-06 At&T Corp. Multiloop feedback control apparatus for DC/DC converters with frequency-shaping band pass current control
US5587629A (en) * 1995-08-28 1996-12-24 Philips Electronics North America Corporation Transformerless high-voltage generator circuit
JP3993473B2 (ja) 2002-06-20 2007-10-17 株式会社ルネサステクノロジ 半導体集積回路装置
EP1376294A1 (en) * 2002-06-28 2004-01-02 Motorola, Inc. Low drop-out voltage regulator and method
US7026824B2 (en) * 2003-10-31 2006-04-11 Faraday Technology Corp. Voltage reference generator with negative feedback
CN101183270B (zh) * 2007-11-21 2010-06-02 北京中星微电子有限公司 一种低压差稳压器
JP5864086B2 (ja) * 2010-07-28 2016-02-17 ラピスセミコンダクタ株式会社 差動増幅回路
JP5997620B2 (ja) * 2013-01-28 2016-09-28 株式会社東芝 レギュレータ
CN103399607B (zh) * 2013-07-29 2015-09-02 电子科技大学 集成摆率增强电路的高psr低压差线性稳压器
CN103997206B (zh) * 2014-05-20 2017-04-12 华为技术有限公司 一种开关电源
JP7031369B2 (ja) * 2018-02-28 2022-03-08 セイコーエプソン株式会社 出力回路、発振器及び電子機器
KR102558000B1 (ko) * 2018-03-27 2023-07-20 삼성전자주식회사 밀러 보상 회로를 포함하는 증폭 회로
US20200125126A1 (en) * 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
DE112019005412T5 (de) * 2018-10-31 2021-07-15 Rohm Co., Ltd. Lineare Stromversorgungsschaltung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316799A (ja) 2004-04-30 2005-11-10 Nec Electronics Corp ボルテージレギュレータ回路
JP2007011972A (ja) 2005-07-04 2007-01-18 Toshiba Corp 直流電源電圧安定化回路
JP2007188533A (ja) 2007-04-16 2007-07-26 Ricoh Co Ltd ボルテージレギュレータ及びボルテージレギュレータの位相補償方法
JP2013045834A (ja) 2011-08-23 2013-03-04 Toshiba Corp 半導体装置
JP2015146092A (ja) 2014-02-03 2015-08-13 セイコーエプソン株式会社 シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器
JP2017068471A (ja) 2015-09-29 2017-04-06 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ

Also Published As

Publication number Publication date
CN112384874B (zh) 2022-08-23
US20210191442A1 (en) 2021-06-24
US20220214707A1 (en) 2022-07-07
US11592855B2 (en) 2023-02-28
US11314270B2 (en) 2022-04-26
WO2020003419A1 (ja) 2020-01-02
JPWO2020003419A1 (ja) 2021-06-24
CN112384874A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US20090128110A1 (en) Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero
US7170264B1 (en) Frequency compensation scheme for a switching regulator using external zero
TWI521323B (zh) Voltage regulator
JP6884472B2 (ja) ボルテージレギュレータ
US8063700B2 (en) Amplifier arrangement and method for amplifying a signal
US20170141763A1 (en) Frequency doubler having optimized harmonic suppression characteristics
JP2016051208A (ja) 基準電流設定回路
WO2019157991A1 (zh) 一种低静态电流高psrr低压差线性稳压器电路
JP2006510254A (ja) 高周波電磁発振を発生させる発振器回路
TWI606688B (zh) Voltage controlled oscillation circuit
JP7084479B2 (ja) 定電圧発生回路
US10146239B2 (en) Voltage regulator with noise cancellation function
US8854148B1 (en) Programmable sinusoidal oscillator circuit
CN113748393B (zh) 恒压电路以及电子设备
US6424230B1 (en) Loop stabilization technique in a phase locked loop (PLL) with amplitude compensation
CN114063700B (zh) 漏电流补偿电路、锁相环电路和集成电路系统
TWI763116B (zh) 振盪訊號產生電路
US7750730B2 (en) Bandpass filter circuit
CN107797595B (zh) 具有消除噪声的电压稳压电路
US20190020330A1 (en) Variable capacitance circuit, oscillator circuit, and method of controlling variable capacitance circuit
JP5655408B2 (ja) 集積回路装置
US20060208817A1 (en) Piezoelectric oscillator
KR101981382B1 (ko) 저 드롭 아웃 레귤레이터
CN114510101B (zh) 振荡信号产生电路
US9385677B2 (en) Method and apparatus for gain enhancement of differential amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220303

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20220415

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220602

R150 Certificate of patent or registration of utility model

Ref document number: 7084479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250