JP7100492B2 - 撮像装置及びその駆動方法 - Google Patents

Description

本発明は、撮像装置及びその駆動方法に関する。

撮像装置により撮影した画像に生じる課題の一つとしてスミアが知られている。スミアとは、例えば、撮像領域の一部に他の領域と比較して明るい部分が存在する場合に、その明部の境界で、垂直方向或いは水平方向のほぼ全域に渡って本来は存在しないはずの輝度差のスジが入る現象である。従来、スミアの発生を軽減するための撮像装置の構造や駆動方法が提案されている。

特開２００８－２１１５４０号公報

スミアの原因は、入射光によって生じる電荷の影響のほか、読み出し回路の動作が影響することがある。例えば、スミアの原因が列アンプ回路や列アンプ回路の前の入力段にある場合、列アンプ回路のゲインを大きくするに従って画像信号に重畳するスミア成分も大きくなり画像が悪化することがあった。

本発明の目的は、スミアを低減し、より高品質な画像を取得しうる撮像装置及びその駆動方法を提供することにある。

本発明の一観点によれば、光電変換により電荷を生じる光電変換部を各々が有し、複数の列を構成するように配された複数の画素と、前記複数の列に対応して設けられ、各々が前記複数の画素の一部からの信号を受ける複数の列回路と、前記複数の列回路の各々に接続された第１の共通制御線と、前記複数の列回路を制御する制御部と、を有し、前記複数の列回路の各々は、ゲインの切り替えが可能なソース接地型のアンプ回路を有し、前記アンプ回路は、前記アンプ回路に流れる電流を制御する電流源トランジスタである第１のトランジスタを有し、前記制御部は、前記アンプ回路が第１のゲインのときに前記第１のトランジスタが第１の電流値の電流を供給し、前記アンプ回路のゲインが前記第１のゲインよりも大きい第２のゲインのときに前記第１のトランジスタが前記第１の電流値よりも小さい第２の電流値の電流を供給するように、前記列回路を制御する撮像装置が提供される。

また、本発明の他の一観点によれば、光電変換により電荷を生じる光電変換部を各々が有し、複数の列を構成するように配された複数の画素と、前記複数の列に対応して設けられ、各々が前記複数の画素の一部からの信号を受ける複数の列回路と、前記複数の列回路の各々に接続された第１の共通制御線と、を有し、前記複数の列回路の各々が、ゲインの切り替えが可能なソース接地型のアンプ回路を有し、前記アンプ回路が前記アンプ回路に流れる電流を制御する電流源トランジスタである第１のトランジスタを有する撮像装置の駆動方法であって、前記アンプ回路のゲインに応じて、前記第１の共通制御線を介して前記複数の列回路の前記第１のトランジスタに供給するバイアス電圧を切り替え、前記アンプ回路が第１のゲインのときに前記第１のトランジスタが第１の電流値の電流を供給し、前記アンプ回路が前記第１のゲインよりも大きい第２のゲインのときに前記第１のトランジスタが前記第１の電流値よりも小さい第２の電流値の電流を供給するように、前記バイアス電圧を制御する撮像装置の駆動方法が提供される。

本発明によれば、スミアを低減し、より高品質な画像を取得することができる。

本発明の第１実施形態による撮像装置の概略構成を示すブロック図である。 本発明の第１実施形態による撮像装置における列アンプ回路の構成例を示す回路図である。 本発明の第１実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。 撮像装置により撮影される画像パターンの一例を示す図である。 画像信号の信号レベルに対するスミア成分の作用を模式的に表す図である。 本発明の第２実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。 本発明の第３実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。 本発明の第４実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第５実施形態による撮像システム及び移動体の構成例を示す図である。

［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について、図１乃至図５を用いて説明する。

図１は、本実施形態による撮像装置の概略構成を示すブロック図である。図２は、本実施形態による撮像装置における列アンプ回路の構成例を示す回路図である。図３は、本実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。図４は、撮像装置により撮影される画像パターンの一例を示す図である。図５は、画像信号の信号レベルに対するスミア成分の作用を模式的に表す図である。

本実施形態による撮像装置１００は、図１に示すように、画素領域１０と、列アンプ回路２０と、列コンパレータ回路３０と、列メモリ回路４０と、水平駆動回路５０と、垂直駆動回路６０と、信号演算回路７０と、出力回路８０と、を有する。また、撮像装置１００は、制御回路９０と、列アンプ駆動回路２２と、列コンパレータ駆動回路３２と、列メモリ駆動回路４２と、を更に有する。

画素領域１０には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素１２が配されている。各々の画素１２は、フォトダイオード等の光電変換素子からなる光電変換部を含み、入射光量に応じた画像信号を出力する。図１には、画素領域１０を構成する画素１２として、ｍ行×ｎ行のマトリクス状に配された複数の画素１２を示しているが、画素領域１０を構成する画素１２の数は、特に限定されるものではない。

画素領域１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向と呼ぶことがある。各行の制御線１４は、垂直駆動回路６０に接続されている。

垂直駆動回路６０は、画素１２から画素信号を読み出す際に画素１２内の読み出し回路を駆動するための制御信号ＰＶ（１），…，ＰＶ（ｍ）を、制御線１４を介して画素１２に供給する回路部である。各々の画素１２は、対応する行の制御線１４から供給される制御信号ＰＶ（１），…，ＰＶ（ｍ）に応じて、光電変換部で生成された電荷の量に応じたアナログ画像信号Ｖ（１），…，Ｖ（ｎ）を、対応する列の出力線１６に出力する。各々の画素１２が出力するアナログ画像信号には、ノイズ信号（Ｎ信号）とノイズを含む画像信号（Ｓ信号）とが含まれる。

画素領域１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１６が配されている。出力線１６は、第２の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。出力線１６の延在する第２の方向は、列方向と呼ぶことがある。各列の出力線１６は、列アンプ回路２０に接続されている。

列アンプ回路２０は、画素領域１０の各列に対応する複数の列回路を有し、各列の出力線１６に出力されたアナログ画像信号の各々を所定のゲインで増幅して出力する。

列アンプ回路２０は、列コンパレータ回路３０に接続されている。列コンパレータ回路３０は、画素領域１０の各列に対応する複数のコンパレータ回路を有し、列アンプ回路２０から出力された各列の増幅後のアナログ画像信号を、ランプ信号等の所定の基準電圧と比較する。これにより列コンパレータ回路３０は、列アンプ回路２０から出力された各列の増幅後のアナログ画像信号を、デジタル画像信号（デジタルＮ信号及びデジタルＳ信号）に変換する。列コンパレータ回路３０は、列メモリ回路４０に接続されている。

列メモリ回路４０は、画素領域１０の各列に対応する複数のメモリを有し、列コンパレータ回路３０から出力された各列のデジタル画像信号（デジタルＮ信号及びデジタルＳ信号）をそれぞれ保持する。列メモリ回路４０には、水平駆動回路５０及び信号演算回路７０が接続されている。

水平駆動回路５０は、列メモリ回路４０の各列のメモリに記憶されたデジタル画像信号を順次、信号演算回路７０に出力するための制御信号を列メモリ回路４０に供給する回路部である。信号演算回路７０は、列メモリ回路４０から受信したデジタル画像信号に対して所定の演算処理を行う回路部である。信号演算回路７０には、出力回路８０が接続されている。出力回路８０は、ＬＶＤＳ（Low Voltage Differential Signaling）等の外部インターフェースを含み、信号演算回路７０で処理されたデジタル画像信号を撮像装置１００の外部へと出力する回路部である。

制御回路９０は、列アンプ駆動回路２２、列コンパレータ駆動回路３２、列メモリ駆動回路４２、水平駆動回路５０及び垂直駆動回路６０に、これらの動作やそのタイミングを制御する制御信号を供給するための制御部である。列アンプ駆動回路２２は、制御回路９０から供給される制御信号に応じて列アンプ回路２０を制御する制御部である。列コンパレータ駆動回路３２は、制御回路９０から供給される制御信号に応じて列コンパレータ回路３０を制御する制御部である。列メモリ駆動回路４２は、制御回路９０から供給される制御信号に応じて列メモリ回路４０を制御する制御部である。これら制御信号の少なくとも一部は、撮像装置１００の外部から供給されてもよい。

なお、図１には画像信号をアナログ信号からデジタル信号に変換して出力する構成の読み出し回路を有する構成例を示したが、読み出し回路の構成はこれに限定されるものではない。例えば、画素領域１０から出力されたアナログ画像信号を、デジタル画像信号に変換することなく撮像装置１００の外部に出力する構成としてもよい。

次に、列アンプ回路２０が画素領域１０の各列に対応してそれぞれ有する列回路の構成例について、図２を用いて説明する。

画素領域１０の各列に対応して設けられた列アンプ回路２０の列回路２４は、図２に示すように、アンプ回路Ａ１と、容量Ｃ０，Ｃ１，Ｃ２，Ｃ３，Ｃ４と、トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４と、を有する。列回路２４は、入力端子であるノードＮＩと、出力端子であるノードＮＯと、を有する。ノードＮＩには、対応する列の出力線１６を介して画素１２から入力電圧ＶＩが供給される。入力電圧ＶＩは、前述のアナログ画像信号Ｖ（１），…，Ｖ（ｎ）のいずれかである。

ノードＮＩには、トランジスタＭ１のソース及びドレインのうちの一方の端子と、容量Ｃ０の一方の端子とが接続されている。トランジスタＭ１のソース及びドレインのうちの他方の端子には、容量Ｃ１の一方の端子が接続されている。容量Ｃ０の他方の端子及び容量Ｃ１の他方の端子には、アンプ回路Ａ１の入力端子ＮＡ１が接続されている。

アンプ回路Ａ１の入力端子ＮＡ１には更に、トランジスタＭ２のソース及びドレインのうちの一方の端子と、トランジスタＭ３のソース及びドレインのうちの一方の端子と、容量Ｃ３の一方の端子とが接続されている。トランジスタＭ２のソース及びドレインのうちの他方の端子には、容量Ｃ２の一方の端子が接続されている。トランジスタＭ３のソース及びドレインのうちの他方の端子と、容量Ｃ２の他方の端子と、容量Ｃ３の他方の端子とは、アンプ回路Ａ１の出力端子ＮＡ２に接続されている。

アンプ回路Ａ１の出力端子ＮＡ２には更に、トランジスタＭ４のソース及びドレインのうちの一方の端子が接続されている。トランジスタＭ４のソース及びドレインのうちの他方の端子には、容量Ｃ４の一方の端子が接続されている。容量Ｃ４の他方の端子は、電圧ＶＳの電源ノードに接続されている。トランジスタＭ４のソース及びドレインのうちの他方の端子と容量Ｃ４の一方の端子との接続ノードが、ノードＮＯである。ノードＮＯからの出力電圧ＶＯが、列コンパレータ回路３０に供給される。

トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のゲートは、列アンプ駆動回路２２を介して制御回路９０に接続されている。トランジスタＭ１は、列アンプ駆動回路２２から供給される選択信号Ｇ１により制御されるスイッチを構成する。トランジスタＭ２は、列アンプ駆動回路２２から供給される選択信号Ｇ２により制御されるスイッチを構成する。トランジスタＭ３は、列アンプ駆動回路２２から供給される制御信号Ｐ１により制御されるスイッチを構成する。トランジスタＭ４は、列アンプ駆動回路２２を介して供給される制御信号Ｐ２により制御されるスイッチを構成する。

トランジスタＭ１，Ｍ２は、列アンプ回路２０のゲイン設定に応じて制御回路９０からの選択信号Ｇ１，Ｇ２により動作制御される。例えば、選択信号Ｇ１がローレベルのときトランジスタＭ１がオフ（容量Ｃ１が無効）となり、アンプ回路Ａ１の入力容量はＣ０となる。一方、選択信号Ｇ１がハイレベルのときトランジスタＭ１がオン（容量Ｃ１が有効）となり、アンプ回路Ａ１の入力容量はＣ０＋Ｃ１となる。また、選択信号Ｇ２がローレベルのときトランジスタＭ２がオフ（容量Ｃ２が無効）となり、アンプ回路Ａ１の帰還容量はＣ３となる。一方、選択信号Ｇ２がハイレベルのときトランジスタＭ２がオン（容量Ｃ２が有効）となり、アンプ回路Ａ１の帰還容量はＣ２＋Ｃ３となる。このように、アンプ回路Ａ１の入力容量及び帰還容量は、複数の容量値から選択可能である。

アンプ回路Ａ１のゲイン設定は、このようにして選択信号Ｇ１，Ｇ２により設定された入力容量と帰還容量との比率によって決定される。

トランジスタＭ３は、アンプ回路Ａ１をリセットするためのスイッチであり、制御回路９０からの制御信号Ｐ１により動作制御される。例えば、制御信号Ｐ１がハイレベルのときトランジスタＭ３がオンとなってアンプ回路Ａ１は入力端子と出力端子とが短絡されたボルテージフォロワ状態となり、リセットされる。

トランジスタＭ４は、アンプ回路Ａ１が増幅したアナログ画像信号（Ｎ信号及びＳ信号）を容量Ｃ４に保持するためのサンプルホールド動作を行うためのスイッチであり、制御回路９０からの制御信号Ｐ２により動作制御される。例えば、制御信号Ｐ２がハイレベルのときトランジスタＭ４がオンとなり、アンプ回路Ａ１の出力電圧ＶＯが容量Ｃ４に保持される。

なお、アンプ回路Ａ１の入力容量及び帰還容量を設定するための回路構成は、図２に示すものに限定されるものではない。例えば、入力容量又は帰還容量を、３種類以上の容量値から選択できるように構成してもよい。また、容量Ｃ０，Ｃ３に、容量Ｃ１，Ｃ２と同様、トランジスタを直列に接続するようにしてもよい。

次に、アンプ回路Ａ１の構成例について、図３を用いて説明する。図３には、２つの列（Ｘ１列及びＸ２列）の列回路２４を構成する２つのアンプ回路Ａ１（アンプ回路Ａ１１，Ａ１２）を示している。アンプ回路Ａ１１の入力端子ＮＡ１１及び出力端子ＮＡ２１が、図２のアンプ回路Ａ１の入力端子ＮＡ１及び出力端子ＮＡ２に対応する。アンプ回路Ａ１１の入力電圧がＶＡ１であり、アンプ回路Ａ１１の出力電圧がＶＢ１である。同様に、アンプ回路Ａ１２の入力端子ＮＡ１２及び出力端子ＮＡ２２が、図２のアンプ回路Ａ１の入力端子ＮＡ１及び出力端子ＮＡ２に対応する。アンプ回路Ａ１２の入力電圧がＶＡ２であり、アンプ回路Ａ１２の出力電圧がＶＢ２である。

Ｘ１列のアンプ回路Ａ１１は、トランジスタＭ１１，Ｍ１２を有するソース接地型のアンプ回路である。アンプ回路Ａ１１の入力端子ＮＡ１１は、トランジスタＭ１１のゲートに接続されている。トランジスタＭ１１のソースは、電圧ＶＳの電源ノードに接続されている。トランジスタＭ１１のドレインは、トランジスタＭ１２のドレインに接続されている。トランジスタＭ１２のソースは、電圧ＶＤの電源ノードに接続されている。トランジスタＭ１１のドレインとトランジスタＭ１２のドレインとの接続ノードが、アンプ回路Ａ１１の出力端子ＮＡ２１である。トランジスタＭ１１はソース接地トランジスタであり、トランジスタＭ１２はゲートに印加されるバイアス電圧により駆動電流が設定される電流源トランジスタである。

同様に、Ｘ２列のアンプ回路Ａ１２は、トランジスタＭ２１，Ｍ２２を有するソース接地型のアンプ回路である。アンプ回路Ａ１２の入力端子ＮＡ１２は、トランジスタＭ２１のゲートに接続されている。トランジスタＭ２１のソースは、電圧ＶＳの電源ノードに接続されている。トランジスタＭ２１のドレインは、トランジスタＭ２２のドレインに接続されている。トランジスタＭ２２のソースは、電圧ＶＤの電源ノードに接続されている。トランジスタＭ２１のドレインとトランジスタＭ２２のドレインとの接続ノードが、アンプ回路Ａ１２の出力端子ＮＡ２２である。トランジスタＭ２１はソース接地トランジスタであり、トランジスタＭ２２はゲートに印加されるバイアス電圧により駆動電流が設定される電流源トランジスタである。なお、本明細書では、トランジスタＭ１２，Ｍ２２等の電流源トランジスタを、アンプ回路Ａ１１，Ａ１２とは別の構成要素とし、アンプ回路Ａ１１，Ａ１２に所定の電流値の電流を供給するトランジスタとして扱うことがある。

アンプ回路Ａ１１のトランジスタＭ１２のゲート及びアンプ回路Ａ１２のトランジスタＭ２２のゲートは、各列のアンプ回路Ａ１に共通の共通制御線Ｂ１に接続されている。トランジスタＭ１２，Ｍ２２のゲートには、共通制御線Ｂ１を介して列アンプ駆動回路２２から、これらトランジスタＭ１２，Ｍ２２の駆動電流設定に応じたバイアス電圧が供給される。

次に、上述の回路構成で図４に示すような画像パターンを撮影したときのアンプ回路Ａ１の動作について説明する。ここで、図４において想定している画像パターンは、光入力のないダーク状態の領域と、光入力が強く画素回路の光電変換素子が飽和状態である領域とを含む。例えば、Ｙ１行におけるＸ１列及びＸ２列並びにＹ２行におけるＸ１列の画素１２は光入力のないダーク状態であり、Ｙ２行におけるＸ２列の画素１２は光入力が強く画素回路の光電変換素子が飽和状態である。

まず、Ｙ１行の読み出し動作を実行する。Ｙ１行において、Ｘ１列の画素１２及びＸ２列の画素１２は、ともにダーク状態である。したがって、Ｘ１列のアンプ回路Ａ１１の出力端子ＮＡ２１及びＸ２列のアンプ回路Ａ１２の出力端子ＮＡ２２からは、ダーク状態に応じた電圧がそれぞれ出力される。すなわち、Ｘ１列の出力電圧ＶＢ１とＸ２列の出力電圧ＶＢ２とは等しい。

次に、Ｙ１行の読み出し動作に引き続き、Ｙ２行の読み出し動作を実行する。Ｙ２行において、Ｘ１列の画素１２はダーク状態のままであるのに対し、Ｘ２列の画素１２はダーク状態から飽和状態へと遷移している。したがって、Ｘ２列のアンプ回路Ａ１２の出力電圧ＶＢ２は、Ｘ１列のアンプ回路Ａ１１の出力電圧ＶＢ１よりも高くなる。

次に、Ｘ２列のアンプ回路Ａ１２の出力電圧ＶＢ２がダーク状態に対応する電位から飽和状態に対応する電位に変化することによる影響について、図３を用いて説明する。ここでは、図４におけるＸ１列及びＸ２列が図３のＸ１列及びＸ２列にそれぞれ対応するものとして説明を行う。

Ｙ１行からＹ２行へと読み出し動作が遷移したときにおけるＸ２列の動作のように、画素１２がダーク状態から飽和状態へと遷移し、出力電圧ＶＢ２が高くなる方向に電位変化すると、その電位の変化が共通制御線Ｂ１の電位に影響する。すなわち、トランジスタＭ２２のゲートとドレインとの間には寄生容量が存在するため、出力電圧ＶＢ２が高くなる方向に電位変化すると、トランジスタＭ２２のゲートとドレインとの間の容量結合によって、共通制御線Ｂ１の電位も高くなる方向に変化する。

共通制御線Ｂ１のバイアス電圧は列アンプ駆動回路２２から供給されるため、列アンプ駆動回路２２は変動した電位を元のバイアス電圧に戻すように動作する。しかしながら、バイアス電圧が元に戻るには長い時間を必要とするため、結果として共通制御線Ｂ１の電位はある時定数をもって変化することになる。

このような共通制御線Ｂ１の電位変化は、以下に示す２つの態様によりスミアを発生する原因となる。

第１の態様は、共通制御線Ｂ１の電位が高くなる方向に変化したことを受けて、Ｘ１列のアンプ回路Ａ１１の出力電圧ＶＢ１が、トランジスタＭ１２のゲートとドレインとの間の寄生容量を通じて高くなる方向に変化するモードである。

Ｘ１列のアンプ回路Ａ１１に着目すると、Ｙ１行とＹ２行とにおいて画素１２は同じダーク状態であるにもかかわらず、Ｙ２行におけるアンプ回路Ａ１１の出力電圧ＶＢ１は、Ｙ１行におけるアンプ回路Ａ１１の出力電圧ＶＢ１よりも大きくなる。すなわち、同一行に光入射した画素１２が含まれる場合において、ダーク状態の画素１２の列におけるアンプ回路Ａ１の出力電圧は、同一行の総ての画素１２がダーク状態の場合におけるアンプ回路Ａ１の出力電圧よりも大きくなる。したがって、同一行に光入射した画素１２が含まれる場合において、ダーク状態の画素１２からの出力信号は、同一行の総ての画素１２がダーク状態の場合におけるダーク状態よりも明るい画像として見えるスミア成分を含むことになる。第１の態様により発生するスミアは、アンプ回路Ａ１の出力に直接作用するため、アンプ回路Ａ１のゲインに依存しない特徴をもつ。

第２の態様は、共通制御線Ｂ１の電位が高くなる方向に変動したことを受けて、トランジスタＭ１２のゲート－ソース間電圧が小さくなり、トランジスタＭ１２の駆動電流が小さくなるモードである。

Ｘ１列のアンプ回路Ａ１１に着目すると、Ｙ１行とＹ２行とにおいて画素１２は同じダーク状態であるにもかかわらず、Ｙ２行におけるアンプ回路Ａ１１の出力電圧ＶＢ１は、Ｙ１行におけるアンプ回路Ａ１１の出力電圧ＶＢ１よりも小さくなる。すなわち、同一行に光入射した画素１２が含まれる場合において、ダーク状態の画素１２の列におけるアンプ回路Ａ１の出力電圧は、同一行の総ての画素１２がダーク状態の場合におけるアンプ回路Ａ１の出力電圧よりも小さくなる。したがって、同一行に光入射した画素１２が含まれる場合において、ダーク状態の画素１２からの出力信号は、同一行の総ての画素１２がダーク状態の場合におけるダーク状態よりも暗い画像として見えるスミア成分を含むことになる。第２の態様により発生するスミアは、アンプ回路Ａ１の入力段に作用するため、アンプ回路Ａ１のゲインに依存する特徴をもつ。

したがって、これら２つの態様のスミアが生じる状態において列アンプ回路２０にゲインが設定されていると、第１の態様のスミア成分は当該ゲインで増幅されないが、第２の態様のスミア成分は当該ゲインで増幅されることになる。したがって、画像として確認されるスミアには、これら２つのスミア成分が影響しあうほか、列アンプ回路２０に設定されたゲインの影響をも重畳することになる。

このように、スミアの原因には、列アンプ回路２０のゲインに依存しない第１の態様のスミア成分（スミア成分Ａ）と、列アンプ回路２０のゲインに依存する第２の態様のスミア成分（スミア成分Ｂ）と、が含まれる。

図５は、画像信号の信号レベルに対して、スミア成分Ａ及びスミア成分Ｂがどのように作用するかを模式的に表した図である。

図５（ａ）は、列アンプ回路２０のゲイン設定値が小さく、スミア成分ＳＡ１とスミア成分ＳＢ１とが互いに打ち消し合ってスミア量の総和（ＳＡ１＋ＳＢ１）がゼロとなり、スミアが発生していない状態を示している。この状態を基準として、列アンプ回路２０のゲインの設定値を大きくした状態について説明をする。

図５（ｂ）は、列アンプ回路２０のゲイン設定値として、図５（ａ）におけるゲイン設定値よりも大きい値が設定された場合の状態を示している。この場合、列アンプ回路２０のゲインに依存しないスミア成分ＳＡ１はそのままであるが、列アンプ回路２０のゲインに依存するスミア成分ＳＢ１は列アンプ回路２０のゲイン設定値で増幅されてスミア成分ＳＢ２となる。この結果、スミア量の総和（ＳＡ１＋ＳＢ２）はマイナスとなり、画像として暗くなるスミアが発生する。

このような観点から、本実施形態においては、列アンプ回路２０のゲイン設定値が大きいほど、トランジスタＭ１２，Ｍ２２の電流値が小さくなるように、共通制御線Ｂ１に供給する電圧を大きい値に設定する。このように構成することで、共通制御線Ｂ１の電位変動があった場合に、トランジスタＭ１２，Ｍ２２の電流値が大きい場合と比較して、第２の態様によって生じる共通制御線Ｂ１の電位変動に対する電流変動量を小さくすることができる。すなわち、アンプ回路Ａ１の出力端子ＮＡ２における出力電圧ＶＢの変化量を小さくすることができる。

図５（ｃ）は、列アンプ回路２０のゲイン設定値として、図５（ｂ）におけるゲイン設定値と同じ値を設定し、本実施形態による駆動を行った場合の状態を示している。この場合も、列アンプ回路２０のゲインに依存しないスミア成分ＳＡ１はそのままであるが、列アンプ回路２０のゲインに依存するスミア成分ＳＢ１は列アンプ回路２０のゲイン設定値で増幅されてスミア成分ＳＢ３となる。ただし、本実施形態による駆動を行うことにより、共通制御線Ｂ１の電位変動に対するトランジスタＭ１２，Ｍ２２の電流変動量を小さくすることができ、スミア成分ＳＢ３は、スミア成分ＳＢ２と比較して小さくすることができる。したがって、スミア量の総和（ＳＡ１＋ＳＢ３）はマイナスとなり画像として暗くなるスミアは発生するが、図５（ｂ）の状態と比較してスミアのレベルを低減することができる。

したがって、本実施形態の駆動方法によれば、列アンプ回路２０のゲイン設定値が大きい場合でも、画像が暗くなるスミアが増大することなく、高品質な画像を取得することができる。

ここで、撮像装置が、ゲイン設定１及びゲイン設定２の２つのゲイン設定モードを有する場合を想定して、本実施形態の駆動方法を具体的に説明する。ゲイン設定１は、図２における選択信号Ｇ１，Ｇ２を選択状態（トランジスタＭ１，Ｍ２をオン）として、アンプ回路Ａ１のゲイン値を（Ｃ０＋Ｃ１）／（Ｃ２＋Ｃ３）にする設定である。ゲイン設定２は、図２における選択信号Ｇ１を選択状態（トランジスタＭ１をオン）、選択信号Ｇ２を非選択状態（トランジスタＭ２をオフ）として、アンプ回路Ａ１のゲイン値を（Ｃ０＋Ｃ１）／Ｃ３にする設定である。この場合、ゲイン設定２のゲイン値は、ゲイン設定１のゲイン値よりも大きくなる。

トランジスタＭ１２，Ｍ２２のゲート電圧は、図３に示すように、共通制御線Ｂ１を介して列アンプ駆動回路２２から供給される。ここで、共通制御線Ｂ１を介してトランジスタＭ１２，Ｍ２２のゲートに供給されるバイアス電圧をＶαとすると、トランジスタＭ１２，Ｍ２２のゲート－ソース間電圧は、ＶＤ－Ｖαとなる。本実施形態では、ゲイン設定２のときのトランジスタＭ１２，Ｍ２２のゲート－ソース間電圧が、ゲイン設定１のときのトランジスタＭ１２，Ｍ２２のゲート－ソース間電圧よりも低くなるように、共通制御線Ｂ１から供給するバイアス電圧を設定する。

ゲイン設定１のときに共通制御線Ｂ１を介してトランジスタＭ１２，Ｍ２２のゲートに供給するバイアス電圧をＶα１とすると、トランジスタＭ１２，Ｍ２２のゲート－ソース間電圧は、ＶＤ－Ｖα１となる。同様に、ゲイン設定２のときに共通制御線Ｂ１を介してトランジスタＭ１２，Ｍ２２のゲート供給するバイアス電圧をＶα２とすると、トランジスタＭ１２，Ｍ２２のゲート－ソース間電圧は、ＶＤ－Ｖα２となる。そこで、本実施形態では、トランジスタＭ１２，Ｍ２２のゲート－ソース間電圧が（ＶＤ－Ｖα２）＜（ＶＤ－Ｖα１）の関係を満たすように、バイアス電圧Ｖα２を、バイアス電圧Ｖα１よりも大きい値に設定する。共通制御線Ｂ１を介してトランジスタＭ１２，Ｍ２２のゲートに供給するバイアス電圧は、制御回路９０から列アンプ駆動回路２２に入力される設定値によって切り替えることができる。

トランジスタＭ１２，Ｍ２２のゲートに供給するバイアス電圧をこのように変更することで、仮に共通制御線Ｂ１の電位変動が生じたとしても、第２の態様によるスミアの原因となるトランジスタＭ１２，Ｍ２２の電流変化量を小さくすることができる。これにより、アンプ回路Ａ１の出力端子ＮＡ２における出力電圧ＶＢの変化量を小さくすることができ、スミア成分ＳＢ２を、図５（ｃ）にスミア成分ＳＢ３として示すように小さくすることができる。したがって、列アンプ回路２０のゲイン設定値が大きい場合でも、画像が暗くなるスミアが増大することなく、高品質な画像を取得することができる。

このように、本実施形態によれば、スミアを低減し、より高品質な画像を取得することができる。

［第２実施形態］
本発明の第２実施形態による撮像装置及びその駆動方法について、図６を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図６は、本実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。

本実施形態による撮像装置は、アンプ回路Ａ１の構成が異なるほかは、第１実施形態による撮像装置と同様である。本実施形態では、アンプ回路Ａ１の構成及び動作について、第１実施形態と異なる点を中心に説明する。図６には、２つの列（Ｘ１列及びＸ２列）の列回路２４を構成する２つのアンプ回路Ａ１（アンプ回路Ａ１１，Ａ１２）の構成例を示している。

本実施形態の撮像装置のアンプ回路Ａ１１は、図６に示すように、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４と、容量Ｃ１１と、を有している。第１実施形態のアンプ回路Ａ１１と異なる点は、トランジスタＭ１３，Ｍ１４と容量Ｃ１１とを更に有していることである。同様に、アンプ回路Ａ１２は、図６に示すように、トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４と、容量Ｃ２１と、を有している。第１実施形態のアンプ回路Ａ１２と異なる点は、トランジスタＭ２３，Ｍ２４と容量Ｃ２１とを更に有していることである。

Ｘ１列のアンプ回路Ａ１１の入力端子ＮＡ１１は、トランジスタＭ１１のゲートに接続されている。トランジスタＭ１１のソースは、電圧ＶＳの電源ノードに接続されている。トランジスタＭ１１のドレインは、トランジスタＭ１３のドレインに接続されている。トランジスタＭ１１のドレインとトランジスタＭ１３のドレインとの接続ノードが、アンプ回路Ａ１１の出力端子ＮＡ２１である。トランジスタＭ１３のソースは、トランジスタＭ１２のドレインに接続されている。トランジスタＭ１２のソースは、電圧ＶＤの電源ノードに接続されている。トランジスタＭ１２のゲートは、トランジスタＭ１４のソース及びドレインのうちの一方の端子と、容量Ｃ１１の一方の端子とに接続されている。容量Ｃ１１の他方の端子は、電圧ＶＤの電源ノードに接続されている。

同様に、Ｘ２列のアンプ回路Ａ１２の入力端子ＮＡ１２は、トランジスタＭ２１のゲートに接続されている。トランジスタＭ２１のソースは、電圧ＶＳの電源ノードに接続されている。トランジスタＭ２１のドレインは、トランジスタＭ２３のドレインに接続されている。トランジスタＭ２１のドレインとトランジスタＭ２３のドレインとの接続ノードが、アンプ回路Ａ１２の出力端子ＮＡ２２である。トランジスタＭ２３のソースは、トランジスタＭ２２のドレインに接続されている。トランジスタＭ２２のソースは、電圧ＶＤの電源ノードに接続されている。トランジスタＭ２２のゲートは、トランジスタＭ２４のソース及びドレインのうちの一方の端子と、容量Ｃ２１の一方の端子とに接続されている。容量Ｃ２１の他方の端子は、電圧ＶＤの電源ノードに接続されている。

アンプ回路Ａ１１のトランジスタＭ１４のソース及びドレインのうちの他方の端子及びアンプ回路Ａ１２のトランジスタＭ２４のソース及びドレインのうちの他方の端子は、各列のアンプ回路Ａ１に共通の共通制御線Ｂ１に接続されている。アンプ回路Ａ１１のトランジスタＭ１３のゲート及びアンプ回路Ａ１２のトランジスタＭ２３のゲートは、各列のアンプ回路Ａ１に共通の共通制御線Ｂ２に接続されている。アンプ回路Ａ１１のトランジスタＭ１４のゲート及びアンプ回路Ａ１２のトランジスタＭ２４のゲートは、各列のアンプ回路Ａ１に共通の制御信号Ｐ３が供給される制御線に接続されている。

次に、Ｘ１列のアンプ回路Ａ１１を例にして、本実施形態による撮像装置におけるアンプ回路Ａ１の動作を説明する。

本実施形態のアンプ回路Ａ１において、電流源トランジスタとして機能するトランジスタＭ１２のゲートは、共通制御線Ｂ１に、直接接続されておらず、トランジスタＭ１４を介して接続されている。制御線から供給される制御信号Ｐ３によってサンプルホールド動作をするトランジスタＭ１４を介して容量Ｃ１１に保持されたバイアス電圧が、トランジスタＭ１２を駆動するためのゲート電圧となる。すなわち、トランジスタＭ１４及び容量Ｃ１１は、トランジスタＭ１２のゲートに供給されるバイアス電圧を保持するサンプルホールド回路としての役割を有する。このように構成することで、駆動時におけるトランジスタＭ１２のゲート電圧は、容量Ｃ１１に保持されたバイアス電圧となる。すなわち、第１実施形態で説明したように他の列のアンプ回路Ａ１の影響を受けて共通制御線Ｂ１のバイアス電圧が変動したとしても、その変動がトランジスタＭ１２のゲート電圧に直接影響を与えることを防止できる。

また、本実施形態のアンプ回路Ａ１では、トランジスタＭ１１とトランジスタＭ１２との間に、カスコード接続したトランジスタＭ１３を更に設けている。トランジスタＭ１３は、列アンプ駆動回路２２により生成され共通制御線Ｂ２を介して供給されるバイアス電圧によって駆動される。このように構成することで、トランジスタＭ１３は、アンプ回路Ａ１１の出力電圧ＶＢ１が変化した場合にも、トランジスタＭ１２のドレイン電圧の変化を抑制して一定の安定した電流を供給することができる。

次に、上述の回路構成で図４に示した画像パターンを撮影したときのアンプ回路Ａ１の動作状態について説明する。

Ｙ１行からＹ２行へと読み出し動作が遷移したときにおけるＸ２列の動作のように、画素１２がダーク状態から飽和状態へと遷移し、出力電圧ＶＢ２が高くなる方向に電位変化すると、その電位の変化が共通制御線Ｂ２の電位に影響する。すなわち、トランジスタＭ２３のゲートとドレインとの間には寄生容量が存在するため、出力電圧ＶＢ２が高くなる方向に電位変化すると、トランジスタＭ２３のゲートとドレインとの間の容量結合によって、共通制御線Ｂ２の電位も高くなる方向に変化する。

共通制御線Ｂ２のバイアス電圧は列アンプ駆動回路２２から供給されるため、列アンプ駆動回路２２は変動した電位を元のバイアス電圧に戻すように動作する。しかしながら、バイアス電圧が元に戻るには長い時間を必要とするため、結果として共通制御線Ｂ２の電位はある時定数をもって変化することになる。

このような共通制御線Ｂ２の電位変化は、以下に示す２つの態様によりスミアを発生する原因となる。

第１の態様は、共通制御線Ｂ２の電位が高くなる方向に変化したことを受けて、Ｘ１列のアンプ回路Ａ１１の出力電圧ＶＢ１が、トランジスタＭ１３のゲートとドレインとの間の寄生容量を通じて高くなる方向に変化するモードである。この動作は、第１実施形態で説明した第１の態様と同じである。

第２の態様は、共通制御線Ｂ２の電位が高くなる方向に変化したことを受けて、トランジスタＭ１３のゲート－ソース間電圧が小さくなり、トランジスタＭ１３の駆動電流が小さくなるモードである。この動作は、第１実施形態で説明した第２の態様と同じである。

第１実施形態において説明したように、列アンプ回路２０にゲインが設定されると、第１の態様のスミア成分は当該ゲインで増幅されないが、第２の態様のスミア成分は当該ゲインで増幅されることになる。したがって、画像として確認されるスミアには、これら２つのスミア成分が影響しあうほか、列アンプ回路２０に設定されたゲインの影響も重畳する。

そこで、本実施形態においても、第１実施形態の場合と同様、列アンプ回路２０のゲイン設定値が大きいほど、トランジスタＭ１２，Ｍ２２の電流値が小さくなるように、共通制御線Ｂ１に供給する電圧を大きい値に設定する。このように構成することで、共通制御線Ｂ２の電位変動があった場合に、トランジスタＭ１２，Ｍ２２の電流値が大きい場合と比較して、第２の態様によって生じる共通制御線Ｂ２の電位変動に対する電流変動量を小さくすることができる。すなわち、アンプ回路Ａ１の出力端子ＮＡ２における出力電圧ＶＢの変化量を小さくすることができる。

なお、本実施形態では、列毎に電流源トランジスタ（トランジスタＭ１２，Ｍ２２）のゲート電圧をサンプルホールドする構成としたが、複数列毎に電流源トランジスタのゲート電圧をサンプルホールドする構成としてもよい。

また、トランジスタＭ１３，Ｍ２３についても、トランジスタＭ１２，Ｍ２２と同様、共通制御線Ｂ２から供給されるバイアス電圧に対してサンプルホールド動作を行うためのトランジスタ及び容量を設けた構成としてもよい。このように構成することで、他の列のアンプ回路Ａ１の影響を受けて共通制御線Ｂ２のバイアス電圧が変動したとしても、その変動がトランジスタＭ１３，Ｍ２３のゲート電圧に直接影響を与えることを防止できる。

このように、本実施形態によれば、スミアを低減し、より高品質な画像を取得することができる。

［第３実施形態］
本発明の第３実施形態による撮像装置及びその駆動方法について、図７を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による撮像装置におけるアンプ回路の構成例を示す回路図である。

本実施形態による撮像装置は、アンプ回路Ａ１の構成が異なるほかは、第１及び第２実施形態による撮像装置と同様である。本実施形態では、アンプ回路Ａ１の構成及び動作について、第２実施形態と異なる点を中心に説明する。図７には、２つの列（Ｘ１列及びＸ２列）の列回路２４を構成する２つのアンプ回路Ａ１（アンプ回路Ａ１１，Ａ１２）の構成例を示している。

本実施形態の撮像装置のアンプ回路Ａ１１は、図７に示すように、トランジスタＭ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５と、容量Ｃ１１と、を有している。第２実施形態のアンプ回路Ａ１１と異なる点は、トランジスタＭ１５を更に有していることである。同様に、アンプ回路Ａ１２は、図７に示すように、トランジスタＭ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５と、容量Ｃ２１と、を有している。第２実施形態のアンプ回路Ａ１２と異なる点は、トランジスタＭ２５を更に有していることである。

トランジスタＭ１５は、トランジスタＭ１１とトランジスタＭ１３との間に接続されている。具体的には、トランジスタＭ１１のドレインにトランジスタＭ１５のドレインが接続され、トランジスタＭ１３のドレインにトランジスタＭ１５のソースが接続されている。また、トランジスタＭ２５は、トランジスタＭ２１とトランジスタＭ２３との間に接続されている。具体的には、トランジスタＭ２１のドレインにトランジスタＭ２５のドレインが接続され、トランジスタＭ２３のドレインにトランジスタＭ２５のソースが接続されている。トランジスタＭ１５のゲート及びトランジスタＭ２５のゲートは、各列のアンプ回路Ａ１に共通の共通制御線Ｂ３に接続されている。トランジスタＭ１５，Ｍ２５は、共通制御線Ｂ３を介して列アンプ駆動回路２２から供給されるバイアス電圧によって駆動される。トランジスタＭ１５，Ｍ２５をこのようにカスコード接続することで、出力抵抗を増大してアンプ回路の利得を高めることができる。

本実施形態においても、共通制御線Ｂ２，Ｂ３を介して他の列のアンプ回路Ａ１からの出力の影響を受けて、第１及び第２実施形態で説明した態様でスミアが発生しうる。そこで、本実施形態においても、第１及び第２の実施形態と同様、列アンプ回路２０のゲイン設定値が大きいほど、トランジスタＭ１２，Ｍ２２の電流値が小さくなるように、共通制御線Ｂ１に供給する電圧を大きい値に設定する。このように構成することで、共通制御線Ｂ２，Ｂ３の電位変動があった場合に、トランジスタＭ１２，Ｍ２２の電流値が大きい場合と比較して、共通制御線Ｂ２の電位変動に対する電流変動量を小さくすることができる。すなわち、アンプ回路Ａ１の出力端子ＮＡ２における出力電圧ＶＢの変化量を小さくすることができる。

このように、本実施形態によれば、スミアを低減し、より高品質な画像を取得することができる。

［第４実施形態］
本発明の第４実施形態による撮像システムについて、図８を用いて説明する。図８は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第３実施形態で述べた撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図８に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第３実施形態のいずれかで説明した撮像装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部２０８の一部であるＡＤ変換部は、撮像装置２０１が設けられた半導体基板に形成されていてもよいし、撮像装置２０１とは別の半導体基板に形成されていてもよい。また、撮像装置２０１と信号処理部２０８とが同一の半導体基板に形成されていてもよい。

撮像システム２００は、さらに、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第３実施形態による撮像装置１００を適用した撮像システムを実現することができる。

［第５実施形態］
本発明の第５実施形態による撮像システム及び移動体について、図９を用いて説明する。図９は、本実施形態による撮像システム及び移動体の構成を示す図である。

図９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第３実施形態のいずれかに記載の撮像装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記第１乃至第３実施形態では、アンプ回路Ａ１にソース接地型アンプ回路を適用した例を示したが、アンプ回路Ａ１を構成する回路はソース接地型アンプ回路に限定されるものではない。例えば、差動型アンプ回路などの他の増幅回路を適用することも可能である。

また、上記第４及び第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図８及び図９に示した構成に限定されるものではない。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

Ａ１，Ａ１１，Ａ１２…アンプ回路
Ｂ１，Ｂ２，Ｂ３…共通制御線
Ｍ１１，Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５，Ｍ２１，Ｍ２２，Ｍ２３，Ｍ２４，Ｍ２５…トランジスタ
１０…画素領域
１２…画素
２０…列アンプ回路
２２…列アンプ駆動回路
２４…列回路
９０…制御回路

Claims (11)

1. 光電変換により電荷を生じる光電変換部を各々が有し、複数の列を構成するように配された複数の画素と、
   前記複数の列に対応して設けられ、各々が前記複数の画素の一部からの信号を受ける複数の列回路と、
   前記複数の列回路の各々に接続された第１の共通制御線と、
   前記複数の列回路を制御する制御部と、を有し、
   前記複数の列回路の各々は、ゲインの切り替えが可能なソース接地型のアンプ回路を有し、
   前記アンプ回路は、前記アンプ回路に流れる電流を制御する電流源トランジスタである第１のトランジスタを有し、
   前記制御部は、前記アンプ回路が第１のゲインのときに前記第１のトランジスタが第１の電流値の電流を供給し、前記アンプ回路のゲインが前記第１のゲインよりも大きい第２のゲインのときに前記第１のトランジスタが前記第１の電流値よりも小さい第２の電流値の電流を供給するように、前記列回路を制御する
   ことを特徴とする撮像装置。
2. 前記制御部は、前記第１の共通制御線を介して前記第１のトランジスタにバイアス電圧を供給し、前記バイアス電圧を変更することで前記第１のトランジスタの供給する電流の電流値を制御する
   ことを特徴とする請求項１記載の撮像装置。
3. 前記アンプ回路は、前記第１のトランジスタに供給される前記バイアス電圧を保持する第１のサンプルホールド回路を更に有する
   ことを特徴とする請求項２記載の撮像装置。
4. 前記複数の列回路の各々に接続された第２の共通制御線を更に有し、
   前記アンプ回路は、前記第１のトランジスタにカスコード接続され、前記第２の共通制御線から供給されるバイアス電圧によって制御される第２のトランジスタを更に有する
   ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記アンプ回路は、前記第２のトランジスタに供給される前記バイアス電圧を保持する第２のサンプルホールド回路を更に有する
   ことを特徴とする請求項４記載の撮像装置。
6. 前記複数の列回路の各々に接続された第３の共通制御線を更に有し、
   前記アンプ回路は、前記第２のトランジスタにカスコード接続され、前記第３の共通制御線から供給されるバイアス電圧によって制御される第３のトランジスタを更に有する
   ことを特徴とする請求項４又は５記載の撮像装置。
7. 前記複数の列回路の各々は、複数の容量値を選択可能な入力容量と、複数の容量値を選択可能な帰還容量と、を含み、
   前記入力容量の容量値と前記帰還容量の容量値との比を変更することにより、前記第１のゲインと前記第２のゲインとを切り替える
   ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 前記アンプ回路が前記第１のゲインのときに、前記第１のトランジスタのゲートに第１のバイアス電圧Ｖα１が供給され、
   前記アンプ回路が前記第２のゲインのときに、前記第１のトランジスタのゲートに第２のバイアス電圧Ｖα２が供給され、
   前記第１のバイアス電圧Ｖα１、前記第２のバイアス電圧Ｖα２、及び、前記第１のトランジスタのソースの電圧ＶＤが、（ＶＤ－Ｖα２）＜（ＶＤ－Ｖα１）の関係を満たすように、前記制御部が前記第１のトランジスタに供給する前記バイアス電圧を制御する
   ことを特徴とする請求項２に記載の撮像装置。
9. 請求項１乃至８のいずれか１項に記載の撮像装置と、
   前記撮像装置から出力される信号を処理する信号処理部と
   を有することを特徴とする撮像システム。
10. 移動体であって、
    請求項１乃至８のいずれか１項に記載の撮像装置と、
    前記撮像装置の前記画素から出力される信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
11. 光電変換により電荷を生じる光電変換部を各々が有し、複数の列を構成するように配された複数の画素と、前記複数の列に対応して設けられ、各々が前記複数の画素の一部からの信号を受ける複数の列回路と、前記複数の列回路の各々に接続された第１の共通制御線と、を有し、前記複数の列回路の各々が、ゲインの切り替えが可能なソース接地型のアンプ回路を有し、前記アンプ回路が前記アンプ回路に流れる電流を制御する電流源トランジスタである第１のトランジスタを有する撮像装置の駆動方法であって、
    前記アンプ回路のゲインに応じて、前記第１の共通制御線を介して前記複数の列回路の前記第１のトランジスタに供給するバイアス電圧を切り替え、
    前記アンプ回路が第１のゲインのときに前記第１のトランジスタが第１の電流値の電流を供給し、前記アンプ回路が前記第１のゲインよりも大きい第２のゲインのときに前記第１のトランジスタが前記第１の電流値よりも小さい第２の電流値の電流を供給するように、前記バイアス電圧を制御する
    ことを特徴とする撮像装置の駆動方法。

Images