JP7101334B2

JP7101334B2 - スナバ回路

Info

Publication number: JP7101334B2
Application number: JP2018130672A
Authority: JP
Inventors: 実麻植; 満松川; 義文蓑輪
Original assignee: Nissin Electric Co Ltd
Current assignee: Nissin Electric Co Ltd
Priority date: 2018-07-10
Filing date: 2018-07-10
Publication date: 2022-07-15
Anticipated expiration: 2038-07-10
Also published as: JP2020010532A

Description

本発明はスナバ回路に関するものである。

ＤＣ－ＤＣコンバータ等の電源装置等では、スイッチング素子のスイッチング時や短絡事故時に生じるサージ電圧からスイッチング素子自身や他の回路素子を保護するために、スナバ回路が設けられている。

従来のスナバ回路として、例えば特許文献１に開示されているように、互いに直列接続された抵抗及びコンデンサをスイッチング素子に並列に設けたものが知られている。このスナバ回路では、サージ電圧のエネルギーはコンデンサに蓄えられた後に抵抗素子で熱として消費される。

特開平０１－２０２１６１号公報

上記した従来のスナバ回路では、不測の短絡事故等により過度のサージ電圧が生じた場合には、コンデンサに定格電圧を超える過電圧が印加されることによりスナバ回路に異常をきたす恐れがあった。

本発明は、上記問題に鑑みてなされたものであり、サージ電圧に対する耐久性に優れたスナバ回路を提供することを主たる課題とするものである。

すなわち本発明に係るスナバ回路は、直流電源から負荷への電流の供給を制御する主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのスナバ回路であって、前記主スイッチング素子に並列接続された主コンデンサと、前記主コンデンサに並列接続されたサージエネルギー消費回路とを備え、前記サージエネルギー消費回路が、前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、前記副コンデンサに並列接続され、互いに直列接続された補助スイッチング素子及び抵抗素子とを備えており、前記主コンデンサの電圧が所定の閾値を超えた場合に、前記副スイッチング素子がオンであるとともに前記補助スイッチング素子がオフである第１状態と、前記副スイッチング素子がオフであるとともに前記補助スイッチング素子がオンである第２状態とが、交互に切り替わるように構成されている。

このようなスナバ回路であれば、前記主コンデンサの電圧が所定の閾値を超えた場合には、第１状態において主コンデンサに溜まったサージ電圧のエネルギーを副コンデンサに分配し、次いで第２状態において副コンデンサに溜まったサージ電圧のエネルギーを抵抗素子で消費することができる。そしてこのような第１状態と第２状態とが交互に切り替わることにより、主コンデンサに溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子まで移送し、この抵抗素子において消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサに定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路の耐久性を高めることができる。
また、サージ電圧のエネルギーを主コンデンサに溜めている最中に抵抗素子において消費できるので、主コンデンサを大きくする必要がなく、スナバ回路自体を小型化することができる。

前記スナバ回路は、副スイッチング素子及び補助スイッチング素子が半導体スイッチであることが好ましい。
このようなものであれば、機械式スイッチである場合に比べて、副スイッチング素子及び補助スイッチング素子のスイッチング速度を高速にできるので、第１状態と第２状態とを高速で切り替えることができ、主コンデンサに溜まったサージ電圧のエネルギーを速やかに消費することができる。これにより、主コンデンサが過電圧になることをより確実に防ぐことができる。

前記スナバ回路はまた、前記主スイッチング素子のターンオフ時において、前記サージエネルギー消費回路が第１状態であることが好ましい。
このようなものであれば、主スイッチング素子への印加電圧を副コンデンサと副スイッチング素子に分圧する形で負担できるので、それぞれのスイッチング素子の必要耐圧を低減し、より一層小型化することができる。

前記スナバ回路はまた、前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、前記主コンデンサの電圧が所定の閾値を超えた場合に、前記複数のサージエネルギー消費回路のそれぞれの副スイッチング素子がインターリーブ動作するように構成されていることが好ましい。
このようなものであればサージエネルギー消費回路が一つだけ備えるものに比べて、各サージエネルギー消費回路における副スイッチング素子及び補助スイッチング素子のスイッチング周波数を低減することができる。また、サージエネルギー消費回路が一つだけ備えるものに比べて、インターリーブ化によって、主スイッチへの印加電圧のピークが小さくなるので、主コンデンサと副コンデンサの電圧の差異に比例する各サージエネルギー消費回路における副スイッチング素子及び補助スイッチング素子を流れる電流を小さくできる。

このように構成した本発明によれば、サージ電圧に対する耐久性に優れたスナバ回路を提供することができる。

本実施形態のスナバ回路の構成を示す模式図である。同実施形態のスナバ回路の基本的なサージ電圧吸収動作を説明するタイムチャートである。同実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。同実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。他の実施形態のスナバ回路の構成を示す模式図である。他の実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。他の実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。他の実施形態のスナバ回路のサージ電圧吸収動作を説明する図である。

以下に本発明に係るスナバ回路の一実施形態について、図面を参照して説明する。

本実施形態のスナバ回路１００は、図１に示すように、図示しない電力変換回路等の主回路に設けられた主スイッチング素子Ｓに並列接続されて、主スイッチング素子Ｓをターンオフした時等に生じるサージ電圧から主スイッチング素子Ｓや周辺の回路素子を保護するためのものである。
なお図示しない主回路には、コイルＬ及び抵抗素子Ｒが直列接続されており、主スイッチング素子Ｓのターンオフ前には、主回路のコイルＬ及び抵抗素子Ｒにはそれぞれ電流が流れている。

具体的にこのスナバ回路１００は、スイッチング素子に並列接続された主コンデンサ１と、主コンデンサ１に並列接続されたサージエネルギー消費回路２とを備えている。サージエネルギー消費回路２は、主コンデンサ１に並列接続され、互いに直列接続された副スイッチング素子２１１及び副コンデンサ２１２と、副コンデンサ２１２に並列接続され、互いに直列接続された補助スイッチング素子２２１及び抵抗素子２２２とを備えている。

主コンデンサ１及び副コンデンサ２１２は、サージ電圧のエネルギーを吸収するためのものであり、具体的には例えばセラミックコンデンサ等である。

副スイッチング素子２１１は、副コンデンサ２１２に流れる電流のオン・オフを切り替えるものである。補助スイッチング素子２２１は、抵抗素子２２２に流れる電流のオン・オフを切り替えるものである。本実施形態の副スイッチング素子２１１及び補助スイッチング素子２２１はいずれも半導体スイッチであり、例えばＭＯＳＦＥＴ等である。

抵抗素子２２２は、サージ電圧のエネルギーを消費するためのものであり、Ｖ_１／Ｉ_ｍ［Ω］以下の抵抗値を有するものである。ここでＶ_１は後述する主コンデンサ１に印加される電圧値に対して設定される閾値であり、Ｉ_ｍは主回路を流れる電流値である。

スナバ回路１００は、副スイッチング素子２１１及び補助スイッチング素子２２１のオン・オフを制御するための制御回路３を更に有する。制御回路３は、主コンデンサ１及び副コンデンサ２１２に印加された電圧値を検出するともに、この検出した電圧値に基づいて副スイッチング素子２１１及び補助スイッチング素子２２１のオン・オフを切り替えるように構成されている。

しかして本実施形態のスナバ回路１００は、制御回路３が副スイッチング素子２１１及び補助スイッチング素子２２１のオン・オフを制御することにより、サージエネルギー消費回路２が、副スイッチング素子２１１がオンであるとともに補助スイッチング素子２２１がオフである第１状態と、副スイッチング素子２１１がオフであるとともに補助スイッチング素子２２１がオンである第２状態とが交互に切り替わるように構成されている。

具体的には、制御回路３は、主コンデンサ１に印加される電圧値が所定の閾値Ｖ_１より大きく、かつ副コンデンサ２１２に印加される電圧値が所定の閾値Ｖ_２よりも大きい場合にのみ、サージエネルギー消費回路２を第２状態にし、それ以外の場合には、サージエネルギー消費回路２を第１状態にするように構成されている。ここで、閾値Ｖ_１は、閾値Ｖ_２よりも大きくなるように設定されている。

次に、主回路において短絡事故が生じた際の本実施形態のスナバ回路１００のサージ電圧吸収動作について、図２～４を参照して説明する。なお以下の説明では、短絡事故が生じる直前にはサージエネルギー消費回路２は第１状態になっている。

短絡事故の発生等により主回路にサージ電圧が生じる。主回路を流れる電流の電流値Ｉ_ｍが整定値を超えた場合に、図示しない過電流保護回路が主スイッチング素子Ｓをターンオフする。すると、図２及び図３に示すように、サージ電圧のエネルギーが主コンデンサ１及び副コンデンサ２１２に溜まり、主コンデンサ１に印加される電圧値Ｖ_Ｃ１及び副コンデンサ２１２に印加される電圧値Ｖ_Ｃ２がともに、閾値Ｖ_２を超えて上昇する。

図２及び図４に示すように、主コンデンサ１に印加される電圧値Ｖ_Ｃ１（及び副コンデンサ２１２に印加される電圧値Ｖ_Ｃ２）が上昇し続けて閾値Ｖ_１を超えると、制御回路３が副スイッチング素子２１１をオフにするとともに補助スイッチング素子２２１をオンにし、サージエネルギー消費回路２を第２状態に切り替える。すると副コンデンサ２１２が溜まった電荷を放電して抵抗素子２２２に電流が流れる。これにより副コンデンサ２１２に溜まったサージ電圧のエネルギーは、抵抗素子２２２において消費される。副コンデンサ２１２の電圧値Ｖ_Ｃ２は、放電により閾値Ｖ_２まで下降する。ここで、放電により副コンデンサ２１２の電圧値Ｖ_Ｃ２が閾値Ｖ_１から閾値Ｖ_２まで下降するのにかかる時間ｔ_１は、以下の式（１）で表される。なお式（１）において、Ｒ_Ａは抵抗素子２２２の抵抗値であり、Ｃ_２は副コンデンサ２１２の静電容量である。

なおこの間に、主コンデンサ１にはＩ_ｍ×ｔ_１［ｑ］の電荷が流れ込み、主コンデンサ１の電圧値Ｖ_Ｃ１は以下の式（２）で表される。

副コンデンサ２１２が放電し続けてその電圧値Ｖ_Ｃ２がＶ_２未満になると、制御回路３は、図２及び図３に示すように、副スイッチング素子２１１をオンにするとともに補助スイッチング素子２２１をオフにし、サージエネルギー消費回路２を再び第１状態に切り替える。すると、主コンデンサ１に溜まった電荷が副コンデンサ２１２に流れ込み、主コンデンサ１の電圧値Ｖ_Ｃ１と副コンデンサ２１２の電圧値Ｖ_Ｃ２は等しくなり、以下の式（３）で表されるようになる。ここで、Ｃ_１は主コンデンサ１の静電容量である。

その後、主コンデンサ１の電圧値Ｖ_Ｃ１と副コンデンサ２１２の電圧値Ｖ_Ｃ２が昇圧して閾値Ｖ_１を超えると、制御回路３がサージエネルギー消費回路２を第２状態に再び切り替えて、上記動作を繰り返す。

上記のように、主コンデンサ１の電圧値Ｖ_Ｃ１が閾値Ｖ_１を超えてから降圧後に再び閾値Ｖ１を超えるまでを１サイクルとして、複数サイクル繰り返される。この１サイクルの間に抵抗素子２２２で消費されるエネルギーＥは、以下の式（４）で表される。

そして主回路を流れる電流の電流値Ｉ_ｍが所定の値以下になると、スナバ回路１００は停止する。

＜本実施形態の効果＞
このように構成した本実施形態のスナバ回路１００によれば、主コンデンサ１の電圧が閾値Ｖ_１を超えた場合には、第１状態において主コンデンサ１に溜まったサージ電圧のエネルギーを副コンデンサ２１２に分配し、次いで第２状態において副コンデンサ２１２に溜まったサージ電圧のエネルギーを抵抗素子２２２で消費することができる。そしてこのような第１状態と第２状態とが交互に切り替わることにより、主コンデンサ１に溜まったサージ電圧のエネルギーを、バケツリレーの如く次々と抵抗素子２２２まで移送し、この抵抗素子２２２において消費することができる。そのため、たとえ不測の短絡事故等により過度のサージ電圧が生じた場合であっても、主コンデンサ１に定格電圧を超える過電圧が印加されるのを防ぐことができ、サージ電圧に対するスナバ回路１００の耐久性を高めることができる。
また、サージ電圧のエネルギーを主コンデンサ１に溜めながら、サージ電圧のエネルギーを抵抗素子２２２において消費できるので、主コンデンサ１を大きくする必要がなく、スナバ回路１００自体を小型化することができる。

また、主スイッチング素子Ｓのターンオフ時においてサージエネルギー消費回路２が第１状態であるので、主スイッチング素子Ｓへの印加電圧を副コンデンサ２１２と副スイッチング素子２１１に分圧する形で負担できるので、それぞれのスイッチング素子の必要耐圧を低減し、より一層小型化することができる。

また、副スイッチング素子２１１及び補助スイッチング素子２２１が半導体スイッチであるので、副スイッチング素子２１１及び補助スイッチング素子２２１のスイッチング速度を高速にでき、第１状態と第２状態とを高速で切り替えることができる。これにより、主コンデンサ１に溜まったサージ電圧のエネルギーを速やかに消費することができる。

なお、本発明は前記実施形態に限られるものではない。

前記したスナバ回路１００のサージ電圧吸収動作の説明において、短絡事故が生じる直前にはサージエネルギー消費回路２は第１状態になっていたが、これに限らず第２状態になっていてもよい。

他の実施形態のスナバ回路１００は、主コンデンサ１に並列接続されたサージエネルギー消費回路２をｎ個（ここで、ｎは２以上の自然数）備えていてもよい。例えば図５に示すように、主コンデンサ１に並列接続された、同一の構成を有する２つのサージエネルギー消費回路２ａ及び２ｂを備えてもよい。

この実施形態のスナバ回路１００では、制御回路３は、主コンデンサ１の電圧値を検出し、この検出した電圧値に基づいて複数の副スイッチング素子２１１及び複数の補助スイッチング素子２２１のオン・オフを制御するように構成されている。

具体的にこのスナバ回路１００は、主コンデンサ１の電圧値が所定の値を超えた場合に、第１サージエネルギー消費回路２ａ及び第２サージエネルギー消費回路２ｂのそれぞれの副スイッチング素子２１１がインターリーブ動作するように構成されている。すなわち、第１サージエネルギー消費回路２ａにおいて第２状態が第１状態に切り替わる周期と、第２サージエネルギー消費回路２ｂにおいて第２状態が第１状態に切り替わる周期とが、３６０／ｎ°（すなわち、ここでは１８０°）ずつシフトするように構成されている。

この実施形態のスナバ回路１００の、主回路において短絡事故が生じた際のサージ電圧吸収動作を図６～図８を参照して説明する。なおここでは、図６に示すように、短絡事故が生じる直前には第１サージエネルギー消費回路２ａ及び第２サージエネルギー消費回路２ｂのいずれも第２状態になっている。

短絡事故の発生等により主回路にサージ電圧が生じ、主回路を流れる電流の電流値Ｉ_ｍが整定値を超えると、図示しない過電流保護回路が主スイッチング素子Ｓをターンオフする。すると、図６に示すように、サージ電圧のエネルギーが主コンデンサ１に溜まり、主コンデンサ１の電圧値が上昇する。

主コンデンサ１の電圧値が所定の閾値Ｖ_３を超えると、図７に示すように、第１サージエネルギー消費回路２ａが第２状態から第１状態に切り替わる。すると、主コンデンサ１に溜まった電荷が第１副コンデンサ２１２ａに流れ込んで主コンデンサ１の電圧値は降下し、その後主コンデンサ１の電圧値は再び上昇する。

主コンデンサ１の電圧値が再び所定の閾値Ｖ_３を超えると、図８に示すように、第１サージエネルギー消費回路２ａが第１状態から第２状態に切り替わるとともに、第２サージエネルギー消費回路２ｂが第２状態から第１状態に切り替わる。すると、主コンデンサ１に溜まった電荷が第２副コンデンサ２１２ｂに流れ込んで主コンデンサ１の電圧値は降下するとともに、第１副コンデンサ２１２ａに溜まった電荷は放電されて、第１抵抗素子２２２ａにおいてエネルギーが消費される。

その後主コンデンサ１の電圧値は再び上昇し、上記した第１サージエネルギー消費回路２ａと第２サージエネルギー消費回路２ｂのスイッチング動作が繰り返される。これにより、サージ電圧のエネルギーは、第１サージエネルギー消費回路２ａの第１抵抗素子２２２ａと第２サージエネルギー消費回路２ｂの第２抵抗素子２２２ｂによって交互に消費される。主回路を流れる電流の電流値Ｉ_ｍが所定の値以下になるとスナバ回路１００は停止する。

なお、サージエネルギー消費回路２を複数備える場合、放電のための抵抗素子２２２を、複数のサージエネルギー消費回路２で共用するように構成してもよい。このようなものであれば、スナバ回路１００の部品点数を低減することができ、それに伴い実装面積を低減することができる。

前記実施形態に係るスナバ回路１００及びこれを適用した主スイッチング素子Ｓの組み合わせは、複数組が互いに直列接続されてもよく、複数組が互いに並列接続されてもよく、それらが組み合わされていてもよい。

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。

１００・・・スナバ回路
１・・・主コンデンサ
２・・・サージエネルギー消費回路
２１１・・・副スイッチング素子
２１２・・・副コンデンサ
２２１・・・補助スイッチング素子
２２２・・・抵抗素子
３・・・制御回路
Ｓ・・・主スイッチング素子

Claims

直流電源から負荷への電流の供給を制御する主スイッチング素子のターンオフ時に生じるサージ電圧を吸収するためのスナバ回路であって、
前記主スイッチング素子に並列接続された主コンデンサと、
前記主コンデンサに並列接続されたサージエネルギー消費回路とを備え、
前記サージエネルギー消費回路が、
前記主コンデンサに並列接続され、互いに直列接続された副スイッチング素子及び副コンデンサと、
前記副コンデンサに並列接続され、互いに直列接続された補助スイッチング素子及び抵抗素子とを備えており、
前記主コンデンサの電圧が所定の閾値を超えた場合に、前記副スイッチング素子がオンであるとともに前記補助スイッチング素子がオフである第１状態と、前記副スイッチング素子がオフであるとともに前記補助スイッチング素子がオンである第２状態とが、交互に切り替わるように構成されたスナバ回路。
前記副スイッチング素子及び前記補助スイッチング素子が半導体スイッチである請求項１に記載のスナバ回路。
前記主スイッチング素子のターンオフ時において、前記サージエネルギー消費回路が第１状態である請求項１又は２に記載のスナバ回路。
前記主コンデンサに並列接続された前記サージエネルギー消費回路を複数備えており、
前記主コンデンサの電圧が所定の閾値を超えた場合に、前記複数のサージエネルギー消費回路のそれぞれの副スイッチング素子がインターリーブ動作するように構成された、請求項１～３のいずれか１項に記載のスナバ回路。