JP7114873B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7114873B2
JP7114873B2 JP2017199338A JP2017199338A JP7114873B2 JP 7114873 B2 JP7114873 B2 JP 7114873B2 JP 2017199338 A JP2017199338 A JP 2017199338A JP 2017199338 A JP2017199338 A JP 2017199338A JP 7114873 B2 JP7114873 B2 JP 7114873B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor substrate
extending direction
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017199338A
Other languages
English (en)
Other versions
JP2018174295A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2018174295A publication Critical patent/JP2018174295A/ja
Priority to JP2022120643A priority Critical patent/JP7428211B2/ja
Application granted granted Critical
Publication of JP7114873B2 publication Critical patent/JP7114873B2/ja
Priority to JP2024007836A priority patent/JP7673846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/406—Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタ部と、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオード部とが同一チップに形成された半導体装置が知られている。当該半導体装置において、チップの下面側におけるダイオード部が設けられる領域には、Ｎ＋型のカソード領域が設けられる（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１５－１３５９５４号公報
ダイオード部においては、例えばトレンチ長手方向に沿ってコンタクト部が設けられる。ダイオード部の下部全体にＮ＋型のカソード領域が設けられる場合、チップの下面から上面へ流れる電流が、ダイオード部の端部、即ちコンタクト部の端部に集中するという問題がある。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板と、トランジスタ部と、ダイオード部とを備えてよい。トランジスタ部およびダイオード部は、半導体基板に設けられてよい。ダイオード部は、トランジスタ部に隣接してよい。ダイオード部は、第２導電型のアノード領域と、第１導電型のドリフト領域と、第１導電型のカソード領域と、複数のダミートレンチ部と、コンタクト部と、下面側半導体領域とを有してよい。第２導電型のアノード領域は、少なくとも一部が半導体基板の上面に露出してよい。第１導電型のドリフト領域は、アノード領域の下方に設けられてよい。第１導電型のカソード領域は、ドリフト領域の下方に設けられてよい。複数のダミートレンチ部は、アノード領域を少なくとも貫通してよい。複数のダミートレンチ部は、予め定められた配列方向に沿って配列されてよい。コンタクト部は、配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられてよい。下面側半導体領域は、ドリフト領域の下方に設けられてよい。下面側半導体領域は、延伸方向におけるコンタクト部の外側の端部の直下に設けられてよい。
トランジスタ部は、第１導電型のエミッタ領域と、第２導電型のベース領域と、第１導電型のドリフト領域と、複数のゲートトレンチ部と、第１導電型の蓄積領域と、下面側半導体領域とを有してよい。第１導電型のエミッタ領域は、半導体基板の上面に露出してよい。第２導電型のベース領域は、少なくとも一部がエミッタ領域の下方に設けられてよい。第１導電型のドリフト領域は、ベース領域の下方に設けられてよい。複数のゲートトレンチ部は、ベース領域を少なくとも貫通してよい。複数のゲートトレンチ部は、延伸方向に延伸してよい。第１導電型の蓄積領域は、トランジスタ部におけるベース領域とドリフト領域との間と、ダイオード部のアノード領域とドリフト領域との間とに設けられてよい。第１導電型の蓄積領域は、ドリフト領域よりも高い第１導電型のドーピング濃度を有してよい。下面側半導体領域は、ドリフト領域の下方に設けられてよい。下面側半導体領域は、ダイオード部における蓄積領域の延伸方向の外側の端部における直下にも設けられてよい。
蓄積領域の延伸方向における外側の端部は、コンタクト部の延伸方向における外側の端部よりも内側に設けられてよい。下面側半導体領域は、少なくともコンタクト部の延伸方向における外側の端部の直下から蓄積領域の延伸方向の端部の直下まで連続して設けられてよい。
延伸方向における下面側半導体領域の端部から、蓄積領域の延伸方向における外側の端部までの長さは、蓄積領域の延伸方向における外側の端部から、コンタクト部の延伸方向における外側の端部までの長さよりも長くてよい。
これに代えて、延伸方向における下面側半導体領域の端部から、蓄積領域の延伸方向における外側の端部までの長さは、蓄積領域の延伸方向における外側の端部から、コンタクト部の延伸方向における外側の端部までの長さよりも短くてもよい。
下面側半導体領域は、蓄積領域の延伸方向における外側の端部よりも２００μｍ以上内側まで連続して設けられてよい。
蓄積領域の延伸方向における外側の端部は、コンタクト部の延伸方向における外側の端部よりも内側に設けられてよい。下面側半導体領域は、少なくともコンタクト部の延伸方向における外側の端部の直下から蓄積領域の延伸方向の端部の直下よりも外側まで連続して設けられてもよい。
延伸方向における蓄積領域の端部領域は、外側ほど浅い位置に設けられる。
ダイオード部は、複数のダミートレンチ部の間に、高濃度第２導電型領域と高濃度第１導電型領域とを有してよい。高濃度第２導電型領域は、アノード領域よりも高い第２導電型のドーピング濃度を有してよい。高濃度第１導電型領域は、ドリフト領域よりも高い第１導電型のドーピング濃度を有してよい。
高濃度第１導電型領域および高濃度第２導電型領域は、延伸方向に延伸してよい。高濃度第１導電型領域および高濃度第２導電型領域は、配列方向において互いに隣接してよい。
また、高濃度第１導電型領域および高濃度第２導電型領域は、配列方向に延伸してもよい。この場合に、高濃度第１導電型領域および高濃度第２導電型領域は、延伸方向において互いに隣接してよい。
トランジスタ部は、複数のゲートトレンチ部を有してよい。複数のゲートトレンチ部は、第１部分と第２部分とを有してよい。第１部分は、延伸方向に沿って延伸してよい。第２部分は、配列方向に延伸してよい。第２部分は、複数の第１部分の延伸方向の端部に接続してよい。第２部分は、３つ以上の第１部分の延伸方向の端部に接続してよい。
ダイオード部の複数のダミートレンチ部は、第１部分と第２部分とを有してよい。第１部分は、延伸方向に沿って延伸してよい。第２部分は、配列方向に延伸してよい。第２部分は、複数の第１部分の延伸方向の端部に接続してよい。第２部分は、３つ以上の第１部分の延伸方向の端部に接続してよい。
複数のゲートトレンチ部の第１部分と複数のダミートレンチ部の第１部分とは、互いに平行であってよい。これに代えて、複数のゲートトレンチ部の第１部分と複数のダミートレンチ部の第１部分とは互いに直交してよい。
ダイオード部はライフタイムキラー領域を備えてよい。ライフタイムキラー領域は、複数のダミートレンチ部の第１部分よりもダイオード部の外側に延伸してよい。また、ライフタイムキラー領域は、複数のダミートレンチ部の第２部分よりもダイオード部の外側に延伸してよい。ライフタイムキラー領域は、複数のゲートトレンチ部の第２部分より外側に延伸してよい。
複数のゲートトレンチ部の各々は、ゲート導電部を有してよい。ゲート導電部は、ゲート絶縁膜に接してゲート絶縁膜よりも複数のゲートトレンチ部の各々の内側に設けられてよい。半導体装置は、ゲート金属層をさらに備えてよい。ゲート金属層は、半導体基板の上面視でトランジスタ部またはダイオード部の外側に設けられ且つゲート導電部と電気的に接続してよい。ライフタイムキラー領域は、ゲート金属層の外側に延伸してよい。
半導体基板の上面からライフタイムキラー領域までの深さは、ライフタイムキラー領域から半導体基板の下面までの深さよりも小さくてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における半導体装置１００の上面図である。 図１のＡ‐Ａ'断面図である。 図１のＢ‐Ｂ'断面図である。 第１実施形態の変形例である。 図４のＡ‐Ａ'断面図である。 第２実施形態における半導体装置２００の上面図である。 図６のＡ‐Ａ'断面図である。 図６のＢ‐Ｂ'断面図である。 図８におけるコンタクト領域１５近傍の蓄積領域１６の部分拡大図である。 蓄積領域１６を形成する際のマスク垂れを説明する図である。 第３実施形態における半導体装置３００の上面図である。 図１１のＡ‐Ａ'断面図である。 第４実施形態における半導体装置４００の上面図である。 図１３のＡ‐Ａ'断面図である。 第１比較例におけるＡ‐Ａ'断面図である。 第２比較例におけるＡ‐Ａ'断面図である。 トランジスタ部７０に隣接するダイオード部８０の角部を示す上面図である。 図１６のａ‐ａ'断面図である。 ライフタイムキラー領域１９における再結合中心の濃度分布を示す図である。 図１６のｂ‐ｂ'断面図である。 図１６の変形例を示す図である。 図２０のｃ‐ｃ'断面図である。 図２０のｄ‐ｄ'断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における半導体装置１００の上面図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含むトランジスタ部７０と、ＦＷＤ等のダイオードを含むダイオード部８０とを含む半導体基板を有する。半導体基板の上面においてダイオード部８０は、トランジスタ部７０に隣接して設けられる。半導体基板の上面とは、半導体基板において対向する二つの主面の一方を指す。図１は、半導体基板の端部周辺の上面を示しており、他の領域を省略している。なお、図１においては矢印を付して示しているコレクタ領域２２およびカソード領域８２は、半導体基板の裏面側に設けられる点に注意されたい。
本例において、トランジスタ部７０およびダイオード部８０は、半導体基板の活性領域に設けられる。本例において、トランジスタ部７０とは、半導体基板の裏面に垂直な方向において半導体基板の裏面から表（おもて）面側に向かってコレクタ領域２２を投影したときの投影領域であって、エミッタ領域１２およびコンタクト領域１５の両方を含む所定の単位構成が規則的に配置された領域を含む。また、本例において、ダイオード部８０とは、カソード領域８２に一致する裏面の領域を含む、または、半導体基板の裏面に垂直において半導体基板の裏面から表面側に向かってカソード領域８２を投影したときの投影領域を含む。
なお、本明細書において、「上」、「下」、「上方」、「下方」、「上面」および「下面」の用語は、重力方向における上下方向に限定されない。これらの用語は、所定の軸における相対的な方向を指している。
図１は、半導体基板の端部周辺の活性領域を示す。ただし、半導体装置１００は、上面視において活性領域を囲むエッジ終端部を有してもよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端部は、半導体基板の上面側の電界集中を緩和する。エッジ終端部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の上面側に形成されたダミートレンチ部３０、ゲートトレンチ部４０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７を備える。なお、本明細書では、ゲートトレンチ部４０およびダミートレンチ部３０の総称として、トレンチ部と称する場合がある。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。
半導体装置１００は、エミッタ電極５２およびゲート金属層５０と半導体基板の上面との間に層間絶縁膜を有する。但し、図１では層間絶縁膜を省略している。本例の層間絶縁膜は、コンタクトホール５４、５５および５６を有する。コンタクトホール５４、５５および５６は、層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を介して、エミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を介して、ダミートレンチ部３０内のダミー導電部と電気的に接続する。エミッタ電極５２とダミー導電部との間には、導電性の接続部５７が設けられてよい。接続部５７は、不純物がドープされたポリシリコン等で形成されてよい。
ゲート金属層５０は、コンタクトホール５５を介して、ゲート配線５１に接触する。ゲート配線５１は、不純物がドープされたポリシリコン等で形成されてよい。ゲート金属層５０とゲートトレンチ部４０内のゲート導電部との間には、導電性のゲート配線５１が設けられる。ゲート配線５１は、半導体基板の上面において、少なくともゲートトレンチ部４０の一部分とコンタクトホール５５との間に渡って設けられる。ゲート配線５１は、ゲートトレンチ部４０内のゲート導電部と電気的に接続する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール５４、５５および５６内においてタングステン等で形成されたプラグを有してもよい。
複数のゲートトレンチ部４０および複数のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向に沿って所定の間隔だけ離間して配列される。トランジスタ部７０においては、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられてよい。また、ダイオード部８０においては、複数のダミートレンチ部３０が配列方向に沿って所定の間隔だけ離間して配列される。
本例においては、半導体基板の上面において二種類の形状のダミートレンチ部３０が設けられる。一つ目の形状は、予め定められた延伸方向に延伸する直線形状である。二つ目の形状は、延伸方向に延伸する直線部分と配列方向に延伸する直線部分とが各々の端部において曲線部で接続されたＵ字形状である。
図１においてはＸ軸方向をトレンチ部の配列方向とする。また、Ｙ軸方向をトレンチ部の延伸方向とする。Ｘ軸およびＹ軸は、半導体基板の上面と平行な面内において互いに直交する軸である。また、Ｘ軸およびＹ軸と直交する軸をＺ軸とする。なお、本明細書においては、Ｚ軸方向を深さ方向と称する場合がある。
トランジスタ部７０において、ダイオード部８０との境界には、複数のダミートレンチ部３０が所定の間隔だけ離間して配列されてよい。トランジスタ部７０とダイオード部８０との境界近傍にＸ軸方向に配列されるダミートレンチ部３０の数は、ダイオード部８０から離れたトランジスタ部７０の内側において配列されるダミートレンチ部３０の数よりも多くてよい。
図１の例では、トランジスタ部７０とダイオード部８０との境界におけるトランジスタ部７０では、Ｕ字形状に連結された２本と、直線形状の１本の計３本のダミートレンチ部３０が所定の間隔だけ離間して配列される。なお、トランジスタ部７０およびダイオード部８０の境界に重なるダミートレンチ部３０は上記３本に計数していない。これに対して、トランジスタ部７０とダイオード部８０との境界から離れたトランジスタ部７０では、ゲートトレンチ部４０およびダミートレンチ部３０が１本ずつ交互に配列されている。なお、図１において、ダイオード部８０は、Ｕ字形状に連結された２本のダミートレンチ部３０を有する。ただし、ダイオード部８０は、Ｘ軸正方向においてさらに複数のダミートレンチ部３０を有してよい。
本例においては、半導体基板の上面において一種類の形状のゲートトレンチ部４０が設けられる。当該形状は、予め定められた延伸方向に延伸する直線部分と配列方向に延伸する直線部分とが各々の端部において曲線部で接続されたＵ字形状である。
ゲートトレンチ部４０は、対向部４１および突出部４３を有する。対向部４１は、トランジスタ部７０におけるダミートレンチ部３０と対向する部分である。対向部４１は、ダミートレンチ部３０と平行に設けられる。突出部４３は、対向部４１よりもＹ軸方向の外側に設けられる。なお、本例においてＹ軸方向の外側とは、ゲート金属層５０近傍における半導体基板の端部側を意味する。Ｙ軸方向の内側とは、外側の反対側を意味する。本例において、ダミートレンチ部３０の両側に設けられたゲートトレンチ部４０の２つの対向部４１が、１つの突出部４３と接続する。突出部４３の少なくとも一部は曲線形状を有してよい。
突出部４３において、ゲートトレンチ部４０内のゲート導電部と、ゲート配線５１とが電気的に接続する。ゲート配線５１は、突出部４３における対向部４１から最も離れた領域において、ゲート導電部と電気的に接続してよい。本例の突出部４３は、対向部４１から最も離れた領域において、配列方向に延伸する部分を有する。ゲート配線５１は、突出部４３の当該部分においてゲート導電部と接続してよい。
ダイオード部８０におけるダミートレンチ部３０は、トランジスタ部７０におけるダミートレンチ部３０と同様の形状を有してよく、トランジスタ部７０におけるゲートトレンチ部４０と同様の形状を有してもよい。ただし、ダイオード部８０におけるダミートレンチ部３０は、トランジスタ部７０におけるダミートレンチ部３０と同一の長さを有する。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。ウェル領域１７は、ゲート金属層５０が設けられる活性領域の端部から、Ｙ軸正方向の所定の範囲まで形成される。ウェル領域１７の拡散深さは、ダミートレンチ部３０およびゲートトレンチ部４０の深さよりも深くてよい。ゲート金属層５０側に位置するダミートレンチ部３０およびゲートトレンチ部４０の一部の領域は、ウェル領域１７に形成される。ダミートレンチ部３０およびゲートトレンチ部４０の延伸方向の端の底は、ウェル領域１７内に設けられてよい。
ゲートトレンチ部４０の突出部４３は、その全体がウェル領域１７内に設けられてよい。半導体基板は第１導電型であり、ウェル領域１７は半導体基板とは異なる第２導電型である。本例の半導体基板はＮ－型であり、ウェル領域１７はＰ＋型である。本例においては、第１導電型をＮ型として、第２導電型をＰ型として説明する。ただし、他の例においては、第１導電型がＰ型であり、第２導電型がＮ型であってもよい。
本例において、メサ部９４とは、ダミートレンチ部３０およびゲートトレンチ部４０の底面よりも半導体基板の表面に位置する、半導体基板の一部である。メサ部９４は、各トレンチ部に挟まれた領域でもある。メサ部９４には、ベース領域１４が設けられる。ベース領域１４は、ウェル領域１７よりもドーピング濃度の低い第２導電型である。本例のベース領域１４はＰ－型である。ベース領域１４は、少なくとも一部がエミッタ領域１２およびコンタクト領域１５の下方に設けられる。
メサ部９４においてベース領域１４上には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、Ｐ＋型である。また、トランジスタ部７０においては、コンタクト領域１５以外の領域に、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向において隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部９４の上面に露出する。
ダイオード部８０のメサ部９４は、トランジスタ部７０における少なくとも一つのコンタクト領域１５と同じＹ軸方向位置に、コンタクト領域１５を有する。図１の例では、ダイオード部８０のメサ部９４は、トランジスタ部７０において最もゲート金属層５０に近いコンタクト領域１５と同じＹ軸方向位置に、コンタクト領域１５を有する。ダイオード部８０のメサ部９４は、コンタクト領域１５以外の領域において、ベース領域１４を有する。
トランジスタ部７０のコンタクトホール５４は、Ｙ軸方向に並んで設けられたコンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。トランジスタ部７０のコンタクトホール５４は、ベース領域１４およびウェル領域１７の上方には設けられない。ダイオード部８０のコンタクトホール５４は、ベース領域１４およびコンタクト領域１５の上方に設けられる。ダイオード部８０のコンタクトホール５４もまた、ウェル領域１７の上方および最もゲート金属層５０に近いベース領域１４の上方には設けられない。本例においてトランジスタ部７０のコンタクトホール５４と、ダイオード部８０のコンタクトホール５４とは、各トレンチ部の延伸方向において同一の長さを有する。本例のコンタクトホール５４中に設けられるコンタクト構造は、Ｙ軸方向に沿って設けられたコンタクト部の一例である。当該コンタクト構造は、半導体基板に直接接するエミッタ電極５２であってよく、上述のプラグであってもよい。
なお、複数のメサ部９４のうち、トランジスタ部７０とダイオード部８０との境界近傍における少なくとも１つの境界メサ部９４‐１は、コンタクト領域１５を有する。本例の境界メサ部９４‐１において半導体基板の上面に露出するコンタクト領域１５の面積は、他のメサ部９４において半導体基板の上面に露出するコンタクト領域１５の面積よりも大きい。なお、本例の境界メサ部９４－１とは、トランジスタ部７０とダイオード部８０との境界に重なるダミートレンチ部３０と隣接するメサ部９４のうち、トランジスタ部７０側のメサ部９４を意味する。
図１の例において、境界メサ部９４‐１は、トランジスタ部７０とダイオード部８０との境界に隣接する。境界メサ部９４‐１においては、トランジスタ部７０の他のメサ部９４においてはエミッタ領域１２が設けられる領域にも、コンタクト領域１５が設けられる。つまり、本例の境界メサ部９４‐１は、半導体基板の上面においてエミッタ領域１２を有さない。
また、ダイオード部８０のメサ部９４のうち少なくとも一部は、半導体基板の上面に露出するベース領域１４を有する。当該メサ部９４は、境界メサ部９４‐１におけるコンタクト領域１５と同じＹ軸方向位置においても、ベース領域１４を有する。本例のベース領域１４は、ダイオード部８０においてはアノード領域として機能する。つまり、本例において、ダイオード部８０のベース領域１４は、アノード領域と読み替えてよい。
また、ダイオード部８０の一部の領域には、ベース領域１４のＺ軸方向における下方にカソード領域８２が設けられる。カソード領域８２は、第１導電型である。本例のカソード領域８２は、Ｎ＋型である。本例のカソード領域８２は、ベース領域１４の直下の一部に設けられる。図１においては、カソード領域８２が設けられる領域を太い破線で示す。
本例のダイオード部８０は、カソード領域８２と同じ深さ位置において、カソード領域８２以外の領域にはコレクタ領域２２を有する。コレクタ領域２２は第２導電型であり、本例のコレクタ領域２２はＰ＋型である。図１においては、コレクタ領域２２が設けられる領域をカソード領域８２と同様に太い破線で示す。本例のコレクタ領域２２は、第２導電型の下面側半導体領域の一例である。下面側半導体領域は第２導電型であり、本例の下面側半導体領域はＰ＋型である。下面側半導体領域は、コレクタ領域２２と同じＰ型ドーピング濃度を有してよく、コレクタ領域２２よりも高いＰ型ドーピング濃度を有してもよく、コレクタ領域２２よりも低くベース領域１４よりも高いＰ型ドーピング濃度を有してもよい。
本例では、トランジスタ部７０を半導体基板の下面側に投影した領域には、コレクタ領域２２が設けられる。境界メサ部９４‐１を半導体基板の下面側に投影した領域には、コレクタ領域２２が設けられてよく、トランジスタ部７０のコレクタ領域２２が延伸して設けられてよい。この場合、境界メサ部９４－１をトランジスタ部７０の一部としてもよい。
なお、カソード領域８２およびコレクタ領域２２は、太い破線で囲まれる領域のみに限るものではない。例えば、コレクタ領域２２との境界ではないカソード領域８２の太い破線については、単に図面上の端を示すものであって、太い破線を越えてカソード領域８２が形成されていてよい。コレクタ領域２２についても、同様である。一方、カソード領域８２については、コレクタ領域２２との境界を示す破線を超えてカソード領域８２が形成されるものではない。
コレクタ領域２２は、トランジスタ部７０およびダイオード部８０に渡って連続的に設けられてよい。本例のトランジスタ部７０において、コレクタ領域２２は、半導体基板の下面側全体に設けられる。これに対して、本例のダイオード部８０において、コレクタ領域２２は、半導体基板の下面側の一部に設けられる。ダイオード部８０において、コレクタ領域２２は、ウェル領域１７の直下に設けられてよく、コンタクト領域１５におけるＹ軸方向の端部の直下に設けられてよく、当該コンタクト領域１５のＹ軸正方向に隣接するベース領域１４の直下にも設けられてよい。本例のダイオード部８０において、コレクタ領域２２は、Ｙ軸方向の半導体基板の端部からベース領域１４の直下の位置まで連続的に設けられる。
このように本例では、ダイオード部８０のコンタクト領域１５の直下にカソード領域８２を設けない。本例では、カソード領域８２をＹ軸正方向に縮小して、これに応じて、コレクタ領域２２をＹ軸正方向に拡大する。これにより、少なくともコンタクトホール５４のＹ軸方向における外側の端部５３の直下には、コレクタ領域２２を設ける。なお、コレクタ領域２２は、端部５３よりもさらにＹ軸正方向に設けられる。上述のように、コンタクトホール５４には、コンタクト部が設けられており、コンタクト部の端部はコンタクトホール５４の端部５３に一致する。本例では、半導体基板の下面から上面へ流れる電流が、当該コンタクト部の端部５３に集中することを抑制することができる。
図２は、図１のＡ‐Ａ'断面図である。Ａ‐Ａ'断面は、Ｘ‐Ｚ面と平行な断面である。Ａ‐Ａ'断面は、トランジスタ部７０のエミッタ領域１２およびダイオード部８０のベース領域１４を通る。本例の半導体装置１００は、Ａ‐Ａ'断面において、半導体基板１０、層間絶縁膜２６、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜２６の上面に形成される。
これに対して、コレクタ電極２４は、半導体基板１０の下面に形成される。下面とは、上面とは逆側の面を指す。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面または端部を上面または上端、コレクタ電極２４側の面または端部を下面または下端と称する。また、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。Ａ‐Ａ'断面において、トランジスタ部７０の各メサ部９４の上面側には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面側から順番に設けられる。また、Ａ‐Ａ'断面において、ダイオード部８０の各メサ部９４の上面側には、Ｐ－型のベース領域１４が設けられる。
トランジスタ部７０およびダイオード部８０において、ベース領域１４の下方には第１導電型のドリフト領域１８が設けられる。本例のドリフト領域１８は、Ｎ－型である。また、トランジスタ部７０およびダイオード部８０において、ドリフト領域１８の下方にはＮ型のバッファ領域２０が設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高くてよい。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下方には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下方には、Ｎ＋型のカソード領域８２が設けられる。また、コレクタ領域２２およびカソード領域８２の下面にはコレクタ電極２４が設けられる。
本明細書では、コレクタ領域２２およびカソード領域８２の境界を通り、Ｙ－Ｚ面と平行な面を、トランジスタ部７０およびダイオード部８０の境界とする。コレクタ領域２２およびカソード領域８２の境界Ｐ１は、Ｘ軸方向におけるドーパントのネットドーピング濃度の分布が極小値となる位置であってよい。１つのダミートレンチ部３０は、トランジスタ部７０およびダイオード部８０の境界Ｐ１を含む領域上に形成されてよい。また、Ｘ軸方向において、当該ネットドーピング濃度が極小値となる位置に最も近いダミートレンチ部３０の位置を、トランジスタ部７０およびダイオード部８０の境界Ｐ１の位置としてもよい。
半導体基板１０の上面側には、１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に到達してよい。トレンチ部は、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の一以上の領域を貫通して、ドリフト領域１８に到達してもよい。Ａ‐Ａ'断面においてトレンチ部の底部の形状は、Ｕ字状であってよい。
本例のゲートトレンチ部４０は、ゲート絶縁膜４２、ゲート導電部４４およびゲートトレンチ４６を有する。ゲート絶縁膜４２は、ゲートトレンチ４６の内壁を覆って設けられてよい。ゲート絶縁膜４２は、ゲートトレンチ４６の内壁の半導体を酸化または窒化することにより形成してよい。本例のゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁してよい。ゲート導電部４４は、ポリシリコン等の導電材料で形成されてよい。
本例のゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。本例では、図１に示したように突出部４３におけるゲート導電部４４が、ゲート配線５１を介してゲート金属層５０と電気的に接続する。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ４６に接する界面近傍の領域にチャネルが形成される。
ダミートレンチ部３０は、Ａ‐Ａ'断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成された、ダミー絶縁膜３２、ダミー導電部３４およびダミートレンチ３６を有する。ダミー絶縁膜３２は、ダミートレンチ３６の内壁を覆って形成される。ダミー導電部３４は、ダミートレンチ３６の内部においてダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のダミートレンチ部３０も、半導体基板１０の上面において層間絶縁膜２６により覆われる。本例では、図１に示したようにコンタクトホール５６を介して、ダミー導電部３４がエミッタ電極５２と電気的に接続する。
本例では、複数のメサ部９４のうち、トランジスタ部７０とダイオード部８０との境界における境界メサ部９４‐１においては、半導体基板１０の上面に露出するエミッタ領域１２が設けられず、半導体基板１０の上面に露出するコンタクト領域１５が設けられる。本例の境界メサ部９４‐１は、ゲートから電子を注入させない、すなわちＩＧＢＴとして機能させない領域であるので、図１に示すように境界メサ部９４‐１の全体において、半導体基板１０の上面に露出するエミッタ領域１２が設けられないことが好ましい。本例の境界メサ部９４‐１のコンタクト領域１５は、コンタクトホール５４を介してエミッタ電極５２と接続される。
本例では、上述の境界メサ部９４－１を設けることにより、半導体装置１００のターンオフ時に、トランジスタ部７０とダイオード部８０との境界近傍におけるホールを効率よく引き抜くことができる。これにより、ターンオフ時のテール電流を効率よく低減させて、オフ時の損失を低減することができる。また、半導体装置１００の破壊耐量低下を抑制できる。さらに、トランジスタ部７０に蓄積されたホールがダイオード部８０に流れることを抑制することができる、トランジスタ部７０からダイオード部８０への干渉の影響を低減できる。
図３は、図１のＢ‐Ｂ'断面図である。Ｂ‐Ｂ'断面は、Ｙ‐Ｚ面と平行な面である。Ｂ‐Ｂ'断面は、ダイオード部８０のメサ部９４において接続部５７を通る。上述のように、本例のダイオード部８０の下面側には、下面半導体領域としてのコレクタ領域２２が設けられる。本例のコレクタ領域２２は、ウェル領域１７およびコンタクト領域１５よりもＹ軸正方向に延伸する。本例において、コレクタ領域２２のＹ軸正方向の端部Ｐ１は、コンタクトホール５４の端部５３よりもＹ軸正方向に位置する（破線矢印参照）。
コレクタ領域２２のＹ軸正方向の端部Ｐ１を上面に投影した位置から、コンタクト領域１５までの長さＡは、ベース領域１４の深さより長くてよく、ベース領域１４からコレクタ領域２２までの深さ方向の長さより長くてよい。本例では、１００μｍである。
コレクタ領域２２のＹ軸正方向の端部Ｐ１を上面に投影した仮想位置から、コンタクトホール５４のＹ軸正方向の端部５３までの長さＢは、ベース領域１４の深さより長くてよく、ベース領域１４の底部からコレクタ領域２２の上部までの方向の長さより長くてよい。本例において長さＢは、１２０μｍである。なお、ベース領域１４の深さとは、Ｚ軸方向に平行な長さであって、上面からベース領域１４の底部までの長さを意味する。
コレクタ領域２２のＹ軸正方向の端部Ｐ１を上面に投影した仮想位置から、ベース領域１４とウェル領域１７との境界までの長さＣは、ベース領域１４の深さより長くてよく、ベース領域１４の底部からコレクタ領域２２の上部までの深さ方向の長さより長くてよい。本例において長さＣは、１４０μｍである。
接続部５７は、ダミートレンチ部３０のダミー導電部３４と電気的に接続してよい。本例においては、接続部５７とダミー導電部３４とがＺ軸方向において重なる位置では、接続部５７とダミー導電部３４とが接触する。また、本例においては、接続部５７とダミー導電部３４とがＺ軸方向において重ならない位置では、半導体基板１０の上面と接続部５７との間に絶縁膜５８が設けられる。絶縁膜５８は、ダミー絶縁膜３２と同じ絶縁膜であってよい。絶縁膜５８は、シリコン酸化膜であってよく、シリコン窒化膜であってもよい。
ゲート金属層５０は、コンタクトホール５５を介してゲート配線５１に電気的に接続する。上述のように、ゲート配線５１は、Ｘ軸方向に延伸しており、トランジスタ部７０のゲート導電部４４に電気的に接続する。本例においては、ゲート配線５１と半導体基板１０の上面との間にも絶縁膜５８が設けられる。但し、上述の様に、ゲート配線５１とゲート導電部４４とがＺ方向において重なる位置では絶縁膜５８が設けられておらず、当該位置においてゲート配線５１はゲート導電部４４に接触する。
なお、図３において、仮に、ウェル領域１７の直下の位置にもカソード領域８２が設けられる場合、ウェル領域１７直下のカソード領域８２から半導体基板１０の上面に向かう電流は、ウェル領域１７にはコンタクト領域１５が存在しないのでウェル領域１７へ流れることができない。それゆえ、ウェル領域１７直下から上面に向かう電流は、コンタクト部の端部５３に集中することとなる。これに対して本例では、少なくとも端部５３の直下をコレクタ領域２２とすることにより、端部５３への電流集中を回避することができる。
図４は、第１実施形態の変形例である。図１との違いは、境界メサ部９４‐１とダイオード部８０との間に、新たに境界部９０を設けたことである。なお、本例の境界メサ部９４‐１は、トランジスタ部７０と境界部９０との境界に重なるダミートレンチ部３０と隣接するメサ部９４のうち、トランジスタ部７０側のメサ部９４を意味する。本例の境界部９０は、コンタクトホール５４の延伸方向の両端のみにコンタクト領域１５を有する複数の境界メサ部９４‐２を備える。また、延伸方向の両端のコンタクト領域１５の間は、ベース領域１４が半導体基板１０の上面に露出する。境界メサ部９４‐２の上面において、ベース領域１４が露出する面積は、コンタクト領域１５の面積に対して、５倍以上であってよく、１０倍以上であってよく、２０倍以上であってよい。
また、境界部９０のメサ部９４の個数は、境界メサ部９４‐１のメサ部９４の個数より多くてよく、あるいは境界メサ部９４‐１のメサ部９４の個数同じであってもよい。ここでメサ部９４の個数とは、配列方向においてトレンチ部に挟まれたメサ部９４の個数のことである。本例では、境界メサ部９４‐１のメサ部９４の個数は１つであり、境界部９０における境界メサ部９４‐２のメサ部９４の個数は２つである。
最も境界部９０に近いゲートトレンチ部４０よりもＸ軸正方向に位置するダミートレンチ部３０から、境界部９０およびダイオード部８０全体にわたって、ライフタイムキラー領域１９が形成されてよい。ライフタイムキラー領域１９は、ヘリウムなどの軽イオンまたは白金等の金属の導入によって半導体基板１０の内部に形成された点欠陥（空孔、複空孔およびダングリングボンド等）であってよい。さらにライフタイムキラー領域１９は、点欠陥によって形成された、キャリアの再結合中心であってよい。
図５は、図４のＡ‐Ａ'断面図である。境界メサ部９４‐２の直下の半導体基板１０下面には、境界メサ部９４‐１の下方のコレクタ領域２２が延伸して形成されてよい。ダイオード部８０が順方向に導通する場合において、トランジスタ部７０の境界メサ部９４‐１から、ダイオード部８０のカソード領域８２に向かって正孔が流れる。境界メサ部９４‐１の表面はコンタクト領域１５がほぼ全面に形成されているため、正孔の注入量が多い。本例においては、境界メサ部９４‐１に比べてコンタクト領域１５の面積を低減した境界メサ部９４‐２を境界部９０に設けることで、境界メサ部９４‐１とカソード領域８２との距離が長くなり、境界メサ部９４‐１からの正孔の注入量を抑えることができる。
図５に示すライフタイムキラー領域１９は、導入されたヘリウム、点欠陥キャリアの再結合中心の濃度が極大（ピーク）となる位置を含んでよい。また、図５に示すライフタイムキラー領域１９の深さ方向の幅は、導入されたヘリウム、点欠陥あるいは再結合中心のピーク濃度の半値全幅であってよい。ライフタイムキラー領域１９では、導入されたヘリウム、点欠陥あるいは再結合中心の濃度分布が、ピークを含む山型の分布形状を備えてよい。
ライフタイムキラー領域１９を設けることにより、ダイオード部８０が動作する場合に、逆回復時間を短くできるほか、逆回復電荷および逆回復ピーク電流を低減できる。また、メサ部９４－１からダイオード部８０に少数キャリア（本例では正孔）が過剰に流入するのを防ぐことができ、逆回復耐量を向上できる。
図６は、第２実施形態における半導体装置２００の上面図である。本例の半導体装置２００は、ドリフト領域１８よりも高い第１導電型のドーピング濃度を有する第１導電型の蓄積領域１６を有する。係る点が、第１実施形態と異なる。蓄積領域１６が設けられる領域には斜線を付して示す。本例の蓄積領域１６は、Ｎ＋型である。図６において、蓄積領域１６が設けられる範囲の外側端部をコレクタ領域２２の破線よりも細い破線にて示す。
本例の半導体装置２００は、トランジスタ部７０およびダイオード部８０の両方において、蓄積領域１６を有する。蓄積領域１６のドーパント（本例ではドナー）は、ドリフト領域１８よりも高濃度に蓄積されている。蓄積領域１６の外側の端部は、Ｙ軸方向において最も外側に位置するエミッタ領域１２よりもさらに外側に設けられてよい。本例において、蓄積領域１６のＹ軸方向における外側の端部は、Ｙ軸方向において最も外側に位置するコンタクトホール５４のＹ軸方向における外側の端部５３よりも内側に設けられる。蓄積領域１６は、Ｘ軸正負方向およびＹ軸正方向において、図６に示す以外の領域に設けられてもよい。トランジスタ部７０においては、蓄積領域１６を設けることによりキャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
なお、ＩＥ効果を得るためには、トランジスタ部７０のみに蓄積領域１６を設けることも考えられる。ただし、ダイオード部８０に蓄積領域１６を設けずにトランジスタ部７０にのみ蓄積領域１６を設けようとすると、トランジスタ部７０とダイオード部８０との境界において、蓄積領域１６の深さ位置がばらつく可能性がある。蓄積領域１６の深さ位置のばらつきは、例えば、後述するレジスト垂れに起因して生じる。
そこで、本例においては、トランジスタ部７０およびダイオード部８０の両方に蓄積領域１６を設ける。これにより、蓄積領域１６の深さ位置のばらつきを防ぐことができる。よって、蓄積領域１６の深さ位置のばらつきに起因する、トランジスタ部７０におけるＩＧＢＴ等の閾値電圧および飽和電流のばらつき、ならびに、ダイオード部８０におけるＦＷＤの順方向電圧の低下を抑制することができる。
本例において、ダイオード部８０の下面側に設けられるカソード領域８２は、トランジスタ部７０に設けられる蓄積領域１６のＹ軸方向における外側の端部よりも長さＬだけ内側に設けられる。つまり、ダイオード部８０の下面側に設けられるコレクタ領域２２は、蓄積領域１６と部分的に重なる。例えば、コレクタ領域２２は、ダイオード部８０における蓄積領域１６のＹ軸方向の端部における直下にも設けられる。
ダイオード部８０におけるコレクタ領域２２は、少なくともコンタクトホール５４のＹ軸方向における外側の端部５３の直下から蓄積領域１６のＹ軸方向の端部の直下まで連続して設けられてよい。本例のコレクタ領域２２は、Ｙ軸方向の外側の端部からコレクタ領域２２とカソード領域８２との境界まで連続して設けられる。本例の半導体基板１０の上面において、蓄積領域１６のＹ軸方向の外側の端部から、コレクタ領域２２とカソード領域８２との境界までの長さを、Ｌと称する。蓄積領域１６のＹ軸方向の外側の端部に対して、長さＬの値は可変としてよい。長さＬは、数μｍ以上であってよく、数十μｍ以上であってもよく、１００μｍ以上であってもよく、２００μｍ以上であってもよい。ただし、ダイオード部８０を適切に機能させるべく、長さＬは４００μｍ以下とすることが好ましい。これにより、コンタクト部の端部５３への電流集中を回避しつつ、ダイオード部８０の機能も担保することができる。
メサ部９４－１を有するトランジスタ部７０のうち、最もダイオード部８０に近いゲートトレンチ部４０よりもＸ軸正方向に位置するダミートレンチ部３０から、ダイオード部８０全体にわたって、ライフタイムキラー領域１９が形成されてよい。本例では、ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ゲート配線５１のコンタクトホール５５より外周側（Ｙ軸負方向）に位置してよい。また、ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ゲート配線５１の外周側端部よりも外周側に位置してよい。
図７は、図６のＡ‐Ａ'断面図である。本例の半導体基板１０は、トランジスタ部７０におけるベース領域１４とドリフト領域１８との間に蓄積領域１６を有する。また、本例の半導体基板１０は、ダイオード部８０のベース領域１４（即ち、アノード領域）とドリフト領域１８との間にも蓄積領域１６を有する。上述のように、本例においては、トランジスタ部７０およびダイオード部８０の両方に蓄積領域１６を設けるので、トランジスタ部７０およびダイオード部８０において蓄積領域１６が設けられる深さを同じにすることができる。
本例のライフタイムキラー領域１９は、半導体基板１０の深さ方向（Ｚ軸方向）において、半導体基板１０の中心の深さよりも上面側に形成されてよい。すなわち半導体基板１０の上面からライフタイムキラー領域１９までの深さは、ライフタイムキラー領域１９から半導体基板１０の下面までの深さよりも小さくてよい。ライフタイムキラー領域１９は、メサ部９４－１を有するトランジスタ部７０のうち、最もダイオード部８０に近いゲートトレンチ部４０よりもＸ軸正方向に位置するダミートレンチ部３０から、ダイオード部８０全体にわたって、形成されてよい。
図８は、図６のＢ‐Ｂ'断面図である。図８は、ベース領域１４とドリフト領域１８との間に蓄積領域１６を有する点以外は、第１実施形態の図３と同じであるので重複する説明は省略する。蓄積領域１６は、コンタクト領域１５の直下からＹ軸正方向に延伸する。本例のダイオード部８０においては、上述のように、蓄積領域１６のＹ軸方向における外側の端部は、Ｙ軸方向において最も外側に位置するコンタクトホール５４の端部５３よりも内側に設けられる（矢印参照）。本例の半導体基板１０の上面において、蓄積領域１６のＹ軸方向の外側の端部から、コレクタ領域２２とカソード領域８２との境界までの長さを、Ｗと称する。本例においては、ダイオード部８０におけるコレクタ領域２２は、少なくともコンタクトホール５４の端部５３の直下から蓄積領域１６のＹ軸方向の端部の直下まで連続して設けられる。
蓄積領域１６のＹ軸方向における外側の端部は、コレクタ領域２２とカソード領域８２との境界よりも外側に設けられてもよい。この場合、蓄積領域１６のＹ軸方向の外側の端部からコレクタ領域２２とカソード領域８２との境界までの長さＬは、Ｙ軸方向において最も外側に位置するコンタクト部としてのコンタクトホール５４の端部５３から蓄積領域１６のＹ軸方向における外側の端部までの長さＷよりも、長くてよい。ダイオード部８０が導通しているとき、アノード領域となるベース領域１４から注入される正孔は、カソード領域８２に向かって流れる。蓄積領域１６はベース領域１４からの正孔の注入を抑制する一方で、本例においては蓄積領域１６の端部よりも外側において長さＷの領域は蓄積領域１６が無いため、正孔が注入されやすい。ただし、コレクタ領域２２とカソード領域８２との境界が、コンタクトホール５４の端部５３よりも内側にあるので、蓄積領域１６のＹ軸方向の外側の端の位置が端部５３より内側であっても、端部５３よりも外側への正孔の注入が抑えられる。さらに、長さＬが長さＷよりも長いことで、長さＷの領域に正孔が過剰に注入されることがほとんど無くなる。本例は、この点が有利である。
本例の他の例において、長さＷは長さＬより長くてもよい。一般にダイオード部８０が導通しているとき、端部５３よりも外側に正孔がある程度浸み出している。そのため、ダイオード部８０の電流は、コンタクトホール５４の端部５３で集中し、端部５３の電流密度が増加する。一方、ダイオード部８０が逆回復動作をするときには、ベース領域１４と蓄積領域１６とのｐｎ接合近傍における電界は、特に蓄積領域１６のＹ軸方向における外側の端部で集中しやすい。そのため、蓄積領域１６のＹ軸方向における外側の端部で電界強度が増加する。長さＷが長さＬより長いことで、電流集中により電流密度が増加する位置（端部５３）と、電界集中により電界強度が増加する位置（蓄積領域１６のＹ軸方向における外側の端部）とを十分離すことができる。これにより、電流集中と電界集中との相互の増幅によるアバランシェ破壊を回避し、ダイオード部８０の逆回復耐量を増加させることができる。
なお本例の更なる他の例において、蓄積領域１６のＹ軸方向における外側の端部は、コレクタ領域２２とカソード領域８２との境界よりも内側に設けられてもよい。言い換えると、コレクタ領域２２とカソード領域８２との境界は、蓄積領域１６のＹ軸方向における外側の端部よりも外側に位置してよい。ただし、この場合も、コレクタ領域２２とカソード領域８２との境界は、コンタクトホール５４の端部５３よりＹ軸方向の内側にあるとする。
本例のライフタイムキラー領域１９では、Ｙ軸方向の外周側端部は、ゲート配線５１のコンタクトホール５５より外周側（Ｙ軸負方向）に位置してよい。また、ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ゲート配線５１の外周側端部よりも外周側に位置してよい。
蓄積領域１６のＹ軸方向における外側の端部からゲート配線５１のＹ軸方向における外側の端部までの長さＬ２は、ゲート配線５１のＹ軸方向における外側の端部からライフタイムキラー領域１９のＹ軸方向外側の端部までの長さＬ３より長くてよい。
本例では、ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ダイオード部８０のコンタクトホール５４のＹ軸方向外側（外周側）端部よりも外側（外周側）に位置してよい。ライフタイムキラー領域１９のＹ軸方向の外周側端部は、コンタクトホール５４のＹ軸方向外側（外周側）端部を含むコンタクト領域１５の外側端部よりも外側に位置してよい。ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ベース領域１４とウェル領域１７の境界よりも外側に位置してよい。ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ゲート配線５１のコンタクトホールより外周側（Ｙ軸負方向）に位置してよい。また、ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ゲート配線５１の外周側端部よりも外周側に位置してよい。
ライフタイムキラー領域１９のＹ軸方向の外周側端部は、ウェル領域１７の外周側端部（不図示）よりも内側に位置してよい。以上により、ダイオード部８０のコンタクトホール５４より外側において蓄積された蓄積電荷を低減し、半導体装置２００の逆回復耐量を向上できる。
図９は、図８におけるコンタクト領域１５近傍の蓄積領域１６の部分拡大図である。本例の蓄積領域１６は、平坦領域６２と、端部領域６４とを有する。平坦領域６２は、少なくともカソード領域８２の上方に位置し、所定の深さを有する。これに対して、端部領域６４は、コレクタ領域２２の上方に位置し、Ｙ軸方向において外側ほど浅くなる。端部領域６４は、平坦領域６２よりも外側に位置する。本例の端部領域６４は、平坦領域６２と同じかまたは平坦領域６２よりも浅い位置に設けられる。端部領域６４の先端は、ドリフト領域１８に接しなくてもよい。端部領域６４の当該先端は、Ｚ軸方向におけるベース領域１４の中間よりも浅い位置に設けられてよい。端部領域６４の形状は、例えば後述するレジスト垂れに起因して生じる。
本例の蓄積領域１６は、後述するマスクを用いることにより、形成することができる。また、蓄積領域１６の端部領域６４の形状は、マスクの形状を調整することにより制御することができる。一例として、マスクのベーク温度、ベーク時間、マスクの厚み、または、マスクの材料を調整してよい。なお、トランジスタ部７０におけるＩＧＢＴのチャネルは、エミッタ領域１２の直下に形成されるので、Ｙ軸方向において最も外側に位置するコンタクト領域１５の直下において本例の端部領域６４が形成されても半導体装置２００の動作に問題は生じない。
図１０は、蓄積領域１６を形成する際のマスク垂れを説明する図である。図１０は、図８に対して超過部分１１２を有するマスク１１０を追加した図である。マスク１１０以外は、図８と同じであるので、重複する説明は省略する。
マスク１１０は、蓄積領域１６に対応する領域に不純物を注入する工程で用いられる。マスク１１０は、蓄積領域１６を形成しない領域を覆うように配置される。不純物をイオン注入する際に、マスク１１０により覆われた領域には蓄積領域１６が形成されず、マスク１１０に覆われない領域に蓄積領域１６が形成される。マスク１１０は、レジスト等を塗布して所定形状にパターニングすることにより形成されてよい。
マスク１１０の端部は、半導体基板１０の上面に対して垂直に形成されることが好ましい。しかし、現実には、マスク１１０にレジスト垂れが生じて、超過部分１１２が形成される場合がある。超過部分１１２が形成されると、超過部分１１２に覆われたメサ部９４には、所定の深さに蓄積領域１６が形成されない。例えば超過部分１１２に覆われたメサ部９４には、蓄積領域１６が全く形成されないか、所定の深さよりも浅く形成されてしまう。なお、本例の平坦領域６２および端部領域６４は連続して設けられるが、平坦領域６２および端部領域６４は深さ方向において不連続に設けられてもよい。
図１１は、第３実施形態における半導体装置３００の上面図である。本例のダイオード部８０のメサ部９４は、複数のダミートレンチ部３０の間に高濃度第１導電型領域８４および高濃度第２導電型領域８６を有する。第３実施形態は、係る点において第２実施形態と異なるが、他の点は第２実施形態と同じであってよい。
高濃度第１導電型領域８４は、ドリフト領域１８よりも高い第１導電型のドーピング濃度を有してよい。高濃度第１導電型領域８４は、エミッタ領域１２と同程度のＮ型のドーピング濃度を有してよい。また、高濃度第１導電型領域８４は、エミッタ領域１２と同程度の深さを有してよい。本例の高濃度第１導電型領域８４は、Ｎ＋型である。また、高濃度第２導電型領域８６は、ダイオード部８０のベース領域１４よりも高い第２導電型のドーピング濃度を有してよい。高濃度第２導電型領域８６は、コンタクト領域１５と同程度のＰ型のドーピング濃度を有してよい。また、高濃度第２導電型領域８６は、コンタクト領域１５と同程度の深さを有してよい。本例の高濃度第２導電型領域８６は、Ｐ＋型である。
本例において、高濃度第１導電型領域８４および高濃度第２導電型領域８６は、トレンチ部の延伸方向（即ち、Ｙ軸方向）に延伸する。本例の高濃度第１導電型領域８４および高濃度第２導電型領域８６は、延伸方向においてコンタクト領域１５よりも内側に位置する。ダイオード部８０のＹ軸方向の両端にベース領域１４が設けられ、かつ、両端のベース領域１４の間において両端のベース領域１４に接して２つのコンタクト領域１５が設けられる場合に、高濃度第１導電型領域８４および高濃度第２導電型領域８６は２つのコンタクト領域１５の間に連続的に延在してよい。
また、本例の高濃度第１導電型領域８４および高濃度第２導電型領域８６は、トレンチ部の配列方向（即ち、Ｘ軸方向）において互いに隣接する。本例の高濃度第１導電型領域８４および高濃度第２導電型領域８６は、コンタクトホール５４の直下において互いに接する。
図１２は、図１１のＡ‐Ａ'断面図である。図１２は、高濃度第１導電型領域８４および高濃度第２導電型領域８６を通る、Ｘ‐Ｚ面と平行な断面である。高濃度第１導電型領域８４および高濃度第２導電型領域８６の上面は、半導体基板１０の表面と一致してよい。高濃度第１導電型領域８４および高濃度第２導電型領域８６は、コンタクトホール５４を介してエミッタ電極５２と接続する。高濃度第１導電型領域８４の底部は、トランジスタ部７０のエミッタ領域１２およびコンタクト領域１５との底部と一致してよい。高濃度第２導電型領域８６の底部は、高濃度第１導電型領域８４の底部よりも深くてよい。ただし、高濃度第２導電型領域８６の底部は、蓄積領域１６よりも浅くてよい。
本例においては、トランジスタ部７０およびダイオード部８０の両方に蓄積領域１６を設ける。それゆえ、トランジスタ部７０のみに蓄積領域１６を設ける場合に生じる問題、即ち、マスク垂れに起因する次の（１）から（３）の問題を解消することができる。（１）トランジスタ部７０の閾値電圧（Ｖｔｈ）の変動、（２）トランジスタ部７０の飽和電流のばらつき、および、（３）トランジスタ部７０からダイオード部８０に入り込む電流により、ダイオード部８０の順方向電圧（Ｖｆ）が定常的に低くなる。
加えて、本例においては、高濃度第１導電型領域８４および高濃度第２導電型領域８６を設けることにより、ダイオード部８０に大電流が流れる場合において順方向電圧（Ｖｆ）を第２実施形態に比べて下げることができる。つまり、ダイオード部８０に大電流が流れる場合には、高濃度第２導電型領域８６に由来する高濃度の正孔がダイオードの導通に寄与するので、大電流導通時にのみ順方向電圧（Ｖｆ）を下げることができる。
図１３は、第４実施形態における半導体装置４００の上面図である。第４実施形態は、高濃度第１導電型領域８４および高濃度第２導電型領域８６の配置が第３実施形態と異なる。本例の高濃度第１導電型領域８４および高濃度第２導電型領域８６は、配列方向に延伸し、延伸方向において互いに隣接する。本例において、高濃度第１導電型領域８４および高濃度第２導電型領域８６は、延伸方向において交互に設けられる。なお、本例においても、高濃度第１導電型領域８４および高濃度第２導電型領域８６の上面は半導体基板１０の表面と一致し、高濃度第２導電型領域８６の底部は、高濃度第１導電型領域８４の底部よりも深い。
図１４は、図１３のＡ‐Ａ'断面図である。図１４は、高濃度第１導電型領域８４を通る、Ｘ‐Ｚ面と平行な断面である。本例においても、第３実施形態と同じ有利な効果を得ることができる。
図１５Ａは、第１比較例におけるＡ‐Ａ'断面図である。第１比較例は、トランジスタ部７０の一部のみに蓄積領域１６を設ける例である。図１５Ａでは、トランジスタ部７０の一部のみに蓄積領域１６を設ける場合に使用するマスク２１０の理想的な形状を示す。ただし、現実的には、トランジスタ部７０上に位置するマスク２１０の切り立った端部は垂れる場合がある。
図１５Ｂは、第２比較例におけるＡ‐Ａ'断面図である。第２比較例も、トランジスタ部７０の一部のみに蓄積領域１６を設ける例である。ただし、図１５Ｂのマスク２１０は、形成直後の理想的な形状に加えて、所定時間経過後に生じた超過部分２１２を有する。上述のマスク垂れは、超過部分２１２に対応する。マスク２１０のＺ軸方向の厚みが例えば５μｍである場合に、超過部分２１２のＸ軸方向の長さは例えば５．８μｍである。
マスク垂れに起因して、上述の（１）から（３）の問題が生じる。例えば、領域Ｃでは、ゲートトレンチ部４０近傍の蓄積領域１６が所定の深さ位置に設けられないことに起因して、上述の（１）および（２）の問題が生じる。また、例えば、領域Ｄでは、蓄積領域１６が形成されないことに起因して、上述の（３）の問題が生じる。これに対して、第２から第４の実施形態によれば、トランジスタ部７０およびダイオード部８０の両方に蓄積領域１６を設けるので、上述の（１）から（３）の問題を解消することができる。
図１６は、トランジスタ部７０に隣接するダイオード部８０の角部を示す上面図である。なお、図１６は、半導体基板１０の端部周辺の上面図ではなく、端部よりも半導体基板１０の中央に近い領域における上面図である。本例に示す構造は、半導体装置１００から４００に適用してよい。
半導体装置は、複数のトランジスタ部７０と複数のダイオード部８０とを有してよい。ダイオード部８０のＸ軸方向およびＹ軸方向の端部はトランジスタ部７０に隣接してよく、ダイオード部８０の角部もトランジスタ部７０に隣接してよい。本例において、少なくともダイオード部８０の角部と、当該角部を構成するダイオード部８０の二辺とは、複数のトランジスタ部７０により囲まれる。
半導体基板１０を上面視した場合に、ゲートトレンチ部４０は格子状に設けられてよい。ゲートトレンチ部４０は、複数のトランジスタ部７０に渡って連続してよい。本例のゲートトレンチ部４０は、Ｙ軸方向に延伸する第１部分４７と、Ｘ軸方向に延伸する第２部分４８とを有する。ゲートトレンチ部４０における第２部分４８は、複数の第１部分４７と接続してよい。Ｙ軸方向に延伸するゲートトレンチ部４０の第１部分４７と、トランジスタ部７０におけるダミートレンチ部３０との間には、メサ部９４が位置する。
本例のダイオード部８０は、櫛歯状のダミートレンチ部３０を含む。櫛歯状のダミートレンチ部３０は、Ｙ軸方向に延伸する第１部分３７と、Ｘ軸方向に延伸する第２部分３８とを有してよい。ダイオード部８０において、複数の第１部分３７は、Ｘ軸方向において離間して設けられてよい。ダイオード部８０において、第２部分３８は、複数の第１部分３７のＹ軸正方向の端部とそれぞれ接続してよい。本例のダイオード部８０において、ダミートレンチ部３０の第１部分３７と第２部分３８との接続部近傍には、Ｐ＋型のコンタクト領域１５が設けられる。
ダイオード部８０におけるダミートレンチ部３０の第１部分３７と第２部分３８との接続部は、半導体基板１０の上面でＸ－Ｙ平面においてベース領域１４に囲まれていてよい。さらに当該接続部は、ゲートトレンチ部４０の第１部分４７と第２部分４８との交差部分に囲まれてよい。これにより、当該接続部の電界強度を緩和することができる。
ダイオード部８０は、Ｙ軸正方向においてゲート金属層５０を間に挟んでトランジスタ部７０‐３に隣接してよい。また、ダイオード部８０は、Ｙ軸正方向においてゲートトレンチ部４０の第２部分４８を間に挟んでトランジスタ部７０‐３に隣接してよい。なお、ゲートトレンチ部４０の第２部分４８は、Ｐ＋型のウェル領域１７により囲まれてもよい。ダイオード部８０とトランジスタ部７０‐３とのＹ軸方向における境界は、ゲートトレンチ部４０の第２部分４８を囲むウェル領域１７に位置してもよい。
ダイオード部８０とトランジスタ部７０‐１との境界は、ダミートレンチ部３０の第１部分３７に位置してよい。本例において、ダイオード部８０とトランジスタ部７０‐１との境界は、ダミートレンチ部３０の第１部分３７においてＹ軸方向と平行に延伸してよい。ダイオード部８０とトランジスタ部７０‐１との境界は、トランジスタ部７０‐２とトランジスタ部７０‐３とのＸ軸方向における境界と、Ｘ軸方向の位置が一致してもよい。
トランジスタ部７０‐１とダイオード部８０の間のメサ部９４で、コンタクトホール５４全体を囲むようにコンタクト領域１５が形成されたメサ部９４を、第１境界部７２としてよい。
トランジスタ部７０‐１のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端から、トランジスタ部７０‐２のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端までの、ゲートトレンチ部４０の第２部分４８を含む領域を、第２境界部７４としてよい。
トランジスタ部７０‐３のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端から、ダイオード部８０のダミートレンチ部３０の第２部分３８までの、ゲートトレンチ部４０の第２部分４８を含む領域を、第３境界部７６としてよい。
第２境界部７４と第３境界部７６とは、Ｘ軸方向において接してよい。第１境界部７２は、第２境界部７４または第３境界部７６と交差してよい。なお、ダミートレンチ部３０の第１部分３７および第２部分３８が設けられる範囲は、少なくともダイオード部８０であるとしてよい。また、第２境界部７４および第３境界部７６は、ゲートトレンチ部４０の第２部分４８そのものであってよく、この場合トランジスタ部７０‐３およびダイオード部８０はそれぞれゲートトレンチ部４０の第２部分４８の側壁まで在るとしてもよい。
トランジスタ部７０のゲートトレンチ部４０の第１部分４７のＸ軸方向の幅およびダミートレンチ部３０のＸ軸方向の幅と、ゲートトレンチ部４０の第２部分４８のＹ軸方向の幅とは、同じであってよい。ダイオード部８０のダミートレンチ部３０の第１部分３７のＸ軸方向の幅と、ダミートレンチ部３０の第２部分３８のＹ軸方向の幅とは、同じであってよい。
トランジスタ部７０における、ゲートトレンチ部４０の第１部分４７のＸ軸方向の幅、ダミートレンチ部３０のＸ軸方向の幅、および、ゲートトレンチ部４０の第２部分４８のＹ軸方向の幅は、ダイオード部８０における、ダミートレンチ部３０の第１部分３７のＸ軸方向の幅、および、ダミートレンチ部３０の第２部分３８のＹ軸方向の幅と、同じであってよい。トランジスタ部７０のメサ部９４のＸ軸方向の幅は、ダイオード部８０のメサ部９４のＸ軸方向の幅と同じであってよい。
トランジスタ部７０‐２のダミートレンチ部３０のＹ軸方向の端からゲートトレンチ部４０の第２部分４８までの長さは、ゲートトレンチ部４０を挟んでトランジスタ部７０‐２と隣り合うトランジスタ部７０‐１の、ダミートレンチ部３０のＹ軸方向の端からゲートトレンチ部４０の第２部分４８までの長さと、同じであってよい。トランジスタ部７０のダミートレンチ部３０のＹ軸方向の端からゲートトレンチ部４０の第２部分４８までの長さは、トランジスタ部７０のメサ部９４のＸ軸方向の幅と同じかそれより小さくてよい。
ゲートトレンチ部４０の第２部分４８とダイオード部８０のダミートレンチ部３０の第２部分３８との間のメサ部の、Ｙ軸方向の幅は、トランジスタ部７０またはダイオード部８０のメサ部９４のＸ軸方向の幅と同じかそれより小さくてよい。以上により、ゲート電圧がオフでコレクタ電極２４‐エミッタ電極５２間に電源電圧が印加された状態での、トレンチ部の底部の電位分布が一様となり、トレンチ部の底部の電界強度の局所的な増加が抑えられる。
ゲート金属層５０は、ゲートトレンチ部４０の第２部分４８上に位置してよい。ゲート金属層５０は、ゲートトレンチ部４０の第２部分４８に設けられたゲート導電部４４に直接接してよく、プラグを介して接してもよい。ゲート金属層５０は、不純物がドープされたポリシリコン等のゲート配線５１よりも低抵抗であってよい。ポリシリコン等のゲート配線５１を介さずに、低抵抗なゲート金属層５０とゲート導電部４４とを電気的に接続することで、ゲート信号の遅延を抑制することができる。同様に、本例において、ダミートレンチ部３０のダミー導電部３４は、コンタクトホールを介してエミッタ電極５２と直接接続する。ただし、ダミー導電部３４は、コンタクトホールに設けられたプラグを介してエミッタ電極５２と接してもよい。
なお、他の例において、トランジスタ部７０同士がＹ軸方向において隣接する部分においては、ゲートトレンチ部４０の第２部分４８とゲート金属層５０とを省略してよい。例えば、トランジスタ部７０‐１とトランジスタ部７０‐２との境界領域に、エミッタ領域１２およびコンタクト領域１５を有するセル構造を設ける。より具体的には、トランジスタ部７０‐１とトランジスタ部７０‐２との境界領域において、ダミートレンチ部３０をＹ軸方向に連続的に設け、且つ、連続的に設けられたダミートレンチ部３０に応じてエミッタ領域１２およびコンタクト領域１５をＹ軸方向に繰り返し設けてよい。
カソード領域８２は、最もトランジスタ部７０‐１に近いダミートレンチ部３０の第１部分３７よりも内側に位置してよい。本例のカソード領域８２のＸ軸方向端部は、２番目にトランジスタ部７０‐１に近いダミートレンチ部３０の第１部分３７の下方に位置する。また、カソード領域８２は、ゲートトレンチ部４０の第２部分４８よりも内側に位置してよい。本例のカソード領域８２のＹ軸方向端部は、ダイオード部８０におけるダミートレンチ部３０の第２部分３８よりもＹ軸負方向に位置する。
半導体基板１０は、ライフタイムキラー領域１９を有してよい。ライフタイムキラー領域１９は、ダイオード部８０に加えて、トランジスタ部７０にも設けられてよい。本例においては、ダイオード部８０と隣接するトランジスタ部７０‐１、７０‐２および７０‐３の一部に、ライフタイムキラー領域１９が設けられる。
ライフタイムキラー領域１９は、第３境界部７６を越えてトランジスタ部７０‐３に延伸する長さが、第１境界部７２を越えてトランジスタ部７０‐１に延伸する長さと同じかそれよりも長くてよい。これにより、ダイオード部８０が逆回復動作をするときに、第３境界部７６の半導体基板１０の深さ方向に蓄積する蓄積電荷が、ダイオード部８０のコンタクトホール５４における第３境界部７６の側端部に集中するのを防ぐことができる。
ライフタイムキラー領域１９は、第１境界部７２を越えてトランジスタ部７０‐１に延伸する長さが、第３境界部７６を越えてトランジスタ部７０‐３に延伸する長さ同じかそれより長くてもよい。ダイオード部８０が逆回復動作をするときに、トランジスタ部７０‐１から寄生的に注入されて蓄積した蓄積電荷が、ダイオード部８０のコンタクトホール５４のうち、カソード領域８２を下面に備えかつ最も第１境界部７２側にあるメサ部９４のコンタクトホール５４に集中するのを防ぐことができる。半導体基板１０は、蓄積領域１６を有してよい。本例の蓄積領域１６は、トランジスタ部７０－１、７０－２、７０－３とダイオード部８０に設けられる。
図１７は、図１６のａ‐ａ'断面図である。ａ‐ａ'断面図は、Ｙ‐Ｚ平面に平行である。ａ‐ａ'は、トランジスタ部７０‐３のメサ部９４上に設けられたコンタクトホール５４と、ダイオード部８０のメサ部９４上に設けられたコンタクトホール５４とを通る。また、ａ‐ａ'は、ゲートトレンチ部４０の第２部分４８と、ダミートレンチ部３０の第２部分３８とも通る。
本例の蓄積領域１６は、ゲートトレンチ部４０の第２部分４８において不連続に設けられる。ただし、他の例において、蓄積領域１６は、図１７において破線で示す様に、ゲートトレンチ部４０の第２部分４８において連続してもよい。つまり、蓄積領域１６は、トランジスタ部７０およびダイオード部８０の全体において１つの面状に設けられてもよい。
ダイオード部８０の蓄積領域１６は、Ｙ軸方向においてダミートレンチ部３０を超えてトランジスタ部７０‐３側に延在してよい。延在させた場合であっても、延在させなかった場合と比べて、トランジスタ部７０のゲート閾値電圧に影響はないと考えてよい。本例において、ダイオード部８０の蓄積領域１６は、Ｙ軸方向においてダミートレンチ部３０を超えて延在し、ゲートトレンチ部４０の手前で終端する。
本例のトランジスタ部７０‐３において、ライフタイムキラー領域１９のＹ軸正方向の端部１１９から、蓄積領域１６のＹ軸負方向の端部までの長さをＬｙとする。また、トランジスタ部７０‐３において、Ｙ軸方向の最も外側に位置するコンタクトホール５４の端部５３から、蓄積領域１６のＹ軸方向における外側の端部までの長さをＷとする。本例において、長さＬｙは長さＷより大きい。ただし、長さＷが長さＬｙより大きくてもよい。
本例において、ゲートトレンチ部４０のゲート導電部４４とゲート金属層５０とは、層間絶縁膜２６に設けられたコンタクトホール１５４を介して接続する。また、本例において、ダミートレンチ部３０のダミー導電部３４とエミッタ電極５２とは、層間絶縁膜２６に設けられたコンタクトホール１５６を介して接続する。
本例において、ダイオード部８０のコンタクトホール１５６におけるＹ軸正方向の端部から、カソード領域８２とコレクタ領域２２との境界までの長さをＬｃ２ｎｙとする。つまり、本例において、カソード領域８２とコレクタ領域２２との境界は、ダイオード部８０のコンタクトホール１５６におけるＹ軸正方向の端部からＬｃ２ｎｙだけ後退する。長さＬｃ２ｎｙは、半導体基板１０のＺ軸方向の厚さ（上面から下面までの長さ）より大きくてよい。本例において、長さＬｃ２ｎｙは５０μｍである。なお、長さＡおよび長さＢは、図３において説明したものと同じである。
ライフタイムキラー領域１９は、少なくともダイオード部８０に設けられてよい。ライフタイムキラー領域１９は、ダイオード部８０とトランジスタ部７０の一部とに設けられてよい。本例のライフタイムキラー領域１９は、トランジスタ部７０‐３のコンタクトホール５４のＹ軸負方向の端部よりも、Ｙ軸正方向に延在する。本例のライフタイムキラー領域１９のＹ軸正方向の端部１１９‐１は、トランジスタ部７０‐３において最もＹ軸負方向に位置するエミッタ領域１２の下方に位置する。
他の例においては、ライフタイムキラー領域１９のＹ軸正方向の端部１１９‐２は、トランジスタ部７０‐３のコンタクトホール５４のＹ軸負方向の端部と、ゲートトレンチ部４０の第２部分４８との間に位置する領域の下方に位置してもよい。また、更なる他の例においては、ライフタイムキラー領域１９のＹ軸正方向の端部１１９‐３は、ゲートトレンチ部４０の第２部分４８と、ダミートレンチ部３０の第２部分３８との間に位置する領域の下方に位置してもよい。
本例において、ライフタイムキラー領域１９のＹ軸正方向の端部１１９と、トランジスタ部７０‐３のコンタクトホール５４のＹ軸負方向の端部との間の長さをＬｃ１ｋとする。長さＬｃ１ｋ‐１は、端部１１９‐１に対応してよい。同様に、長さＬｃ１ｋ‐２は端部１１９‐２に対応してよく、長さＬｃ１ｋ‐３は端部１１９‐３に対応してよい。
長さＬｃ１ｋ‐１は、トランジスタ部７０‐３のコンタクトホール５４のＹ軸負方向の端部からダイオード部８０のコンタクトホール１５６のＹ軸正方向の端部までの長さＬｃ１ｃ２よりも長くてよい。当該構成に起因して、ライフタイムキラー領域１９は、ダイオード部８０が動作する場合に、過剰な正孔がカソード領域８２に向かって流入することを防ぐことができる。
長さＬｃ１ｋ‐１は、長さＬｙよりも短くてもよい。この場合でも、ライフタイムキラー領域１９は、ダイオード部８０が動作する場合に、蓄積領域１６が設けられていない領域を通って、過剰な正孔がカソード領域８２に向かって流入することを防ぐことができる。長さＬｃ１ｋ‐１は、長さＬｃ２ｎｙよりも短くてよい。この場合でも、ライフタイムキラー領域１９は、同様の効果を奏し得る。
本例において、ライフタイムキラー領域１９のＹ軸正方向の端部１１９と、カソード領域８２とコレクタ領域２２との境界までのＹ軸方向長さをＬｋｎｙとする。本例においては、端部１１９‐１に対応する長さをＬｋｎｙ‐１とし、端部１１９‐２に対応する長さをＬｋｎｙ‐２とし、端部１１９‐３に対応する長さをＬｋｎｙ‐３とする。
Ｌｋｎｙ‐１、Ｌｋｎｙ‐２およびＬｋｎｙ‐３は、半導体基板１０のＺ軸方向厚さよりも長くてよい。当該構成を有するライフタイムキラー領域１９は、ダイオード部８０の動作時に過剰な正孔がカソード領域８２に向かって流入することを防ぐことができる。
なお、破線で示す様に、他の例においては、ゲートトレンチ部４０の第２部分４８を囲むようにＰ＋型のウェル領域１７を設けてもよい。この場合に、ウェル領域１７は、ゲートトレンチ部４０の第２部分４８の側部および底部を覆ってよい。ウェル領域１７は、Ｘ軸方向に延伸することによりゲートトレンチ部４０の第２部分４８の全体を覆ってもよい。これにより、ゲートトレンチ部４０の第２部分４８の底部における電界強度の増加を防止できる。
ウェル領域１７のＹ軸正方向の端部は、トランジスタ部７０‐３のコンタクトホール５４の端部５３から離間してよい。また、ウェル領域１７のＹ軸負方向の端部は、ダイオード部８０において最もトランジスタ部７０‐３に近いコンタクトホール１５６よりも、トランジスタ部７０‐３側に位置してよい。ウェル領域１７のＹ軸負方向の端部は、ゲートトレンチ部４０の第２部分４８とダイオード部８０のダミートレンチ部３０の第２部分３８との間に位置してもよい。
図１８は、ライフタイムキラー領域１９における再結合中心の濃度分布を示す図である。本例のライフタイムキラー領域１９は、深さ方向において再結合中心の濃度分布のピークを有する。また、本例のライフタイムキラー領域１９における再結合中心の濃度分布は、半導体基板１０の上面に達するテール領域を有する。なお、ライフタイムキラー領域１９における再結合中心の濃度分布は、上面に達するテール領域に代えて、半導体基板１０の下面に達するテール領域を有してもよい。
再結合中心は、前述のようにヘリウムなどの軽イオンまたは白金等の金属の導入によって半導体基板１０の内部に形成された点欠陥（空孔、複空孔およびダングリングボンド等）によって形成されてよい。さらに再結合中心の濃度は、点欠陥の濃度であってもよく、ヘリウムまたは金属の濃度であってもよい。
図１８に示すライフタイムキラー領域１９は、再結合中心の濃度が極大（ピーク）となる位置を含んでよい。また、ライフタイムキラー領域１９の深さ方向の幅は、導入されたヘリウム、点欠陥あるいは再結合中心のピーク濃度の半値全幅であってよい。再結合中心の濃度分布は、ピークを含む山型の分布形状を備えてよい。
図１９は、図１６のｂ‐ｂ'断面図である。ｂ‐ｂ'断面図は、Ｘ‐Ｚ平面に平行である。ｂ‐ｂ'は、トランジスタ部７０‐１における複数のエミッタ領域１２と、ダイオード部８０とを通る。本例において、ライフタイムキラー領域１９のＸ軸正方向の端部１２０と、カソード領域８２とコレクタ領域２２との境界までのＸ軸方向長さをＬｋｎｘとする。長さＬｋｎｘは、半導体基板１０の厚さよりも長くてよい。
図１９において、ダイオード部８０のダミートレンチ部３０間のメサ部９４には、ベース領域１４が設けられているが、エミッタ領域１２およびコンタクト領域１５は設けられていない。コレクタ領域２２は、Ｘ軸負方向の端部に位置するエミッタ領域１２の下方の領域から、ダイオード部８０側に延伸してよい。本例のコレクタ領域２２は、ベース領域１４が設けられているが、エミッタ領域１２およびコンタクト領域１５は設けられていないメサ部９４の下方の領域まで延伸する。コレクタ領域２２は、ダイオード部８０における複数のメサ部に渡って延伸してもよい。
本例において、ダイオード部８０のＸ軸正方向の端部に位置するダミートレンチ部３０上のコンタクトホール１５６におけるＸ軸正方向の端部から、カソード領域８２とコレクタ領域２２との境界までの長さをＬｃ２ｎｘとする。長さＬｃ２ｎｘは、半導体基板１０のＺ軸方向の厚さより大きくてよく、長さＬｋｎｘより短くてよい。本例において、長さＬｃ２ｎｘは５０μｍである。
図２０は、図１６の変形例を示す図である。本例においては、櫛歯状のダミートレンチ部３０は、Ｘ軸方向に延伸する第１部分３７と、Ｙ軸方向に延伸する第２部分３８とを有してよい。すなわち、本例のダイオード部８０においては、複数の第１部分３７がＹ軸方向において離間して設けられる。また、ダイオード部８０において、第２部分３８は、複数の第１部分３７のＸ軸正方向の端部とそれぞれ接続する。本例において、ゲートトレンチ部４０の第１部分４７とダミートレンチ部３０の第１部分３７とは互いに直交する。係る点が、図１６の例と異なる。カソード領域８２は、ダイオード部８０のダミートレンチ部３０の第２部分３８よりも内側（Ｘ軸負方向）に位置してよい。また、カソード領域８２は、コンタクトホール５４のＸ軸正方向の端部よりも内側（Ｘ軸負方向）に位置してよい。
トランジスタ部７０‐１とダイオード部８０のダミートレンチ部３０の第２部分３８との間のメサ部９４で、コンタクトホール５４全体を囲むようにコンタクト領域１５が形成されたメサ部９４を、第１境界部７２としてよい。トランジスタ部７０‐１のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端から、トランジスタ部７０‐２のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端までの、ゲートトレンチ部４０の第２部分４８を含む領域を、第２境界部７４としてよい。トランジスタ部７０‐３のコンタクト領域１５のうち、ゲートトレンチ部４０の第２部分４８に隣接する端から、ダイオード部８０のダミートレンチ部３０において最もＹ軸正方向に位置する第１部分３７までの、ゲートトレンチ部４０の第２部分４８を含む領域を、第３境界部７６としてよい。
第２境界部７４と第３境界部７６とは、Ｘ軸方向において接してよい。第１境界部７２は、第２境界部７４または第３境界部７６と交差してよい。ゲートトレンチ部４０の第２部分４８と、当該部分に隣接し、最もＹ軸正方向に位置するダイオード部８０のダミートレンチ部３０の第１部分３７との間のメサ部９４のＹ軸方向の幅は、トランジスタ部７０またはダイオード部８０のメサ部９４のＸ軸方向の幅と同じかそれより小さくてよい。これにより、ゲート電圧がオフでコレクタ電極２４‐エミッタ電極５２間に電源電圧が印加された状態での、トレンチ部の底部の電位分布が一様となり、トレンチ部の底部の電界強度の局所的な増加が抑えられる。
図２１は、図２０のｃ‐ｃ'断面図である。ｃ‐ｃ'断面図は、Ｘ‐Ｚ平面に平行である。ｃ‐ｃ'は、トランジスタ部７０‐１における複数のエミッタ領域１２と、第１境界部７２に接するダミートレンチ部３０の第２部分３８、およびダイオード部８０におけるダミートレンチ部３０の２つの第１部分３７の間に位置するメサ部９４上のコンタクトホール５４とを通る。本例においても、ライフタイムキラー領域１９のＸ軸正方向の端部１２０と、カソード領域８２とコレクタ領域２２との境界までのＹ軸方向の長さをＬｋｎｘとする。長さＬｋｎｘは、半導体基板１０の厚さよりも長くてよい。
コレクタ領域２２は、Ｘ軸負方向の端部に位置するエミッタ領域１２の下方の領域から、ダイオード部８０側に延伸してよい。本例のコレクタ領域２２は、ダイオード部８０におけるダミートレンチ部３０の第２部分３８を超えて、ダイオード部８０においてベース領域１４が設けられているがエミッタ領域１２およびコンタクト領域１５は設けられていない領域の下方まで延伸する。
本例において、ダイオード部８０のＸ軸正方向の端部に位置するダミートレンチ部３０上のコンタクトホール１５６におけるＸ軸正方向の端部から、カソード領域８２とコレクタ領域２２との境界からまでの長さをＬｃ２ｎｘとする。長さＬｃ２ｎｘは、半導体基板１０のＺ軸方向の厚さより大きくてよく、長さＬｋｎｘより短くてよい。本例において、長さＬｃ２ｎｘは５０μｍである。
図２２は、図２０のｄ‐ｄ'断面図である。ｄ‐ｄ'断面図は、Ｙ‐Ｚ平面に平行である。ｄ‐ｄ'は、トランジスタ部７０‐３のメサ部９４上に設けられたコンタクトホール５４およびゲートトレンチ部４０の第２部分４８と、ダイオード部８０のメサ部９４上に設けられた複数のコンタクトホール５４および複数のダミートレンチ部３０の第１部分３７とを通る。
蓄積領域１６、長さＬｙ、ＷおよびＬｃ２ｎｙ、ライフタイムキラー領域１９は、図１７の説明における蓄積領域１６と同じであってよい。図１７の説明と同様に、長さＬｃ１ｋ‐１、Ｌｃ１ｋ‐２およびＬｃ１ｋ‐３により、ライフタイムキラー領域１９は、ダイオード部８０の動作時において、過剰な正孔がカソード領域８２に向かって流入することを防ぐことができる。なお、図１７において説明したように、他の例においては、ゲートトレンチ部４０の第２部分４８を囲むようにＰ＋型のウェル領域１７を設けてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・半導体基板、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１６・・蓄積領域、１７・・ウェル領域、１８・・ドリフト領域、１９・・ライフタイムキラー領域、２０・・バッファ領域、２２・・コレクタ領域、２４・・コレクタ電極、２６・・層間絶縁膜、３０・・ダミートレンチ部、３２・・ダミー絶縁膜、３４・・ダミー導電部、３６・・ダミートレンチ、３７・・第１部分、３８・・第２部分、４０・・ゲートトレンチ部、４１・・対向部、４２・・ゲート絶縁膜、４３・・突出部、４４・・ゲート導電部、４６・・ゲートトレンチ、４７・・第１部分、４８・・第２部分、５０・・ゲート金属層、５１・・ゲート配線、５２・・エミッタ電極、５３・・端部、５４、５５、５６・・コンタクトホール、５７・・接続部、５８・・絶縁膜、６２・・平坦領域、６４・・端部領域、７０・・トランジスタ部、７２・・第１境界部、７４・・第２境界部、７６・・第３境界部、８０・・ダイオード部、８２・・カソード領域、８４・・高濃度第１導電型領域、８６・・高濃度第２導電型領域、９０・・境界部、９４・・メサ部、１００・・半導体装置、１１０・・マスク、１１２・・超過部分、１１９、１２０・・端部、１５４、１５６・・コンタクトホール、２００・・半導体装置、２１０・・マスク、２１２・・超過部分、３００、４００・・半導体装置

Claims (25)

  1. 半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記トランジスタ部に隣接して、前記半導体基板に設けられたダイオード部と
    を備え、
    前記ダイオード部は、
    少なくとも一部が前記半導体基板の上面に露出する第２導電型のアノード領域と、
    前記アノード領域の下方に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の下方に設けられた第１導電型のカソード領域と、
    前記アノード領域を少なくとも貫通して、予め定められた配列方向に沿って配列された複数のダミートレンチ部と、
    前記半導体基板の上面に設けられ、コンタクトホールを有する層間絶縁膜と、
    前記コンタクトホールに設けられ、前記配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられ、前記延伸方向において前記層間絶縁膜との境界である端部を有するコンタクト部と、
    前記ドリフト領域の下方に設けられ、前記延伸方向における前記コンタクト部の外側の前記端部の直下に設けられる第２導電型の下面側半導体領域と
    を有する、半導体装置。
  2. 前記コンタクト部の外側の前記端部は、前記配列方向において隣り合う前記ダミートレンチ部の前記延伸方向の端部よりも内側に設けられる、請求項１に記載の半導体装置。
  3. 前記ダイオード部は、前記延伸方向において前記アノード領域よりも外側に設けられ、前記半導体基板の上面から前記ダミートレンチ部よりも深くまで形成された第２導電型のウェル領域を有し、
    前記コンタクト部の外側の前記端部は、前記ウェル領域よりも内側に設けられる、請求項１または２に記載の半導体装置。
  4. 半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記トランジスタ部に隣接して、前記半導体基板に設けられたダイオード部と
    を備え、
    前記ダイオード部は、
    少なくとも一部が前記半導体基板の上面に露出する第２導電型のアノード領域と、
    前記アノード領域の下方に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の下方に設けられた第１導電型のカソード領域と、
    前記アノード領域を少なくとも貫通して、予め定められた配列方向に沿って配列された複数のダミートレンチ部と、
    前記配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられたコンタクト部と、
    前記ドリフト領域の下方に設けられ、前記延伸方向における前記コンタクト部の外側の端部の直下に設けられる第２導電型の下面側半導体領域と、
    前記アノード領域と前記ドリフト領域との間とに設けられ、前記ドリフト領域よりも高い第１導電型のドーピング濃度を有する第１導電型の蓄積領域と、
    を有し、
    前記蓄積領域の前記延伸方向における外側の端部は、前記コンタクト部の前記延伸方向における外側の端部よりも内側に設けられ、
    前記下面側半導体領域は、少なくとも前記コンタクト部の前記延伸方向における外側の端部の直下から前記蓄積領域の前記延伸方向の端部の直下まで連続して設けられる、半導体装置。
  5. 半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記トランジスタ部に隣接して、前記半導体基板に設けられたダイオード部と
    を備え、
    前記ダイオード部は、
    少なくとも一部が前記半導体基板の上面に露出する第２導電型のアノード領域と、
    前記アノード領域の下方に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の下方に設けられた第１導電型のカソード領域と、
    前記アノード領域を少なくとも貫通して、予め定められた配列方向に沿って配列された複数のダミートレンチ部と、
    前記配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられたコンタクト部と、
    前記ドリフト領域の下方に設けられ、前記延伸方向における前記コンタクト部の外側の端部の直下に設けられる第２導電型の下面側半導体領域と、
    前記アノード領域と前記ドリフト領域との間とに設けられ、前記ドリフト領域よりも高い第１導電型のドーピング濃度を有する第１導電型の蓄積領域と、
    を有し、
    前記蓄積領域の前記延伸方向における外側の端部は、前記コンタクト部の前記延伸方向における外側の端部よりも内側に設けられ、
    前記下面側半導体領域は、少なくとも前記コンタクト部の前記延伸方向における外側の端部の直下から前記蓄積領域の前記延伸方向の端部の直下よりも外側まで連続して設けられる、半導体装置。
  6. 半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記トランジスタ部に隣接して、前記半導体基板に設けられたダイオード部と
    を備え、
    前記ダイオード部は、
    少なくとも一部が前記半導体基板の上面に露出する第２導電型のアノード領域と、
    前記アノード領域の下方に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の下方に設けられた第１導電型のカソード領域と、
    前記アノード領域を少なくとも貫通して、予め定められた配列方向に沿って配列された複数のダミートレンチ部と、
    前記配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられたコンタクト部と、
    前記ドリフト領域の下方に設けられ、前記延伸方向における前記コンタクト部の外側の端部の直下に設けられる第２導電型の下面側半導体領域と、
    前記アノード領域と前記ドリフト領域との間とに設けられ、前記ドリフト領域よりも高い第１導電型のドーピング濃度を有する第１導電型の蓄積領域と、
    を有し、
    前記延伸方向における前記蓄積領域の端部領域は、外側ほど浅い位置に設けられる、半導体装置。
  7. 前記トランジスタ部は、
    前記半導体基板の上面に露出する第１導電型のエミッタ領域と、
    少なくとも一部が前記エミッタ領域の下方に設けられた第２導電型のベース領域と、
    前記ベース領域の下方に設けられた第１導電型のドリフト領域と、
    前記ベース領域を少なくとも貫通して、前記延伸方向に延伸する複数のゲートトレンチ部と、
    前記ベース領域と前記ドリフト領域との間に設けられ、前記ドリフト領域よりも高い第１導電型のドーピング濃度を有する第１導電型の蓄積領域と、
    前記ドリフト領域の下方に設けられ、前記ダイオード部における前記蓄積領域の前記延伸方向の外側の端部における直下にも設けられる、前記下面側半導体領域と
    を有する、請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記延伸方向における前記下面側半導体領域の端部から、前記蓄積領域の前記延伸方向における外側の端部までの長さは、
    前記蓄積領域の前記延伸方向における外側の端部から、前記コンタクト部の前記延伸方向における外側の端部までの長さよりも長い
    請求項４に記載の半導体装置。
  9. 前記延伸方向における前記下面側半導体領域の端部から、前記蓄積領域の前記延伸方向における外側の端部までの長さは、
    前記蓄積領域の前記延伸方向における外側の端部から、前記コンタクト部の前記延伸方向における外側の端部までの長さよりも短い
    請求項４に記載の半導体装置。
  10. 前記下面側半導体領域は、前記蓄積領域の前記延伸方向における外側の端部よりも２００μｍ以上内側まで連続して設けられる
    請求項４から９のいずれか一項に記載の半導体装置。
  11. 前記ダイオード部は、前記複数のダミートレンチ部の間に、前記アノード領域よりも高い第２導電型のドーピング濃度を有する高濃度第２導電型領域と、前記ドリフト領域よりも高い第１導電型のドーピング濃度を有する高濃度第１導電型領域とを有する
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記高濃度第１導電型領域および前記高濃度第２導電型領域は、前記延伸方向に延伸し、前記配列方向において互いに隣接する
    請求項１１に記載の半導体装置。
  13. 前記高濃度第１導電型領域および前記高濃度第２導電型領域は、前記配列方向に延伸し、前記延伸方向において互いに隣接する
    請求項１１に記載の半導体装置。
  14. 前記トランジスタ部は、複数のゲートトレンチ部を有し、
    前記複数のゲートトレンチ部は、
    前記延伸方向に沿って延伸する第１部分と、
    前記配列方向に延伸し、複数の前記第１部分の前記延伸方向の端部に接続する第２部分と、を有する
    請求項１から１３のいずれか一項に記載の半導体装置。
  15. 前記第２部分は、３つ以上の前記第１部分の前記延伸方向の端部に接続する
    請求項１４に記載の半導体装置。
  16. 前記ダイオード部の前記複数のダミートレンチ部は、
    前記延伸方向に沿って延伸する第１部分と、
    前記配列方向に延伸し、複数の前記第１部分の前記延伸方向の端部に接続する第２部分と、を有する
    請求項１４に記載の半導体装置。
  17. 前記ダミートレンチ部の前記第２部分は、３つ以上の前記ダミートレンチ部の前記第１部分の前記延伸方向の端部に接続する
    請求項１６に記載の半導体装置。
  18. 前記複数のゲートトレンチ部の第１部分と前記複数のダミートレンチ部の第１部分とは互いに平行である請求項１６に記載の半導体装置。
  19. 半導体基板と、
    前記半導体基板に設けられたトランジスタ部と、
    前記トランジスタ部に隣接して、前記半導体基板に設けられたダイオード部と
    を備え、
    前記ダイオード部は、
    少なくとも一部が前記半導体基板の上面に露出する第２導電型のアノード領域と、
    前記アノード領域の下方に設けられた第１導電型のドリフト領域と、
    前記ドリフト領域の下方に設けられた第１導電型のカソード領域と、
    前記アノード領域を少なくとも貫通して、予め定められた配列方向に沿って配列された複数のダミートレンチ部と、
    前記配列方向とは異なる複数のダミートレンチ部の延伸方向に沿って設けられたコンタクト部と、
    前記ドリフト領域の下方に設けられ、前記延伸方向における前記コンタクト部の外側の端部の直下に設けられる第２導電型の下面側半導体領域と、
    を有し、
    前記トランジスタ部は、複数のゲートトレンチ部を有し、
    前記複数のゲートトレンチ部は、
    前記延伸方向に沿って延伸する第１部分と、
    前記配列方向に延伸し、複数の前記第１部分の前記延伸方向の端部に接続する第２部分と、を有し、
    前記ダイオード部の前記複数のダミートレンチ部は、
    前記延伸方向に沿って延伸する第１部分と、
    前記配列方向に延伸し、複数の前記第１部分の前記延伸方向の端部に接続する第２部分と、を有し、
    前記複数のゲートトレンチ部の第１部分と前記複数のダミートレンチ部の第１部分とは互いに直交する半導体装置。
  20. 前記ダイオード部はライフタイムキラー領域を備える
    請求項１６から１９のいずれか一項に記載の半導体装置。
  21. 前記ライフタイムキラー領域は、前記複数のダミートレンチ部の第１部分よりも前記ダイオード部の外側に延伸する
    請求項２０に記載の半導体装置。
  22. 前記ライフタイムキラー領域は、前記複数のダミートレンチ部の第２部分よりも前記ダイオード部の外側に延伸する
    請求項２０に記載の半導体装置。
  23. 前記ライフタイムキラー領域は、前記複数のゲートトレンチ部の第２部分より外側に延伸する
    請求項２０に記載の半導体装置。
  24. 前記複数のゲートトレンチ部の各々は、ゲート絶縁膜に接して、前記ゲート絶縁膜よりも前記複数のゲートトレンチ部の各々の内側に設けられたゲート導電部を有し、
    前記半導体装置は、前記半導体基板の上面視で前記トランジスタ部または前記ダイオード部の外側に設けられ且つ前記ゲート導電部と電気的に接続するゲート金属層をさらに備え、
    前記ライフタイムキラー領域は、前記ゲート金属層の外側に延伸する
    請求項２２に記載の半導体装置。
  25. 前記半導体基板の上面から前記ライフタイムキラー領域までの深さは、前記ライフタイムキラー領域から前記半導体基板の下面までの深さよりも小さい
    請求項２０に記載の半導体装置。
JP2017199338A 2016-10-14 2017-10-13 半導体装置 Active JP7114873B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022120643A JP7428211B2 (ja) 2016-10-14 2022-07-28 半導体装置
JP2024007836A JP7673846B2 (ja) 2016-10-14 2024-01-23 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016203146 2016-10-14
JP2016203146 2016-10-14
JP2017091414 2017-05-01
JP2017091414 2017-05-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022120643A Division JP7428211B2 (ja) 2016-10-14 2022-07-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2018174295A JP2018174295A (ja) 2018-11-08
JP7114873B2 true JP7114873B2 (ja) 2022-08-09

Family

ID=61904103

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017199338A Active JP7114873B2 (ja) 2016-10-14 2017-10-13 半導体装置
JP2022120643A Active JP7428211B2 (ja) 2016-10-14 2022-07-28 半導体装置
JP2024007836A Active JP7673846B2 (ja) 2016-10-14 2024-01-23 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022120643A Active JP7428211B2 (ja) 2016-10-14 2022-07-28 半導体装置
JP2024007836A Active JP7673846B2 (ja) 2016-10-14 2024-01-23 半導体装置

Country Status (3)

Country Link
US (2) US10559663B2 (ja)
JP (3) JP7114873B2 (ja)
CN (1) CN107958906B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN109564943B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置
EP3480855B1 (en) * 2017-02-15 2023-09-20 Fuji Electric Co., Ltd. Semiconductor device
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP6969662B2 (ja) * 2018-02-14 2021-11-24 富士電機株式会社 半導体装置
JP7091693B2 (ja) 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP6984732B2 (ja) 2018-03-15 2021-12-22 富士電機株式会社 半導体装置
WO2019220940A1 (ja) * 2018-05-17 2019-11-21 富士電機株式会社 半導体装置
JP6958740B2 (ja) 2018-08-14 2021-11-02 富士電機株式会社 半導体装置および製造方法
JP6996461B2 (ja) * 2018-09-11 2022-01-17 株式会社デンソー 半導体装置
JP7279356B2 (ja) * 2018-12-19 2023-05-23 富士電機株式会社 半導体装置
DE112019003399B4 (de) * 2019-02-27 2026-01-29 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN112640129B (zh) 2019-03-15 2024-12-13 富士电机株式会社 半导体装置
WO2021010000A1 (ja) * 2019-07-12 2021-01-21 富士電機株式会社 半導体装置
WO2021044814A1 (ja) * 2019-09-05 2021-03-11 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7231065B2 (ja) * 2020-01-17 2023-03-01 富士電機株式会社 半導体装置
CN114144890B (zh) * 2020-02-12 2026-04-24 富士电机株式会社 半导体装置及其制造方法
GB2592927B (en) * 2020-03-10 2024-06-12 Mqsemi Ag Semiconductor device with fortifying layer
JP7384287B2 (ja) * 2020-06-09 2023-11-21 富士電機株式会社 半導体装置
JP7396513B2 (ja) * 2020-10-16 2023-12-12 富士電機株式会社 半導体装置
JP7609010B2 (ja) * 2021-08-16 2025-01-07 三菱電機株式会社 半導体装置
US12154895B2 (en) * 2022-06-02 2024-11-26 Nanya Technology Corporation Semiconductor device with guard ring
US12176342B2 (en) * 2022-06-02 2024-12-24 Nanya Technology Corporation Method for fabricating semiconductor device with guard ring
JP2024097277A (ja) * 2023-01-05 2024-07-18 富士電機株式会社 半導体装置
JP2024161946A (ja) * 2023-05-09 2024-11-21 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2014165364A (ja) 2013-02-26 2014-09-08 Sanken Electric Co Ltd 半導体装置
JP2016072359A (ja) 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5636808B2 (ja) 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5751125B2 (ja) 2011-10-20 2015-07-22 株式会社デンソー 半導体装置
JP6022774B2 (ja) 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP2013251468A (ja) * 2012-06-01 2013-12-12 Fuji Electric Co Ltd 半導体装置および半導体装置の制御方法
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
JP6139356B2 (ja) * 2013-09-24 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
US9337185B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor devices
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6420175B2 (ja) 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
KR101921844B1 (ko) 2014-08-26 2019-02-13 미쓰비시덴키 가부시키가이샤 반도체 소자
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US9559171B2 (en) * 2014-10-15 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JP6003961B2 (ja) 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JPWO2016113865A1 (ja) 2015-01-14 2017-07-13 三菱電機株式会社 半導体装置及びその製造方法
JP6641983B2 (ja) 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
JP6334465B2 (ja) 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
WO2017010393A1 (ja) * 2015-07-16 2017-01-19 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6531589B2 (ja) 2015-09-17 2019-06-19 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP2014165364A (ja) 2013-02-26 2014-09-08 Sanken Electric Co Ltd 半導体装置
JP2016072359A (ja) 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US10559663B2 (en) 2020-02-11
US20180108737A1 (en) 2018-04-19
CN107958906A (zh) 2018-04-24
JP2022141955A (ja) 2022-09-29
US20200161423A1 (en) 2020-05-21
JP7673846B2 (ja) 2025-05-09
JP7428211B2 (ja) 2024-02-06
JP2024028563A (ja) 2024-03-04
CN107958906B (zh) 2023-06-23
JP2018174295A (ja) 2018-11-08
US10991801B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
JP7114873B2 (ja) 半導体装置
JP7279770B2 (ja) 半導体装置
US12080707B2 (en) Semiconductor device
JP6780777B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP6708269B2 (ja) 半導体装置
US9059238B2 (en) Semiconductor device
JP2023065461A (ja) 半導体装置
JP7521642B2 (ja) 半導体装置
JP7077648B2 (ja) 半導体装置
JP2008258443A (ja) 電力用半導体素子及びその製造方法
WO2019098270A1 (ja) 半導体装置
JP2020177973A (ja) 半導体装置
JP2018006648A (ja) 半導体装置
JP2023033413A (ja) 半導体装置
KR101244003B1 (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R150 Certificate of patent or registration of utility model

Ref document number: 7114873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250