JP7204174B2

JP7204174B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP7204174B2
Application number: JP2018136118A
Authority: JP
Inventors: 文一原園
Original assignee: MICRO MODULE TECHNOLOGY CO., LTD.
Current assignee: MICRO MODULE TECHNOLOGY CO., LTD.
Priority date: 2018-07-19
Filing date: 2018-07-19
Publication date: 2023-01-16
Anticipated expiration: 2038-07-19
Also published as: US20210125914A1; US11380610B2; WO2020017465A1; JP2020013933A

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。

特許文献１には、基板上に設けられたＦＥＴと、ＦＥＴを挟んで基板と反対側に設けられた第１の電極と、第１の電極を挟んでＦＥＴと反対側に設けられたダイオードと、ダイオードを挟んで第１の電極と反対側に設けられた第２の電極とを備えた半導体装置が開示されている。特許文献１に記載の発明では、ＦＥＴとダイオードとを縦に並べることで実装面積を減らし、半導体装置を小型化している。

特許第５３５７３１５号

特許文献１に記載の発明の半導体装置はパワーモジュールであり、大電流を流すことが前提となっている。半導体装置に大電流を流すと、基板や第１の電極、第２の電極が高温になるため、半導体装置が熱により故障することを防止するため、基板（例えば、セラミック基板）や第２の電極にヒートシンクを接触させて放熱を行う必要がある。しかしながら、基板とヒートシンクとを面で接触させると、基板の材料である窒化アルミニウム等のセラミックスと、ヒートシンクの材料である銅との線膨張係数の差異により半導体装置内部の歪みが大きくなり、基板とヒートシンクとの接合面における接続不良や材料の亀裂等の不具合が発生しやすくなる。

また、特許文献１に記載の発明では、第１の電極の材料である銅と、ＦＥＴとダイオードの材料である炭化ケイ素との線膨張係数の差異が大きいため、第１の電極とＦＥＴとの接合面における接続不良や、第１の電極とＦＥＴとを接合する半田の亀裂等の不具合が発生しやすくなる。このような不具合により、半導体装置の信頼性（使用期間中に半導体装置が故障しないで稼働する性質）が低下するおそれがある。

本発明はこのような事情に鑑みてなされたもので、小型で、信頼性が高い半導体装置及び半導体装置の製造方法を提供することを目的とする。

上記課題を解決するために、本発明に係る半導体装置は、例えば、第１面に第１の配線パターン、第２の配線パターン及び第３の配線パターンが設けられ、前記第１面と反対側の第２面に放熱部材である第４の配線パターンが設けられた略板状の第１の基板と、第３面に第５の配線パターンが設けられ、前記第３面と反対側の第４面に放熱部材である第６の配線パターンが設けられ、前記第３面が前記第１面と対向するように前記第１の基板の上側に設けられた略板状の第２の基板と、前記第１の基板に設けられた略板状のスイッチング素子であって、一方の面にソース端子及びゲート端子が設けられ、他方の面にドレイン端子が設けられ、前記ソース端子が前記第１の配線パターンに接続され、前記ゲート端子が前記第２の配線パターンに接続されたスイッチング素子と、前記第２の基板の下に設けられた略板状の電子部品であって、一方の面に第１端子が設けられ、他方の面に第２端子が設けられ、前記第１端子が前記第５の配線パターンに接続された電子部品と、前記スイッチング素子と前記電子部品との間に設けられた略板状の板状部と、前記板状部と前記第３の配線パターンとを接続する連結部とを有する第１の電極であって、前記板状部の第５面に前記ドレイン端子が接続され、前記板状部の前記第５面と反対側の第６面に前記第２端子が接続された第１の電極と、前記第１の基板と前記第２の基板との間に設けられ、前記第１の配線パターンと前記第５の配線パターンとを接続する略柱状の第２の電極であって、前記スイッチング素子を挟んで前記連結部の反対側に設けられた第２の電極と、を備え、前記板状部の厚さは、前記第１の配線パターン、前記第２の配線パターン、前記第３の配線パターン、前記第４の配線パターン、前記第５の配線パターン及び前記第６の配線パターンの厚さ以下であることを特徴とする。

本発明に係る半導体装置によれば、ソース端子及びゲート端子が第１の基板の配線パターンに接続するように、第１の基板の上にスイッチング素子が設けられる。アノードが第２の基板の配線パターンに接続するように、第２の基板の下にダイオードが設けられる。スイッチング素子とダイオードとの間に、第１の電極の板状部が設けられ、第１の電極の連結部は板状部と第１の基板の配線パターンとを接続する。第１の基板の配線パターンと第２の基板の配線パターンとを接続する略柱状の第２の電極は、スイッチング素子を挟んで連結部の反対側に設けられる。これにより、半導体装置を小型化することができる。そして、半導体装置１を小型化することで、熱による内部ひずみを小さくすることができる。また、第１の電極の板状部の厚さは、第１の基板の配線パターンや第２の基板の配線パターンの厚さ以下である。これにより、電極を介して熱を逃がすとともに、板状部の変形を防止することができる。また、放熱部材として配線パターンを用いるため、線膨張係数の差異により放熱部材が基板から剥離しないようにすることができる。この結果、半導体装置の信頼性を高くすることができる。さらに、放熱部材である配線パターンが一体化された第１の基板及び第２の基板で他の部品を挟むようにしたため、部品点数を減らして生産性を高めることができる。

ここで、前記ソース端子及び前記ゲート端子には、それぞれ、中央部が他の部分より高くなるように形成された突起が複数設けられ、前記突起の先端が前記第１の配線パターン又は前記第２の配線パターンに当接し、前記ソース端子と前記第１の配線パターン及び前記ゲート端子と前記第２の配線パターンは、焼結により固化するペースト状の導電性材料によって接合されてもよい。これにより、半導体装置の製造時にゲート端子やソース端子に負荷がかかることでゲート端子やソース端子がダメージを受けないようにすることができる。また、第１の基板の配線パターンとスイッチング素子との間隔が一定に保たれるため、導電性材料が不要な箇所に流出せず、短絡が防止される。

ここで、前記板状部はモリブデン、タングステン又は４２アロイで形成されてもよい。これにより、ドレイン端子の非線形ひずみを小さくすることができる。

ここで、前記第１の基板は側面視略Ｌ字形状であり、前記板状部は、平面視において前記電子部品より大きく、前記第３面には、前記第５の配線パターンと電気的に接続されていない第８の配線パターンが設けられ、前記板状部と前記第２の基板との間には、前記板状部と前記第８の配線パターンとを接続する柱状の第３の電極が設けられてもよい。これにより、スイッチング素子やダイオードで発生した熱を第１の基板、第２の基板の両方に伝え、より効率的に放熱が可能である。

ここで、前記第１の基板は側面視略Ｌ字形状であり、前記板状部は、平面視において前記電子部品より大きく、前記板状部と前記第２の基板との間にはペルチェ素子が設けられてもよい。これにより、ペルチェ素子を用いて強制的に放熱することができる。

ここで、前記第１の電極は、可撓性を有する幅広のリボンワイヤであり、前記第１の電極は、厚さが前記第１の配線パターン、前記第２の配線パターン、前記第３の配線パターン、前記第４の配線パターン、前記第５の配線パターン及び前記第６の配線パターンの厚さである第１の厚さの半分以上かつ前記第１の厚さ以下であってもよい。これにより、第１の電極が曲がりやすく、半導体装置の製造が容易である。また、第１の電極を薄くするため、一般的な材料を第１の電極に用いることができる。

ここで、前記第２面には、第７の配線パターンが設けられ、前記第１の基板には、前記第２の配線パターンと前記第７の配線パターンとを接続するビアが形成されてもよい。これにより、半導体装置を他の装置に搭載するときに半導体装置の配置の自由度が増し、半導体装置を搭載する装置の自由度を高くすることができる。

ここで、前記第１の配線パターンには、アウターリードが接続され、前記第２の電極は、前記アウターリードと一体化されてもよい。これにより、部品点数を減らし、製造を容易にすることができる。

ここで、前記電子部品はダイオードであり、前記第１端子はアノードであり、前記第２端子はカソードであってもよい。また、前記電子部品はスイッチング素子であり、前記第１端子はドレイン端子であり、前記第２端子はソース端子であってもよい。

上記課題を解決するために、本発明に係る半導体装置の製造方法は、例えば、第１面に第１の配線パターン、第２の配線パターン及び第３の配線パターンが設けられ、前記第１面と反対側の第２面に放熱部材である第４の配線パターンが設けられた略板状の第１の基板を、前記第２面を上にして載置する工程と、前記第１の配線パターン、前記第２の配線パターン及び前記第３の配線パターンに導電性材料を塗布する工程と、一方の面にソース端子及びゲート端子が設けられ、他方の面にドレイン端子が設けられた略板状のスイッチング素子を、前記第１の配線パターンに前記ソース端子が重なり、前記第２の配線パターンに前記ゲート端子が重なるように、前記第１の基板の上に載せる工程と、前記ドレイン端子の上に導電性材料を塗布する工程と、略板状の板状部と、連結部とを有する第１の電極を、前記ドレイン端子に前記板状部が重なり、前記第３の配線パターンに連結部が重なるように、前記スイッチング素子及び前記第１の基板の上に載せる工程と、略柱状の第２の電極を、前記第１の配線パターンと重なるように前記前記第１の基板の上に載せて第１の組立体を形成する工程と、第３面に第５の配線パターンが設けられ、前記第３面と反対側の第４面に放熱部材である第６の配線パターンが設けられた略板状の第２の基板を、前記第３面を上にして載置する工程と、前記第５の配線パターンに導電性材料を塗布する工程と、一方の面に第１端子が設けられ、他方の面に第２端子が設けられた略板状の電子部品を、前記第５の配線パターンに第１端子が重なるように、前記第２の基板の上に載せて第２の組立体を形成する工程と、前記第１の組立体の前記板状部に導電性材料を塗布する工程と、前記板状部に前記第２端子が重なり、前記第２の電極に前記第５の配線パターンが重なるように、前記第２の組立体を前記第１の組立体の上に載せる工程と、を含むことを特徴とする。本発明によれば、導電性材料の厚さが均一になり、全ての部品を積層したときに第１の基板に対する第２の基板の傾きや、第１の基板と第２の基板との距離のばらつきが抑制され、品質が安定する。

本発明によれば、小型で、信頼性が高い半導体装置を提供することができる。

半導体装置１の回路構成の一例を示す回路図である。本発明の一実施形態である半導体装置１の概略を示す分解斜視図である。半導体装置１の概略を示す断面図である。半導体装置１Ａの断面図であり、一部を拡大表示した図である。半導体装置２の概略を示す分解斜視図である。半導体装置２の概略を示す断面図である。半導体装置２Ａの概略を示す断面図である。半導体装置２Ｂの概略を示す断面図である。半導体装置３の概略を示す分解斜視図である。半導体装置３の外観を示す斜視図である。半導体装置４の概略を示す断面図である。半導体装置５の概略を示す断面図である。半導体装置５Ａの概略を示す断面図である。半導体装置６の概略を示す断面図である。半導体装置７の概略を示す断面図である。半導体装置８の概略を示す断面図である。半導体装置９の回路構成の一例を示す回路図である。半導体装置９の概略を示す平面図である。半導体装置９の概略を示す断面図である。従来の半導体装置１００の概略を示す断面図である。

以下、本発明の実施形態を、図面を参照して詳細に説明する。本発明の半導体装置は、電力の制御や変換、供給を行うパワーモジュールである。

＜第１の実施の形態＞
図１は、半導体装置１の回路構成の一例を示す回路図である。この回路は、３相ＰＷＭ（Pulse Width Modulation）インバータから構成される電力変換回路であり、高圧直流電源線であるＤＣ（＋）とＤＣ（－）と間にＵ相出力部、Ｖ相出力部、及びＷ相出力部を有する。

Ｕ相出力部、Ｖ相出力部及びＷ相出力部は、それぞれ、スイッチング素子１３（後に詳述）とダイオード１４（後に詳述）とが並列に接続された単位ユニット９１を２個有する。単位ユニット９１では、スイッチング素子１３のドレイン（Ｄ）とダイオード１４のカソード（Ｋ）とが接続され、スイッチング素子１３のソース（Ｓ）とダイオード１４のアノード（Ａ）とが接続されている。スイッチング素子のゲート（ＧＡＴＥ）は、図示しない制御回路によって制御される。

Ｕ相出力部、Ｖ相出力部及びＷ相出力部の出力線（ＯＵＴ）は、それぞれ３相モータのＵ相コイル、Ｖ相コイル及びＷ相コイルに接続される。Ｕ相出力部、Ｖ相出力部及びＷ相出力部は、単位ユニット９１を各２個有するため、単位ユニット９１を６個用いることで３相モータが駆動可能である。

Ｕ相出力部、Ｖ相出力部、及びＷ相出力部は、それぞれ、温度測定や電流測定のためのシャント抵抗９２を含む。ただし、シャント抵抗９２は必須ではない。

図２は、本発明の一実施形態である半導体装置１の概略を示す分解斜視図である。図３は、半導体装置１の概略を示す断面図である。半導体装置１は、単位ユニット９１を１個含む（１ｉｎ１）。半導体装置１は、主として、基板１１、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、を備える。

基板１１、１２は、例えばセラミック基板であり、放熱性に優れた特性をもつ（熱伝導率が高い）窒化アルミニウム（AIN）や窒化ケイ素（SIN）を用いて形成される。特に、窒化ケイ素基板（SIN)は機械的特性に優れているため、好ましい。

基板１１、１２は略板状であり、基板１１、１２の両面には、例えば銅（Cu）等を用いて配線パターンが形成されている。基板１１の上面１１ａには、配線パターン２１、２２、２３が形成され、基板１１の下面１１ｂには、配線パターン２４が形成される。配線パターン２１にはスイッチング素子１３のゲート端子１３ｃ（図３参照）が電気的に接続され、配線パターン２２にはスイッチング素子１３のソース端子１３ｄ（図３参照）が電気的に接続され、配線パターン２３には電極１５が電気的に接続される。配線パターン２１、２２、２３、２４の厚さは、略３００μｍ～略５００μｍである。

なお、配線パターン２１、２２、２３は、実際には基板１１の外側に延設されているが、図２では、基板１１の外側にはみ出る部分の図示を省略している。

基板１２の上面１２ａには、配線パターン２５が形成され、基板１２の下面１２ｂには、配線パターン２６が形成される。配線パターン２６には、ダイオード１４のカソードが電気的に接続される。配線パターン２５、２６の厚さは、略３００μｍ～略５００μｍである。

基板１２は、基板１１の上側に設けられる。基板１１、１２は、上面１１ａと下面１２ｂとが対向するように設けられる。基板１１と基板１２との間には、スイッチング素子１３と、ダイオード１４と、電極１５、１６とが設けられる。

配線パターン２４は、下面１１ｂに形成された放熱部材であり、配線パターン２５は、上面１２ａに形成された放熱部材である。本実施の形態では、配線パターン２４、２５が下面１１ｂ、上面１２ａの略全面に形成されているが、配線パターン２４、２５が下面１１ｂ、上面１２ａの全部を覆う必要はなく、下面１１ｂ、上面１２ａの一部に配線パターンが形成されていなくてもよい。例えば、上面１１ａには配線パターン２１、２２、２３が形成されていない部分が存在するが、配線パターン２１、２２、２３が上面１１ａの略全体に形成されていると言える。また、配線パターン２４、２５に多数の穴、溝、切り欠き等が形成される場合も、配線パターン２４、２５が下面１１ｂ、上面１２ａ略全体に形成される場合に含まれる。さらに、上面１１ａと下面１１ｂとの残銅率が一致し、上面１２ａと下面１２ｂとの残銅率が一致するように配線パターン２４、２５を形成することが望ましい。

本実施の形態では、半導体装置１は異なる配線パターンが設けられた２枚の基板１１、１２を有したが、半導体装置が同じ基板を２枚有していても良い。例えば、下面に配線パターン２６が形成され、上面に配線パターン２１、２２、２３が形成された基板を２枚用い、下側の基板の上面と、上側の基板の下面とが対向するように２枚の基板を設け、これらの２枚の基板の間にスイッチング素子１３と、ダイオード１４と、電極１５、１６とを設けてもよい。この場合は、下側の基板については配線パターン２６が放熱部材であり、上側の基板については配線パターン２１、２２、２３が放熱部材である。

スイッチング素子１３は、例えば電界効果トランジスタ（ＦＥＴ）であり、ここではＭＯＳＦＥＴを使用する。スイッチング素子１３は、材料としてＳｉＣ（炭化ケイ素）を用いることが好ましい。スイッチング素子１３は、例えば板状に形成され、図３に示すように、一方の面１３ａにゲート端子１３ｃ及びソース端子１３ｄが設けられ、他方の面１３ｂにドレイン端子１３ｅが設けられる。ゲート端子１３ｃ、ソース端子１３ｄ及びドレイン端子１３ｅは、アルミニウムで形成されることが好ましい。

ダイオード１４は、例えばショットキーバリアダイオード（ＳＢＤ）であり、略板状に形成される。ダイオード１４の一方の面１４ａにカソード１４ｃが設けられ、他方の面１４ｂにアノード１４ｄが設けられる。ダイオード１４は、材料としてＳｉＣ（炭化ケイ素）を用いることが好ましい。カソード１４ｃ及びアノード１４ｄは、アルミニウムで形成されることが好ましい。

電極１５は、スイッチング素子１３とダイオード１４との間に設けられた略板状の板状部１５ａと、板状部１５ａと配線パターン２３とを接続する連結部１５ｂとを有する。連結部１５ｂは、略板状又は略柱状であり、電極１５は側面視略Ｌ字形状である。なお、図２では、説明のため、電極１５を略９０度回転させて表示している。

板状部１５ａの一方の面１５ｃにはドレイン端子１５ｅが電気的に接続され、板状部１５ａの面１５ｃと反対側の面１５ｄにはカソード１４ｃが電気的に接続される。

板状部１５ａの厚さは、配線パターン２１、２２、２３、２４、２５、２６の厚さと略同一であり、３００μｍ～５００μｍと薄い。電極１５に熱伝導率が高い材料を使用し、板状部１５ａを薄くすることで、電極１５を介して熱を逃がしつつ、板状部１５ａの変形を防止することができる。

電極１５は、熱伝導率の高く、かつ、線膨張係数が炭化ケイ素の線膨張係数に近い材料を用いて形成される。表１に、各材料の熱伝導率及び線膨張係数を示す。

表２に、電極１５の材質を変えて半導体装置１に通電を行ったときの、スイッチング素子１３の温度と、電流値と、スイッチング素子１３の各端子における非線形ひずみ最大値との関係をシミュレーションした結果を示す。基板１１、１２の材質は窒化アルミニウム（AIN）である。また、熱伝導率の異なる２種類の４２アロイについて検討を行った。

ドレイン端子１３ｅは、電極１５に当接している側の端子である。基板１１に当接しているゲート端子１３ｃおよびソース端子１３ｄの非線形ひずみの大きさについては電極１５による差は見られないが、電極１５に当接しているドレイン端子１３ｅの非線形ひずみの大きさについては電極１５の材質により差異がみられる。

モリブデン、タングステン及び４２アロイは、線膨張係数が炭化ケイ素（スイッチング素子１３及びダイオード１４の材料）の線膨張係数に近い（表１参照）。そして、線膨張係数の小さいモリブデン、タングステン及び４２アロイを電極１５に用いた場合には、略２５０℃という高温下においても、線膨張係数の大きい銅を電極１５に用いた場合に比べてドレイン端子１３ｅの非線形ひずみが大幅に小さくなっている（表２参照）。

したがって、電極１５をモリブデン、タングステン又は４２アロイを用いて形成することで、２００℃以上の高温下においてもドレイン端子１３ｅの非線形ひずみを小さくすることができる。なかでも４２アロイがコスト面で最も優れている。

電極１６は、基板１１と基板１２との間に設けられる略柱状（ここでは、平面視（＋ｚ方向から見て）略矩形形状の略角柱状）の部材であり、配線パターン２２と配線パターン２６とを電気的に接続する。電極１６は、モリブデン、タングステン及び４２アロイ等を用いて形成されることが望ましいが、銅を用いてもよい。

電極１６は、スイッチング素子１３を挟んで連結部１５ｂの反対側に設けられる。電極１６及び連結部１５ｂをスイッチング素子１３の近傍に設けることで、半導体装置１を小型化する。特に、電極１６及び連結部１５ｂは、スイッチング素子１３に隣接して設けることが望ましい。

図３に示すように、基板１１の配線パターン２４以外の部分、基板１２の配線パターン２５以外の部分、スイッチング素子１３、ダイオード１４、電極１５、１６は、封止樹脂１９により覆われている。また、配線パターン２１、２２、２３は、基板１１の外側に延設されており、一部が封止樹脂１９の外側に露出している。

スイッチング素子１３は、ゲート端子１３ｃ及びソース端子１３ｄが下側を向き、ドレイン端子１３ｅが上側を向いている。ダイオード１４は、カソード１４ｃが下側を向き、アノード１４ｄが上側を向いている。

ゲート端子１３ｃは配線パターン２１に接続され、ソース端子１３ｄは配線パターン２２に接続される。ゲート端子１３ｃと配線パターン２１との間、及び、ソース端子１３ｄと配線パターン２２との間は、焼結により固化するペースト状の導電性材料５１によって接合され、かつ電気的に接続される。また、ドレイン端子１３ｅと板状部１５ａとの間、板状部１５ａとカソード１４ｃとの間、及び、アノード１４ｄと配線パターン２６との間は、導電性材料５１によって接合され、かつ電気的に接続される。導電性材料５１には、金属ナノペースト（例えば銀ナノペースト）やハンダペーストを用いることができる。

半導体装置１では、ゲート端子１３ｃを下向きに配置している。ゲート端子１３ｃを上向きに配置する場合には、ゲート端子１３ｃを避けてダイオード１４を配置する必要があり、スイッチング素子１３に対してダイオード１４をずらさなければならず、半導体装置が大型化してしまう。それに対し、半導体装置１では、ゲート端子１３ｃが下向きであるため、スイッチング素子１３に対してダイオード１４をずらす必要がなく半導体装置１を小型化することができる。

次に、半導体装置１の製造方法について説明する。
（製造方法１）
まず、上面１１ａが上を向くように基板１１を載置し、配線パターン２１、２２、２３の上に導電性材料５１を塗布する。次に、配線パターン２１にゲート端子１３ｃが重なり、配線パターン２２にソース端子１３ｄが重なるように、基板１１の上にスイッチング素子１３を載せる。

次に、ドレイン端子１３ｅの上に導電性材料５１を塗布し、ドレイン端子１３ｅに板状部１５ａが重なり、配線パターン２３に連結部１５ｂが重なるように、スイッチング素子１３及び基板１１の上に電極１５を載せる。また、配線パターン２２の上に電極１６を載せる。なお、電極１５、１６を載せる工程は一工程であり、電極１５を先に載せてもよいし、電極１６を先に載せてもよいし、電極１５、１６を同時に載せてもよい。

次に、板状部１５ａの面１５ｄに導電性材料５１を塗布し、面１５ｄにカソード１４ｃが重なるように、板状部１５ａの上にダイオード１４を載せる。そして、アノード１４ｄ及び電極１６に導電性材料５１を塗布し、配線パターン２６にアノード１４ｄ及び電極１６が重なるように、ダイオード１４及び電極１６の上に基板１２を載せる。

その後、焼結により導電性材料を固化させて、基板１１、１２、スイッチング素子１３、ダイオード１４、電極１５、１６を一体化する。最後に、基板１１の配線パターン２４以外の部分、基板１２の配線パターン２５以外の部分、スイッチング素子１３、ダイオード１４、電極１５、１６を封止樹脂１９で覆い、光、熱等で封止樹脂１９を固化することで、半導体装置１が製造される。

（製造方法２）
基板１１の上にスイッチング素子１３、電極１５、１６を載せるところまでは製造方法１と同一である（説明を省略する）。このようにして形成されたものを第１の組立体とする。第１の組立体とは別に、基板１２を下面１２ｂが上になるように載置し、配線パターン２６に導電性材料５１を塗布する。そして、配線パターン２６にアノード１４ｄが重なるように、基板１２の上にダイオード１４を載せて第２の組立体を形成する。

板状部１５ａの面１５ｄに導電性材料５１を塗布し、面１５ｄにカソード１４ｃが重なり、配線パターン２６に電極１６が重なるように、第２の組立体を第１の組立体の電極１５、１６の上に載せる。その後の導電性材料を固化させる工程、封止樹脂１９で覆う工程は製造方法１と同じである。半導体装置１は２枚の基板１１、１２を有するため、製造方法２のように、２つの組立体を作り、それを重ね合わせるという製造方法を用いることができる。製造方法２では全ての部品を基板１１に積層する必要がないため、製造が容易である。また、製造方法２では、基板１１、１２のそれぞれをベースに２つの組立体を形成するため、導電性材料５１の塗布（特に、基板１１、１２への導電性材料５１の塗布）を印刷により行うことができる。その結果、導電性材料５１の厚さが均一になり、全ての部品を積層したときに基板１１に対する基板１２の傾きや、基板１１と基板１２との距離のばらつきが抑制され、品質が安定する。

本実施の形態によれば、ゲート端子１３ｃを下向きに配置することで、スイッチング素子１３とダイオード１４とを重ねて配置するときにスイッチング素子１３に対してダイオード１４をずらす必要がなく、半導体装置１を小型化することができる。半導体装置１を小型化することで、熱によるひずみを小さくすることができる。また、板状部１５ａの厚さを、配線パターン２１、２２、２３、２４、２５、２６の厚さである略３００μｍ～略５００μｍと薄くすることで、電極１５を介して熱を逃がすことができる。その結果、高温化での故障を防止し、信頼性を高くすることができる。本発明において信頼性とは、所定の使用条件下で所定の期間、半導体装置が要求された機能を果たすことができる性質である。

また、本実施の形態によれば、基板１１、１２と放熱部材（配線パターン２４、２５）とを一体化し、基板１１、１２で他の部品を挟むようにしたため、部品点数を減らし、生産性を高めることができる。特に図２０に示す従来の積層構造を有する半導体装置１００では、ヒートシンク１０１と基板１０３とが別部品であり、かつ電極１０７の上にもヒートシンク１０２を設ける必要があるため部品点数が多くなる。また、ダイオード１４の上に設ける電極１０７の構造が複雑となってしまう。それに対し本実施の形態の半導体装置１では、別途ヒートシンクを設ける必要がないため、製造工程が少なくなる。また電極１６の構造が単純であるため、生産性が高くなる。

また、従来の半導体装置１００では、ヒートシンク１０１、１０２が厚い（厚さが略０．５ｍｍ）銅板であり、ヒートシンク１０１と基板１０３とが配線パターン１１１を介して当接しているため、基板１０３の材料である窒化アルミニウム（AIN）や窒化ケイ素（SIN)と、ヒートシンク１０１の材料である銅との線膨張係数の差異（表１参照）により接合面における接続不良や、導電性材料の亀裂等の不具合が発生しやすくなり、半導体装置の信頼性が低下するおそれがある。それに対し、本実施の形態の半導体装置１では、基板１１、１２に設けられた薄い配線パターン２４、２５を放熱部材としたため、線膨張係数の差異により配線パターン２４、２５が基板１１、１２から剥がれず、信頼性は低下しない。

また、本実施の形態によれば、放熱部材として用いる配線パターン２４、２５が封止樹脂１９により覆われておらず、外部に露出しているため、配線パターン２４、２５を介して確実に放熱可能である。

また、本実施の形態によれば、電極１５をモリブデン、タングステン又は４２アロイを用いて形成することで、スイッチング素子１３やダイオード１４が熱によって変形する量と、電極１５が熱により変形する量とを略同じとし、高温下における半導体装置１の内部の熱によるひずみが小さくなる。その結果、半導体装置１の耐熱性を高くすることができる。半導体装置１の耐熱性が高いため、半導体装置１の冷却に大掛かりな冷却装置が不要となり、冷却に要する負荷を減らすことができる。

なお、本実施の形態では、ゲート端子１３ｃやソース端子１３ｄが平板状であったが、ゲート端子１３ｃやソース端子１３ｄの形状はこれに限られない。図４は、ゲート端子１３ｃ及びソース端子１３ｄに突起（以下、バンプ１３ｆという）が形成されたスイッチング素子１３Ａを有する半導体装置１Ａの断面図であり、一部を拡大表示した図である。図４では、基板１１及びスイッチング素子１３Ａ以外の部品についての図示を省略している。

ゲート端子１３ｃ及びソース端子１３ｄには、それぞれ複数のバンプ１３ｆが形成される。バンプ１３ｆは、ゲート端子１３ｃ及びソース端子１３ｄと同様にアルミニウムで形成してもよいし、金や銅を用いて形成してもよい。バンプ１３ｆは、平面視略円柱形状であり、中央部が他の部分より高くなるように形成されている。バンプ１３ｆの先端、ここでは他の部分より高い中央部の先端は、配線パターン２１、２２に当接する。

導電性材料５１が塗布された配線パターン２１、２２の上にスイッチング素子１３Ａを載せるときに、バンプ１３ｆが導電性材料を押し分け、バンプ１３ｆの先端が配線パターン２１、２２に当接する。導電性材料５１により配線パターン２１とゲート端子１３ｃとが接合され、また配線パターン２２とソース端子１３ｄとが接合される。

ゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆが設けられているため、半導体装置１Ａの製造時にゲート端子１３ｃやソース端子１３ｄに負荷がかかり、ゲート端子１３ｃやソース端子１３ｄがダメージを受けることが防止される。ゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆが設けられていない場合には、基板１１に対してスイッチング素子１３が傾き、例えばゲート端子１３ｃの一部が基板１１に強く押し付けられてゲート端子１３ｃが破壊されてしまうおそれがある。それに対しゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆを設けることで、基板１１に対して略平行にスイッチング素子１３Ａを設けることが可能であり、ゲート端子１３ｃ及びソース端子１３ｄの破壊を防ぐことができる。

また、ゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆが設けられているため、配線パターン２２、２３とスイッチング素子１３Ａとの間隔が一定に保たれる。ゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆが設けられていない場合には、スイッチング素子１３を基板１１に近づけすぎ、導電性材料５１が配線パターン２１、２２の外にあふれ、例えば配線パターン２１と配線パターン２２とが導通してしまうおそれがある。それに対しゲート端子１３ｃ及びソース端子１３ｄにバンプ１３ｆを設けることで、導電性材料５１が不要な箇所に流出せず、短絡が防止される。

＜第２の実施の形態＞
第１の実施の形態にかかる半導体装置１では、配線パターン２１、２２、２３が基板１１の外側に延設されており、封止樹脂１９の外側に露出しているが、アウターリードが基板１１の外側に延設されていてもよい。図５は、アウターリードを有する半導体装置２の概略を示す分解斜視図である。図６は、半導体装置２の概略を示す断面図である。以下、第１の実施の形態にかかる半導体装置１と同一の構成については、同一の符号を付し、説明を省略する。図５では、説明のため、電極１５を略９０度回転させて表示している

半導体装置２は、主として、基板１１Ａ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、アウターリード３１、３２、３３と、を備える。

基板１１Ａは、基板１１と同様セラミック基板である。基板１１の上面１１ａには、配線パターン２１Ａ、２２Ａ、２３Ａが形成される。配線パターン２１Ａ、２２Ａ、２３Ａは、基板１１の外側に延設されていない点で配線パターン２１、２２、２３と異なる。

配線パターン２１Ａ、２２Ａ、２３Ａには、それぞれアウターリード３１、３２、３３が設けられる。アウターリード３１、３２、３３は、銅、銅合金等の金属の薄板であり、外部の制御回路基板（図示せず）等に接続される。アウターリード３１、３２、３３は基板１１Ａの外側に延設され、アウターリード３１、３２、３３の一部が封止樹脂１９の外側に露出する。なお、図５では、アウターリード３１、３２、３３の基板１１Ａの外側にはみ出る部分の図示を省略している。

本実施の形態によれば、配線パターン２１Ａ、２２Ａ、２３Ａと別にアウターリード３１、３２、３３を設けるため、アウターリード３１、３２、３３の大きさ、形状を任意に変更可能である。

図７は、第２の実施の形態の変形例に係る半導体装置２Ａの概略を示す断面図である。半導体装置２Ａは、主として、基板１１Ａ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、アウターリード３１Ａ（図示省略）、３２Ａ、３３Ａと、を備える。アウターリード３１Ａ、３２Ａ、３３Ａはいわゆるガルウイング型のリードであり、アウターリード３１、３２、３３とは形状が異なる。半導体装置２Ａでは、アウターリード３１Ａ、３２Ａ、３３Ａを制御回路基板（図示せず）のパターンに半田付けしたときに、半田の不具合の有無を目視にて確認可能である。

図８は、第２の実施の形態の変形例に係る半導体装置２Ｂの概略を示す断面図である。半導体装置２Ｂは、主として、基板１１Ａ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、アウターリード３１Ｂ（図示省略）、３２Ｂ、３３Ｂと、を備える。アウターリード３１Ｂ、３２Ｂ、３３Ｂは、略直角に折り曲げられた部分を有するいわゆるタブ端子の形状であり、アウターリード３１、３２、３３とは形状が異なる。半導体装置２Ｂでは、アウターリード３１Ｂ、３２Ｂ、３３Ｂを制御回路基板（図示せず）のビアに挿入することで半導体装置２Ｂを制御回路基板に搭載可能である。

＜第３の実施の形態＞
第２の実施の形態にかかる半導体装置２では、半導体装置２が単位ユニット９１を１個含んで構成された（１ｉｎ１）が、半導体装置が複数の単位ユニット９１を含んでいてもよい。図９は、単位ユニット９１を２個含む半導体装置３の概略を示す分解斜視図である。以下、第１の実施の形態にかかる半導体装置１又は第２の実施の形態にかかる半導体装置２と同一の構成については、同一の符号を付し、説明を省略する。図９では、説明のため、電極１５を略９０度回転させて表示している

半導体装置３は、主として、基板１１Ｂ、１２Ａと、２個のスイッチング素子１３と、２個のダイオード１４と、２個の電極１５と、電極１６、１７と、を備える。

基板１１Ｂ、１２Ａと基板１１、１２とは大きさが異なる。基板１１Ｂの上面１１ａには、配線パターン２１Ａ、２２Ａ、２３Ａ、２７、２８が形成され、基板１１Ｂの下面１１ｂには、放熱部材である配線パターン２４Ａが形成される。配線パターン２１Ａ、２８にはスイッチング素子１３のゲート端子１３ｃ（図示省略）が電気的に接続され、配線パターン２２Ａ、２７にはスイッチング素子１３のソース端子１３ｄ（図示省略）が接続され、配線パターン２３には電極１５が電気的に接続される。

配線パターン２１Ａ、２２Ａ、２３Ａ、２７、２８には、それぞれアウターリード３１、３２、３３、３７、３８が設けられる。なお、図９では、アウターリード３１、３２、３３、３７、３８の基板１１Ｂの外側にはみ出る部分の図示を省略している。

基板１２Ａの上面１２ａには、放熱部材である配線パターン２５Ａが形成され、基板１２の下面１２ｂには、２個の配線パターン２６が隣接して形成される。２個の配線パターン２６には、それぞれアノード１４ｄ（図示省略）が電気的に接続される。

２つの電極１５のうちの一方（図９における左側（＋ｙ側）の電極１５）には、板状部１５ａの上側に略柱状（ここでは、平面視略矩形形状の略角柱状）の電極１７が設けられる。平面視において（＋ｚ方向から見て）、電極１７の位置は連結部１５ｂの位置と重なる。板状部１５ａ、連結部１５ｂ及び電極１７は、基板１１Ｂと基板１２Ａとの間に設けられ、配線パターン２７と配線パターン２６とを電気的に接続する。電極１７は、図９における右側（－ｙ側）のスイッチング素子１３を挟んで、－ｙ側の電極１５の連結部１５ｂの反対側に設けられる。

図１０は、半導体装置３の外観を示す斜視図である。配線パターン２４Ａ（図示省略）及び配線パターン２５Ａは、封止樹脂１９により覆われておらず、外部に露出している。また、アウターリード３１、３２、３３、３７、３８は封止樹脂１９の外側に露出している。

なお、本実施の形態では、半導体装置３が単位ユニット９１を２個含んで構成された（２ｉｎ１）が、半導体装置は４個の単位ユニット９１を４個含んで構成されてもよい（４ｉｎ１）し、単位ユニット９１を６個含んで構成されてもよい（６ｉｎ１）。

＜第４の実施の形態＞
第２の実施の形態にかかる半導体装置２では、基板１１Ａと基板１２との間に電極１６が設けられたが、基板１１Ａと基板１２との間に設けられる電極の形態はこれに限られない。図１１は、半導体装置４の概略を示す断面図である。以下、第２の実施の形態にかかる半導体装置２と同一の構成については、同一の符号を付し、説明を省略する。

半導体装置４は、主として、基板１１Ａ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５と、アウターリード３１（図示省略）、３２Ｃ、３３と、を備える。

アウターリード３２Ｃには、薄板状のリード部３２ａと、リード部３２ａに形成された凸形状の電極部３２ｂと、を有する。電極部３２ｂは、略柱状に形成され、基板１１と基板１２との間に設けられ、配線パターン２２Ａと配線パターン２６とを電気的に接続する。

本実施の形態によれば、配線パターン２２Ａと配線パターン２６とを電気的に接続する電極がアウターリード３２Ｃに一体化されているため、更に部品点数を減らすことができる。

＜第５の実施の形態＞
第１の実施の形態にかかる半導体装置１では、配線パターン２１、２２、２３が基板１１の外側に延設され、配線パターン２１、２２、２３を介して半導体装置１と外部の制御回路基板等とを接続したが、半導体装置１と外部の制御回路基板等との接続形態はこれに限られない。図１２は、半導体装置５の概略を示す断面図である。以下、第２の実施の形態にかかる半導体装置２と同一の構成については、同一の符号を付し、説明を省略する。

半導体装置５は、主として、基板１１Ｃ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、を備える。

基板１１Ｃは、基板１１と同様セラミック基板である。基板１１Ｃの上面１１ａには、配線パターン２１Ａ、２２Ａ、２３Ａが形成される。基板１１Ｃの下面１１ｂには、配線パターン２４Ｂ、２４Ｃ、２４Ｄが形成される。

基板１１Ｃには、複数のビア１１ｃが形成される。ビア１１ｃは、基板１１Ｃの内部を垂直に貫通し、上面１１ａに形成された配線パターンと下面１１ｂに形成された配線パターンとを電気的に接続する。ビア１１ｃは、配線パターン２１Ａと配線パターン２４Ｃとを電気的に接続し、配線パターン２２Ａと配線パターン２４Ｂとを電気的に接続し、配線パターン２３Ａと配線パターン２４Ｄとを電気的に接続する。これにより、ゲート端子１３ｃと配線パターン２４Ｃとが電気的に接続され、ソース端子１３ｄと配線パターン２４Ｂとが電気的に接続され、ドレイン端子１３ｅと配線パターン２４Ｄとが電気的に接続される。つまり、配線パターン２４Ｂ、２４Ｃ、２４Ｄは、放熱部材であるとともに、電気的な接続を行う配線パターンでもある。

本実施の形態によれば、基板１１Ｃを制御回路基板（図示省略）に載置し、基板１１Ｃの下面１１ｂに形成された配線パターン２４Ｂ、２４Ｃ、２４Ｄと制御回路基板（図示省略）上のパターンとを直接接続することができる。また、配線パターンやアウターリードが水平方向に突出しないため、より小型化が可能である。また、半導体装置５を他の装置に搭載するときに半導体装置５の配置の自由度が増し、半導体装置５を搭載する装置の自由度が高くなる。本実施の形態は、ソース端子１３ｄ、ドレイン端子１３ｅに流れる電流が比較的小さい形態（例えば１５０Ａ程度）に有効である。

図１３は、第５の実施の形態の変形例にかかる半導体装置５Ａの概略を示す断面図である。半導体装置５Ａは、主として、基板１１Ｄ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、を備える。基板１１Ｃは、基板１１と同様セラミック基板である。基板１１Ｄの上面１１ａには、配線パターン２１Ａ、２２、２３が形成される。基板１１Ｄに形成されたビア１１ｃは、配線パターン２１Ａと配線パターン２４Ｃとを電気的に接続する。

大電流の流れないゲート端子１３ｃについては、基板１１Ｅの下面１１ｂに形成された配線パターン２４Ｃを介して制御回路基板（図示省略）と接続し、大電流の流れるソース端子１３ｄ、ドレイン端子１３ｅについては、それぞれ配線パターン２２、２３を介して制御回路基板（図示省略）と接続する。これにより、半導体装置５Ａを小型化しつつ、大電流を流すことができる。

＜第６の実施の形態＞
第１の実施の形態にかかる半導体装置１では、電極１５がスイッチング素子１３やダイオード１４で発生した熱を伝熱したが、スイッチング素子１３やダイオード１４で発生した熱を伝熱する形態はこれに限られない。図１４は、半導体装置６の概略を示す断面図である。以下、第１の実施の形態にかかる半導体装置１と同一の構成については、同一の符号を付し、説明を省略する。

半導体装置６は、主として、基板１１、１２Ｂと、スイッチング素子１３と、ダイオード１４と、電極１５、１６、１８と、を備える。基板１２Ｂは、基板１２と同様セラミック基板である。基板１２の下面１２ｂには、配線パターン２６Ａ、２６Ｂが形成される。配線パターン２６Ｂは、配線パターン２６Ａと電気的に接続されていない。

板状部１５ａと基板１２との間には、略柱状（ここでは、平面視略矩形形状の略角柱状）の電極１８が設けられる。電極１８は、電極１５と配線パターン２６Ｂとを電気的に接続する。平面視において、板状部１５ａはダイオード１４より大きく、電極１８と連結部１５ｂとが重なる。

本実施の形態によれば、スイッチング素子１３やダイオード１４で発生した熱を基板１１、１２Ｂの両方に伝えるため、配線パターン２４、２５を介してより効率的に放熱が可能である。

＜第７の実施の形態＞
第６の実施の形態にかかる半導体装置６では、電極１５、１８がスイッチング素子１３やダイオード１４で発生した熱を基板１１、１２Ｂに伝熱することでより効果的に放熱を行ったが、より効果的に放熱を行う形態はこれに限られない。図１５は、半導体装置７の概略を示す断面図である。以下、第６の実施の形態にかかる半導体装置６と同一の構成については、同一の符号を付し、説明を省略する。

半導体装置７は、主として、基板１１、１２Ｂと、スイッチング素子１３と、ダイオード１４と、電極１５、１６と、ペルチェ素子４１と、アウターリード４２と、を備える。

板状部１５ａは、平面視においてダイオード１４より大きい。板状部１５ａと基板１２Ｂとの間には、ペルチェ素子４１が設けられている。ペルチェ素子４１にはアウターリード４２が設けられており、アウターリード４２を介してペルチェ素子４１と電源（図示せず）等が接続される。

本実施の形態によれば、スイッチング素子１３やダイオード１４で発生した熱を基板１１に伝えつつ、ペルチェ素子４１を用いて強制的に放熱するため、より効率的に放熱が可能である。

＜第８の実施の形態＞
第１の実施の形態にかかる半導体装置１や第２の実施の形態にかかる半導体装置２では、電極１５がスイッチング素子１３やダイオード１４と基板１１とを接続したが、スイッチング素子１３やダイオード１４と基板とを接続する形態はこれに限られない。図１６は、半導体装置８の概略を示す断面図である。以下、第２の実施の形態にかかる半導体装置２と同一の構成については、同一の符号を付し、説明を省略する。

半導体装置８は、主として、基板１１Ａ、１２と、スイッチング素子１３と、ダイオード１４と、電極１５Ａ、１６と、アウターリード３１（図示省略）、３２、３３と、を備える。電極１５Ａは、可撓性を有する幅広のリボンワイヤである。電極１５Ａは、スイッチング素子１３とダイオード１４との間に挟まれた部分が板状部に相当し、スイッチング素子１３やダイオード１４からはみ出る部分が連結部に相当する。

電極１５Ａの厚さは、配線パターン２１Ａ、２２Ａ、２３Ａ、２４、２５、２６やアウターリード３１、３２、３３の厚さＴ（例えば略３００μｍ～略５００μｍ）より薄く、例えば厚さＴの略半分である。ただし、電極１５Ａの厚さは、厚さＴの略半分以上かつ厚さＴ以下であればよく、半導体装置８に流す電流の大きさによって変更される。

電極１５Ａの材料としては、アルミ(Al)、銅(Cu)、モリブデン、タングステン、４２アロイ等を用いることができる。電極１５Ａの厚さを配線パターン２１Ａ、２２Ａ、２３Ａ、２４、２５、２６やアウターリード３１、３２、３３の厚さの略半分と薄くすることで、発生応力が小さくなるため、アルミ(Al)や銅(Cu)を電極１５Ａに用いることが可能となる。ただし、熱変形による歪みを小さくするためには、電極１５Ａをモリブデン、タングステン、４２アロイ等を用いて形成することが望ましい。

本実施の形態によれば、電極１５Ａをリボンワイヤとするため、一般的な材料を電極１５Ａに用いることができる。また、電極１５Ａをリボンワイヤとするため、電極１５Ａが曲がりやすく、半導体装置８の製造が容易である。

＜第９の実施の形態＞
第１の実施の形態にかかる半導体装置１では、スイッチング素子１３とダイオード１４が積層されていたが、積層する２つの電子部品はスイッチング素子１３とダイオード１４とに限られない。図９は、２つのスイッチング素子１３を積層する半導体装置９の概略を示す分解斜視図である。以下、第１の実施の形態にかかる半導体装置１と同一の構成については、同一の符号を付し、説明を省略する。

図１７は、半導体装置９の回路構成の一例を示す回路図である。この回路は、３相ＰＷＭ（Pulse Width Modulation）インバータから構成される電力変換回路であり、高圧直流電源線であるＤＣ（＋）とＤＣ（－）との間にＵ相出力部、Ｖ相出力部、及びＷ相出力部を有する。

Ｕ相出力部、Ｖ相出力部及びＷ相出力部は、それぞれ、２つのスイッチング素子１３を有する。この２つのスイッチング素子を単位ユニット９３とする。１つめのスイッチング素子１３のドレイン（Ｄ）と、２つめのスイッチング素子１３のソース（Ｓ）とが接続されている。スイッチング素子１３のゲート（ＧＡＴＥ）は、図示しない制御回路によって制御される。Ｕ相出力部、Ｖ相出力部及びＷ相出力部の出力線（ＯＵＴ）は、それぞれ３相モータのＵ相コイル、Ｖ相コイル及びＷ相コイルに接続される。

図１８は、半導体装置９の概略を示す平面図である。図１９は、半導体装置９の概略を示す断面図である。半導体装置９は、主として、基板１１Ｆ、１２Ｃと、スイッチング素子１３と、電極１５、１６Ａと、アウターリード３１、３２、３３、４３、４４、４５、４６とを備える。なお、図１８、１９では封止樹脂１９の図示を省略し、図１８では、基板１２Ｃの大部分を省略している。また、図１８においてアウターリード３１、３２、３３、４３、４４、４５、４６に隣接して記載されたアルファベット２文字からなる記号は、図１７に記載されたアルファベット２文字からなる記号に対応している。

基板１１Ｆの上面１１ａには、配線パターン２１Ａ、２２Ｂ、２３Ａ、２９が形成され、基板１１の下面１１ｂには、配線パターン２６が形成される。配線パターン２１Ａにはスイッチング素子１３のゲート端子１３ｃが電気的に接続され、配線パターン２２Ｂにはスイッチング素子１３のソース端子１３ｄが電気的に接続され、配線パターン２３Ａには電極１５（連結部１５ｂ）が電気的に接続される。説明のため、図１８では配線パターン２２Ａ、２３Ａ、２６に網かけ表示している。また、図１８では、配線パターン２６を一部のみ図示している。

配線パターン２１Ａにはアウターリード３１が接続され、配線パターン２２Ａにはアウターリード３２、３２Ａが接続され、配線パターン２３Ａにはアウターリード３３が接続され、配線パターン２９にはアウターリード４４が接続される。

基板１１Ｆの上にスイッチング素子１３が設けられており、スイッチング素子１３の上には、電極１５が設けられている。また、電極１５の上には、スイッチング素子１３が設けられている。説明のため、図１８では電極１５に網かけ表示しており、電極１５の下のスイッチング素子１３は点線で示している。

２つのスイッチング素子１３は、ゲート端子１３ｃ及びソース端子１３ｄが下側を向き、ドレイン端子１３ｅが上側を向いている。板状部１５ａの面１５ｃには、下側のスイッチング素子１３のドレイン端子１３ｅが電気的に接続される。板状部１５ａの面１５ｄには、上側のスイッチング素子１３のソース端子１３ｄが電気的に接続される。

上側のスイッチング素子１３のドレイン端子１３ｅは、基板１２Ｃの下面１２ｂに形成された配線パターン２６に電気的に接続される。これにより、２つのスイッチング素子１３が積層される。配線パターン２６にはアウターリード４３が接続される。説明のため、図１８では配線パターン２６に網かけ表示している。また、図１８では、配線パターン２６の一部のみ表示している。

電極１６Ａは、基板１１Ｆと基板１２Ｃとの間に設けられる略柱状の部材であり、配線パターン２９と上側のスイッチング素子１３のゲート端子１３ｃとを電気的に接続する。電極１６Ａと電極１６とは高さのみが異なり、その他は同一である。

スイッチング素子の各端子（ゲート端子１３ｃ、ソース端子１３ｄおよびドレイン端子１３ｅ）と配線パターン２１、２２、２６、２９との間は、焼結により固化するペースト状の導電性材料５１によって接合され、かつ電気的に接続される。また、スイッチング素子の各端子（ソース端子１３ｄおよびドレイン端子１３ｅ）と板状部１５ａとの間は、導電性材料５１によって接合され、かつ電気的に接続される。

ゲート端子１３ｃ及びソース端子１３ｄには、それぞれ複数のバンプ１３ｆが形成される。バンプ１３ｆの先端、ここでは他の部分より高い中央部の先端は、配線パターン２１Ａ、２２Ｂや電極１６Ａに当接する。これにより、ゲート端子１３ｃやソース端子１３ｄに負荷がかかり、ゲート端子１３ｃやソース端子１３ｄがダメージを受けることが防止される。また、スイッチング素子１３を基板１１に近づけすぎて、本来電気的に接続されてはならない配線パターン同士が導通することを防止できる。

アウターリード３１、４４は、ゲート端子１３ｃに接続されるものであり、図１７のＬＵ、ＨＵ、ＬＶ、ＨＶ、ＬＷ、ＨＷ電極に相当する。アウターリード３２は、下側のスイッチング素子１３のソース端子１３ｄに接続されるものであり、図１７のＰＧ電極に相当する。アウターリード３３は、下側のスイッチング素子１３のドレイン端子１３ｅに接続されるものであり、図１７のＭＵ電極、ＭＶ電極、ＭＷ電極に相当する。アウターリード４３は、上側のスイッチング素子のドレイン１３ｅに接続されるものであり、図１７のＰＰ電極に相当する。

次に、半導体装置９の製造方法は、半導体装置１の製造方法と略同一である。製造方法１に示すように、基板１１Ｆを基準にして全ての部品を順に載せていってもよいし、製造方法２に示すように、基板１１Ｆを基準にした第１の組立体と、基板１２Ｃを基準にした第２の組立体とを作成し、その後第２の組立体を第１の組立体に載せてもよい。

本実施の形態によれば、ゲート端子１３ｃを下向きに配置することで、２つのスイッチング素子１３を重ね、半導体装置９を小型化することができる。

なお、本実施の形態では、ゲート端子１３ｃ及びソース端子１３ｄに複数のバンプ１３ｆが形成されていたが、バンプ１３ｆは必須ではない。ただし、ゲート端子１３ｃ及びソース端子１３ｄの破壊を防止したり、短絡を防止したりするためには、バンプ１３ｆが設けられていることが望ましい。

以上、この発明の実施形態を、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、上記の実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、実施形態の構成に他の構成の追加、削除、置換等をすることが可能である。

また、本発明において、「略」とは、厳密に同一である場合のみでなく、同一性を失わない程度の誤差や変形を含む概念である。例えば、「略矩形形状」とは、厳密に矩形形状の場合には限られず、多少の誤差（例えば、一部に曲線を含む等）を含む概念である。また、例えば、単に矩形形状等と表現する場合において、厳密に矩形形状等の場合のみでなく、略矩形形状等の場合を含むものとする。

また、本発明において「近傍」とは、基準となる位置の近くのある範囲（任意に定めることができる）の領域を含むことを意味する。例えば、「周縁近傍」とは、周縁の近くのある範囲の領域であって、周縁を含んでもいても含んでいなくてもよいことを示す概念である。

１、１Ａ、２、２Ａ、２Ｂ、３、４、５、５Ａ、６、７、８、９：半導体装置
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１１Ｅ、１１Ｆ：基板
１１ａ：上面
１１ｂ：下面
１１ｃ：ビア
１２、１２Ａ、１２Ｂ、１２Ｃ：基板
１２ａ：上面
１２ｂ：下面
１３、１３Ａ：スイッチング素子
１３ａ、１３ｂ：面
１３ｃ：ゲート端子
１３ｄ：ソース端子
１３ｅ：ドレイン端子
１３ｆ：バンプ
１４：ダイオード
１４ａ、１４ｂ：面
１４ｃ：カソード
１４ｄ：アノード
１５、１５Ａ、１６、１６Ａ、１７、１８：電極
１５ａ：板状部
１５ｂ：連結部
１５ｃ：面
１５ｄ：面
１９：封止樹脂
２１、２１Ａ、２２、２２Ａ、２３、２３Ａ、２４、２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ、２５、２５Ａ、２６、２６Ａ、２６Ｂ、２７、２８、２９：配線パターン
３１、３１Ａ、３１Ｂ、３２、３２Ａ、３２Ｂ、３２Ｃ、３３、３３Ａ、３３Ｂ、３７、３８、４３、４４、４５、４６：アウターリード
３２ａ：リード部
３２ｂ：電極部
４１：ペルチェ素子
４２：アウターリード
５１：導電性材料
９１：単位ユニット
９２：シャント抵抗
１００：半導体装置
１０１、１０２：ヒートシンク
１０３：基板
１０７：電極
１１１：配線パターン

Claims

第１面に第１の配線パターン、第２の配線パターン及び第３の配線パターンが設けられ、前記第１面と反対側の第２面に放熱部材である第４の配線パターンが設けられた略板状の第１の基板と、
第３面に第５の配線パターンが設けられ、前記第３面と反対側の第４面に放熱部材である第６の配線パターンが設けられ、前記第３面が前記第１面と対向するように前記第１の基板の上側に設けられた略板状の第２の基板と、
前記第１の基板の上に設けられた略板状のスイッチング素子であって、一方の面にソース端子及びゲート端子が設けられ、他方の面にドレイン端子が設けられ、前記ソース端子が前記第１の配線パターンに接続され、前記ゲート端子が前記第２の配線パターンに接続されたスイッチング素子と、
前記第２の基板の下に設けられた略板状の電子部品であって、一方の面に第１端子が設けられ、他方の面に第２端子が設けられ、前記第１端子が前記第５の配線パターンに接続された電子部品と、
前記スイッチング素子と前記電子部品との間に設けられた略板状の板状部と、前記板状部と前記第３の配線パターンとを接続する連結部とを有する第１の電極であって、前記板状部の第５面に前記ドレイン端子が接続され、前記板状部の前記第５面と反対側の第６面に前記第２端子が接続された第１の電極と、
前記第１の基板と前記第２の基板との間に設けられ、前記第１の配線パターンと前記第５の配線パターンとを接続する略柱状の第２の電極であって、前記スイッチング素子を挟んで前記連結部の反対側に設けられた第２の電極と、
を備え、
前記板状部の厚さは、前記第１の配線パターン、前記第２の配線パターン、前記第３の配線パターン、前記第４の配線パターン、前記第５の配線パターン及び前記第６の配線パターンの厚さ以下であることを特徴とする半導体装置。
前記ソース端子及び前記ゲート端子には、それぞれ、中央部が他の部分より高くなるように形成された突起が複数設けられ、
前記突起の先端が前記第１の配線パターン又は前記第２の配線パターンに当接し、
前記ソース端子と前記第１の配線パターン及び前記ゲート端子と前記第２の配線パターンは、焼結により固化するペースト状の導電性材料によって接合されることを特徴とする請求項１に記載の半導体装置。
前記板状部は、モリブデン、タングステン又は４２アロイで形成されることを特徴とする請求項１又は２に記載の半導体装置。
前記第１の電極は側面視略Ｌ字形状であり、
前記板状部は、平面視において前記電子部品より大きく、
前記第３面には、前記第５の配線パターンと電気的に接続されていない第８の配線パターンが設けられ、
前記板状部と前記第２の基板との間には、前記板状部と前記第８の配線パターンとを接続する柱状の第３の電極が設けられることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
前記第１の電極は側面視略Ｌ字形状であり、
前記板状部は、平面視において前記電子部品より大きく、
前記板状部と前記第２の基板との間にはペルチェ素子が設けられることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
前記第１の電極は、可撓性を有する幅広のリボンワイヤであり、
前記第１の電極は、厚さが前記第１の配線パターン、前記第２の配線パターン、前記第３の配線パターン、前記第４の配線パターン、前記第５の配線パターン及び前記第６の配線パターンの厚さである第１の厚さの半分以上かつ前記第１の厚さ以下であることを特徴とする請求項１又は２に記載の半導体装置。
前記第２面には、第７の配線パターンが設けられ、
前記第１の基板には、前記第２の配線パターンと前記第７の配線パターンとを接続するビアが形成されたことを特徴とする請求項１から６のいずれか一項に記載の半導体装置。
前記第１の配線パターンには、アウターリードが接続され、
前記第２の電極は、前記アウターリードと一体化されていることを特徴とする請求項１から７のいずれか一項に記載の半導体装置。
前記電子部品はダイオードであり、前記第１端子はアノードであり、前記第２端子はカソードであることを特徴とする請求項１から８のいずれか一項に記載の半導体装置。
前記電子部品はスイッチング素子であり、前記第１端子はドレイン端子であり、前記第２端子はソース端子であることを特徴とする請求項１から８のいずれか一項に記載の半導体装置。
第１面に第１の配線パターン、第２の配線パターン及び第３の配線パターンが設けられ、前記第１面と反対側の第２面に放熱部材である第４の配線パターンが設けられた略板状の第１の基板を、前記第２面を上にして載置する工程と、
前記第１の配線パターン、前記第２の配線パターン及び前記第３の配線パターンに導電性材料を塗布する工程と、
一方の面にソース端子及びゲート端子が設けられ、他方の面にドレイン端子が設けられた略板状のスイッチング素子を、前記第１の配線パターンに前記ソース端子が重なり、前記第２の配線パターンに前記ゲート端子が重なるように、前記第１の基板の上に載せる工程と、
前記ドレイン端子の上に導電性材料を塗布する工程と、
略板状の板状部と、連結部とを有する第１の電極を、前記ドレイン端子に前記板状部が重なり、前記第３の配線パターンに連結部が重なるように、前記スイッチング素子及び前記第１の基板の上に載せる工程と、
略柱状の第２の電極を、前記第１の配線パターンと重なるように前記第１の基板の上に載せて第１の組立体を形成する工程と、
第３面に第５の配線パターンが設けられ、前記第３面と反対側の第４面に放熱部材である第６の配線パターンが設けられた略板状の第２の基板を、前記第３面を上にして載置する工程と、
前記第５の配線パターンに導電性材料を塗布する工程と、
一方の面に第１端子が設けられ、他方の面に第２端子が設けられた略板状の電子部品を、前記第５の配線パターンに第１端子が重なるように、前記第２の基板の上に載せて第２の組立体を形成する工程と、
前記第１の組立体の前記板状部に導電性材料を塗布する工程と、
前記板状部に前記第２端子が重なり、前記第２の電極に前記第５の配線パターンが重なるように、前記第２の組立体を前記第１の組立体の上に載せる工程と、
を含むことを特徴とする半導体装置の製造方法。