JP7209868B2 - Ｄｃ／ｄｃコンバータ及び電力変換装置 - Google Patents

Description

本開示は、ＤＣ／ＤＣコンバータ及び電力変換装置に関する。

２個の直流電源の間で双方向電力伝送を行うＤＣ／ＤＣコンバータが、国際公開第２０１８／０１６１０６号（特許文献１）等に記載されている。特許文献１に記載されたＤＣ／ＤＣコンバータでは、トランスを挟んで、第１直流電源側にフルブリッジ回路の第１コンバータが設けられ、第２直流電源側にフルブリッジ回路の第２コンバータが設けられた、いわゆる、ＤＡＢ（Dual Active Bridge）回路の構成が採用されている。

特許文献１では、トランスの第１巻線又は第２巻線に発生する電圧よりも、第１直流電源又は第２直流電源の電圧が高いとき、即ち、昇圧動作が必要な場合には、第１リアクトル又は第２リアクトルを用いて昇圧動作が行われる。一方で、トランスの第１巻線又は第２巻線に発生する電圧よりも、第１直流電源又は第２直流電源の電圧が低いとき、即ち、降圧動作が必要な場合には、昇圧動作は実行されない。

特許文献１に記載されたＤＣ／ＤＣコンバータでは、第１直流電源から第２直流電源に電力を伝送する第１電力伝送（第２直流電源の充電）における、昇圧動作を行う動作モード（昇圧充電）、及び、降圧動作を行う動作モード（降圧充電）、並びに、第２直流電源から第１直流電源に電力を伝送する第２電力伝送（第２直流電源の放電）における、昇圧動作を行う動作モード（昇圧放電），及び、降圧動作を行う動作モード（降圧放電）の合計４つの動作モードが、電力伝送量を表すデューティ比に応じて切り替えることが可能である。

国際公開第２０１８／０１６１０６号

しかしながら、特許文献１のＤＣ／ＤＣコンバータでは、降圧動作を行う動作モードにおいて、受電側では一方のレグ（基準レグ）が上下アーム共にオフ状態とされるため、変換器の電力伝送量が小さくなる。

通常、トランスで発生する電力損失は、電流、即ち、電力伝送量の増加に対応して増加する傾向にある一方で、スイッチング素子のオンオフ１回で発生する損失は、電力伝送量に依らずほぼ一定である。このため、電力伝送量が小さい領域では、ＤＣ／ＤＣコンバータ全体での電力損失に対するスイッチング損失の割合が大きくなり、電力変換効率の低下に影響を与えていた。

本開示は、このような問題点を解決するためになされたものであって、本開示の目的は、第１及び第２の直流電源間での双方向の電力伝送を実行するＤＣ／ＤＣコンバータの電力変換効率を向上することである。

本開示のある局面では、第１直流電源及び第２直流電源の間で双方向の電力伝送を行うＤＣ／ＤＣコンバータであって、トランスと、第１及び第２コンバータと、制御回路を有する。トランスは、磁気的に結合した第１巻線及び第２巻線を有する。第１コンバータは、第１直流電源及び第１巻線の間に接続される。第２コンバータは、第２直流電源及び第２巻線の間に接続される。第１コンバータは、第１直流電源に対して互いに並列に接続された第１ブリッジ回路及び第２ブリッジ回路を含む。第１ブリッジ回路及び第２ブリッジ回路の各々は、第１直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有する。第１巻線は、第１ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点と、第２ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点との間に接続される。第２コンバータは、第２直流電源に対して互いに並列に接続された第３ブリッジ回路及び第４ブリッジ回路を含む。第３ブリッジ回路及び第４ブリッジ回路の各々は、第２直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有する。第２巻線は、第３ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点と、第４ブリッジ回路の正極側のスイッチング素子及び負極側のスイッチング素子の接続点との間に接続される。制御回路は、第１コンバータ及び第２コンバータの各正極側のスイッチング素子及び各負極側のスイッチング素子をオンオフ駆動制御する。制御回路は、第１直流電源から第２直流電源に電力を伝送する第１電力伝送の場合において、第１コンバータでは、第１ブリッジ回路及び第２ブリッジ回路のそれぞれにおける正極側のスイッチング素子及び負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行する。制御回路は、第１電力伝送の場合において、第２コンバータでは、第３ブリッジ回路において正極側のスイッチング素子及び負極側のスイッチング素子のオンオフ駆動を停止するとともに、第４ブリッジ回路において正極側のスイッチング素子及び負極側のスイッチング素子をオンオフ駆動制御することで交流／直流電力変換を実行する。更に、制御御回路は、第１電力伝送による第１電力伝送量が第１基準値より小さいときには、第１ブリッジ回路、第２ブリッジ回路、及び、第４ブリッジ回路の各正極側のスイッチング素子及び各負極側スイッチング素子をオンオフ駆動するスイッチング周波数を、第１電力伝送量が第１基準値以上であるときよりも低下させる。

本開示によれば、電力伝送時に、受電側の一方のブリッジ回路の正極側及び負極側スイッチング素子をオフに維持する回路動作を実行するＤＣ／ＤＣコンバータにおいて、電力伝送量が基準値よりも小さい領域ではトランスに印可されるＶＴ積に余裕があるのに対応させてスイッチング周波数を低下させることでスイッチング損失を低減することにより、電力変換効率を向上することができる。

本実施の形態１に係るＤＣ／ＤＣコンバータの概略回路構成図である。 実施の形態１に係るＤＣ／ＤＣコンバータの降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータの昇圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 図２による降圧充電動作での電流経路を説明する第１の回路図である。 図２による降圧充電動作での電流経路を説明する第２の回路図である。 図２による降圧充電動作での電流経路を説明する第３の回路図である。 図２による降圧充電動作での電流経路を説明する第４の回路図である。 図３による昇圧充電動作での電流経路を説明する第１の回路図である。 図３による昇圧充電動作での電流経路を説明する第２の回路図である。 実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータの昇圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。 実施の形態１に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づくスイッチング周波数の制御を説明するグラフである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧充電での第１位相シフト量及び第２の位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧充電での第１位相シフト量及び第２の位相シフト量の位相差が大きいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータにおける位相シフト量制御の変形例を説明するグラフである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧放電での第１位相シフト量及び第２の位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧放電での第１位相シフト量及び第２の位相シフト量の位相差が大きいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。 実施の形態２に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。 実施の形態２に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づくスイッチング周波数の制御を説明するグラフである。 制御回路による出力ＤＵＴＹ比の演算の第１の変形例を説明するブロック図である。 制御回路による出力ＤＵＴＹ比の演算の第２の変形例を説明するブロック図である。 実施の形態３に係る電力変換装置の第１の構成例を説明するブロック図である。 実施の形態３に係る電力変換装置の第２の構成例を説明するブロック図である。 実施の形態３に係る電力変換装置の第３の構成例を説明するブロック図である。

以下に、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
（回路構成）
図１は、本実施の形態１に係るＤＣ／ＤＣコンバータ１００の概略回路構成図である。ＤＣ／ＤＣコンバータ１００は、第１直流電源ＰＳ１と、第２直流電源ＰＳ２との間の双方向の電力伝送を行う。

本実施の形態では、第２直流電源ＰＳ２は、バッテリで構成されるものとして説明を進める。即ち、ＤＣ／ＤＣコンバータ１００は、当該バッテリの充電及び放電を行うバッテリ充放電装置として動作する。以下では、第１直流電源ＰＳ１を単に直流電源ＰＳ１と称し、第２直流電源ＰＳ２をバッテリＰＳ２とも称する。以下に説明するように、本実施の形態に係るＤＣ／ＤＣコンバータ１００の構成は、特許文献１に記載されたＤＣ／ＤＣコンバータと同様であり、いわゆる、ＤＡＢ回路を構成している。

ＤＣ／ＤＣコンバータ１００は、トランス３、第１コンバータ１０、第２コンバータ２０、第１リアクトル１４、第２リアクトル２４、及び、制御回路３０を備える。トランス３は、図示しないコアに巻回された第１巻線３ａ及び第２巻線３ｂを有する。磁気的に結合された第１巻線３ａ及び第２巻線３ｂの間の電磁誘導によって、直流電源ＰＳ１に接続される第１巻線３ａ側の回路と、バッテリＰＳ２に接続される第２巻線３ｂ側の回路とは、電気的に絶縁された上で、双方向に電力伝送を行うことが可能である。

第１コンバータ１０は、第１ブリッジ回路４１及び第２ブリッジ回路４２を含むフルブリッジ回路により構成される。第１ブリッジ回路４１は、第１正極電線１１及び第１負極電線１２の間に直列接続された、半導体スイッチング素子（以下、単に、スイッチング素子と称する）Ｑ４Ａ及びＱ４Ｂを有する。第２ブリッジ回路４２は、第１正極電線１１及び第１負極電線１２の間に直列接続された、スイッチング素子Ｑ３Ａ，Ｑ３Ｂを有する。

即ち、第１ブリッジ回路４１は、正極側の第１スイッチング素子Ｑ４Ａと、負極側の第１スイッチング素子Ｑ４Ｂとの直列接続回路である。第２ブリッジ回路４２は、正極側の第２スイッチング素子Ｑ３Ａと、負極側の第２スイッチング素子Ｑ３Ｂとの直列接続回路である。

第１正極電線１１及び第１負極電線１２は、直流電源ＰＳ１の正極及び負極と電気的に接続されている。第１ブリッジ回路４１の中間点及び第２ブリッジ回路４２の中間点は、第１巻線３ａの両端子とそれぞれ電気的に接続される。尚、各ブリッジ回路において、中間点は、正極側のスイッチング素子及び負極側のスイッチング端子との接続点に相当する。第１コンバータ１０は、スイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂのオンオフ制御により、直流電源ＰＳ１及びトランス３の第１巻線３ａの間で、直流／交流の双方向の電力変換を実行する。

同様に、第２コンバータ２０は、第３ブリッジ回路４３及び第４ブリッジ回路４４を含むフルブリッジ回路により構成される。第３ブリッジ回路４３は、第２正極電線２１及び第２負極電線２２との間に直列接続されたスイッチング素子Ｑ１Ａ，Ｑ１Ｂを有する。第４ブリッジ回路４４は、第２正極電線２１及び第２負極電線２２との間に直列接続されたスイッチング素子Ｑ２Ａ，Ｑ２Ｂを有する。第３ブリッジ回路４３は、正極側の第３スイッチング素子Ｑ１Ａと、負極側の第３スイッチング素子Ｑ１Ｂとの直列接続回路である。第４ブリッジ回路４４は、正極側の第４スイッチング素子Ｑ２Ａと、負極側の第４スイッチング素子Ｑ２Ｂとの直列接続回路である。

尚、第１ブリッジ回路４１、第２ブリッジ回路４２、第３ブリッジ回路４３、及び、第４ブリッジ回路４４の各々において、正極側および負極側の各々に複数のスイッチング素子を配置することも可能である。又、各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂには、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、又は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の、制御回路３０からの制御信号によってオンオフ制御可能な任意のスイッチング素子を適用することが可能である。

又、各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂには、ダイオード５１（以下、逆並列ダイオード５１とも称する）が逆並列接続されている。各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂのオンオフには、スイッチング時のスイッチング素子の両端電圧をほぼゼロとする、ゼロ電圧スイッチングを適用することが好ましい。各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂには、コンデンサ５２（以下、並列コンデンサ５２とも称する）が必要に応じて並列接続される。

第２正極電線２１及び第２負極電線２２は、バッテリＰＳ２の正極及び負極と電気的に接続される。第３ブリッジ回路４３の中間点及び第４ブリッジ回路４４の中間点は、第２巻線３ｂの両端子とそれぞれ電気的に接続される。第２コンバータ２０は、スイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂのオンオフ制御により、バッテリＰＳ２及びトランス３の第２巻線３ｂの間で直流／交流の双方向の電力変換を実行する。

第１コンバータ１０側において、第１リアクトル１４は、第１コンバータ１０及び第１巻線３ａとの接続経路中に直列接続されている。本実施形態では、第１リアクトル１４は、第１ブリッジ回路４１の中間点と、第１巻線３ａの第１端子との間の接続経路中に直列接続されている。或いは、第１リアクトル１４は、第２ブリッジ回路４２の中間点と、第１巻線３ａの第２端子との間の接続経路中に直列接続されてもよい。更に、第１コンバータ１０は、第１正極電線１１と第１負極電線１２との間に、直流電源ＰＳ１と並列に接続される第１平滑コンデンサ１３をさらに含む。

第２コンバータ２０側において、第２リアクトル２４は、第２コンバータ２０及び第２巻線３ｂとの接続経路中に直列接続されている。本実施形態では、第２リアクトル２４は、第３ブリッジ回路４３の中間点と第２巻線３ｂの第１端子との間の接続経路中に直列接続されている。或いは、第２リアクトル２４は、第４ブリッジ回路４４の中間点と、第２巻線３ｂの第２端子との間の接続経路中に直列接続されてもよい。更に、第２コンバータ２０は、第２正極電線２１と第２負極電線２２との間に、バッテリＰＳ２と並列に接続される第２平滑コンデンサ２３を含む。第１リアクトル１４及び第２リアクトル２４により、ＤＣ／ＤＣコンバータ１００では、後述する励磁のためのインダクタンス要素を、第１コンバータ１０及び第１巻線３ａを含む経路上、及び、第２コンバータ２０及び第２巻線３ｂを含む経路上に設けることが可能である。尚、第１リアクトル１４及び第２リアクトル２４の配置は必須ではなく、第１巻線３ａ及び第２巻線３ｂの漏れインダクタンスによって当該インダクタンス要素を構成することも可能である。

但し、漏れインダクタンスのみによってリアクトル要素を構成すると、インダクタンス値の調整が困難である。更に、当該インダクタンス値の調整のために漏れインダクタンスを増加させることにより、トランス３での変換効率が低下することも懸念される。このため、必要に応じて、外付けの第１リアクトル１４及び第２リアクトル２４を配置することにより、漏れインダクタンスを過度に増加させることなく、インダクタンス要素のインダクタンス値を適切に確保することが可能となるので、制御安定性及び効率の向上を図ることができる。或いは、トランス３の一次側又は二次側のみに外付けのリアクトルと設けられる構成、即ち、第１リアクトル１４及び第２リアクトル２４の一方のみが配置される構成とされてもよい。

又、第１リアクトル１４は、第１ブリッジ回路４１の中間点と、第１巻線３ａの第１端子との間、及び、第２ブリッジ回路４２の中間点と、第１巻線３ａの第２端子との間の両方に接続されてもよい。同様に、第２リアクトル２４は、第３ブリッジ回路４３の中間点と、第２巻線３ｂの第１端子との間、及び、第４ブリッジ回路４４の中間点と、第２巻線３ｂの第２端子の間、の両方に接続されてもよい。

又、第２平滑コンデンサ２３とバッテリＰＳ２との間の第２正極電線２１には、リアクトル２５が直列接続されている。バッテリＰＳ２の充放電電流ｉ（以下、単に「電流ｉ」と表記する）を検出するために、リアクトル２５には図示しない電流センサが設けられている。尚、当該電流センサは、第２平滑コンデンサ２３よりも、第２コンバータ２０側に設けられてもよい。電流ｉは、図１中の矢印の向きを正とする。従って、バッテリＰＳ２の放電時には電流ｉは正であり（ｉ＞０）であり、反対に、バッテリＰＳ２の充電時には電流ｉは負である（ｉ＜０）。

更に、第１コンバータ１０から直流電源ＰＳ１に出力される出力電圧ｖを検出するために、第１平滑コンデンサ１３の両端電圧を検出する電圧センサ（図示せず）が設けられる。当該電流センサ及び電圧センサの出力信号は、制御回路３０に入力される。制御回路３０は、電流センサ及び電圧センサの出力信号に基づいて、バッテリＰＳ２の電流ｉ及び第１コンバータ１０の出力電圧ｖを検出することができる。

制御回路３０は、各スイッチング素子のオンオフ駆動制御を行う処理回路を含んで構成される。当該処理回路は、演算処理装置、及び、記憶装置等のデジタル電子回路により構成されてもよいし、コンパレータ、オペアンプ、差動増幅回路等のアナログ電子回路から構成されてもよいし、デジタル電子回路及びアナログ電子回路の双方により構成されてもよい。

制御回路３０は、直流電源ＰＳ１とバッテリＰＳ２との間の電力伝送量に基づいて、第１コンバータ１０の各スイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂをオンオフ駆動制御する駆動信号３１ａと、第２コンバータ２０の各スイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ２Ａ，Ｑ２Ｂをオンオフ駆動制御する駆動信号３１ｂとを生成する。

制御回路３０では、特許文献１と同様に、電力伝送量を表す中間変数として出力ＤＵＴＹ比を用いることができる。詳細については後述するが、制御回路３０は電力伝送量の指令値に基づいて出力ＤＵＴＹ比を演算するとともに、演算された出力ＤＵＴＹ比に基づいて第１コンバータ１０及び第２コンバータ２０の各スイッチング素子をオンオフ駆動制御する駆動信号３１ａ，３１ｂを生成する。この際に、制御回路３０は、実際の電力伝送量が指令値に近付くように、後述するフィードバック制御によって中間変数である上記出力ＤＵＴＹ比を変化させる。

（ＤＣ／ＤＣコンバータでの基準素子及び対角素子）
制御回路３０は、第１ブリッジ回路４１において、正極側又は負極側のいずれか一方のスイッチング素子を第１基準素子ＱＢ１と定め、第２ブリッジ回路４２における第１基準素子とは反対の極側のスイッチング素子を第１対角素子ＱＯ１と定めて、第１コンバータ１０を制御する。本実施の形態では、第１ブリッジ回路４１の正極側の第１スイッチング素子Ｑ４Ａが第１基準素子ＱＢ１に定められるとともに、第２ブリッジ回路４２では、第１基準素子ＱＢ１（正極側）とは反対の極にあたる負極側の第２スイッチング素子Ｑ３Ｂが第１対角素子ＱＯ１に定められる。

或いは、反対に、第１基準素子ＱＢ１が設定される第１コンバータ１０のブリッジ回路を第１ブリッジ回路４１と定義し、第１対角素子ＱＯ１が設定される第１コンバータ１０のブリッジ回路を第２ブリッジ回路４２と定義してもよい。即ち、スイッチング素子Ｑ３Ａ，Ｑ３Ｂの一方を第１基準素子ＱＢ１に定め、スイッチング素子Ｑ４Ａ，Ｑ４Ｂの一方（第１基準素子と反対の極側）を第１対角素子ＱＯ１に定めることも可能である。

同様に、制御回路３０は、第３ブリッジ回路４３において、正極側又は負極側のいずれか一方のスイッチング素子を第２基準素子ＱＢ２と定め、第４ブリッジ回路４４における第２基準素子とは反対の極側のスイッチング素子を第２対角素子ＱＯ２と定めて、第２コンバータ２０を制御する。本実施の形態では、第３ブリッジ回路４３のうち、第１ブリッジ回路４１と同じ正極側の第３スイッチング素子Ｑ１Ａが第２基準素子ＱＢ２に定められる。又、第４ブリッジ回路４４のうち、正極側とされた第２基準素子ＱＢ２とは反対の極にあたる負極側の第４スイッチング素子Ｑ２Ｂが第２対角素子ＱＯ２に定められる。

或いは、第２コンバータ２０においても、第２基準素子ＱＢ２が設定される第２コンバータ２０のブリッジ回路が第３ブリッジ回路４３と定義され、第２対角素子ＱＯ２が設定される第２コンバータ２０のブリッジ回路が第４ブリッジ回路４４と定義されてもよい。即ち、スイッチング素子Ｑ２Ａ，Ｑ２Ｂの一方を第２基準素子ＱＢ２に定め、スイッチング素子Ｑ１Ａ，Ｑ１Ｂの一方（第２基準素子と反対の極側）を第２対角素子ＱＯ２に定めることも可能である。

（第１電力伝送の基本制御挙動）
ＤＣ／ＤＣコンバータ１００では、直流電源ＰＳ１からバッテリＰＳ２に電力を伝送、即ち、バッテリＰＳ２を充電する第１電力伝送と、バッテリＰＳ２から直流電源ＰＳ１に電力を伝送、即ち、バッテリＰＳ２を放電する第２電力伝送とが選択的に実行される。まず、第１電力伝送の回路動作について説明する。

第１電力伝送には、第２リアクトル２４の昇圧動作を伴わないバッテリＰＳ２の充電（以下、降圧充電とも称する）と、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電とも称する）とが含まれる。

図２には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。これに対して、図３には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の昇圧充電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。

尚、図２及び図３には、降圧充電及び昇圧充電の原理を説明するための波形例が示されており、後述の図１２等で説明する第１位相シフト量θ１及び第２位相シフト量θ２の制御とは厳密には一致していない。即ち、図２及び図３では、説明を簡略化するために、第１ブリッジ回路４１のスイッチング周期Ｔｓｗを、期間Ａ～Ｊの１０個の期間に分割し、各期間Ａ～Ｊにおいて、各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂのオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定されている。

図２を参照して、昇圧動作を伴わない第１電力伝送である降圧充電動において、制御回路３０は、第１コンバータ１０では、第１ブリッジ回路４１及び第２ブリッジ回路４２のそれぞれにおける正極側及び負極側のスイッチング素子Ｑ３Ａ，Ｑ３Ｂ，Ｑ４Ａ，Ｑ４Ｂを、予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。

一方で、制御回路３０は、降圧充電動作において第２コンバータ２０では、第４ブリッジ回路４４の正極側及び負極側の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂを予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする一方で、第３ブリッジ回路４３の正極側及び負極側の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂをオフ状態に維持する。

尚、本実施の形態では、制御回路３０は、短絡防止時間ｔｄを挟んで、正極側及び負極側のスイッチング素子を交互に等間隔でオンするように構成されている。すなわち、正極側及び負極側のスイッチング素子は、短絡防止時間ｔｄを除くと、それぞれ５０％のオン時間比率で制御される。短絡防止時間ｔｄは、正極側及び負極側のスイッチング素子との同時オンを防止するために設定された時間（いわゆる、デッドタイム）であり、短絡防止時間ｔｄの間は、正極側及び負極側のスイッチング素子の両方ともオフ状態とされる。

具体的には、第１ブリッジ回路４１について、制御回路３０は、正極側の第１スイッチング素子Ｑ４Ａのオン期間に対応して駆動信号をオンするとともに、第１スイッチング素子Ｑ４Ａのオフから、短絡防止時間ｔｄ経過した後、負極側の第１スイッチング素子Ｑ４Ｂの駆動信号をオンする。当該駆動信号は、第１スイッチング素子Ｑ４Ｂのオン期間に対応してオンされる。第１スイッチング素子Ｑ４Ｂのオフから、短絡防止時間ｔｄ経過した後、再び、正極側の第１スイッチング素子Ｑ４Ａの駆動信号がオンされる。

短絡防止時間ｔｄは、第１コンバータ１０の各スイッチング素子をオンするとき、各スイッチング素子の並列コンデンサ５２の電圧が第１平滑コンデンサ１３の電圧まで増加するのに要する時間、又は、並列コンデンサ５２の電圧がゼロ電圧付近まで低下するのに要する時間に対応して予め設定される。この結果、各スイッチング素子のオン時間Ｔｏｎは、スイッチング周期Ｔｓｗ及び短絡防止時間ｔｄを用いると、Ｔｏｎ＝（Ｔｓｗ－２×ｔｄ）／２で示される。

図２の降圧充電動作の場合、制御回路３０は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第１位相シフト量θ１として制御する。又、制御回路３０は、第１基準素子ＱＢ１のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を、第２位相シフト量θ２として制御する。

制御回路３０は、電力伝送量（本例では、出力ＤＵＴＹ比とも等価）に基づいて第１位相シフト量θ１及び第２位相シフト量θ２を変化させる。尚、本実施の形態では、第１位相シフト量θ１及び第２位相シフト量θ２は、進み方向の位相シフト量とされる。

図３の昇圧充電動作においても、制御回路３０は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第１位相シフト量θ１とし、第１基準素子ＱＢ１のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を第２位相シフト量θ２として制御する。

制御回路３０は、電力伝送量（出力ＤＵＴＹ比）に基づいて、第１位相シフト量θ１及び第２位相シフト量θ２を変化させる。図３においても、第１位相シフト量θ１及び第２位相シフト量θ２は進み方向の位相シフト量とされる。図３の昇圧充電動作の場合、第２位相シフト量θ２は第１位相シフト量θ１より大きい値となっている。

ここで、図２及び図３を用いて、バッテリＰＳ２の充電時の動作について、詳細に説明する。

降圧充電（図２）及び昇圧充電（図３）を通じて、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）と第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）とが同時にオンしている期間を第１対角オン時間ｔ１と定義すると、第１位相シフト量θ１に応じて、第１対角オン時間ｔ１が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂと、正極側の第２スイッチング素子Ｑ３Ａとが同時にオンしている期間（第１対角オン時間ｔ１ａとも称する）は、第１対角オン時間ｔ１と等しくなる。

又、図２の降圧放電においては、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ、Ｑ４Ｂのオンオフ駆動信号を、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ、Ｑ１Ｂの仮想オンオフ駆動信号に設定する。そして、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）の仮想オンオフ駆動信号と、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号とが同時にオンしている期間を第２仮想対角オン時間ｔ２とすると、第２位相シフト量θ２に応じて第２仮想対角オン時間ｔ２が変化する。又、負極側の第３スイッチング素子Ｑ１Ｂの仮想オンオフ駆動信号と正極側の第４スイッチング素子Ｑ２Ａのオンオフ駆動信号とが同時にオンしている第２仮想対角オン時間ｔ２ａも第２仮想対角オン時間ｔ２と等しい。

図３の昇圧充電においても、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ、Ｑ４Ｂのオンオフ駆動信号を、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ、Ｑ１Ｂの仮想オンオフ駆動信号に設定する。そして、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）の仮想オンオフ駆動信号と、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号とが同時にオンしている期間を第２仮想対角オン時間ｔ２とすると、第２位相シフト量θ２に応じて第２仮想対角オン時間ｔ２が変化する。又、負極側の第３スイッチング素子Ｑ１Ｂの仮想オンオフ駆動信号と正極側の第４スイッチング素子Ｑ２Ａのオンオフ駆動信号とが同時にオンしている第２仮想対角オン時間ｔ２ａも第２仮想対角オン時間ｔ２と等しい。

尚、降圧充電及び昇圧充電におけるＤＣ／ＤＣコンバータ（バッテリ充放電装置）１００の回路動作は特許文献１と同様であり、図３（昇圧充電）に示されている各ゲートパターンに対応する電流経路は、上記の特許文献１にも説明されている。

図４～図７には、降圧充電時における電流経路が示される。図４には、図２の期間Ｃのゲートパターンに対応する電流経路が示され、図５には、図２の期間Ｅのゲートパターンに対応する電流経路が示される。又、図６には、図２の期間Ｆのゲートパターンに対応する電流経路が示され、図７には、図２の期間Ｈのゲートパターンに対応する電流経路が示される。

図４を参照して、図２の期間Ｃでは、第１コンバータ１０において、正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンになるため、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送されて、第１リアクトル１４が励磁される。

一方で、期間Ｃでは、第２コンバータ２０において、正極側の第４スイッチング素子Ｑ２Ａがオフする一方で、負極側の第４スイッチング素子Ｑ２Ｂがオンされるが、バッテリＰＳ２を充電する電流経路は、正極側の第３スイッチング素子Ｑ１Ａ（オフ）の逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂ（オフ）の逆並列ダイオード５１とを介して形成される。

図５を参照して、図２の期間Ｅでは、第１コンバータ１０において、正極側の第１スイッチング素子Ｑ４Ａがオフされる。スイッチング素子Ｑ４Ａのオフにより、第１コンバータ１０における電流は、直流電源ＰＳ１を経由せずに、負極側の第１スイッチング素子Ｑ４Ｂの逆並列ダイオード５１と、負極側の第２スイッチング素子Ｑ３Ｂとを介した電流経路を流れる。このとき、トランス３の第１巻線３ａには、直流電源ＰＳ１の出力電圧が印加されない。

一方で、第２コンバータ２０では、スイッチング素子Ｑ１Ａ（オフ）及びスイッチング素子Ｑ２Ｂの逆並列ダイオード５１を経由する、図４（期間Ｃ）と同様の電流経路が形成される。この結果、励磁された第１リアクトル１４のエネルギは、トランス３を経由してバッテリＰＳ２側に伝送される。

図５の回路状態が継続すると、第２コンバータ２０での、スイッチング素子Ｑ１Ａ（オフ）及びスイッチング素子Ｑ２Ｂ（オフ）の逆並列ダイオード５１を含む電流経路によってバッテリＰＳ２側へ流れる電流が徐々に減少する。

図６を参照して、図２の期間Ｆでは、第１コンバータ１０ではスイッチング素子Ｑ４Ｂがオンするため、スイッチング素子Ｑ３Ｂ及びＱ４Ｂがオンした状態となる。又、第２コンバータ２０では、スイッチング素子Ｑ２Ｂのオンが維持される。この結果、第１コンバータ１０において、スイッチング素子Ｑ４Ｂと、スイッチング素子Ｑ３Ｂの逆並列ダイオード５１とを含む電流経路ＣＰ１が形成される。一方で、第２コンバータ２０においても、スイッチング素子Ｑ２Ｂと、スイッチング素子Ｑ１Ｂの逆並列ダイオード５１とを含む電流経路ＣＰ２が形成される。

これにより、ＤＣ／ＤＣコンバータ１００には、第１コンバータ１０及び第２コンバータ２０がトランス３に対して、共にゼロ電圧を出力する期間（以下、「ゼロ電圧期間」とも称する）が発生する。ゼロ電圧期間では、直流電源ＰＳ１及びバッテリＰＳ２の電力伝送が実際には発生しない一方で、電流経路ＣＰ１及びＣＰ２によって、トランス３を介して、第１コンバータ１０及び第２コンバータ２０には、循環電流が発生する。

ゼロ電圧期間では、トランス３の第１巻線３ａ及び第２巻線３ｂに印可される電圧は、スイッチング素子（ＩＧＢＴ）又は逆並列ダイオード５１のフォワード電圧、及び、導線の抵抗分による電位差等が主要となる。これらの電圧は、図４及び図５で第１巻線３ａ及び第２巻線３ｂに印可される電圧とは逆方向の電圧であるため、図５でトランス３に流れる電流を停止させる方向に働き、トランス３に発生した偏磁を抑制する方向へ作用する。

図７を参照して、図２の期間Ｈでは、正極側の第２スイッチング素子Ｑ３Ａがオンされるため、正極側の第２スイッチング素子Ｑ３Ａ及び負極側の第１スイッチング素子Ｑ４Ｂを含む経路の電流により、再び第１リアクトル１４が励磁される。期間Ｈ以降では、第１コンバータ１０及び第２コンバータ２０において、期間Ｃ～Ｇとは電流方向が反転した動作が繰り返されるため、詳細な回路動作の説明は省略する。

このように、図２の降圧充電動作では、第２リアクトル２４の励磁、即ち、昇圧動作を伴うことなく、バッテリＰＳ２が充電されることが理解される。尚、降圧充電動作では、期間Ａにおいても、ゼロ電圧期間が発生する。期間Ａでは、第１コンバータ１０において、スイッチング素子Ｑ４Ａ（オン）と、スイッチング素子Ｑ３Ａの逆並列ダイオード５１とを含む電流経路が形成されるとともに、第２コンバータ２０では、スイッチング素子Ｑ２Ａ（オン）とスイッチング素子Ｑ１Ａの逆並列ダイオード５１とを含む電流経路が形成される。

次に、ＤＣ／ＤＣコンバータ１００の昇圧充電の回路動作を説明する。上述のように、図３に示される各ゲートパターンに対応する電流経路は、上記特許文献１にも説明されている。ここでは、図３の期間Ｂ及び期間Ｃにおける電流経路を説明することで、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電）が実行されることを説明する。

図８には、図３の期間Ｂのゲートパターンに対応する電流経路が示される。
図８を参照して、図３の期間Ｂでは、第１コンバータ１０において正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンになり、対角２素子が導通する。そのため、正極側の第１スイッチング素子Ｑ４Ａと、負極側の第２スイッチング素子Ｑ３Ｂと介した電流により、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送されることによって第１リアクトル１４が励磁される。

又、期間Ｂでは、第２コンバータ２０において、正極側の第４スイッチング素子Ｑ２Ａがオンされる。そのため、電流は、正極側の第４スイッチング素子Ｑ２Ａと、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１とを介して、第２リアクトル２４に還流する。この電流により、第２リアクトル２４が励磁される。この結果、期間Ｂでは、第１リアクトル１４及び第２リアクトル２４が励磁される。本実施の形態では、この受電側のリアクトルが励磁されて、結果として、第１リアクトル１４及び第２リアクトル２４の両方が励磁される動作を昇圧と称している。

図９には、図３の期間Ｃのゲートパターンに対応する電流経路が示される。
図９を参照して、図３の期間Ｃでは期間Ｂと同様に、第１コンバータ１０において正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンされることにより、第１リアクトル１４が励磁される。

一方、期間Ｃでは、第２コンバータ２０において、正極側の第４スイッチング素子Ｑ２Ａがオフとなり、電流は、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１とを介して、バッテリＰＳ２側に流れる。

従って、期間Ｃでは、第１リアクトル１４及び第２リアクトル２４の励磁エネルギが、バッテリＰＳ２側へ伝送される。これにより、第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧充電）が実現される。尚、昇圧充電時にも、ゼロ電圧期間は発生する。例えば、図３では、スイッチング素子Ｑ３Ｂがオンする直前の期間Ａ、及び、スイッチング素子Ｑ３Ａがオンする直前の期間Ｆがゼロ電圧期間となる。

（第２電力伝送の基本制御挙動）
次に、バッテリＰＳ２から直流電源ＰＳ１に電力を伝送、即ち、バッテリＰＳ２を放電する第２電力伝送の回路動作について説明する。第２電力伝送についても、受電側の第１リアクトル１４の昇圧動作を伴わないバッテリＰＳ２の放電（以下、降圧放電とも称する）と、第１リアクトル１４の昇圧動作を伴うバッテリＰＳ２の充電（昇圧放電とも称する）とが含まれる。

図１０には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の降圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。又、図１１には、実施の形態１に係るＤＣ／ＤＣコンバータ１００の昇圧放電における各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。

尚、図１０及び図１１についても、降圧充電及び昇圧充電の原理を説明するための波形例が示されており、後述する第３位相シフト量θ３及び第４位相シフト量θ４の制御とは厳密には一致していない。即ち、図１０及び図１１においても、説明を簡略化するために、第３ブリッジ回路４３のスイッチング周期Ｔｓｗを、期間Ａ～Ｊの１０個の期間に分割し、各期間Ａ～Ｊに、各スイッチング素子のオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定されている。

図１０を参照して、昇圧動作を伴わない第２電力伝送である降圧放電動作では、制御回路３０は、第３ブリッジ回路４３及び第４ブリッジ回路４４のそれぞれにおける正極及び負極側のスイッチング素子Ｑ１Ａ，Ｑ１Ｂ，Ｑ１Ａ，Ｑ１Ｂを予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする。

一方で、制御回路３０は、降圧放電動作では、第２ブリッジ回路４２の正極側及び負極側の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂを予め設定されたスイッチング周期Ｔｓｗ中に交互に等間隔で１回ずつオンする一方で、第１ブリッジ回路４１の正極側及び負極側の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂをオフ状態に維持する。

尚、本実施の形態では、制御回路３０は、バッテリＰＳ２の放電時（第２の電力伝送）においても、上述したバッテリＰＳ２の充電時（第１の電力伝送）と同様に、短絡防止時間ｔｄを挟んで、正極側及び負極側のスイッチング素子を交互に等間隔でオンするように構成されている。

第２の電力伝送において、制御回路３０は、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を第３位相シフト量θ３として制御する。又、制御回路３０は、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第４位相シフト量θ４とする。

制御回路３０は、バッテリＰＳ２から直流電源ＰＳ１への電力伝送量（即ち、出力ＤＵＴＹ比）に基づいて、第３位相シフト量θ３及び第４位相シフト量θ４を変化させる。尚、第３位相シフト量θ３及び第４位相シフト量θ４は、上述の第１位相シフト量θ１及び第２位相シフト量θ２と同様に、進み方向の位相シフト量とされる。

図１１を参照して、昇圧放電動作においても、制御回路３０は、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）のオンオフ駆動信号に対する第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）のオンオフ駆動信号の位相シフト量を第３位相シフト量θ３として制御する。又、制御回路３０は、第２基準素子ＱＢ２のオンオフ駆動信号に対する第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号の位相シフト量を第４位相シフト量θ４とする。

図１１の昇圧放電動作では、第４位相シフト量θ４は第３位相シフト量θ３より大きい値となっている。これに対して、図１０の降圧放電動作では、第４位相シフト量θ４は第３位相シフト量θ３と同等である。

尚、図１０に示す降圧放電時の各スイッチング素子のオンオフ駆動信号は、図２に示した降圧充電時における、第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものである。

同様に、図１１に示す昇圧放電時の各スイッチング素子のオンオフ駆動信号は、図３に示した昇圧充電時における第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とを入れ替え、かつ、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とを入れ替えたものである。

図１０及び図１１に示すように、第２基準素子ＱＢ２（正極側の第３スイッチング素子Ｑ１Ａ）と第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）とが同時にオンしている期間を第３対角オン時間ｔ３とすると、第３位相シフト量θ３に応じて第３対角オン時間ｔ３が変化する。また、負極側の第３スイッチング素子Ｑ１Ｂと正極側の第４スイッチング素子Ｑ２Ａとが同時にオンしている期間（第３対角オン時間ｔ３ａ）は第３対角オン時間ｔ３と等しい。

又、図１０においては、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ、Ｑ１Ｂのオンオフ駆動信号を、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ、Ｑ４Ｂの仮想オンオフ駆動信号に設定する。そして、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）の仮想オンオフ駆動信号と、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）の仮想オンオフ駆動信号とが同時にオンしている期間を第４仮想対角オン時間ｔ４とすると、第４位相シフト量θ４に応じて第４仮想対角オン時間ｔ４が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂの仮想オンオフ駆動信号と、正極側の第２スイッチング素子Ｑ３Ａの仮想オンオフ駆動信号とが同時にオンしている第４仮想対角オン時間ｔ４ａも、第４仮想対角オン時間ｔ４と等しくなる。

更に、図１１の昇圧放電においては、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号を、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂの仮想オンオフ駆動信号に設定する。

そして、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）の仮想オンオフ駆動信号と、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）のオンオフ駆動信号とが同時にオンしている期間を第４仮想対角オン時間ｔ４とすると、第４位相シフト量θ４に応じて第４仮想対角オン時間ｔ４が変化する。又、負極側の第１スイッチング素子Ｑ４Ｂの仮想オンオフ駆動信号と、正極側の第２スイッチング素子Ｑ３Ａのオンオフ駆動信号とが同時にオンしている第４仮想対角オン時間ｔ４ａも、第４仮想対角オン時間ｔ４と等しくなる。

昇圧放電及び降圧放電においても、図３及び図４等を用いて上述した昇圧充電及び降圧充電の動作と、第１コンバータ１０と第２コンバータ２０とを入れ替えた同様の動作が成り立つ。即ち、図１０及び図１１に示されたゲートパターンが適用される昇圧放電及び降圧放電では、図４～図９で説明した昇圧充電及び降圧充電に対して、第１コンバータ１０及び第２コンバータ２０の回路動作が入れ替えられる。従って、昇圧放電及び降圧放電での回路動作について、詳細な説明は省略する。

（電力伝送量に基づく位相シフト量の制御）
図１２は、実施の形態１に係るＤＣ／ＤＣコンバータ１００における電力伝送量に基づく位相シフト量の制御を説明するグラフである。図１２の３段のグラフの横軸には、共通に、第１直流電源ＰＳ１から第２直流電源（バッテリ）ＰＳ２への電力伝送量Ｐ１［Ｗ］、及び、第２直流電源（バッテリ）ＰＳ２から第１直流電源ＰＳ１への電力伝送量Ｐ２［Ｗ］が示される。図１２の横軸上では、右側へ行くほど電力伝送量Ｐ１が増加し、左側へいくほど電力伝送量Ｐ２が増加する（Ｐ１＞０，Ｐ２＞０）。

例えば、制御回路３０は、図１２の上段のグラフに示されるように、電力伝送指令値Ｐｒｅｆに基づいて出力ＤＵＴＹ比を演算する。図１２において、第１電力伝送（バッテリＰＳ２の充電）を行う場合には、Ｐｒｅｆ＝Ｐ１（指令値）に設定される。これに対して、第２電力伝送（バッテリＰＳ２の放電）を行う場合には、Ｐｒｅｆ＝－Ｐ２（指令値）に設定される。このようにすると、制御回路３０は、電力伝送指令値Ｐｒｅｆに対して比例関係となるように、出力ＤＵＴＹ比を演算することができる。

（第１電力伝送における位相シフト量の制御）
まず、第１電力伝送（バッテリＰＳ２の充電）の場合について詳細に説明する。図１２の中段のグラフの右半分に示されるように、制御回路３０は、電力伝送量Ｐ１が０から第１基準値Ｐｒ１（Ｐｒ１＞０）までの間にある場合、言い換えると、出力ＤＵＴＹ比が０から第１基準値Ｄｒ１（Ｄｒ１＞０）までの間にある場合には、電力伝送量Ｐ１、即ち、出力ＤＵＴＹ比が増加するのに従って、第１位相シフト量θ１を減少させる。更に、第２位相シフト量θ２についても、出力ＤＵＴＹ比に応じて、第１位相シフト量θ１と同量減少される。

Ｐ１＝Ｐｒ１のときには、第１位相シフト量θ１と第２位相シフト量θ２は同量に設定される。以下では、Ｐ１＝Ｐｒ１の切替点における第１位相シフト量θ１及び第２位相シフト量θ２を基準位相シフト量θｒとも称する。例えば、基準位相シフト量θｒは、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの２５％となる電力伝送量Ｐ１（出力ＤＵＴＹ比）に対応させて予め設定することができる。

制御回路３０は、Ｐ１＞Ｐｒ１の領域では、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するのに従って、第１位相シフト量θ１を減少させる一方で、第２位相シフト量θ２を増加させる。即ち、Ｐｒｅｆ＞０の領域全体では、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に従って、第１位相シフト量θ１は連続的に減少する。従って、Ｐ１＞Ｐｒ１の領域では、θ２＞θ１であり、電力伝送量Ｐ１（出力ＤＵＴＹ比）が大きいほど、位相差Δθ（Δθ＝θ２－θ１）は大きくなる。

第１電力伝送では、入力側の直流電源ＰＳ１の電圧よりも、出力側のバッテリＰＳ２の電圧が高いときには、第１基準値Ｐｒ１は、降圧充電動作及び昇圧充電動作の切替点と一致することになる。Ｐ１＜Ｐｒ１での第１位相シフト量θ１及び第２位相シフト量θ２の設定では、昇圧を伴う電力伝送が実行できないからである。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が０から第１基準値Ｐｒ１までの間である場合は、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に対して一定の第１傾き（絶対値）で、第１位相シフト量θ１を最大値（本例では、スイッチング周期Ｔｓｗの４５％）から、スイッチング周期Ｔｓｗの２５％まで減少させる。

制御回路３０は、電力伝送量Ｐ１が第１基準値Ｐｒ１から第１基準値Ｐｒ１の２倍（２・Ｐｒ１）までの間にある場合は、第１位相シフト量θ１を、電力伝送量Ｐ１（出力ＤＵＴＹ比）に対して上記と同じ第１傾き（絶対値）で、スイッチング周期Ｔｓｗの２５％から最小値（本例では、スイッチング周期Ｔｓｗの５％）まで減少させる。同時に、Ｐ＝Ｐｒ１において第１位相シフト量θ１と同量である第２位相シフト量θ２は、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に対して上記と同じ第１傾き（絶対値）で、スイッチング周期Ｔｓｗの２５％から最大値まで増加される。この結果、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第１基準値Ｐｒ１以上の領域では、第１位相シフト量θ１及び第２位相シフト量θ２の和は一定である。

本実施の形態に係るＤＣ／ＤＣコンバータ１００では、出力ＤＵＴＹ比（即ち、電力伝送量Ｐ１，Ｐ２）に応じて、位相シフト量に加えて、スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂのスイッチング周波数を更に制御することで、電力変換効率を改善する。

図１３は、実施の形態１に係るＤＣ／ＤＣコンバータ１００における電力伝送量に基づくスイッチング周波数の制御を説明するグラフである。図１３の（ａ）及び（ｂ）の横軸は、出力ＤＵＴＹ比であり、上段の（ａ）には、出力ＤＵＴＹ比に対するスイッチング周波数ｆｓｗの制御が示され、下段の（ｂ）には、出力ＤＵＴＹ比に対するトランス３の第１巻線３ａ及び第２巻線３ｂへの印可電圧のＶＴ積（電圧及び時間の積）の変化が示される。

図１３を参照して、比較例として、出力ＤＵＴＹ比の変化に対してスイッチング周波数を一定（ｆｓｗ＝ｆ１）としたときの特性が点線で示される。ＶＴ積は、同一の出力ＤＵＴＹ比に対して、スイッチング周波数が高い程大きくなる。又、同一のスイッチング周波数では、第１位相シフト量θ１及び第２位相シフト量θ２の和に比例して、ＶＴ積は大きくなる。

このため、スイッチング周波数ｆｓｗが一定のときには、図１３（ｂ）に点線で示されるように、出力ＤＵＴＹ比が第１基準値Ｄｒ１より小さい領域、即ち、図１２において、Ｐ１＜Ｐｒ１の領域において、ＶＴ積は、出力ＤＵＴＹ比と比例して増加する。

一方で、出力ＤＵＴＹ比が第１基準値Ｄｒ１以上の領域では、図１２の中段に示されるように、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第１基準値Ｐｒ１以上の領域では、第１位相シフト量θ１及び第２位相シフト量θ２の和（即ち、第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａの和）は一定であるので、ＶＴ積も一定となる。尚、スイッチング周波数ｆ１は、出力ＤＵＴＹが大きい領域におけるＶＴ積最大値（ＶＴｍａｘ）が、トランス３の許容最大値（定格値）を超えないように決定される。

図１３（ｂ）から、出力ＤＵＴＹ比が第１基準値Ｄｒ１より小さい領域、即ち、図１２において、Ｐ１＜Ｐｒ１の領域において、スイッチング周波数ｆｓｗ＝ｆ１に対して、トランス３のＶＴ積には余裕があることが理解される。

従って、実施の形態１に係るＤＣ／ＤＣコンバータ１００では、出力ＤＵＴＹ比がＤｒ１より小さい領域（Ｐ１＜Ｐｒ１）におけるスイッチング周波数ｆｓｗを、Ｐ１＞Ｐｒ１の領域でのスイッチング周波数（ｆｓｗ＝ｆ１）よりも低下させる。例えば、図１３（ｂ）に示す様に、出力ＤＵＴＹ比がＤｒ１以上の領域では、ＶＴ積の最大値ＶＴｍａｘがトランス３の定格値を超えないように決定されたｆｓｗ＝ｆ１に固定される一方で、出力ＤＵＴＹ比が０からＤｒ１までの範囲では、出力ＤＵＴＹ比の一次関数として、スイッチング周波数ｆｓｗがｆ０からｆ１まで変化するように、スイッチング周波数ｆｓｗが制御される。

次に、このようなスイッチング周波数ｆｓｗの低減による電力変換損失の低減効果を説明する。

一般的に、電力変換器においてスイッチング周波数を低減する場合には、リアクトル及びトランスに流れる電流のピーク値が上昇する。又、本実施の形態では、各スイッチング素子Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂは、送電側の基準レグ、及び、受電側のシフトレグでは、スイッチに順方向の電流が流れている状態でターンオフ動作を行う、いわゆる、ゼロ電圧スイッチングを適用することが可能である。又、送電側のシフトレグでは、図６に例示したゼロ電圧期間を設けることにより、スイッチに電流が流れていない状態でターンオン動作を行う、いわゆる、ゼロ電流スイッチングの適用が可能である。このため、本来であれば、各スイッチング素子でのオンオフ動作時のスイッチング損失の発生は極めて小さく、スイッチング周波数を低減した場合には、上述した電流ピーク値の増大による導通損失の増大によって、効率が低下することが自然である。

しかしながら、ＤＣ／ＤＣコンバータ１００では、ゼロ電流スイッチング動作を行う際に、ゼロ電圧期間で発生する循環電流（図６）に起因する電力損失が発生する。このため、スイッチング周波数を低下した場合には、スイッチング回数の減少によるスイッチング損失の低減量が、電流ピーク値の増大による導通損失の増大量よりも大きくなることを、発明者等は見出した。

従って、本実施の形態に係るＤＣ／ＤＣコンバータでは、図１３（ｂ）に例示するように、トランス３に印可されるＶＴ積に余裕がある出力ＤＵＴＹ比が小さい領域、即ち、電力伝送量Ｐ１が小さい領域（Ｐ１＜Ｐｒ１）において、スイッチング周波数ｆｓｗを低下することで、電力損失を低減することができる。この領域では、電力伝送量が小さいため、スイッチング損失が電力変換効率に与える影響が大きく、スイッチング周波数ｆｓｗの低下によるスイッチング損失の低減は、電力変換効率の向上に大きく寄与する。

尚、一般に知られるように、ＤＡＢ回路の２レベル動作において、動作途中でスイッチング周波数を変更すると、切替えの瞬間に発生するＶＴ積の不平衡によって、直流偏磁が生じることに問題がある。しかしながら、本実施の形態では、スイッチング周期毎に、トランス３に印可される電圧がゼロとなるゼロ電流期間が存在する。上述のように、ゼロ電圧期間では、電力伝送の際に、トランス３の第１巻線３ａ及び第２巻線３ｂを流れる電流を停止させる方向の電圧が生じるため、トランス３に発生した偏磁を抑制することができる。具体的には、ゼロ電圧期間の終了時点、即ち、送電側シフトレグの切替直前のタイミング（例えば、図２での期間Ｂ、又は、期間Ｇ）では、トランス３の偏磁電流が最も抑制されている。

したがって、当該ゼロ電圧期間において、当該時点の出力ＤＵＴＹ比に応じたスイッチング周波数から、次のスイッチング周期の長さを決定する態様により、トランス３の偏磁等の問題を発生させることなく、上述したスイッチング周波数制御の実現のために、スイッチング周波数を迅速に、かつ、安全に切り替えることができる。例えば、図２（降圧充電）での期間Ｂから期間Ｃへの切替点を、「スイッチング周期」の切替点とすることができる。

尚、本実施の形態において、第１コンバータ１０及び第２コンバータ２０が共にゼロ電圧を出力する「ゼロ電圧期間」とは、第１コンバータ１０においてスイッチング素子Ｑ３Ａ（又は、逆並列ダイオード５１）及びスイッチング素子Ｑ４Ａ（又は、逆並列ダイオード５１）が同時に導通し、かつ、第２コンバータ２０において、スイッチング素子Ｑ１Ａ（又は、逆並列ダイオード５１）及びスイッチング素子Ｑ２Ａ（又は、逆並列ダイオード５１）が同時に導通する第１の期間、並びに、第１コンバータ１０においてスイッチング素子Ｑ３Ｂ（又は、逆並列ダイオード５１）及びスイッチング素子Ｑ４Ｂ（又は、逆並列ダイオード５１）が同時に導通し、かつ、第２コンバータ２０においてスイッチング素子Ｑ１Ｂ（又は、逆並列ダイオード５１）及びスイッチング素子Ｑ２Ｂ（又は、逆並列ダイオード５１）が同時に導通する第２の期間のことを意味する。

再び図１２を参照して、下段のグラフには、制御回路３０が中段のグラフに示されるように第１位相シフト量θ１及び第２位相シフト量θ２を制御したときの第１対角オン時間ｔ１，ｔ１ａ、及び、第２仮想対角オン時間ｔ２，ｔ２ａの変化が示される。

上述したように、第１対角オン時間ｔ１，ｔ１ａは、第１基準素子ＱＢ１のオン期間から第１位相シフト量θ１を減算した値となる。又、第２仮想対角オン時間ｔ２，ｔ２ａは、第１基準素子ＱＢ１のオン期間から第２位相シフト量θ２を減算した値になる。このため、図１２の下段に示されるように、第１対角オン時間ｔ１，ｔ１ａ、及び、第２仮想対角オン時間ｔ２，ｔ２ａの波形は、第１位相シフト量θ１及び第２位相シフト量θ２の波形に対して、上下が反転した形になっている。

ここで、第１電力伝送（バッテリＰＳ２の充電）での回路動作を詳細に説明する。トランス３の第１巻線３ａから第２巻線３ｂに電力伝送されて、第２巻線３ｂに電圧が発生する期間は、第１基準素子ＱＢ１（正極側の第１スイッチング素子Ｑ４Ａ）、及び、第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）が同時にオンする第１対角オン時間ｔ１と、負極側の第１スイッチング素子Ｑ４Ｂ及び正極側の第２スイッチング素子Ｑ３Ａが同時にオンする第１対角オン時間ｔ１ａとである。

降圧充電時には、第１コンバータ１０の第１位相シフト量θ１の調整により、第１対角オン時間ｔ１，ｔ１ａを調整することで、電力伝送量が制御される。又、第２コンバータ２０は、第３ブリッジ回路４３の第３スイッチング素子Ｑ１Ａ及びＱ１Ｂを上下共にオフ状態とすることで、ダイオード整流回路として動作する。この降圧充電時の第１位相シフト量θ１の変化範囲は、最大値からスイッチング周期Ｔｓｗの２５％までの範囲となっている。上述のように、最大値は、スイッチング周期Ｔｓｗの５０％以下であって、スイッチング周期Ｔｓｗの２５％より大きい値（例えば、Ｔｓｗの４５％）に設定されている。

図１２のグラフは、特許文献１の図１１と同じであり、特許文献１でも上記と同様に、第１電力伝送での第１位相シフト量θ１及び第２位相シフト量θ２は制御される。特許文献１においても、第２位相シフト量θ２を、第１位相シフト量θ１と同量になるように変化させることにより、第２仮想対角オン時間ｔ２，ｔ２ａを第１対角オン時間ｔ１，ｔ１ａに一致させることで、同期整流動作が行われる。

しかしながら、特許文献１においても、特に降圧充電動作において顕著であるように、出力ＤＵＴＹ比が低く、第１対角オン時間ｔ１，ｔ１ａが短い動作条件において、実際には電力伝送動作が起こらない上述のゼロ電圧期間が長くなる。このため、スイッチング周波数が可変制御されない特許文献１では、出力ＤＵＴＹ比が小さい領域では、図１３（ｂ）に点線で示したのと同様に、トランス３への印加電圧のＶＴ積が小さく、定格動作（最大値ＶＴｍａｘ）と比較して、トランス３のコアのＶＴ積の耐量を有効活用できていないことが理解される。

これに対して、実施の形態１に係るＤＣ／ＤＣコンバータ１００では、図１３（ａ）に示された、出力ＤＵＴＹ比（電力伝送量）の増減に対応させるように、第１コンバータ１０及び第２コンバータ２０のスイッチング周波数が変化させる。これにより、出力ＤＵＴＹ比が低く、第１対角オン時間ｔ１，ｔ１ａが小さくなる領域において、第１コンバータ１０及び第２コンバータ２０のスイッチング周波数ｆｓｗを低減することで、トランス３のＶＴ積耐量を有効活用して、スイッチング損失を低減させることができる。

尚、スイッチング周波数を低減させ、スイッチング１周期あたりの時間を増加させると、トランス３に印加されるＶＴ積は増加し、トランス３に流れる電流も増加するため、トランスの鉄損及び銅損は増加することになる。しかしながら、トランス３の鉄損及び銅損は、トランスに印加するＶＴ積の累乗、及び、電流の２乗に従って増減する性質が知られている。このため、定格動作時にＤＣ／ＤＣコンバータ１００全体の損失のバランスが取れるように設計されている場合、出力容量、即ち、電力伝送量が小さい領域では、ＶＴ積及びトランス電流が増加しても、トランス３の鉄損及び銅損は比較的小さくなる。これに対して、スイッチング損失は、出力容量（電力伝送量）に左右されない、一定量の固定損失である。

従って、電力伝送量が小さい領域では、ＤＣ／ＤＣコンバータ１００全体での電力損失に対して、スイッチング損失が占める割合いが大きくなる。このため、スイッチング周波数を低下させると、スイッチング損失が低下する効果が、ＶＴ積及びトランス電流の増加によるトランス３での鉄損及び銅損の増加を上回ることで、ＤＣ／ＤＣコンバータ１００全体の損失を減少させることができる。

尚、図１３（ａ）に示された、出力ＤＵＴＹ比と、スイッチング周波数ｆｓｗとの関係は一例であり、トランス３に印加される電圧のＶＴ積が、コアのＶＴ積耐量（最大値ＶＴｍａｘ）以下に収まる範囲内であれば、スイッチング損失を低減するために、スイッチング周波数ｆｓｗは自由に設定することができる。

又、実施の形態１に係るＤＣ／ＤＣコンバータ１００では、特許文献１と同様に、受電側の基準レグのスイッチング素子Ｑ１Ａ，Ｑ１Ｂ（第１電力伝送時）、又は、スイッチング素子Ｑ４Ａ，Ｑ４Ｂ（第２電力伝送時）をオフに維持して、受電側のブリッジ回路をダイオード整流回路として動作させている。これにより、昇圧期間又は電力伝送期間で増加したリアクトル電流を、ゼロ電流スイッチングのために一端ゼロに戻す際に、上記昇圧期間又は電力伝送期間の長さに依存せず、自動的にゼロ電流時点で、トランス３の印可電圧の切替が発生する特徴が生じる。

これにより、スイッチング周波数を変動させる際に、ＤＣ／ＤＣコンバータ１００の入出力電圧又は電力伝送量の変化等の外乱があっても、ダイオードによる整流効果を利用することで、意図した通りの電流波形を得ることができ、スイッチング損失の低減効果を確実化することができる。

これに対して、上述した受電側の基準レグのスイッチ素子をオフに維持せずに、ダイオードブリッジの切替と同様のタイミングでスイッチング素子をオンオフ駆動して同様の変換器動作を行おうとした場合には、スイッチング周波数を変更する際に、デッドタイムの影響、又は、ゲートドライブ回路の遅延等の影響で意図した電流波形を得られないことが懸念される。これにより、当該基準レグを構成するスイッチング素子のゼロ電流スイッチングが必ずしも実現できるとは限らず、スイッチング周波数を制御することでスイッチング損失が増加してしまうことが懸念される。又、このような現象を回避するために電流検出値に基づいてスイッチング素子をオンオフすると、電流センサの追加配置が必要となる。

実施の形態１に係るＤＣ／ＤＣコンバータ１００では、上述のように、受電側のブリッジ回路において、ダイオードによる整流効果を利用するので、電流センサの追加配置を要することなく、スイッチング周波数の可変制御によるスイッチング損失の低減効果を確実に得ることができる。

次に、第１電力伝送のうち、電力伝送量Ｐ１（出力ＤＵＴＹ比）が大きい昇圧充電時の動作について更に説明する。

図１４は、実施の形態１に係るＤＣ／ＤＣコンバータによる昇圧充電での各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。図１４には、第１位相シフト量及び第２の位相シフト量の位相差が小さいときの波形が示される。例えば、図１４のゲートパターンは、降圧充電から昇圧充電への切替時に発生する。

図１４では、図１２のグラフにおいて、電力伝送量Ｐ１＞Ｐｒ１となって昇圧充電が適用される領域において、第１位相シフト量θ１が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．０５減少し、反対に、第２位相シフト量θ２が、基準位相シフト量θｒからＴｓｗ×０．０５増加したときのゲートパターンが示される。即ち、第１位相シフト量θ１は、スイッチング周期Ｔｓｗの２０％であり、第２位相シフト量θ２は、スイッチング周期Ｔｓｗの３０％になっている。これにより、第１位相シフト量θ１及び第２位相シフト量θ２との位相差は、スイッチング周期Ｔｓｗの１０％になり、短絡防止時間ｔｄと等しくなっている。

図１４を参照して、期間Ｃにおいて、第１コンバータ１０の負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）がオンした直後であり、正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが、同時にオンになり対角２素子が導通する。このため、正極側の第１スイッチング素子Ｑ４Ａと負極側の第２スイッチング素子Ｑ３Ｂを介して、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送され、第１リアクトル１４が励磁される。

図１４では、第１位相シフト量θ１と第２位相シフト量θ２との位相差が短絡防止時間ｔｄに等しいため、第２コンバータ２０において期間Ｃは、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂの短絡防止時間ｔｄとされており、正極側の第４スイッチング素子Ｑ２Ａはオンしていない。

従って、図１４の期間Ｃでは、図４で説明した降圧動作時と同様に、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１を含む電流経路が形成される。このため、第２リアクトル２４の励磁を伴わずに、直流電源ＰＳ１からバッテリＰＳ２へ電力が伝送される。

このように、図１４では、電力伝送量Ｐ１が第１基準値Ｐｒ１より大きいために昇圧充電が適用されても、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθが、短絡防止時間ｔｄ以下である場合には、実際には昇圧動作が生じないことになる。

図１５には、第１位相シフト量θ１と第２位相シフト量θ２との位相差が短絡防止時間ｔｄよりも大きくなったときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートが示される。

図１５では、図１４の場合よりも電力伝送量Ｐ１が大きくなり、第１位相シフト量θ１が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．１５減少し、反対に、第２位相シフト量θ２が、基準位相シフト量θｒからＴｓｗ×０．１５増加したときのゲートパターンが示される。即ち、第１位相シフト量θ１は、スイッチング周期Ｔｓｗの１０％であり、第２位相シフト量θ２は、スイッチング周期Ｔｓｗの４０％になっている。これにより、第１位相シフト量θ１及び第２位相シフト量θ２との位相差は、スイッチング周期Ｔｓｗの３０％になり、短絡防止時間ｔｄの３倍になっている。

図１５の期間Ｂにおいて、第１コンバータ１０の正極側の第１スイッチング素子Ｑ４Ａ（第１基準素子ＱＢ１）と、負極側の第２スイッチング素子Ｑ３Ｂ（第１対角素子ＱＯ１）とが同時にオンになり、対角２素子が導通する。これにより、図８で説明したのと同様に、直流電源ＰＳ１側から第１リアクトル１４にエネルギが伝送され、第１リアクトル１４が励磁される。

位相差Δθが大きいと、この期間Ｂにおいて、第２コンバータ２０の正極側の第４スイッチング素子Ｑ２Ａがオンになる。そのため、図５で説明したのと同様に、正極側の第４スイッチング素子Ｑ２Ａと、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１を含む経路の電流が第２リアクトル２４に還流することで、第２リアクトル２４が励磁される。このため、期間Ｂでは、第１リアクトル１４及び第２リアクトル２４が励磁されることで、第２リアクトル２４の昇圧動作が生じている。

図１５の期間Ｃは、期間Ｂと同じ状態であるため、第１リアクトル１４及び第２リアクトル２４の励磁が継続される。期間Ｄでは、第１コンバータ１０は、期間Ｂ及び期間Ｃと同じ状態であるため、第１リアクトル１４の励磁が継続される。

一方、期間Ｄでは、第２コンバータ２０において、短絡防止時間ｔｄにあたるため、正極側の第４スイッチング素子Ｑ２Ａがオフになる。これにより、図８で説明したのと同様に、電流は、正極側の第３スイッチング素子Ｑ１Ａの逆並列ダイオード５１と、負極側の第４スイッチング素子Ｑ２Ｂの逆並列ダイオード５１とを介してバッテリＰＳ２側に流れる。

この結果、期間Ｄでは、第１リアクトル１４及び第２リアクトル２４の励磁エネルギがバッテリＰＳ２側へ伝送される。よって、図１５に示されたゲートパターンでは、実際に第２リアクトル２４の昇圧動作を伴うバッテリＰＳ２の充電、即ち、昇圧充電が実行される。

このように、第２リアクトル２４の昇圧動作は、実際には、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθから、短絡防止時間ｔｄを減算した期間において実行される。即ち、図１４のゲートパターンでは、電力伝送量Ｐ１が第１基準値Ｐｒ１よりも大きくなる昇圧充電の場合であるが、第１位相シフト量θ１と第２位相シフト量θ２との位相差Δθが短絡防止時間ｔｄを超えるまで増加していないため、実際には、昇圧動作が生じていない。

このような、位相差Δθ及び短絡防止時間ｔｄの関係を考慮すると、降圧動作時に、意図しない昇圧動作が生じないように、スイッチング周波数の可変制御を円滑に適用するためには、図１２に示された位相シフト量制御を変形することが好ましい。

具体的には、各スイッチング素子のオン時間Ｔｏｎ［ｓ］は、スイッチング周期Ｔｓｗ及び短絡防止時間ｔｄを用いて，Ｔｏｎ＝（Ｔｓｗ－２・ｔｄ）／２で示される。このため、スイッチング周波数ｆｓｗの可変制御によってスイッチング周期Ｔｓｗが変化する。一方で、第１位相シフト量θ１及び第２位相シフト量θ２は、スイッチング周期Ｔｓｗ（Ｔｓｗ＝１／ｆｓｗ）に対する比率で示される。このため、スイッチング周波数ｆｓｗの変化に伴って、位相差Δθに相当する時間長も変化する。

例えば、スイッチング周波数を低減する制御の際に、各スイッチング素子のオン時間に対する割合が一定となるように短絡防止時間ｔｄが設けることができる場合には、第１位相シフト量θ１及び第２位相シフト量θ２の間に、当該一定割合に対する位相差Δθが確保されるように、第１位相シフト量θ１及び第２位相シフト量θ２を設定することができる。即ち、図１２の中段において、出力ＤＵＴＹ比が第１基準値Ｄｒ１よりも小さい領域（Ｐ１＜Ｐｒｒ１の領域）では、第１位相シフト量θ１及び第２位相シフト量θ２のグラフの間に、上記一定割合に相当する一定の間隔（位相差Δθ）を設けることで、スイッチング周波数の変化によって、降圧動作中に意図しない昇圧動作が発生することを防止できる。

一方で、各スイッチング素子（ＩＧＢＴ等）の特性、又は、スイッチング素子の駆動回路の特性により、必要な短絡防止時間ｔｄの長さが定まっている場合には、降圧動作中に昇圧動作を生じさせないためには、上記のように第１位相シフト量θ１及び第２位相シフト量θ２の位相差Δθを一定とすることが困難である。

図１６には、このようなケースに対応するための、実施の形態１に係るＤＣ／ＤＣコンバータにおける位相シフト量制御の変形例が示される。図１６には、図１２と同等の横軸及び縦軸を有するグラフが示される。

図１６を参照して、変形例に係る位相シフト量制御では、スイッチング周波数ｆｓｗが、図１３（ａ）に従って可変設定された場合に対応させて、出力ＤＵＴＹ比が第１基準値Ｄｒ１よりも小さい領域（Ｐ１＜Ｐｒｒ１の領域）において、位相差Δθの時間長が短絡防止時間ｔｄに維持されるように、第１位相シフト量θ１及び第２位相シフト量θ２が設定される。

第１位相シフト量θ１及び第２位相シフト量θ２は、スイッチング周期Ｔｓｗ（Ｔｓｗ＝１／ｆｓｗ）に対する比率で示されるため、スイッチング周波数ｆｓｗの変化に応じて、位相差Δθに相当する時間長も変化する。具体的には、図１６の中段に示されるように、スイッチング周波数ｆｓｗに応じて変化するスイッチング周期Ｔｓｗに対して、位相差Δθ＝ｔｄ／Ｔｓｗが確保されるように、第１位相シフト量θ１及び第２位相シフト量θ２が設定される。

図１６の下段に示される第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａは、Ｐ１＜Ｐｒｒ１の領域では、スイッチング周波数ｆｓｗの変化に伴い、図１２の下段とは異なり直線状には変化しなくなる。一方で、第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａの間には、短絡防止時間ｔｄに相当する一定の時間長の差が確保される。これにより、一定長の短絡防止時間ｔｄを確保した上で、スイッチング周波数ｆｓｗの可変制御に対応した、安定的な位相シフト量制御を実現することが可能となる。

（第２電力伝送における位相シフト量の制御）
次に、第２電力伝送（バッテリＰＳ２の放電）の場合について説明する。図１に示すようにＤＣ／ＤＣコンバータ１００の回路構成は、トランス３を挟んで、左右対称であるため、図１２に示されるように、制御動作は、第１電力伝送と第２電力伝送とで左右対称になる。

図１２の上段のグラフの左半分に示されるように、第２電力伝送の場合は、電力伝送量Ｐ２が増加するのに従って、出力ＤＵＴＹ比が負方向に増加する。すなわち、電力伝送量Ｐ２及び出力ＤＵＴＹ比は、正負が逆転している。

図１２の中段のグラフの左半分に示されるように、制御回路３０は、電力伝送量Ｐ２が０から、０より大きい値に予め設定された第２基準値Ｐｒ２までの間にある場合、言い換えると、出力ＤＵＴＹ比が０から第２基準値Ｄｒ２（Ｄｒ１＜０）までの間にある場合には、電力伝送量Ｐ２の増加（即ち、出力ＤＵＴＹ比の負方向に増加）に従って、第３位相シフト量θ３を減少させる。更に、第４位相シフト量θ４についても、電力伝送量Ｐ２の増加に応じて、第４位相シフト量θ４１と同量減少させる。

電力伝送量Ｐ２が第２基準値Ｐｒ２であるときには、第３位相シフト量θ３と第４位相シフト量θ４は同量に設定される。このときの位相シフト量は、第１電力伝送での基準位相シフト量θｒと同等である。即ち、本実施の形態では、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４が、スイッチング周期Ｔｓｗの２５％になる電力伝送量Ｐ２（出力ＤＵＴＹ比の正負反転値）に予め設定されている。

制御回路３０は、Ｐ２＞Ｐｒ２の領域では、電力伝送量Ｐ２が増加（出力ＤＵＴＹ比が負方向に増加）するのに従って、第３位相シフト量θ３を減少させる一方で、第４位相シフト量θ４を増加させる。即ち、Ｐｒｅｆ＜０の領域全体では、電力伝送量Ｐ２の増加に従って、第３位相シフト量θ３は連続的に減少する。従って、Ｐ２＞Ｐｒ２の領域では、θ４＞θ３であり、電力伝送量Ｐ２（出力ＤＵＴＹ比の絶対値）が大きいほど、位相差Δθ（Δθ＝θ２－θ１）は大きくなる。

第２電力伝送では、入力側のバッテリＰＳ２の電圧よりも、出力側の直流電源ＰＳ１の電圧が高いときには、第２基準値Ｐｒ２は、降圧放電動作及び昇圧放電動作の切替点と一致することになる。Ｐ２＜Ｐｒ２での第３位相シフト量θ３及び第４位相シフト量θ４の設定では、昇圧を伴う電力伝送が実行できないからである。

制御回路３０は、電力伝送量Ｐ２が０から第２基準値Ｐｒ２までの間である場合は、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向の増加）に対して一定の第２傾き（絶対値）で、第３位相シフト量θ３を最大値（本例では、スイッチング周期Ｔｓｗの４５％）から、スイッチング周期Ｔｓｗの２５％まで減少させる。

制御回路３０は、電力伝送量Ｐ２が第２基準値Ｐｒ２から第２基準値Ｐｒ２の２倍（２・Ｐｒ２）までの間にある場合は、第３位相シフト量θ３を、電力伝送量Ｐ２に対して上記と同じ第２傾き（絶対値）で、スイッチング周期Ｔｓｗの２５％から最小値（本例では、スイッチング周期Ｔｓｗの５％）まで減少させる。同時に、Ｐ２＝Ｐｒ２において第３位相シフト量θ３と同量である第４位相シフト量θ４は、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向への増加）に対して上記と同じ第２傾き（絶対値）で、スイッチング周期Ｔｓｗの２５％から最大値まで増加される。この結果、電力伝送量Ｐ２が第２基準値Ｐｒ２以上の領域では、第３位相シフト量θ３及び第４位相シフト量θ４の和は一定である。

図１２の下段のグラフの左半分には、このような第３位相シフト量θ３及び第４位相シフト量θ４の変化に対する、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａの変化が示される。

上述したように、第３対角オン時間ｔ３，ｔ３ａは、第２基準素子ＱＢ２のオン期間から第３位相シフト量θ３を減算した値である。同様に、第４仮想対角オン時間ｔ４，ｔ４ａは、第２基準素子ＱＢ２のオン期間から第４位相シフト量θ４を減算した値になる。従って、図１２において、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａの挙動は、第３位相シフト量θ３及び第４位相シフト量θ４の挙動に対して、グラフ波形が上下反転している。

尚、図１２では、充電時の第１位相シフト量θ１と、放電時の第４位相シフト量θ４とは、共に第１対角素子ＱＯ１（負極側の第２スイッチング素子Ｑ３Ｂ）の位相シフト量に相当するため、同様の実線で描いている。

又、充電時の第２位相シフト量θ２と、放電時の第３位相シフト量θ３とは、共に、第２対角素子ＱＯ２（負極側の第４スイッチング素子Ｑ２Ｂ）の位相シフト量に相当するため、同様の点線で描いている。同様に、第１対角オン時間ｔ１と、第４仮想対角オン時間ｔ４とを同様の実線で描き、第２仮想対角オン時間ｔ２と、第３対角オン時間ｔ３とを同様の点線で描いている。

図１７は、昇圧充電時の図１４に対応する、昇圧放電時の第１位相シフト量及び第２の位相シフト量の位相差が小さいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。

図１７では、図１２のグラフにおいて、電力伝送量Ｐ２＞Ｐｒ２となって昇圧放電が適用される領域において、第３位相シフト量θ３が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．０５減少し、反対に、第４位相シフト量θ４が、基準位相シフト量θｒからＴｓｗ×０．０５増加したときのゲートパターンが示される。即ち、第３位相シフト量θ３は、スイッチング周期Ｔｓｗの２０％であり、第４位相シフト量θ４は、スイッチング周期Ｔｓｗの３０％になっている。これにより、第３位相シフト量θ３及び第４位相シフト量θ４との位相差は、スイッチング周期Ｔｓｗの１０％になり、短絡防止時間ｔｄと等しくなっている。

図１７を参照して、放電動作では、充電動作とは反対に、第２コンバータ２０が送電側となり、第１コンバータ１０が受電側となる。従って、第２コンバータ２０の第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂは、図１４（昇圧充電）での第１コンバータ１０の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂと同様にオンオフされる。同様に、第２コンバータ２０の第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂは、図１４（昇圧充電）での第１コンバータ１０の第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂと同様にオンオフされる。更に、受電側の第１コンバータ１０では、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂは、オフ状態に維持される。

図１７のゲートパターンでの回路動作は、図１４のゲートパターンでの回路動作と同様であり、かつ、電力伝送方向が反転したものとなる。即ち、図１７は、電力伝送量Ｐ２が第２基準値Ｐｒ２よりも大きくなる昇圧放電でのゲートパターンであるが、第３位相シフト量θ３及び第４位相シフト量θ４の位相差Δθが短絡防止時間ｔｄ以下であるため、実際には、第１リアクトル１４の昇圧動作が生じていない。

図１８は、昇圧充電時の図１５に対応する、昇圧放電時の第１位相シフト量及び第２の位相シフト量の位相差が大きいときの各スイッチング素子のオンオフ駆動信号の波形を表すタイムチャートである。

図１８では、図１７の場合よりも電力伝送量Ｐ２が大きくなり、第２位相シフト量θ２が、基準位相シフト量θｒ（θｒ＝Ｔｓｗ×０．２５）からＴｓｗ×０．１５減少し、反対に、第４位相シフト量θ４が、基準位相シフト量θｒからＴｓｗ×０．１５増加したときのゲートパターンが示される。即ち、第３位相シフト量θ３は、スイッチング周期Ｔｓｗの１０％であり、第４位相シフト量θ４は、スイッチング周期Ｔｓｗの４０％になっている。これにより、第３位相シフト量θ３及び第４位相シフト量θ４との位相差は、スイッチング周期Ｔｓｗの３０％になり、短絡防止時間ｔｄの３倍になっている。

図１８では、図１５と比較して、第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂのオンオフ駆動信号と、第３スイッチング素子Ｑ１Ａ，Ｑ１Ｂのオンオフ駆動信号とが入れ替えられる。更に、第２スイッチング素子Ｑ３Ａ，Ｑ３Ｂのオンオフ駆動信号と、第４スイッチング素子Ｑ２Ａ，Ｑ２Ｂのオンオフ駆動信号とが入れ替えられる。更に、受電側の第１コンバータ１０では、第１ブリッジ回路４１の第１スイッチング素子Ｑ４Ａ，Ｑ４Ｂは、オフ状態に維持される。

このため、図１８のゲートパターンでの回路動作は、図１５のゲートパターンでの回路動作と同様であり、かつ、電力伝送方向が反転したものとなる。即ち、図１８では、第３位相シフト量θ３及び第４位相シフト量θとの位相差Δθが、短絡防止時間ｔｄを越えるまで増加しており、第１リアクトル１４の昇圧動作が生じている。

このように、昇圧放電において、第１リアクトル１４の昇圧動作は、実際には、第３位相シフト量θ３及び第４位相シフト量θ４の位相差Δθから、短絡防止時間ｔｄを減算した期間において実行される。

このように、ＤＣ／ＤＣコンバータ１００の回路構成の対称性から、第２電力伝送の回路動作は、電力伝送の方向が反対であることを除けば、第１電力伝送と同じである。従って、位相シフト量制御及びスイッチング周波数の制御についても、第１電力伝送と同等とすることができる。

再び図１３を参照して、電力伝送量Ｐ２＞０のとき出力ＤＵＴＹ比は負であるので、左半分の領域が、第２の電力伝送に対応する。従って、図１３（ａ）において、電力伝送量Ｐ２が第２基準値Ｐｒ２よりも小さい領域、即ち、Ｄｒ２＜出力ＤＵＴＹ比＜０の領域（Ｐ２＜Ｐｒ２）において、第１コンバータ１０及び第２コンバータ２０のスイッチング周波数ｆｓｗがｆ１よりも低下される。例えば、第１の電力伝送での電力伝送量Ｐ１又は出力ＤＵＴＹ比に対するスイッチング周波数ｆｓｗの設定グラフを、縦軸（ｙ軸）に対して対称に折り返したグラフに従って、第２電力伝送における、出力ＤＵＴＹ比（電力伝送量Ｐ２）に対するスイッチング周波数ｆｓｗを設定することができる。このように、第１及び第２電力伝送の間で、伝送電力の大きさに対するスイッチング周波数ｆｓｗを同様に設定することが好ましい。

又、第２電力伝送における第３位相シフト量θ３及び第４位相シフト量θ４の位相差Δθについても、図１６に関連して説明した、各スイッチング素子のオン時間に対する一定割合、又は、一定長の短絡防止時間ｔｄが確保されるように設定することが好ましい。即ち、上述した、電力伝送量Ｐ１に対する第１の位相シフト量θ１及び第２位相シフト量θ２の設定と同様に、電力伝送量Ｐ２に対する第３の位相シフト量θ３及び第４位相シフト量θ４を設定することが可能である。

このように、実施の形態１に係るＤＣ／ＤＣコンバータ１００によれば、トランス３のＶＴ積に余裕がある電力伝送量が小さい領域（一定条件下での降圧動作領域に対応）において、スイッチング周波数を低減するこ可変制御を適用することで、スイッチング損失の低減により電力変換効率を向上することができる。特に、双方向の電力伝送の各々において、位相シフト量の調整によって電力伝送量を容易に制御するとともに、スイッチング周波数の可変制御によって電力損失を低減することができる。

実施の形態２．
次に、実施の形態２に係るＤＣ／ＤＣコンバータについて説明する。実施の形態２に係るＤＣ／ＤＣコンバータについて、回路構成及び基本的な制御は実施の形態１と同様であるが、電力伝送量に基づく位相シフト量の制御が実施の形態１と異なる。実施の形態２では、実施の形態１と同様の部分については、基本的には説明を繰り返さない。

図１９は、実施の形態２に係るＤＣ／ＤＣコンバータにおける電力伝送量に基づく位相シフト量の制御を説明するグラフである。

図１９を参照して、上段のグラフは図１２と同じである一方で、中段のグラフが、図１２とは異なっている。

まず、第１電力伝送（バッテリＰＳ２の充電）の場合について詳細に説明する。図１９の中段のグラフの右半分に示されるように、制御回路３０は、電力伝送量Ｐ１が０～第１基準値Ｐｒ１（Ｐｒ１＞０）の範囲内にある場合、言い換えると、出力ＤＵＴＹ比が０～第１基準値Ｄｒ１（Ｄｒ１＞０）の範囲内にある場合には、電力伝送量Ｐ１（出力ＤＵＴＹ比）が増加するのに従って、第１位相シフト量θ１を減少させる。更に、第２位相シフト量θ２についても、出力ＤＵＴＹ比に応じて、第１位相シフト量θ１と同量減少される。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第１基準値Ｐｒ１から第３基準値Ｐｒ３（Ｐｒ３＞Ｐｒ１）までの間にある場合は、電力伝送量Ｐ１（出力ＤＵＴＹ比）の増加に従って、Ｐ１＝Ｐｒ１である場合の第１位相シフト量θ１及び第２位相シフト量θ２（基準位相シフト量θｒ）に対して、第１位相シフト量θ１を減少させると共に第２位相シフト量θ２を増加させる。

制御回路３０は、電力伝送量Ｐ１（出力ＤＵＴＹ比）が第３基準値Ｐｒ３よりも大きい場合は、第１位相シフト量θ１を最小値に固定すると共に、第２位相シフト量θ４を、電力伝送量Ｐ１の増加に対して同じ傾きを維持して、最大値まで継続的に増加させる。出力ＤＵＴＹ比が基準値Ｄｒｘに達すると、第２位相シフト量θ２は最大値に達する。従って、出力ＤＵＴＹ比＞Ｄｒｘ（即ち、Ｐ１＞Ｐｒｘ）の領域では、第１位相シフト量θ１及び第２位相シフト量θ２の両方が一定である。

尚、実施の形態２に係るＤＣ／ＤＣコンバータにおいても、実施の形態１と同様に、出力側の電圧（バッテリＰＳ２の電圧）が、入力側の電圧（直流電源ＰＳ１の電圧）よりも高い条件下では、電力伝送量Ｐ１が０から第１基準値Ｐｒ１までの範囲が、降圧充電を行う区間であり、電力伝送量Ｐ１が第１基準値Ｐｒ１より大きい範囲が、昇圧充電を行う区間である。

実施の形態２では、Ｐ１＝Ｐｒ１のときの第１位相シフト量θ１に対応する基準位相シフト量θｒは、実施の形態１よりも小さい値（例えば、スイッチング周期Ｔｓｗの２０％）に予め設定される。更に、第３基準値Ｐｒ３は、第１位相シフト量θ１がスイッチング周期Ｔｓｗの５％であるときの電力伝送量Ｐ１（出力ＤＵＴＹ比）相当に予め設定されている。

図１９の下段のグラフの右半分に示すように、第１対角オン時間ｔ１，ｔ１ａ及び第２仮想対角オン時間ｔ２，ｔ２ａは、第１位相シフト量θ１及び第２位相シフト量θ２と上下が反転した形になっている。

次に、第２電力伝送（バッテリＰＳ２の放電）の場合について詳細に説明する。図１９の中段のグラフの左半分に示されるように、制御回路３０は、電力伝送量Ｐ２が０から第２基準値Ｐｒ２（Ｐｒ２＞０）までの間にある場合、言い換えると、出力ＤＵＴＹ比が０から第２基準値Ｄｒ２（Ｄｒ２＜０）までの間にある場合には、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向の増加）に従って、第３位相シフト量θ３を減少させる。更に、制御回路３０は、第４位相シフト量θ４を、第３位相シフト量θ３と同量の変化を行うように設定する。

制御回路３０は、電力伝送量Ｐ２が第２基準値Ｐｒ２から第４基準値Ｐｒ４（Ｐｒ４＜Ｐｒ２）までの間にある場合は、電力伝送量Ｐ２の増加（出力ＤＵＴＹ比の負方向の増加）に従って、Ｐ２＝Ｐｒ２である場合の第３位相シフト量θ３及び第４位相シフト量θ４に対して、第３位相シフト量θ３を減少させると共に第４位相シフト量θ４を増加させる。

制御回路３０は、電力伝送量Ｐ２が第４基準値Ｐｒ４よりも大きい場合は、第３位相シフト量θ３を最小値に固定すると共に、第４位相シフト量θ４を、電力伝送量Ｐ２の増加に対して同じ傾きを維持して、最大値まで継続的に増加させる。出力ＤＵＴＹ比が基準値Ｄｒｙに達すると、第４位相シフト量θ４は最大値に達する。従って、出力ＤＵＴＹ比＜Ｄｒｙ（即ち、Ｐ２＞Ｐｒｙ）の領域では、第３位相シフト量θ３及び第４位相シフト量θ４の両方が一定である。

実施の形態２に係るＤＣ／ＤＣコンバータにおいても、実施の形態１と同様に、出力側の電圧（直流電源ＰＳ１の電圧）が、入力側の電圧（バッテリＰＳ２の電圧）よりも高い条件下では、電力伝送量Ｐ２が０から第２基準値Ｐｒ２までの範囲が、降圧放電を行う範囲であり、電力伝送量Ｐ２が第２基準値Ｐｒ２より大きい範囲が、昇圧放電を行う範囲である。

実施の形態２では、Ｐ２＝Ｐｒ２のときの第３位相シフト量θ３に対応する基準位相シフト量θｒは、充電動作と共通の値に予め設定される。上述のように、基準位相シフト量θｒは、実施の形態１よりも小さい値（例えば、スイッチング周期Ｔｓｗの２０％）に予め設定される。更に、第４基準値Ｐｒ４は、第１位相シフト量θ３がスイッチング周期Ｔｓｗの５％であるときの電力伝送量Ｐ２（出力ＤＵＴＹ比）相当に予め設定されている。

図１９の下段のグラフの左半分に示すように、第３対角オン時間ｔ３，ｔ３ａ及び第４仮想対角オン時間ｔ４，ｔ４ａは、第３位相シフト量θ３及び第４位相シフト量θ４と上下が反転した形になっている。

尚、実施の形態２においても、降圧動作領域、即ち、０＜Ｐ１＜Ｐｒ１の領域、及び、０＜Ｐ２＜Ｐｒ２の領域では、第１位相シフト量θ１及び第２位相シフト量θ２の位相差、並びに、第３位相シフト量θ３及び第４位相シフト量θ４の位相差について、実施の形態１の図１６に関連して説明した、各スイッチング素子のオン時間に対する一定割合、又は、一定長の短絡防止時間ｔｄが確保されるように設定することができる。

次に、図２０を用いて、実施の形態２に係るＤＣ／ＤＣコンバータに対するスイッチング周波数制御を説明する。

図２０には、図１３と同様に、上段の（ａ）には、出力ＤＵＴＹ比に対するスイッチング周波数ｆｓｗの制御が示され、下段の（ｂ）には、出力ＤＵＴＹ比に対するトランス３の第１巻線３ａ及び第２巻線３ｂへの印可電圧のＶＴ積（電圧及び時間の積）の変化が示される。

図２０においても、図１３と同様の比較例、即ち、図２０（ａ）に示されるように、ｆｓｗ＝ｆ１に固定したときの特性が点線で示される。図２０（ｂ）に点線で示されるように。出力ＤＵＴＹ比が０からＤｒ１、又は、０からＤｒ２（Ｄｒ２＜０）の領域では、出力ＤＵＴＹ比の正方向又は負方向の増加に応じて、第１対角オン時間及び第２仮想対角オン時間が増加する。これに応じて、トランス３のＶＴ積も増加する。

一方で、出力ＤＵＴＹ比がＤｒ１からＤｒ３、又は、Ｄｒ２からＤｒ４（Ｄｒ４＜０）の領域では、出力ＤＵＴＹ比の正方向又は負方向の増加に対して、第１対角オン時間及び第２仮想対角オン時間の和は一定である。この期間では、トランス３のＶＴ積も一定値である。

出力ＤＵＴＹ比＞Ｄｒ３、又は、出力ＤＵＴＹ比＜Ｄｒ４の領域では、第１対角オン時間及び第２仮想対角オン時間の和は、出力ＤＵＴＹ比の正方向又は負方向の増加に従って、出力ＤＵＴＹ比がＤｒ２又はＤｒ４のときよりも減少する。この結果、トランス３のＶＴ積も、出力ＤＵＴＹ比の正方向又は負方向の増加に対して増加する。そして、図１９において、第２位相シフト量θ２が最大値に達するときの出力ＤＵＴＹ比である基準値Ｄｒｘよりも外側の領域、及び、第４位相シフト量θ４が最大値に達するときの出力ＤＵＴＹ比である基準値Ｄｒｙよりも外側の領域において、第１対角オン時間及び第２仮想対角オン時間の和が一定になるので、ＶＴ積も一定値となる。

このように、出力ＤＵＴＹがＤｒ１～Ｄｒ３の範囲、又は、Ｄｒ２～Ｄｒ４の範囲において、トランス３のＶＴ積は、最大値ＶＴｍａｘとなる。実施の形態１と同様に、スイッチング周波数ｆ１は、最大値ＶＴｍａｘが、トランス３の許容最大値（定格値）を超えないように決定される。

この結果、図２０（ｂ）から、実施の形態２においても、出力ＤＵＴＹ比が０から基準値Ｄｒｘの間の領域（Ｐ１＜Ｐｒｘ）の領域、及び、出力ＤＵＴＹ比が０から基準値Ｄｒｙの間の領域（Ｐ２＜Ｐｒｙ）の領域では、スイッチング周波数ｆｓｗ＝ｆ１に対して、トランス３のＶＴ積には余裕があることが理解される。

従って、実施の形態２に係るＤＣ／ＤＣコンバータ１００においても、図２０（ａ）に示されるように、Ｐ１＜Ｐｒｘの領域、及び、Ｐ２＜Ｐｒｙの領域において、スイッチング周波数ｆｓｗを、Ｐ１≧Ｐｒｘの領域、及び、Ｐ２≧Ｐｒｙの領域でのスイッチング周波数（ｆｓｗ＝ｆ１）よりも低下させる。

例えば、図２０（ａ）に示す様に、出力ＤＵＴＹ比が０からＤｒ１までの範囲、及び、０からＤｒ２までの範囲では、出力ＤＵＴＹ比（絶対値）の一次関数として、スイッチング周波数ｆｓｗがｆ０からｆ１まで変化するように、スイッチング周波数ｆｓｗが制御される。

実施の形態２に係るＤＣ／ＤＣコンバータは、実施の形態１と比較して、降圧充電又は降圧放電となる範囲（電力伝送量Ｐ１，Ｐ２又は出力ＤＵＴＹ比の範囲）が広がるため、低出力範囲での電力伝送に好適である。従って、実施の形態２に係るＤＣ／ＤＣコンバータにおいては、実施の形態１と同様のスイッチング周波数ｆｓｗの制御を組み合わせることにより、スイッチング損失の低減による電力変換効率の向上の効果が高まることが期待できる。

尚、実施の形態１及び２を通じて、図１２、図１６、及び、図１９では、電力伝送量Ｐ１，Ｐ２の指令値に対して比例関係で出力ＤＵＴＹ比が設定される簡易な例を説明したが、特許文献１と同様に、電流及び電圧の検出値のフィードバック制御によって出力ＤＵＴＹ比を演算することも可能である。

図２１は、制御回路３０による出力ＤＵＴＹ比の演算の第１の変形例を説明するブロック図である。

図２１を参照して、制御回路３０は、減算部３１と、制御演算部３２とを有する。減算部３１は、バッテリＰＳ２の電流指令値ｉ＊から、バッテリＰＳ２の電流検出値ｉを減算して、電流偏差Δｉを算出する。電流指令値ｉ＊は、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間の電力伝送量Ｐ１又はＰ２に基づいて設定することができる。電流指令値ｉ＊は、バッテリＰＳ２の充電時（第１電力伝送）には負値（ｉ＊＜０）に設定される一方で、放電時（第２に電力伝送）には正値（ｉ＊＞０）に設定される。

制御演算部３２は、電流偏差ΔｉのＰＩ（比例積分）制御演算によって、出力ＤＵＴＹ比を算出する。このようにすると、バッテリＰＳ２の充電（第１電力伝送）又は放電（第２に電力伝送）における、充放電電流（電流ｉ）が電流指令値ｉ＊に近付くように、出力ＤＵＴＹ比を変化させるフィードバック制御を行うことができる。

図２２は、制御回路３０による出力ＤＵＴＹ比の演算の第２の変形例を説明するブロック図である。

図２２を参照して、制御回路３０は、減算部３３，３５と、制御演算部３４，３６とを有する。減算部３３は、直流電源ＰＳ１の電圧指令値ｖ＊から、直流電源ＰＳ１の電圧検出値ｖを減算して、電圧偏差Δｖを算出する。電圧指令値ｖ＊は、電力伝送量Ｐ１又はＰ２に基づいて設定することができる。

制御演算部３４は、電圧偏差ΔｖのＰＩ（比例積分）制御演算によって、バッテリＰＳ２の電流指令値ｉ＊を算出する。更に、減算部３５は、制御演算部３４からの電流指令値ｉ＊から、バッテリＰＳ２の電流検出値ｉを減算して、電流偏差Δｉを算出する。制御演算部３６は、電流偏差ΔｉのＰＩ（積分比例）制御演算によって、出力ＤＵＴＹ比を算出する。

これにより、直流電源ＰＳ１の出力電圧ｖが、電力伝送量Ｐ１，Ｐ２に基づいて設定された電圧指令値ｖ＊に近付くように、出力ＤＵＴＹ比を変化させるフィードバック制御を行うことができる。或いは、電圧偏差Δｖに対するＰＩ（比例積分）制御演算によって、出力ＤＵＴＹ比を直接算出することも可能である。

本実施の形態において、中間変数としての出力ＤＵＴＹ比は、第１電力伝送又は第２電力伝送による電力伝送量を制御する目的に沿う限り、任意の演算式によって算出することが可能である。

実施の形態３.
実施の形態３では、実施の形態１又は実施の形態２のＤＣ／ＤＣコンバータを複数個用いて構成された電力変換装置の構成例を説明する。

図２３は、実施の形態３に係る電力変換装置の第１の構成例を説明するブロック図である。

図２３を参照して、実施の形態３の第１の例に係る電力変換装置１１０は、並列接続されたＤＣ／ＤＣコンバータ１０１及び１０２を備える。実施の形態３において、ＤＣ／ＤＣコンバータ１０１及び１０２の各々は、実施の形態１又は２に係るＤＣ／ＤＣコンバータ１００によって構成される。

電力変換装置１１０では、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２の各々において、第１正極電線１１（図１）は電源端子Ｎ１１と共通接続され、第１負極電線１２（図１）は電源端子Ｎ１２と共通接続される。電源端子Ｎ１１は、第１直流電源ＰＳ１の正極と電気的に接続され、電源端子Ｎ１２は、第１直流電源ＰＳ１の負極と電気的に接続される。

同様に、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２の各々において、第２正極電線２１（図１）は電源端子Ｎ２１と共通接続され、第２負極電線２２（図１）は電源端子Ｎ２２と共通接続される。電源端子Ｎ２１は、第２直流電源ＰＳ２の正極と電気的に接続され、電源端子Ｎ２２は、第１直流電源ＰＳ２の負極と電気的に接続される。

第１の構成例の電力変換装置１１０によれば、並列接続されたＤＣ／ＤＣコンバータ１０１，１０２（１００）を用いて、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間で双方向に電力を伝送することができる。これにより、大電力の伝送への適用が容易となる。

図２４は、実施の形態３に係る電力変換装置の第２の構成例を説明するブロック図である。

図２４を参照して、実施の形態３の第２の例に係る電力変換装置１２０は、直並列に接続されたＤＣ／ＤＣコンバータ１０１，１０２を備える。電源端子Ｎ２１は、第２直流電源ＰＳ２の正極と電気的に接続され、電源端子Ｎ２２は、第１直流電源ＰＳ２の負極と電気的に接続される。

ＤＣ／ＤＣコンバータ１０１，１０２の各々の第１正極電線１１（図１）は電源端子Ｎ１１と共通接続され、第１負極電線１２（図１）は電源端子Ｎ１２と共通接続される。即ち、ＤＣ／ＤＣコンバータ１０１，１０２は、第１直流電源側では並列接続される。

一方で、ＤＣ／ＤＣコンバータ１０１の第２正極電線２１は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２１と接続される。ＤＣ／ＤＣコンバータ１０２の第２負極電線２２は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２２と接続される。更に、ＤＣ／ＤＣコンバータ１０２の第２正極電線２１は、ＤＣ／ＤＣコンバータ１０２の第２負極電線２２と接続される。即ち、ＤＣ／ＤＣコンバータ１０１，１０２は、第２直流電源側では直列接続される。

第２の構成例の電力変換装置１１０によれば、直並列接続されたＤＣ／ＤＣコンバータ１０１，１０２（１００）を用いて、第１直流電源ＰＳ１及び第２直流電源ＰＳ２の間で双方向に電力を伝送することができる。これにより、電圧が異なる直流電源間での電力伝送への適用が容易となる。尚、図２８の構成において、第１直流電源側を直列接続する一方で、第２直流電源側を並列接続するように接続を入れ替えることも可能である。

図２５は、実施の形態３に係る電力変換装置の第３の構成例を説明するブロック図である。

図２５を参照して、実施の形態３の第３の例に係る電力変換装置１３０は、ＤＣ／ＤＣコンバータ１０１及び１０２を備える。

電力変換装置１３０では、ＤＣ／ＤＣコンバータ１０１において、第１正極電線１１（図１）は電源端子Ｎ１１ａと接続され、第１負極電線１２（図１）は電源端子Ｎ１２ａと接続される。又、ＤＣ／ＤＣコンバータ１０１において、第１正極電線１１（図１）は電源端子Ｎ１１ｂと接続され、第１負極電線１２（図１）は電源端子Ｎ１２ｂと接続される。電源端子Ｎ１１ａ及びＮ１１ｂと、電源端子Ｎ１２ａ及びＮ１２ｂとには、別個の第１直流電源ＰＳ１が接続される。

一方で、ＤＣ／ＤＣコンバータ１０１及び１０２の第２正極電線２１（図１）は、第２直流電源ＰＳ２の正極と電気的に接続された電源端子Ｎ２１と接続される。同様に、ＤＣ／ＤＣコンバータ１０１及び１０２の第２負極電線２２（図１）は、第２直流電源ＰＳ２の負極と電気的に接続された電源端子Ｎ２２と接続される。

第３の構成例の電力変換装置１１０によれば、個数が異なる第１直流電源ＰＳ１及び第２直流電源ＰＳ２との間で双方向に電力を伝送することができる。尚、図２９の構成において、電力伝送が行われる第１直流電源ＰＳ１及び第２直流電源ＰＳ２のそれぞれの個数は、任意に設定することができる。

実施の形態３において、ＤＣ／ＤＣコンバータ１０１，１０２の制御回路３０は、１つのコントローラを用いて共通に構成してもよく、ＤＣ／ＤＣコンバータ１００毎に個別のコントローラを配置して、コントローラ間で通信を行うことで駆動制御を実行してもよい。

実施の形態３に係る電力変換装置では、実施の形態１又は２に係るＤＣ／ＤＣコンバータ１００が複数台配置されて、１個又は複数個の第１直流電源ＰＳ１及び第２直流電源ＰＳ２に対して並列又は直列に接続される。各ＤＣ／ＤＣコンバータ１００において、実施の形態１又は２で説明したスイッチング周波数の制御が個別に実行されることにより、スイッチング損失の低減により、電力変換効率が改善される。特に、ＤＣ／ＤＣコンバータ１００では電力伝送量が小さい領域における電力変換効率が向上することを利用して、複数台のＤＣ／ＤＣコンバータ１００間における電力伝送量の分担を調節する、或いは、適宜、一部のＤＣ／ＤＣコンバータ１００の電力伝送動作を停止させる等の制御を適用することによって、電力変換装置１１０～１３０全体として、定常的な電力変換効率を向上させることができる。

その他の実施の形態．
最後に、本開示のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。

（１）上記の各実施の形態においては、第１ブリッジ回路４１の正極側の第１スイッチング素子Ｑ４Ａが「第１基準素子ＱＢ１」とされ、第２ブリッジ回路４２の負極側の第２スイッチング素子Ｑ３Ｂが「第１対角素子ＱＯ１」とされ、第３ブリッジ回路４３の正極側の第３スイッチング素子Ｑ１Ａが「第２基準素子ＱＢ２」とされ、第４ブリッジ回路４４の負極側の第４スイッチング素子Ｑ２Ｂが「第２対角素子ＱＯ２」とされている例を代表的に説明した。

しかしながら、本実施の形態はこれに限定されない。例えば、第１ブリッジ回路４１の負極側の第１スイッチング素子Ｑ４Ｂが「第１基準素子ＱＢ１」とされ、第２ブリッジ回路４２の正極側の第２スイッチング素子Ｑ３Ａが「第１対角素子ＱＯ１」とされ、また、第３ブリッジ回路４３の負極側の第３スイッチング素子Ｑ１Ｂが「第２基準素子ＱＢ２」とされ、第４ブリッジ回路４４の正極側の第４スイッチング素子Ｑ２Ａが「第２対角素子ＱＯ２」とされてもよい。

（２） 上記の各実施の形態においては、図１の第１コンバータ１０において、左側のブリッジ回路が、第１基準素子ＱＢ１が設定される第１ブリッジ回路４１とされ、右側のブリッジ回路が、第１対角素子ＱＯ１が設定される第２ブリッジ回路４２とされ、図１の第２コンバータ２０において、右側のブリッジ回路が、第２基準素子ＱＢ２が設定される第３ブリッジ回路４３とされ、左側のブリッジ回路が、第２対角素子ＱＯ２が設定される第４ブリッジ回路４４とされている例を代表的に説明した。

しかし、本実施の形態はこれに限定されない。例えば、図１の第１コンバータ１０において、右側のブリッジ回路が、第１基準素子ＱＢ１が設定される第１ブリッジ回路４１とされ、左側のブリッジ回路が、第１対角素子ＱＯ１が設定される第２ブリッジ回路４２とされ、図１の第２コンバータ２０において、左側のブリッジ回路が、第２基準素子ＱＢ２が設定される第３ブリッジ回路４３とされ、右側のブリッジ回路が、第２対角素子ＱＯ２が設定される第４ブリッジ回路４４とされてもよい。

（３） 上記の各実施の形態においては、第２直流電源ＰＳ２がバッテリとされている例を説明したが、本実施の形態はこれに限定されない。即ち、第１直流電源ＰＳ１及び第２直流電源ＰＳ２は、それぞれ、任意の直流電源によって構成することが可能である。尚、直流電源は、上述したバッテリ、及び、大容量キャパシタ等の蓄電素子、商用系統等の交流電源からの交流電力を直流電力に変換する電源装置、発電機及び電動機の機能を併有する回転電機（ＤＣモータ）、又は、当該回転電機（ＡＣモータ）とインバータ（ＡＣ／ＤＣ変換器）とが組み合わされたユニット等によって構成することが可能である。

（４） 上記の各実施の形態においては、各スイッチング素子の駆動信号の時間波形を説明した図２等の各図において、スイッチング周期Ｔｓｗを、期間Ａ～Ｊの１０の期間に分割して、各期間Ａ～Ｊに、各スイッチング素子のオン又はオフ駆動信号の組合せパターンであるゲートパターンが設定される例を説明し、短絡防止時間ｔｄがスイッチング周期を１０等分した１期間分と同等である例を代表的に説明した。

しかしながら、本実施の形態はこれに限定されるものではなく、スイッチング周期Ｔｓｗの分割数は任意である。或いは、スイッチング周期Ｔｓｗを、複数の期間に分割することなく、各位相シフト量θ１～θ４を連続的に変化させることも可能である。又、短絡防止時間ｔｄは、正極側スイッチング素子及び負極側スイッチング素子が同時にオン状態とされることを回避できる範囲内において、任意の時間長に設定することが可能である。

（５） 実施の形態１においては、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２がスイッチング周期Ｔｓｗの２５％になるときの電力伝送量Ｐ１に対応させて予め設定され、かつ、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４がスイッチング周期Ｔｓｗの２５％になるときの電力伝送量Ｐ２に対応させて予め設定される例を説明した。

又、上記の実施の形態２においては、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの２５％よりも小さい予め設定された値になるときの電力伝送量Ｐ１に対応させて予め設定され、かつ、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４がスイッチング周期Ｔｓｗの２５％よりも小さい予め設定された値になるときの電力伝送量Ｐ２に対応させて予め設定されている例を代表的に説明した。しかしながら、本実施の形態はこれに限定されない。即ち、第１基準値Ｐｒ１は、第１位相シフト量θ１及び第２位相シフト量θ２が、スイッチング周期Ｔｓｗの０％～５０％までの間の予め定められた任意のα％になるときの電力伝送量Ｐ１に対応させて設定することが可能である。同様に、第２基準値Ｐｒ２は、第３位相シフト量θ３及び第４位相シフト量θ４が、スイッチング周期Ｔｓｗの０％から５０％までの間の予め定められた任意のβ％になるときの電力伝送量Ｐ２に対応させて設定することが可能である。又、第１基準値Ｐｒ１及び第２基準値Ｐｒ２について、上記α及びβは同じ値であってもよく、異なった値であってもよい。

（６） 上記の各実施の形態においては、第１～第４の位相シフト量θ１～θ４は、電力伝送量（出力ＤＵＴＹ比）の増加又は減少に対して、同じ傾きで増加又は減少する例を代表的に説明したが、本実施の形態はこれに限定されない。即ち、電力伝送量（出力ＤＵＴＹ比）の変化に対して、第１～第４の位相シフト量θ１～θ４の各々が変化する傾きは、電力伝送量（出力ＤＵＴＹ比）の範囲に応じて変化してもよい。また、昇圧充電において、第１位相シフト量θ１及び第２位相シフト量θ２は、互いに異なる傾きで増加又は減少してもよい。同様に、昇圧放電において、第３位相シフト量θ３及び第４位相シフト量θ４は、互いに異なる傾きで増加又は減少してもよい。

以上説明した複数の実施の形態について、明細書内で言及されていない組み合わせを含めて、不整合や矛盾が生じない範囲内で、各実施の形態で説明された構成を適宜組合わせることは出願当初から予定されている点についても、確認的に記載する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

３ トランス、３ａ 第１巻線、３ｂ 第２巻線、１０ 第１コンバータ、１１ 第１正極電線、１２ 第１負極電線、１３ 第１平滑コンデンサ、１４ 第１リアクトル、２０ 第２コンバータ、２１ 第２正極電線、２２ 第２負極電線、２３ 第２平滑コンデンサ、２４ 第２リアクトル、２５ リアクトル、３０ 制御回路、３１，３３，３５ 減算部、３１ａ，３１ｂ 駆動信号、３２，３４，３６ 制御演算部、４１ 第１ブリッジ回路、４２ 第２ブリッジ回路、４３ 第３ブリッジ回路、４４ 第４ブリッジ回路、５１ 逆並列ダイオード、５２ 並列コンデンサ、１００，１０１，１０２ コンバータ、１１０，１２０，１３０ 電力変換装置、ＣＰ１，ＣＰ２ 電流経路（循環電流）、Ｐ１，Ｐ２ 電力伝送量、ＰＳ１ 第１直流電源、ＰＳ２ 第２直流電源（バッテリ）、Ｐｒ１ 第１基準値、Ｐｒ２ 第２基準値、Ｐｒ３ 第３基準値、Ｐｒ４ 第４基準値、Ｐｒｅｆ 電力伝送指令値、Ｑ１Ａ～Ｑ４Ａ，Ｑ１Ｂ～Ｑ４Ｂ スイッチング素子、Ｔｓｗ スイッチング周期、ｆｓｗ スイッチング周波数、ｔｄ 短絡防止時間。

Claims (14)

1. 第１直流電源及び第２直流電源の間で双方向の電力伝送を行うＤＣ／ＤＣコンバータであって、
   磁気的に結合した第１巻線及び第２巻線を有するトランスと、
   前記第１直流電源及び前記第１巻線の間に接続された第１コンバータと、
   前記第２直流電源及び前記第２巻線の間に接続された第２コンバータとを備え、
   前記第１コンバータは、
   前記第１直流電源に対して互いに並列に接続された第１ブリッジ回路及び第２ブリッジ回路を含み、
   前記第１ブリッジ回路及び前記第２ブリッジ回路の各々は、
   前記第１直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有し、
   前記第１巻線は、前記第１ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点と、前記第２ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点との間に接続され、
   前記第２コンバータは、
   前記第２直流電源に対して互いに並列に接続された第３ブリッジ回路及び第４ブリッジ回路を含み、
   前記第３ブリッジ回路及び前記第４ブリッジ回路の各々は、
   前記第２直流電源の正極及び負極の間に直列接続された正極側のスイッチング素子及び負極側のスイッチング素子を有し、
   前記第２巻線は、前記第３ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点と、前記第４ブリッジ回路の前記正極側のスイッチング素子及び前記負極側のスイッチング素子の接続点との間に接続され、
   前記ＤＣ／ＤＣコンバータは、
   前記第１コンバータ及び前記第２コンバータの各前記正極側のスイッチング素子及び各前記負極側のスイッチング素子をオンオフ駆動制御する制御回路をさらに備え、
   前記制御回路は、
   前記第１直流電源から前記第２直流電源に電力を伝送する第１電力伝送の場合において、
   前記第１コンバータでは、前記第１ブリッジ回路及び前記第２ブリッジ回路のそれぞれにおける前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行し、
   前記第２コンバータでは、前記第３ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止するとともに、前記第４ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで交流／直流電力変換を実行し、
   前記制御回路は、前記第１電力伝送による第１電力伝送量が第１基準値より小さいときには、前記第１ブリッジ回路、前記第２ブリッジ回路、及び、前記第４ブリッジ回路の各前記正極側のスイッチング素子及び各前記負極側スイッチング素子をオンオフ駆動するスイッチング周波数を、前記第１電力伝送量が前記第１基準値以上であるときよりも低下させる、ＤＣ／ＤＣコンバータ。
2. 前記制御回路は、前記第１電力伝送量が前記第１基準値以上である領域では前記スイッチング周波数を一定に維持し、前記第１電力伝送量が前記第１基準値より小さい領域では、前記第１電力伝送量が小さい程前記スイッチング周波数を低下させる、請求項１記載のＤＣ／ＤＣコンバータ。
3. 前記制御回路は、前記スイッチング周波数を変化するためにスイッチング周期を変化させる際には、前記第１コンバータ及び前記第２コンバータが前記第１巻線及び前記第２巻線にゼロ電圧をそれぞれ出力する期間内に、前記スイッチング周期の切替タイミングを設ける、請求項１又は２に記載のＤＣ／ＤＣコンバータ。
4. 前記制御回路は、前記第１電力伝送において、前記第１電力伝送量が前記第１基準値以上である領域では、昇圧動作を伴って前記第１直流電源から前記第２直流電源に電力を伝送するように、各前記スイッチング素子をオンオフ駆動する一方で、前記第１電力伝送量が前記第１基準値より小さい領域では、前記昇圧動作を伴わずに前記第１直流電源から前記第２直流電源に電力を伝送するように、各前記スイッチング素子をオンオフ駆動する、請求項１～３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
5. 前記制御回路は、
   前記第１ブリッジ回路の前記正極側及び前記負極側の一方のスイッチング素子である第１基準素子のオンオフ駆動信号に対する、前記第２ブリッジ回路の前記正極側及び前記負極側の他方のスイッチング素子である第１対角素子のオンオフ駆動信号の位相シフト量を第１位相シフト量とし、
   前記第１基準素子のオンオフ駆動信号に対する、前記第４ブリッジ回路の前記正極側及び前記負極側の前記一方のスイッチング素子である第２対角素子のオンオフ駆動信号の位相シフト量を第２位相シフト量とし、
   前記第１電力伝送量が前記第１基準値より小さい領域では、前記第１位相シフト量及び前記第２位相シフト量との間に、前記第１ブリッジ回路、前記第２ブリッジ回路、及び、前記第４ブリッジ回路の各々において前記正極側のスイッチング素子及び前記負極側のスイッチング素子の両方がオフされる短絡防止時間に相当する位相差を維持した上で、前記第１電力伝送量の増加に応じて前記第１位相シフト量及び前記第２位相シフト量を共に減少させる、請求項３又は４記載のＤＣ／ＤＣコンバータ。
6. 前記制御回路は、
   前記第２直流電源から前記第１直流電源に電力を伝送する第２電力伝送の場合において、
   前記第２コンバータでは、前記第３ブリッジ回路及び前記第４ブリッジ回路のそれぞれにおける前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで直流／交流電力変換を実行し、
   前記第１コンバータでは、前記第１ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子のオンオフ駆動を停止するとともに、前記第２ブリッジ回路において前記正極側のスイッチング素子及び前記負極側のスイッチング素子をオンオフ駆動制御することで交流／直流電力変換を実行し、
   前記制御回路は、前記第２電力伝送による第２電力伝送量が第２基準値より小さいときには、前記第２ブリッジ回路、前記第３ブリッジ回路、及び、前記第４ブリッジ回路の各前記スイッチング素子をオンオフ駆動するスイッチング周波数を、前記第１電力伝送量が前記第１基準値以上であるときよりも低下させる、請求項１～４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
7. 前記制御回路は、
   前記第１ブリッジ回路の前記正極側及び前記負極側の一方のスイッチング素子である第１基準素子のオンオフ駆動信号に対する、前記第２ブリッジ回路の前記正極側及び前記負極側の他方のスイッチング素子である第１対角素子のオンオフ駆動信号の位相シフト量を第１位相シフト量とし、
   前記第１基準素子のオンオフ駆動信号に対する、前記第４ブリッジ回路の前記正極側及び前記負極側の前記一方のスイッチング素子である第２対角素子のオンオフ駆動信号の位相シフト量を第２位相シフト量とし、
   前記制御回路は、前記第１電力伝送の場合には、
   前記第１電力伝送量が前記第１基準値より小さい範囲では、前記第１電力伝送量が増加するに従って、前記第１位相シフト量及び前記第２位相シフト量を、前記第１電力伝送量が０であるときの最大値から減少させる一方で、
   前記第１電力伝送量が前記第１基準値以上の範囲では、前記第１電力伝送量が増加するに従って、前記第１電力伝送量が前記第１基準値であるときの前記第１位相シフト量及び前記第２位相シフト量から、前記第１位相シフト量を減少させるとともに前記第２位相シフト量を増加させる、請求項６記載のＤＣ／ＤＣコンバータ。
8. 前記制御回路は、
   前記第３ブリッジ回路の前記正極側及び前記負極側の一方のスイッチング素子である第２基準素子のオンオフ駆動信号に対する、前記第２対角素子のオンオフ駆動信号の位相シフト量を第３位相シフト量とし、
   前記第２基準素子のオンオフ駆動信号に対する前記第１対角素子のオンオフ駆動信号の位相シフト量を第４位相シフト量とし、
   前記制御回路は、前記第２電力伝送の場合において、
   前記第２電力伝送量が前記第２基準値より小さい範囲では、前記第２電力伝送量が増加するに従って、前記第３位相シフト量及び第４の位相シフト量を、前記第２電力伝送量が０であるときの最大値から減少させる一方で、
   前記第２電力伝送量が前記第２基準値以上の範囲では、前記第２電力伝送量が増加するに従って、前記第２電力伝送量が前記第２基準値であるときの前記第３位相シフト量及び前記第４位相シフト量から、前記第３位相シフト量を減少させるとともに前記第４位相シフト量を増加させる、請求項７記載のＤＣ／ＤＣコンバータ。
9. 前記制御回路は、前記第１電力伝送の場合において、
   前記第１電力伝送量が前記第１基準値から、前記第１基準値よりも大きい値に予め設定された第３基準値までの範囲内であるときには、前記第１電力伝送量が増加するに従って、前記第１電力伝送量が前記第１基準値であるときの前記第１位相シフト量及び前記第２位相シフト量から、前記第１位相シフト量を減少させるとともに前記第２位相シフト量を増加させ、
   前記第１電力伝送量が前記第３基準値より大きい範囲では、前記第１電力伝送量が増加するのに従って、前記第２位相シフト量を前記第１電力伝送量が前記第３基準値であるときの値から増加させるとともに、前記第１位相シフト量を前記第１電力伝送量が前記第３基準値であるときの値に維持する、請求項７記載のＤＣ／ＤＣコンバータ。
10. 前記制御回路は、前記第２電力伝送の場合において、
    前記第２電力伝送量が前記第２基準値から、前記第２基準値よりも大きい値に設定された第４基準値までの範囲内であるときには、前記第２電力伝送量が増加するに従って、前記第２電力伝送量が前記第２基準値であるときの前記第３位相シフト量及び前記第４位相シフト量から、前記第３位相シフト量を減少させるとともに前記第４位相シフト量を増加させ、
    前記第２電力伝送量が前記第４基準値より大きい範囲では、前記第２電力伝送量が増加するのに従って、前記第４位相シフト量を前記第２電力伝送量が前記第４基準値であるときの値から増加させるとともに、前記第３位相シフト量を前記第２電力伝送量が前記第４基準値であるときの値に維持する、請求項８記載のＤＣ／ＤＣコンバータ。
11. 前記第１基準値は、前記第１位相シフト量及び前記第２位相シフト量が、各前記スイッチング素子を１回オンオフ駆動するスイッチング周期に対して規定の割合となるときの前記第１電力伝送量に対応させて予め設定され、
    前記第２基準値は、前記第３位相シフト量及び前記第４位相シフト量が、各前記スイッチング周期に対して前記規定の割合となる前記第２電力伝送量に予め設定される、請求項８又は１０に記載のＤＣ／ＤＣコンバータ。
12. 前記規定の割合は２５％以下の値に予め設定される、請求項１１記載のＤＣ／ＤＣコンバータ。
13. 前記制御回路は、前記第１直流電源及び前記第２直流電源の間の電力伝送量に基いて、出力ＤＵＴＹ比を演算し、演算された前記出力ＤＵＴＹ比に基いて、前記第１位相シフト量、前記第２位相シフト量、前記第３位相シフト量、及び、前記第４位相シフト量を変化させる、請求項８又は１０記載のＤＣ／ＤＣコンバータ。
14. 請求項１～１３のいずれか１項に記載のＤＣ／ＤＣコンバータを複数台備え、
    前記複数台のＤＣ／ＤＣコンバータは、１個又は複数個の前記第１直流電源及び前記第２直流電源に対して、直列又は並列に接続される、電力変換装置。

Images