JP7255254B2 - 半導体モジュールの製造方法および組立冶具セット - Google Patents
半導体モジュールの製造方法および組立冶具セット Download PDFInfo
- Publication number
- JP7255254B2 JP7255254B2 JP2019049861A JP2019049861A JP7255254B2 JP 7255254 B2 JP7255254 B2 JP 7255254B2 JP 2019049861 A JP2019049861 A JP 2019049861A JP 2019049861 A JP2019049861 A JP 2019049861A JP 7255254 B2 JP7255254 B2 JP 7255254B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- tray
- individual
- mounting
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0446—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/10—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof using carriers specially adapted therefor, e.g. front opening unified pods [FOUP]
- H10P72/16—Trays for chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
特許文献1 特開2015-170731号公報
特許文献2 特開2006-093574号公報
特許文献3 特開2005-109416号公報
T=α×2×t
αは、半導体セルの取り数である。tは、冶具1個を載置するためにかかる時間である。
Claims (10)
- 半導体チップを有する半導体モジュールの製造方法であって、
載置用トレイに複数の回路基板を載置する段階と、
複数の第1個別冶具を第1トレイ冶具上に載置する段階と、
前記載置用トレイ上に前記第1トレイ冶具を載置することにより、前記複数の第1個別冶具を前記複数の回路基板に載置する段階と、
前記複数の第1個別冶具により、前記半導体チップの載置面に平行な平行方向における位置を決定して、前記複数の回路基板のそれぞれに半導体チップを搭載する段階と
を備える製造方法。 - 前記複数の第1個別冶具は、前記第1トレイ冶具により、前記平行方向における位置が決定されている
請求項1に記載の製造方法。 - 前記半導体チップを搭載する段階において、前記複数の第1個別冶具は、前記複数の回路基板により、前記半導体チップの載置面と直交する直交方向における位置が決定されている
請求項1または2に記載の製造方法。 - 前記第1トレイ冶具上に、複数の第2個別冶具が載置された第2トレイ冶具を載置する段階と、
前記複数の第2個別冶具により、前記平行方向における位置を決定して、複数の前記半導体チップのそれぞれに金属配線板を搭載する段階と
をさらに備える
請求項1から3のいずれか一項に記載の製造方法。 - 前記複数の第2個別冶具は、前記第2トレイ冶具により、前記平行方向における位置が決定されている
請求項4に記載の製造方法。 - 前記金属配線板を搭載する段階において、前記複数の第2個別冶具は、前記複数の第1個別冶具により、前記半導体チップの載置面と直交する直交方向における位置が決定されている
請求項4または5に記載の製造方法。 - 半導体チップを有する半導体モジュールの組立冶具セットであって、
複数の回路基板を載置するための載置用トレイと、
前記載置用トレイにより、前記半導体チップの載置面に平行な平行方向における位置が決定された第1トレイ冶具と、
前記第1トレイ冶具上に載置された、前記複数の回路基板のそれぞれに前記半導体チップを搭載するための複数の第1個別冶具であって、前記第1トレイ冶具により前記平行方向における位置が決定された複数の第1個別冶具と
を備える組立冶具セット。 - 前記第1トレイ冶具により前記平行方向における位置が決定された第2トレイ冶具と、
前記第2トレイ冶具上に載置された、複数の前記半導体チップのそれぞれに金属配線板を搭載するための複数の第2個別冶具であって、前記第2トレイ冶具により前記平行方向における位置が決定された複数の第2個別冶具と
をさらに備える
請求項7に記載の組立冶具セット。 - 前記第1トレイ冶具は、位置決め用の複数のピンを有し、
前記載置用トレイおよび前記第2トレイ冶具は、前記複数のピンを受け入れるための複数の窪みを有する
請求項8に記載の組立冶具セット。 - 前記複数の第1個別冶具は、前記半導体チップを誘導するための傾斜部を有する
請求項7から9のいずれか一項に記載の組立冶具セット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019049861A JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
| CN202010078985.5A CN111710610B (zh) | 2019-03-18 | 2020-02-03 | 半导体模块的制造方法和组装治具套件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019049861A JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020155457A JP2020155457A (ja) | 2020-09-24 |
| JP7255254B2 true JP7255254B2 (ja) | 2023-04-11 |
Family
ID=72536192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019049861A Active JP7255254B2 (ja) | 2019-03-18 | 2019-03-18 | 半導体モジュールの製造方法および組立冶具セット |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7255254B2 (ja) |
| CN (1) | CN111710610B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7593174B2 (ja) * | 2021-03-12 | 2024-12-03 | 富士電機株式会社 | 半導体装置の製造方法及び製造治具セット |
| US12451383B2 (en) * | 2024-01-29 | 2025-10-21 | Littelfuse, Inc. | Corner relief undercut to reduce die damage |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088008A (ja) | 2007-09-27 | 2009-04-23 | Mitsubishi Electric Corp | 半導体装置製造用治具、半導体装置の製造方法 |
| JP2015170731A (ja) | 2014-03-07 | 2015-09-28 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法、位置決め治具 |
| JP2018098255A (ja) | 2016-12-08 | 2018-06-21 | 新電元工業株式会社 | リフロー治具、およびリフロー治具を用いた電子装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191478B1 (en) * | 1999-06-07 | 2001-02-20 | Agilent Technologies Inc. | Demountable heat spreader and high reliability flip chip package assembly |
| US6581278B2 (en) * | 2001-01-16 | 2003-06-24 | St Assembly Test Service Ltd. | Process and support carrier for flexible substrates |
| JP2002361410A (ja) * | 2001-05-31 | 2002-12-18 | Toyota Motor Corp | リフローはんだ付け用冶具 |
| JP2008147555A (ja) * | 2006-12-13 | 2008-06-26 | Toyota Industries Corp | 半田付け方法及び錘並びに電子機器の製造方法 |
| JP2008159893A (ja) * | 2006-12-25 | 2008-07-10 | Renesas Technology Corp | 半導体装置の製造方法及びそれに用いられる収納用治具 |
| JP5575698B2 (ja) * | 2011-05-10 | 2014-08-20 | 本田技研工業株式会社 | 部品接合用治具 |
| TWI638421B (zh) * | 2017-08-29 | 2018-10-11 | 竑騰科技股份有限公司 | Parallel equal pressure fixture and parallel high pressure combination device |
-
2019
- 2019-03-18 JP JP2019049861A patent/JP7255254B2/ja active Active
-
2020
- 2020-02-03 CN CN202010078985.5A patent/CN111710610B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088008A (ja) | 2007-09-27 | 2009-04-23 | Mitsubishi Electric Corp | 半導体装置製造用治具、半導体装置の製造方法 |
| JP2015170731A (ja) | 2014-03-07 | 2015-09-28 | 富士電機株式会社 | 半導体装置、半導体装置の製造方法、位置決め治具 |
| JP2018098255A (ja) | 2016-12-08 | 2018-06-21 | 新電元工業株式会社 | リフロー治具、およびリフロー治具を用いた電子装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020155457A (ja) | 2020-09-24 |
| CN111710610B (zh) | 2025-12-02 |
| CN111710610A (zh) | 2020-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7334464B2 (ja) | 半導体モジュール、半導体モジュールの製造方法および段差冶具 | |
| JP5696780B2 (ja) | 半導体装置およびその製造方法 | |
| US10028400B2 (en) | Semiconductor device | |
| JP5853525B2 (ja) | 半導体チップの位置決め治具及び半導体装置の製造方法 | |
| CN108695177B (zh) | 半导体装置及其制造方法 | |
| EP2577726B1 (en) | Stacked interposer leadframes | |
| US11935774B2 (en) | Assembly jig set and manufacturing method of semiconductor module | |
| US20080191325A1 (en) | Semiconductor device and packaging structure therefor | |
| EP3267477B1 (en) | Semiconductor module | |
| CN104465757A (zh) | 半导体装置及其制造方法 | |
| JP7255254B2 (ja) | 半導体モジュールの製造方法および組立冶具セット | |
| US9318423B2 (en) | Leadless package type power semiconductor module | |
| KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
| EP1696484A1 (en) | Process for assembling a double-sided circuit component | |
| US20240055331A1 (en) | Small outline transistor with thermal flat lead | |
| JP6063835B2 (ja) | 半導体チップの実装方法、半導体装置、及び実装治具 | |
| US20260107767A1 (en) | Semiconductor device | |
| JP2021125635A (ja) | 半導体装置 | |
| JP7763964B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| US20260101773A1 (en) | Device package with flexibly-aligned lead frame clip | |
| JP7604815B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2023179843A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN117012743A (zh) | 电子器件组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7255254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |