JP7286582B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7286582B2
JP7286582B2 JP2020052529A JP2020052529A JP7286582B2 JP 7286582 B2 JP7286582 B2 JP 7286582B2 JP 2020052529 A JP2020052529 A JP 2020052529A JP 2020052529 A JP2020052529 A JP 2020052529A JP 7286582 B2 JP7286582 B2 JP 7286582B2
Authority
JP
Japan
Prior art keywords
terminal
metal layer
detection terminal
main
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052529A
Other languages
English (en)
Other versions
JP2021153094A (ja
Inventor
知洋 井口
達也 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2020052529A priority Critical patent/JP7286582B2/ja
Priority to EP20191712.7A priority patent/EP3886154A1/en
Priority to US17/001,559 priority patent/US11776892B2/en
Priority to CN202010883332.4A priority patent/CN113451273B/zh
Publication of JP2021153094A publication Critical patent/JP2021153094A/ja
Application granted granted Critical
Publication of JP7286582B2 publication Critical patent/JP7286582B2/ja
Priority to US18/454,413 priority patent/US12165965B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/80—Arrangements for protection of devices protecting against overcurrent or overload, e.g. fuses or shunts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/161—Containers comprising no base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H10P74/273—Interconnections for measuring or testing, e.g. probe pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/501—Inductive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Inverter Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明の実施形態は、半導体装置に関する。
パワー半導体モジュールでは、例えば、金属ベースの上に、絶縁基板を間に挟んでパワー半導体チップが実装される。パワー半導体チップは、例えば、Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）、又は、ダイオードである。
パワー半導体モジュールでは、モジュール内での短絡の検出や、モジュールの寿命推定が要求される場合がある。モジュール内での短絡の検出や、モジュールの寿命推定のために、２つの主端子の間に流れる主電流を測定するための検出端子が設けられる。２つの検出端子が主電流経路に設けられ、２つの検出端子の間で検出された電圧を積分することで、主電流が求められる。
主電流の測定精度を上げるためには、２つの検出端子の間の主電流経路に一定以上の大きさのインダクタンスが必要となる。インダクタンスを大きくするために、例えば、絶縁基板の上の金属層の長さを長くしたり、追加の金属層を設けたり、ボンディングワイヤの長さを長くしたり、あるいは、追加のボンディングワイヤを設けたりする必要がある。このため、パワー半導体モジュールが大型化するという問題が生ずる。
特許第６３７３７０２号公報
本発明が解決しようとする課題は、パワー半導体モジュールの小型化が実現できる半導体装置を提供することにある。
本発明の一態様の半導体装置は、表面に、第１の金属層と第２の金属層とを有する絶縁基板と、上部電極と下部電極を含み、前記上部電極が前記第１の金属層に電気的に接続され、前記下部電極が前記第２の金属層に電気的に接続された半導体チップと、第１の端部と第２の端部とを含み、前記第１の端部が前記第１の金属層に電気的に接続された第１の主端子と、第３の端部と第４の端部とを含み、前記第３の端部が前記第２の金属層に電気的に接続された第２の主端子と、前記第１の主端子の前記第１の端部と前記第２の端部との間に電気的に接続された第１の検出端子と、前記第１の金属層に電気的に接続された第２の検出端子と、を備え、前記第２の検出端子は前記第１の金属層に固定され、前記第２の検出端子と前記第１の主端子は分離される。
第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の等価回路図。 第２の実施形態の半導体装置の模式上面図。 第２の実施形態の半導体装置の等価回路図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式上面図。 第４の実施形態の半導体装置の等価回路図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、表面に、第１の金属層と第２の金属層とを有する絶縁基板と、上部電極と下部電極を含み、上部電極が第１の金属層に電気的に接続され、下部電極が第２の金属層に電気的に接続された半導体チップと、第１の端部と第２の端部とを含み、第１の端部が第１の金属層に電気的に接続された第１の主端子と、第３の端部と第４の端部とを含み、第３の端部が第２の金属層に電気的に接続された第２の主端子と、第１の主端子の第１の端部と第２の端部との間に電気的に接続された第１の検出端子と、第１の金属層に電気的に接続された第２の検出端子と、を備える。
図１は、第１の実施形態の半導体装置の模式上面図である。図２は、第１の実施形態の半導体装置の模式断面図である。図２は、図１のＡＡ’断面である。図３は、第１の実施形態の半導体装置の模式断面図である。図３（ａ）は、図１のＢＢ’断面である。図３（ｂ）は、図１のＣＣ’断面である。図４は、第１の実施形態の半導体装置の等価回路図である。
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図４に示すように、第１の実施形態のパワー半導体モジュール１００は、２個のＭＯＳＦＥＴが直列に接続されている。第１の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第１の実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
図４に示すように、パワー半導体モジュール１００は、電力端子Ｎ、電力端子Ｐ、交流出力端子ＡＣ、第１の検出端子Ｓ１、第２の検出端子Ｓ２、及び、インダクタＬ１を有する。第１の検出端子Ｓ１及び第２の検出端子Ｓ２は、電力端子Ｎと交流出力端子ＡＣとの間に流れる主電流をモニタする機能を有する。
第１の実施形態のパワー半導体モジュール１００は、樹脂ケース１０（枠体）、蓋１２、第１の主端子１４、第２の主端子１６、交流出力端子１８、第１のゲート端子２０、第２のゲート端子２２、第１の検出端子２４、第２の検出端子２６、金属ベース２８、絶縁基板３０、第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、第２のゲート金属層４０、裏面金属層４２、第１のＭＯＳＦＥＴ４４（半導体チップ）、第２のＭＯＳＦＥＴ４６、ボンディングワイヤ４８、封止樹脂５０（封止材）を備える。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃを有する。第１の検出端子２４は、端部２４ａを有する。第２の検出端子２６は、端部２６ａを有する。
図１は、パワー半導体モジュール１００から蓋１２及び封止樹脂５０を除いた状態の上面図である。
金属ベース２８は、例えば、銅である。例えば、パワー半導体モジュール１００を製品に実装する際、金属ベース２８の裏面には、図示しない放熱板が接続される。
絶縁基板３０は、金属ベース２８の上に設けられる。絶縁基板３０は、金属ベース２８と第１のＭＯＳＦＥＴ４４との間、及び、金属ベース２８と第２のＭＯＳＦＥＴ４６との間に設けられる。絶縁基板３０は、金属ベース２８と、第１のＭＯＳＦＥＴ４４及び第２のＭＯＳＦＥＴ４６を電気的に分離する機能を有する。
絶縁基板３０は、例えば、セラミックである。絶縁基板３０は、例えば、酸化アルミニウム、窒化アルミニウム、又は、窒化シリコンである。
絶縁基板３０の表面には、第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、及び、第２のゲート金属層４０が設けられる。第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、及び、第２のゲート金属層４０は、例えば、銅である。
絶縁基板３０の裏面には、裏面金属層４２が設けられる。裏面金属層４２は、例えば、銅である。裏面金属層４２は、例えば、図示しない半田層又は銀ナノ粒子層を用いて金属ベース２８と接合される。
樹脂ケース１０は、金属ベース２８及び絶縁基板３０の周囲に設けられる。樹脂ケース１０の一部は、金属ベース２８の上に設けられる。樹脂ケース１０は、枠体の一例である。樹脂ケース１０は、第１のＭＯＳＦＥＴ４４、第２のＭＯＳＦＥＴ４６、及び絶縁基板３０を保護する機能を有する。
樹脂ケース１０の上には蓋１２が設けられる。蓋１２は、絶縁基板３０との間に、第１のＭＯＳＦＥＴ４４、及び、第２のＭＯＳＦＥＴ４６を挟む。蓋１２は、第１のＭＯＳＦＥＴ４４、第２のＭＯＳＦＥＴ４６、及び絶縁基板３０を保護する機能を有する。
第１のＭＯＳＦＥＴ４４は、絶縁基板３０の上に設けられる。第１のＭＯＳＦＥＴ４４は、第１のソース電極４４ａ、第１のドレイン電極４４ｂ、第１のゲート電極４４ｃを有する。第１のソース電極４４ａは上部電極の一例である。第１のドレイン電極４４ｂは、下部電極の一例である。
第１のＭＯＳＦＥＴ４４は、第３の金属層３６の上に設けられる。第１のドレイン電極４４ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３６の上に固定される。第１のドレイン電極４４ｂは第３の金属層３６に接合される。
第１のＭＯＳＦＥＴ４４は、例えば、炭化珪素を用いて形成される。
第１のソース電極４４ａは、第１の金属層３２に電気的に接続される。第１のソース電極４４ａは、ボンディングワイヤ４８を介して、第１の金属層３２に電気的に接続される。
第１のドレイン電極４４ｂは、第２の金属層３４に電気的に接続される。第１のドレイン電極４４ｂは、第３の金属層３６、ボンディングワイヤ４８、及び、第２のＭＯＳＦＥＴ４６を介して、第２の金属層３４に電気的に接続される。
第２のＭＯＳＦＥＴ４６は、絶縁基板３０の上に設けられる。第２のＭＯＳＦＥＴ４６は、第２のソース電極４６ａ、第２のドレイン電極４６ｂ、第２のゲート電極４６ｃを有する。
第２のＭＯＳＦＥＴ４６は、第２の金属層３４の上に設けられる。第２のドレイン電極４６ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第２の金属層３４の上に固定される。第２のドレイン電極４６ｂは第２の金属層３４に接合される。第２のソース電極４６ａは、第３の金属層３６に電気的に接続される。第２のソース電極４６ａは、ボンディングワイヤ４８を介して、第３の金属層３６に電気的に接続される。
第２のＭＯＳＦＥＴ４６は、例えば、炭化珪素を用いて形成される。
封止樹脂５０は、樹脂ケース１０の中に充填される。封止樹脂５０は、樹脂ケース１０に囲まれる。封止樹脂５０は、第１のＭＯＳＦＥＴ４４、第２のＭＯＳＦＥＴ４６、及び、絶縁基板３０を覆う。封止樹脂５０は、封止材の一例である。
封止樹脂５０は、第１のＭＯＳＦＥＴ４４、第２のＭＯＳＦＥＴ４６、及び、絶縁基板３０を保護する機能を有する。また、第１のＭＯＳＦＥＴ４４、第２のＭＯＳＦＥＴ４６、及び、絶縁基板３０を絶縁する機能を有する。
封止樹脂５０は、樹脂を含む。封止樹脂５０は、例えば、シリコーンゲルである。封止樹脂５０には、例えば、エポキシ樹脂、ポリイミド樹脂等、その他の樹脂を適用することも可能である。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第１の主端子１４は、第１の金属層３２に電気的に接続される。
第１の端部１４ａは、第１の金属層３２に電気的に接続される。第１の端部１４ａは、第１の金属層３２に固定される。第１の端部１４ａは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３２に接合される。また、第１の端部１４ａは、例えば、超音波接合により第１の金属層３２に接合される。
第１の端部１４ａは、樹脂ケース１０の中に設けられる。第１の端部１４ａは、封止樹脂５０に囲まれる。
第２の端部１４ｂは、樹脂ケース１０及び蓋１２の外部に設けられる。第２の端部１４ｂには、バスバー等の配線を接続するための、第１の配線接続穴１４ｃが設けられる。
第１の主端子１４は図４の電力端子Ｎに対応する。第１の主端子１４には外部から、例えば、負電圧が印加される。
第１の主端子１４は、金属板で形成される。第１の主端子１４は、例えば、銅である。
第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃ（穴）を有する。第２の主端子１６は、第２の金属層３４に電気的に固定される。
第３の端部１６ａは、第２の金属層３４に電気的に接続される。第３の端部１６ａは、第２の金属層３４に固定される。第３の端部１６ａは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第２の金属層３４に接合される。また、第３の端部１６ａは、例えば、超音波接合により第２の金属層３４に接合される。
第３の端部１６ａは、樹脂ケース１０の中に設けられる。第３の端部１６ａは、封止樹脂５０に囲まれる。
第４の端部１６ｂは、樹脂ケース１０及び蓋１２の外部に設けられる。第４の端部１６ｂには、バスバー等の配線を接続するための、第２の配線接続穴１６ｃが設けられる。
第２の主端子１６は図４の電力端子Ｐに対応する。第２の主端子１６には外部から、例えば、正電圧が印加される。
第２の主端子１６は、金属板で形成される。第２の主端子１６は、例えば、銅である。
交流出力端子１８は、第３の金属層３６に電気的に接続される。交流出力端子１８の一端は、例えば、第３の金属層３６に固定される。交流出力端子１８は、図４の交流出力端子ＡＣに対応する。交流出力端子１８は、ハーフブリッジ回路の出力電流を出力する。
第１のゲート端子２０は、ボンディングワイヤ４８、第１のゲート金属層３８、及びボンディングワイヤ４８を介して、第１のＭＯＳＦＥＴ４４のゲート電極４４ｃに電気的に接続される。第１のゲート端子２０は、第１のＭＯＳＦＥＴ４４を制御するゲート電圧信号を、ゲート電極４４ｃに印加する機能を有する。
第２のゲート端子２２は、ボンディングワイヤ４８、第２のゲート金属層４０、及びボンディングワイヤ４８を介して、第２のＭＯＳＦＥＴ４６のゲート電極４６ｃに電気的に接続される。第２のゲート端子２２は、第２のＭＯＳＦＥＴ４６を制御するゲート電圧信号を、ゲート電極４６ｃに印加する機能を有する。
第１の検出端子２４は、第１の主端子１４に電気的に接続される。第１の検出端子２４は、第１の主端子１４の第１の端部１４ａと第２の端部１４ｂとの間に固定される。第１の検出端子２４は、端部２４ａを有する。第１の検出端子２４の端部２４ａが、接続部（図１、図３（ａ）中のＸ）で、第１の主端子１４に固定される。
第１の検出端子２４の端部２４ａと反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。第１の検出端子２４と第１の主端子１４との接続部Ｘは、絶縁基板３０と蓋１２との間に位置する。
第１の検出端子２４の少なくとも一部は、封止樹脂５０に囲まれる。第１の検出端子２４と第１の主端子１４との接続部Ｘは、封止樹脂５０に囲まれる。
第１の検出端子２４は、図４の第１の検出端子Ｓ１に対応する。第１の検出端子２４は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第１の検出端子２４は、金属である。第１の検出端子２４は、例えば、銅である。
第１の検出端子２４は、例えば、第１の主端子１４と同一材料で一体成形されている。
第１の検出端子２４は、例えば、ボンディングワイヤを用いて第１の主端子１４に接続することも可能である。
第２の検出端子２６は、第１の金属層３２に電気的に接続される。第２の検出端子２６は端部２６ａを有する。第２の検出端子２６の端部２６ａは、例えば、第１の金属層３２に固定される。
第２の検出端子２６の端部２６ａは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３２に接合される。また、端部２６ａは、例えば、超音波接合により第１の金属層３２に接合される。
第２の検出端子２６の端部２６ａの反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。
なお、第２の検出端子２６は、第１の金属層３２に電気的に接続されるのであれば、必ずしも、第１の金属層３２に直接固定されなくとも良い。例えば、第２の検出端子２６と第１の金属層３２は、ボンディングワイヤ４８を介して電気的に接続されても構わない。また、例えば、第２の検出端子２６と第１の金属層３２は、第１の金属層３２と別の金属層を間に介して電気的に接続されても構わない。
第２の検出端子２６の少なくとも一部は、封止樹脂５０に囲まれる。
第２の検出端子２６は、図４の第２の検出端子Ｓ２に対応する。第２の検出端子２６は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第２の検出端子２６は、金属である。第２の検出端子２６は、例えば、銅である。
次に、第１の実施形態のパワー半導体モジュール１００の作用及び効果について説明する。
パワー半導体モジュールでは、モジュール内での短絡の検出や、モジュールの寿命推定が要求される場合がある。モジュール内での短絡の検出や、モジュールの寿命推定のために、２つの主端子の間に流れる主電流を測定するための検出端子が設けられる。２つの検出端子が主電流の経路に設けられ、２つの検出端子の間で検出された電圧を積分することで、主電流が求められる。
主電流の測定精度を上げるためには、２つの検出端子の間の主電流経路に一定以上の大きさのインダクタンスが必要となる。例えば、図４のように電力端子Ｎの側に、第１の検出端子Ｓ１と第２の検出端子Ｓ２を設ける場合を考える。第１の検出端子Ｓ１と第２の検出端子Ｓ２との間の主経路に、一定以上の大きさのインダクタンスを備えるインダクタＬ１が必要となる。
２つの検出端子の間の主電流経路のインダクタンスを大きくするために、例えば、絶縁基板の上の金属層の長さを長くしたり、追加の金属層を設けたり、ボンディングワイヤの長さを長くしたり、あるいは、追加のボンディングワイヤを設けたりする必要がある。このため、パワー半導体モジュールの大型化するという問題が生ずる。
第１の実施形態のパワー半導体モジュール１００は、第１の検出端子２４が、第１の主端子１４の第１の端部１４ａと第２の端部１４ｂとの間に接続される。したがって、第１の検出端子２４と第１の主端子１４との接続部Ｘから、第２の検出端子２６と第１の金属層３２との接続部までの間の主電流経路が、図４のインダクタＬ１として機能する。
第１の実施形態のパワー半導体モジュール１００では、第１の主端子１４の一部を、インダクタＬ１として機能させることが可能である。したがって、２つの検出端子の間の主電流経路のインダクタンスを大きくするために、例えば、絶縁基板の上の金属層の長さを長くしたり、追加の金属層を設けたり、ボンディングワイヤの長さを長くしたり、あるいは、追加のボンディングワイヤを設けたりする必要がない。すなわち、２つの検出端子の間の主電流経路のインダクタンスを大きくするために、付加的な構造を追加する必要がない。よって、第１の検出端子２４及び第２の検出端子２６を設けた場合であっても、パワー半導体モジュール１００の小型化が実現できる。
主電流の測定精度を高くする観点から、第１の検出端子２４と第２の検出端子２６との間のインダクタンスは２ｎＨ以上であることが好ましい。
第１の実施形態のパワー半導体モジュール１００では、第１の検出端子２４と第１の主端子１４との接続部Ｘの位置を、任意に設定することが可能である。したがって、主電流経路のインダクタンスの大きさの調整が容易となる。
また、２つの検出端子の間の主電流経路の間の温度変化が大きいと、２つの検出端子の間のインダクタンスの変化が大きくなる。インダクタンスの変化が大きくなると、主電流の測定精度が低下する。
第１の実施形態のパワー半導体モジュール１００では、第１の検出端子２４と第１の主端子１４との接続部Ｘを、発熱源から離れた位置に設ける。すなわち、バスバー等の配線が接続され、接触抵抗による発熱が生じやすい第２の端部１４ｂから、接続部Ｘまで一定の距離が保たれる。また、デバイス動作により発熱する第１のＭＯＳＦＥＴ４４及び第２のＭＯＳＦＥＴ４６から、接続部Ｘまで一定の距離が保たれる。したがって、温度変化によるインダクタンスの変化が抑制される。よって、主電流の測定精度の低下が抑制される。
以上、第１の実施形態によれば、パワー半導体モジュールの小型化が実現可能となる。また、２つの検出端子の間のインダクタンスの調整が容易となる。また、温度変化による主電流の測定精度の低下が抑制される。
（第２の実施形態）
第２の実施形態の半導体装置は、表面に、第１の金属層と第２の金属層とを有する絶縁基板と、上部電極と下部電極を含み、上部電極が第１の金属層に電気的に接続され、下部電極が第２の金属層に電気的に接続された半導体チップと、第１の端部と第２の端部とを含み、第１の端部が第１の金属層に電気的に接続された第１の主端子と、第３の端部と第４の端部とを含み、第３の端部が第２の金属層に電気的に接続された第２の主端子と、第２の主端子の第３の端部と第４の端部との間に電気的に接続された第１の検出端子と、第２の金属層に電気的に接続された第２の検出端子と、を備える。
第２の実施形態の半導体装置は、第２の主端子の第３の端部と第４の端部との間に固定された第１の検出端子と、第２の金属層に電気的に接続された第２の検出端子と、を備える点で第１の実施形態の半導体装置と異なる。すなわち、第１の検出端子が第２の主端子に設けられる点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については、一部、記述を省略する。
図５は、第２の実施形態の半導体装置の模式上面図である。図５は、第１の実施形態の図１に相当する図である。図６は、第２の実施形態の半導体装置の等価回路図である。
第２の実施形態の半導体装置は、パワー半導体モジュール２００である。図６に示すように、第２の実施形態のパワー半導体モジュール２００は、２個のＭＯＳＦＥＴが直列に接続されている。第２の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第２の実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
図６に示すように、パワー半導体モジュール２００は、電力端子Ｎ、電力端子Ｐ、交流出力端子ＡＣ、第１の検出端子Ｓ１、第２の検出端子Ｓ２、及び、インダクタＬ１を有する。第１の検出端子Ｓ１及び第２の検出端子Ｓ２は、電力端子Ｎと電力端子Ｐとの間に流れ主電流をモニタする機能を有する。
第２の実施形態のパワー半導体モジュール２００は、樹脂ケース１０、蓋１２、第１の主端子１４、第２の主端子１６、交流出力端子１８、第１のゲート端子２０、第２のゲート端子２２、第１の検出端子２４、第２の検出端子２６、金属ベース２８、絶縁基板３０、第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、第２のゲート金属層４０、裏面金属層４２、第１のＭＯＳＦＥＴ４４（半導体チップ）、第２のＭＯＳＦＥＴ４６、ボンディングワイヤ４８、封止樹脂５０（封止材）を備える。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃを有する。第１の検出端子２４は、端部２４ａを有する。第２の検出端子２６は、端部２６ａを有する。
図５は、パワー半導体モジュール２００から蓋１２及び封止樹脂５０を除いた状態の上面図である。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第１の主端子１４は、第１の金属層３２に電気的に接続される。
第１の主端子１４は図６の電力端子Ｎに対応する。第１の主端子１４には外部から、例えば、負電圧が印加される。
第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃ（穴）を有する。第２の主端子１６は、第２の金属層３４に電気的に固定される。
第２の主端子１６は図６の電力端子Ｐに対応する。第２の主端子１６には外部から、例えば、正電圧が印加される。
第１の検出端子２４は、第２の主端子１６に電気的に接続される。第１の検出端子２４は、第２の主端子１６の第３の端部１６ａと第４の端部１６ｂとの間に固定される。第１の検出端子２４は、端部２４ａを有する。第１の検出端子２４の端部２４ａが、接続部（図５中のY）で、第２の主端子１６に固定される。
第１の検出端子２４の端部２４ａと反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。第１の検出端子２４と第２の主端子１６との接続部Yは、絶縁基板３０と蓋１２との間に位置する。
第１の検出端子２４の少なくとも一部は、封止樹脂５０に囲まれる。第１の検出端子２４と第２の主端子１６との接続部Yは、封止樹脂５０に囲まれる。
第１の検出端子２４は、図６の第１の検出端子Ｓ１に対応する。第１の検出端子２４は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第１の検出端子２４は、金属である。第１の検出端子２４は、例えば、銅である。
第１の検出端子２４は、例えば、第２の主端子１６と同一材料で一体成形されている
第１の検出端子２４は、例えば、ボンディングワイヤを用いて第２の主端子１６に接続することも可能である。
第２の検出端子２６は、第２の金属層３４に電気的に接続される。第２の検出端子２６は端部２６ａを有する。第２の検出端子２６の端部２６ａは、例えば、第２の金属層３４に固定される。
第２の検出端子２６の端部２６ａは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第２の金属層３４に接合される。また、端部２６ａは、例えば、超音波接合により接合される。
第２の検出端子２６の端部２６ａの反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。
なお、第２の検出端子２６は、第２の金属層３４に電気的に接続されるのであれば、必ずしも、第２の金属層３４に直接固定されなくとも良い。例えば、第２の検出端子２６と第２の金属層３４は、ボンディングワイヤ４８を介して電気的に接続されても構わない。また、例えば、第２の検出端子２６と第２の金属層３４は、第２の金属層３４と別の金属層を間に介して電気的に接続されても構わない。
第２の検出端子２６の少なくとも一部は、封止樹脂５０に囲まれる。
第２の検出端子２６は、図６の第２の検出端子Ｓ２に対応する。第２の検出端子２６は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第２の検出端子２６は、金属である。第２の検出端子２６は、例えば、銅である。
以上、第２の実施形態によれば、第１の実施形態と同様、パワー半導体モジュールの小型化が実現できる。また、２つの検出端子の間のインダクタンスの調整が容易となる。また、温度変化による主電流の測定精度の低下が抑制される。
（第３の実施形態）
第３の実施形態の半導体装置は、封止材が第１の部分と、第１の部分と異なる材料の第２の部分を有し、第１の主端子と第１の検出端子の接続部が第２の部分に囲まれる点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部、記述を省略する。
図７は、第３の実施形態の半導体装置の模式断面図である。図７は、第１の実施形態の図２に相当する図である。図８は、第３の実施形態の半導体装置の模式断面図である。図８は、第１の実施形態の図３に相当する図である。
第３の実施形態の半導体装置は、パワー半導体モジュール３００である。
第３の実施形態のパワー半導体モジュール３００は、樹脂ケース１０、蓋１２、第１の主端子１４、第２の主端子１６、交流出力端子１８、第１のゲート端子２０、第２のゲート端子２２、第１の検出端子２４、第２の検出端子２６、金属ベース２８、絶縁基板３０、第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、第２のゲート金属層４０、裏面金属層４２、第１のＭＯＳＦＥＴ４４（半導体チップ）、第２のＭＯＳＦＥＴ４６、ボンディングワイヤ４８、封止樹脂５０（封止材）を備える。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃを有する。第１の検出端子２４は、端部２４ａを有する。第２の検出端子２６は、端部２６ａを有する。
封止樹脂５０は、第１の部分５０ａと第２の部分５０ｂとを有する。第２の部分５０ｂの材料は、第１の部分５０ａの材料と異なる。
例えば、第２の部分５０ｂは、第１の部分５０ａよりも絶縁性の高い材料を用いる。また、例えば、第２の部分５０ｂは、第１の部分５０ａよりも強度の高い材料を用いる。
第１の部分５０ａは、例えば、シリコーンゲルである。第２の部分５０ｂは、例えば、エポキシ樹脂である。
第１の主端子１４及び第２の主端子１６の少なくとも一部が、第２の部分５０ｂに囲まれる。第１の検出端子２４と第１の主端子１４との接続部Ｘは、第２の部分５０ｂに囲まれる。
第３の実施形態のパワー半導体モジュール３００によれば、例えば、第１の主端子１４及び第２の主端子１６の絶縁性を向上させることが可能である。また、例えば、第１の主端子１４及び第２の主端子１６の変形を抑制することが可能である。
以上、第３の実施形態によれば、第１の実施形態と同様、パワー半導体モジュールの小型化が実現できる。また、２つの検出端子の間のインダクタンスの調整が容易となる。また、温度変化による主電流の測定精度の低下が抑制される。また、パワー半導体モジュールの特性を更に向上させることが可能である。
（第４の実施形態）
第４の実施形態の半導体装置は、第２の主端子の第３の端部と第４の端部との間に電気的に接続された第３の検出端子と、第２の金属層に電気的に接続された第４の検出端子と、を更に備える点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部、記述を省略する。
図９は、第４の実施形態の半導体装置の模式上面図である。図９は、第１の実施形態の図１に相当する図である。図１０は、第４の実施形態の半導体装置の等価回路図である。
第４の実施形態の半導体装置は、パワー半導体モジュール４００である。図１０に示すように、第４の実施形態のパワー半導体モジュール４００は、２個のＭＯＳＦＥＴが直列に接続されている。第４の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第４の実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
図１０に示すように、パワー半導体モジュール１００は、電力端子Ｎ、電力端子Ｐ、交流出力端子ＡＣ、第１の検出端子Ｓ１、第２の検出端子Ｓ２、第３の検出端子Ｓ３、第４の検出端子Ｓ４、インダクタＬ１、及び、インダクタＬ２を有する。第１の検出端子Ｓ１及び第２の検出端子Ｓ２、第３の検出端子Ｓ３及び第４の検出端子Ｓ４は、それぞれ、電力端子Ｎと電力端子Ｐとの間に流れ主電流をモニタする機能を有する。
第４の実施形態のパワー半導体モジュール４００は、樹脂ケース１０、蓋１２、第１の主端子１４、第２の主端子１６、交流出力端子１８、第１のゲート端子２０、第２のゲート端子２２、第１の検出端子２４、第２の検出端子２６、金属ベース２８、絶縁基板３０、第１の金属層３２、第２の金属層３４、第３の金属層３６、第１のゲート金属層３８、第２のゲート金属層４０、裏面金属層４２、第１のＭＯＳＦＥＴ４４（半導体チップ）、第２のＭＯＳＦＥＴ４６、ボンディングワイヤ４８、封止樹脂５０（封止材）、第３の検出端子５４、第４の検出端子５６を備える。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃを有する。第１の検出端子２４は、端部２４ａを有する。第２の検出端子２６は、端部２６ａを有する。第３の検出端子５４は、端部５４ａを有する。第４の検出端子５６は、端部５６ａを有する。
図９は、パワー半導体モジュール４００から蓋１２及び封止樹脂５０を除いた状態の上面図である。
第１の主端子１４は、第１の端部１４ａ、第２の端部１４ｂ、第１の配線接続穴１４ｃ（穴）を有する。第１の主端子１４は、第１の金属層３２に電気的に接続される。
第１の主端子１４は図１０の電力端子Ｎに対応する。第１の主端子１４には外部から、例えば、負電圧が印加される。
第２の主端子１６は、第３の端部１６ａ、第４の端部１６ｂ、第２の配線接続穴１６ｃ（穴）を有する。第２の主端子１６は、第２の金属層３４に電気的に固定される。
第２の主端子１６は図１０の電力端子Ｐに対応する。第２の主端子１６には外部から、例えば、正電圧が印加される。
第１の検出端子２４は、第１の主端子１４に電気的に接続される。第１の検出端子２４は、第１の主端子１４の第１の端部１４ａと第２の端部１４ｂとの間に固定される。第１の検出端子２４は、端部２４ａを有する。第１の検出端子２４の端部２４ａが、接続部（図９中のＸ）で、第１の主端子１４に固定される。
第１の検出端子２４の端部２４ａと反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。第１の検出端子２４と第１の主端子１４との接続部Ｘは、絶縁基板３０と蓋１２との間に位置する。
第１の検出端子２４の少なくとも一部は、封止樹脂５０に囲まれる。第１の検出端子２４と第１の主端子１４との接続部Ｘは、封止樹脂５０に囲まれる。
第１の検出端子２４は、図１０の第１の検出端子Ｓ１に対応する。第１の検出端子２４は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第１の検出端子２４は、金属である。第１の検出端子２４は、例えば、銅である。
第１の検出端子２４は、例えば、第１の主端子１４と同一材料で一体成形されている
第１の検出端子２４は、例えば、ボンディングワイヤを用いて第１の主端子１４に接続することも可能である。
第２の検出端子２６は、第１の金属層３２に電気的に接続される。第２の検出端子２６は端部２６ａを有する。第２の検出端子２６の端部２６ａは、例えば、第１の金属層３２に固定される。
第２の検出端子２６の端部２６ａは、例えば、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３２に接合される。また、端部２６ａは、例えば、超音波接合により第１の金属層３２に接合される。
第２の検出端子２６の端部２６ａの反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。
なお、第２の検出端子２６は、第１の金属層３２に電気的に接続されるのであれば、必ずしも、第１の金属層３２に直接固定されなくとも良い。例えば、第２の検出端子２６と第１の金属層３２は、ボンディングワイヤ４８を介して電気的に接続されても構わない。また、例えば、第２の検出端子２６と第１の金属層３２は、第１の金属層３２と別の金属層を間に介して電気的に接続されても構わない。
第２の検出端子２６の少なくとも一部は、封止樹脂５０に囲まれる。
第２の検出端子２６は、図１０の第２の検出端子Ｓ２に対応する。第２の検出端子２６は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第２の検出端子２６は、金属である。第２の検出端子２６は、例えば、銅である。
第３の検出端子５４は、第２の主端子１６に電気的に接続される。第３の検出端子５４は、第２の主端子１６の第３の端部１６ａと第４の端部１６ｂとの間に固定される。第３の検出端子５４は、端部５４ａを有する。第３の検出端子５４の端部５４ａが、接続部（図９中のＺ）で、第２の主端子１６に固定される。
第３の検出端子５４の端部５４ａと反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。第３の検出端子５４と第２の主端子１６との接続部Ｚは、絶縁基板３０と蓋１２との間に位置する。
第３の検出端子５４の少なくとも一部は、封止樹脂５０に囲まれる。第３の検出端子５４と第２の主端子１６との接続部Ｚは、封止樹脂５０に囲まれる。
第３の検出端子５４は、図１０の第３の検出端子Ｓ３に対応する。第３の検出端子５４は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第３の検出端子５４は、金属である。第３の検出端子５４は、例えば、銅である。
第３の検出端子５４は、例えば、第２の主端子１６と同一材料で一体成形されている
第３の検出端子５４は、例えば、ボンディングワイヤを用いて第２の主端子１６に接続することも可能である。
第４の検出端子５６は、第２の金属層３４に電気的に接続される。第４の検出端子５６は端部５６ａを有する。第４の検出端子５６の端部５６ａは、例えば、第２の金属層３４に固定される。
第４の検出端子５６の端部５６ａは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第２の金属層３４に接合される。また、端部５６ａは、例えば、超音波接合により接合される。
第４の検出端子５６の端部５６ａの反対側の端部は、例えば、樹脂ケース１０及び蓋１２の外部に設けられる。
なお、第４の検出端子５６は、第２の金属層３４に電気的に接続されるのであれば、必ずしも、第２の金属層３４に直接固定されなくとも良い。例えば、第４の検出端子５６と第２の金属層３４は、ボンディングワイヤ４８を介して電気的に接続されても構わない。また、例えば、第４の検出端子５６と第２の金属層３４は、第２の金属層３４と別の金属層を間に介して電気的に接続されても構わない。
第４の検出端子５６の少なくとも一部は、封止樹脂５０に囲まれる。
第４の検出端子５６は、図１０の第４の検出端子Ｓ４に対応する。第４の検出端子５６は、第１の主端子１４と第２の主端子１６との間に流れる主電流をモニタする機能を有する。
第４の検出端子５６は、金属である。第４の検出端子５６は、例えば、銅である。
第４の実施形態のパワー半導体モジュール４００は、第１の主端子１４側と、第２の主端子１６側の両方で、主電流をモニタすることが可能となる。したがって、例えば、短絡が生じた場合の短絡発生個所の特定が容易となる。また、例えば、パワー半導体モジュール４００の寿命予測精度が向上する。
以上、第４の実施形態によれば、第１の実施形態と同様、パワー半導体モジュールの小型化が実現できる。また、２つの検出端子の間のインダクタンスの調整が容易となる。また、温度変化による主電流の測定精度の低下が抑制される。また、短絡発生個所の特定が容易となる。また、モジュールの寿命予測精度が向上する。
第１ないし第４の実施形態では、半導体チップとしてＭＯＳＦＥＴを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＩＧＢＴ、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、トランジスタとダイオードの組み合わせを適用することも可能である。
第１ないし第４の実施形態では、半導体チップの数が２個の場合を例に説明したが、半導体チップは、１個であっても、３個以上であっても構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 樹脂ケース（枠体）
１２ 蓋
１４ 第１の主端子
１４ａ 第１の端部
１４ｂ 第２の端部
１４ｃ 第１の配線接続穴（穴）
１６ 第２の主端子
１６ａ 第３の端部
１６ｂ 第４の端部
２４ 第１の検出端子
２６ 第２の検出端子
３０ 絶縁基板
３２ 第１の金属層
３４ 第２の金属層
４４ 第１のＭＯＳＦＥＴ（半導体チップ）
４４ａ 第１のソース電極（上部電極）
４４ｂ 第１のドレイン電極（下部電極）
５０ 封止樹脂（封止材）
５４ 第３の検出端子
５６ 第４の検出端子
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
３００ パワー半導体モジュール（半導体装置）
４００ パワー半導体モジュール（半導体装置）
Ｘ 接続部

Claims (8)

  1. 表面に、第１の金属層と第２の金属層とを有する絶縁基板と、
    上部電極と下部電極を含み、前記上部電極が前記第１の金属層に電気的に接続され、前記下部電極が前記第２の金属層に電気的に接続された半導体チップと、
    第１の端部と第２の端部とを含み、前記第１の端部が前記第１の金属層に電気的に接続された第１の主端子と、
    第３の端部と第４の端部とを含み、前記第３の端部が前記第２の金属層に電気的に接続された第２の主端子と、
    前記第１の主端子の前記第１の端部と前記第２の端部との間に電気的に接続された第１の検出端子と、
    前記第１の金属層に電気的に接続された第２の検出端子と、
    を備え、
    前記第２の検出端子は前記第１の金属層に固定され、
    前記第２の検出端子と前記第１の主端子は分離された、半導体装置。
  2. 前記絶縁基板を囲む枠体と、
    前記枠体の中に設けられた封止材と、を更に備え、
    前記第１の端部と、前記第１の検出端子の少なくとも一部は前記封止材に囲まれた請求項１記載の半導体装置。
  3. 前記第１の主端子と前記第１の検出端子の接続部が前記封止材に囲まれた請求項２記載の半導体装置。
  4. 前記絶縁基板との間に前記半導体チップを挟む蓋を、更に備え、
    前記第１の主端子と前記第１の検出端子の接続部が前記絶縁基板と前記蓋との間に位置する請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２の端部に、配線を接続するための穴が設けられた請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の主端子と前記第１の検出端子は同一材料で一体成形されている請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第２の主端子の前記第３の端部と前記第４の端部との間に電気的に接続された第３の検出端子と、
    前記第２の金属層に電気的に接続された第４の検出端子と、
    を更に備える請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 表面に、第１の金属層と第２の金属層とを有する絶縁基板と、
    上部電極と下部電極を含み、前記上部電極が前記第１の金属層に電気的に接続され、前記下部電極が前記第２の金属層に電気的に接続された半導体チップと、
    第１の端部と第２の端部とを含み、前記第１の端部が前記第１の金属層に電気的に接続された第１の主端子と、
    第３の端部と第４の端部とを含み、前記第３の端部が前記第２の金属層に電気的に接続された第２の主端子と、
    前記第２の主端子の前記第３の端部と前記第４の端部との間に電気的に接続された第１の検出端子と、
    前記第２の金属層に電気的に接続された第２の検出端子と、
    を備え、
    前記第２の検出端子は前記第２の金属層に固定され、
    前記第２の検出端子と前記第２の主端子は分離された、半導体装置。
JP2020052529A 2020-03-24 2020-03-24 半導体装置 Active JP7286582B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020052529A JP7286582B2 (ja) 2020-03-24 2020-03-24 半導体装置
EP20191712.7A EP3886154A1 (en) 2020-03-24 2020-08-19 Semiconductor device
US17/001,559 US11776892B2 (en) 2020-03-24 2020-08-24 Semiconductor device
CN202010883332.4A CN113451273B (zh) 2020-03-24 2020-08-28 半导体装置
US18/454,413 US12165965B2 (en) 2020-03-24 2023-08-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020052529A JP7286582B2 (ja) 2020-03-24 2020-03-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2021153094A JP2021153094A (ja) 2021-09-30
JP7286582B2 true JP7286582B2 (ja) 2023-06-05

Family

ID=72178362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020052529A Active JP7286582B2 (ja) 2020-03-24 2020-03-24 半導体装置

Country Status (4)

Country Link
US (2) US11776892B2 (ja)
EP (1) EP3886154A1 (ja)
JP (1) JP7286582B2 (ja)
CN (1) CN113451273B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019204889A1 (de) * 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
JP7717648B2 (ja) * 2022-03-15 2025-08-04 株式会社東芝 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035434A1 (en) 2003-08-14 2005-02-17 Sergio Fissore Module for EPAS/EHPAS applications
JP2013085470A (ja) 2012-12-10 2013-05-09 Hitachi Ltd インバータ
US20140035605A1 (en) 2012-07-09 2014-02-06 Infineon Technologies Ag Shunt Resistor Integrated in a Connection Lug of a Semiconductor Module and Method for Determining a Current Flowing Through a Load Connection of a Semiconductor Module
WO2019034741A1 (en) 2017-08-18 2019-02-21 Danfoss Silicon Power Gmbh SHUNT RESISTANCE POWER SEMICONDUCTOR
JP2021027145A (ja) 2019-08-05 2021-02-22 住友電気工業株式会社 半導体モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674333B2 (ja) * 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US8237260B2 (en) * 2008-11-26 2012-08-07 Infineon Technologies Ag Power semiconductor module with segmented base plate
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US8441128B2 (en) * 2011-08-16 2013-05-14 Infineon Technologies Ag Semiconductor arrangement
EP2854174B1 (en) * 2012-05-22 2019-02-20 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP5930954B2 (ja) 2012-12-14 2016-06-08 三菱電機株式会社 パワーモジュール
JP5930070B2 (ja) * 2012-12-28 2016-06-08 富士電機株式会社 半導体装置
WO2014185050A1 (ja) * 2013-05-16 2014-11-20 富士電機株式会社 半導体装置
US10263612B2 (en) * 2013-11-20 2019-04-16 Rohm Co., Ltd. Switching device and electronic circuit
JP6475918B2 (ja) * 2014-02-05 2019-02-27 ローム株式会社 パワーモジュール
CN105981167B (zh) * 2014-08-12 2019-05-28 富士电机株式会社 半导体装置
JP6373702B2 (ja) 2014-09-26 2018-08-15 株式会社日立製作所 半導体パワーモジュール及び半導体駆動装置
JP6382097B2 (ja) 2014-12-24 2018-08-29 株式会社 日立パワーデバイス 半導体パワーモジュールおよびそれを用いた電力変換装置
JP6595325B2 (ja) * 2015-12-04 2019-10-23 トヨタ自動車株式会社 半導体装置
JP6958274B2 (ja) * 2017-11-16 2021-11-02 富士電機株式会社 電力用半導体装置
JP6596111B2 (ja) * 2018-02-16 2019-10-23 本田技研工業株式会社 制御装置
JP6852011B2 (ja) * 2018-03-21 2021-03-31 株式会社東芝 半導体装置
EP3736858A1 (en) * 2019-05-06 2020-11-11 Infineon Technologies AG Power semiconductor module arrangement
JP7286582B2 (ja) * 2020-03-24 2023-06-05 株式会社東芝 半導体装置
JP7313413B2 (ja) * 2021-11-02 2023-07-24 三菱電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035434A1 (en) 2003-08-14 2005-02-17 Sergio Fissore Module for EPAS/EHPAS applications
JP2007502544A (ja) 2003-08-14 2007-02-08 インターナショナル・レクティファイヤ・コーポレーション Ｅｐａｓ用途、ｅｈｐａｓ用途のためのモジュール
US20140035605A1 (en) 2012-07-09 2014-02-06 Infineon Technologies Ag Shunt Resistor Integrated in a Connection Lug of a Semiconductor Module and Method for Determining a Current Flowing Through a Load Connection of a Semiconductor Module
JP2013085470A (ja) 2012-12-10 2013-05-09 Hitachi Ltd インバータ
WO2019034741A1 (en) 2017-08-18 2019-02-21 Danfoss Silicon Power Gmbh SHUNT RESISTANCE POWER SEMICONDUCTOR
JP2021027145A (ja) 2019-08-05 2021-02-22 住友電気工業株式会社 半導体モジュール

Also Published As

Publication number Publication date
US12165965B2 (en) 2024-12-10
CN113451273B (zh) 2024-07-09
JP2021153094A (ja) 2021-09-30
CN113451273A (zh) 2021-09-28
US11776892B2 (en) 2023-10-03
EP3886154A1 (en) 2021-09-29
US20230395485A1 (en) 2023-12-07
US20210305147A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US9559068B2 (en) Wafer scale package for high power devices
JP7286582B2 (ja) 半導体装置
CN113630113B (zh) 半导体装置
US7250672B2 (en) Dual semiconductor die package with reverse lead form
US11825591B2 (en) Semiconductor module
US10698021B2 (en) Device including a compound semiconductor chip
US8373197B2 (en) Circuit device
US9530721B2 (en) Semiconductor device
US11239131B2 (en) Semiconductor module
KR20200011893A (ko) 대칭적으로 배열된 전원 단자를 갖는 반도체 패키지 및 그 제조 방법
US20130249008A1 (en) Semiconductor device
US8987880B2 (en) Chip module and a method for manufacturing a chip module
JP5387715B2 (ja) 半導体デバイス
JP5172290B2 (ja) 半導体装置
US20130256920A1 (en) Semiconductor device
WO2023243278A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230524

R150 Certificate of patent or registration of utility model

Ref document number: 7286582

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150