JP7300603B2 - 発光素子及び発光素子の製造方法 - Google Patents

発光素子及び発光素子の製造方法 Download PDF

Info

Publication number
JP7300603B2
JP7300603B2 JP2020190816A JP2020190816A JP7300603B2 JP 7300603 B2 JP7300603 B2 JP 7300603B2 JP 2020190816 A JP2020190816 A JP 2020190816A JP 2020190816 A JP2020190816 A JP 2020190816A JP 7300603 B2 JP7300603 B2 JP 7300603B2
Authority
JP
Japan
Prior art keywords
type layer
layer
light
side electrode
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020190816A
Other languages
English (en)
Other versions
JP2022079935A (ja
Inventor
浩史 西山
俊介 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020190816A priority Critical patent/JP7300603B2/ja
Priority to US17/525,230 priority patent/US12095007B2/en
Publication of JP2022079935A publication Critical patent/JP2022079935A/ja
Application granted granted Critical
Publication of JP7300603B2 publication Critical patent/JP7300603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子及び発光素子の製造方法に関する。
例えば、特許文献１には、互いに発光波長が異なる複数の活性層の間にトンネル接合が挿入された半導体積層構造が開示されている。
特表２０１７－５１３２２５号公報
本発明の一実施形態は、トンネル接合層を含む半導体積層体により得られる第１発光部と第２発光部の個別点灯制御が可能な発光素子及び発光素子の製造方法を提供することを目的とする。
本発明の一態様によれば、発光素子は、窒化物半導体からなる第１積層体と、第１ｐ側電極と、第１ｎ側電極とを含む第１発光部と、窒化物半導体からなる第２積層体と、第２ｐ側電極と、第２ｎ側電極とを含む第２発光部と、を備える。前記第１積層体は、第１ｎ型層と、前記第１ｎ型層上に設けられた第１活性層と、前記第１活性層上に設けられた第１ｐ型層と、前記第１ｐ型層上に設けられた第１トンネル接合層と、前記第１トンネル接合層上に設けられた第２ｎ型層と、を含む。前記第１ｐ側電極は、前記第２ｎ型層上に設けられ、前記第２ｎ型層と電気的に接続され、前記第１ｎ側電極は、前記第１ｎ型層上に設けられ、前記第１ｎ型層と電気的に接続されている。前記第２積層体は、第３ｎ型層と、前記第３ｎ型層上に設けられた第２ｐ型層と、前記第２ｐ型層上に設けられた第２トンネル接合層と、前記第２トンネル接合層上に設けられた第４ｎ型層と、前記第４ｎ型層上に設けられた第２活性層と、前記第２活性層上に設けられた第３ｐ型層と、前記第３ｐ型層上に設けられた透光性導電膜と、を含む。前記第２ｐ側電極は、前記透光性導電膜上に設けられ、前記第３ｐ型層と電気的に接続され、前記第２ｎ側電極は、前記第４ｎ型層上に設けられ、前記第４ｎ型層と電気的に接続されている。前記第２ｎ型層の抵抗率は、前記透光性導電膜の抵抗率よりも高く、前記第２ｎ型層の厚さは、前記透光性導電膜の厚さよりも厚い。
本発明の一態様によれば、発光素子の製造方法は、基板上に設けられた第１ｎ型層と、前記第１ｎ型層上に設けられた第１活性層と、前記第１活性層上に設けられた第１ｐ型層と、前記第１ｐ型層上に設けられたトンネル接合層と、前記トンネル接合層上に設けられた第２ｎ型層と、前記第２ｎ型層上に設けられた第２活性層と、前記第２活性層上に設けられた第２ｐ型層と、を含む窒化物半導体層からなる半導体積層体を準備する工程と、前記半導体積層体における第１領域の前記第２ｐ型層上に、前記第２ｎ型層よりも抵抗率が低い透光性導電膜を形成する工程と、前記半導体積層体における第２領域の前記第２ｐ型層および前記第２活性層を除去し、前記第１領域における前記第２ｎ型層の上面を露出させるとともに、前記第２領域の最上層に、前記透光性導電膜よりも厚い前記第２ｎ型層を残す工程と、前記第２領域における前記第２ｎ型層の一部、前記トンネル接合層の一部、前記第１ｐ型層の一部、および前記第１活性層の一部を除去し、前記第２領域における前記第１ｎ型層の上面を前記半導体積層体から露出させる工程と、前記透光性導電膜の上面、前記第１領域における前記第２ｎ型層の前記上面、前記第２領域における第２ｎ型層の上面、および前記第１ｎ型層の前記上面のそれぞれに電極を形成する工程と、を備える。
本発明の一実施形態によれば、トンネル接合層を含む半導体積層体により得られる第１発光部と第２発光部の個別点灯制御が可能な発光素子及び発光素子の製造方法を提供することができる。
本発明の一実施形態の発光素子における構成の一部を示す模式平面図である。 図１のII-II線に沿った模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ構成には同じ符号を付している。
図１は、本発明の一実施形態の発光素子１００における構成の一部を示す模式平面図である。
発光素子１００は、基板１１０と、基板１１０上に配置された複数の第１発光部１と、同じ基板１１０上に配置された複数の第２発光部２とを含む。
基板１１０の主面１１０ａに対して平行な面内において互いに直交する２つの方向を第１方向Ｘおよび第２方向Ｙとする。第１発光部１と第２発光部２とは、第１方向Ｘに交互に配置されている。また、Ｙ方向において第１発光部１同士が隣り合って配置され、Ｙ方向において第２発光部２同士が隣り合って配置されている。なお、第１発光部１と第２発光部２の配置関係は図１に示す例に限らない。
図２は、図１のII-II線に沿った模式断面図である。
第１発光部１は、窒化物半導体からなる第１積層体１０と、第１ｐ側電極４１ｐと、第１ｎ側電極４１ｎとを含む。第２発光部２は、窒化物半導体からなる第２積層体２０と、第２ｐ側電極４２ｐと、第２ｎ側電極４２ｎとを含む。第１積層体１０および第２積層体２０は、溝８０によって、１つの基板１１０上に互いに分離して設けられている。溝８０の底面には基板１１０の主面１１０ａが露出している。
本明細書において「窒化物半導体」とは、例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
第１積層体１０は、第１ｎ型層１１ｎと、第１ｎ型層１１ｎ上に設けられた第１活性層１１ａと、第１活性層１１ａ上に設けられた第１ｐ型層１１ｐと、第１ｐ型層１１ｐ上に設けられた第１トンネル接合層１１ｔと、第１トンネル接合層１１ｔ上に設けられた第２ｎ型層１２ｎとを含む。
第１ｎ型層１１ｎおよび第２ｎ型層１２ｎは、ｎ型不純物として、例えばＳｉ（シリコン）を含む。第１ｐ型層１１ｐは、ｐ型不純物として、例えばＭｇ（マグネシウム）を含む。第１活性層１１ａは、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むＭＱＷ（Multiple Quantum well）構造を有する。第１トンネル接合層１１ｔは、第１ｐ型層１１ｐよりも高いｐ型不純物濃度を有するｐ型層と、第２ｎ型層１２ｎよりも高いｎ型不純物濃度を有するｎ型層のうち少なくとも１つの半導体層を含む。
第１ｐ側電極４１ｐは第２ｎ型層１２ｎ上に設けられ、第２ｎ型層１２ｎと電気的に接続されている。第１ｐ側電極４１ｐは、例えば、第２ｎ型層１２ｎに接して設けられている。第１ｎ型層１１ｎは、第１活性層１１ａ、第１ｐ型層１１ｐ、第１トンネル接合層１１ｔ、および第２ｎ型層１２ｎから露出した上面１１ｎａを含む。第２ｎ型層１２ｎの上面１１ｎａに第１ｎ側電極４１ｎが設けられ、第１ｎ側電極４１ｎは第１ｎ型層と電気的に接続されている。
第１ｐ側電極４１ｐおよび第１ｎ側電極４１ｎは、金属材料からなる。第１ｐ側電極４１ｐおよび第１ｎ側電極４１ｎに使用する金属材料としては、例えば、Ｔｉ、Ｎｉ、Ｒｈ、Ｐｔ、Ａｌなどである。例えば、第１ｐ側電極４１ｐおよび第１ｎ側電極４１ｎは、第１積層体１０に接するＴｉ（チタン）膜と、Ｔｉ膜上に設けられたＲｈ（ロジウム）膜とを含む。Ｒｈ膜は、第１活性層１１ａが発する光を反射する反射膜として機能する。第１活性層１１ａからの光は基板１１０側から主に取り出される。
第２積層体２０は、第３ｎ型層１３ｎと、第３ｎ型層１３ｎ上に設けられた活性層１３ａと、活性層１３ａ上に設けられた第２ｐ型層１２ｐと、第２ｐ型層１２ｐ上に設けられた第２トンネル接合層１２ｔと、第２トンネル接合層１２ｔ上に設けられた第４ｎ型層１４ｎと、第４ｎ型層１４ｎ上に設けられた第２活性層１２ａと、第２活性層１２ａ上に設けられた第３ｐ型層１３ｐと、第３ｐ型層１３ｐ上に設けられた透光性導電膜３０とを含む。
第３ｎ型層１３ｎおよび第４ｎ型層１４ｎは、ｎ型不純物として、例えばＳｉを含む。第２ｐ型層１２ｐおよび第３ｐ型層１３ｐは、ｐ型不純物として、例えばＭｇを含む。第２活性層１２ａは、光を発する発光層であり、例えば複数の障壁層と、複数の井戸層を含むＭＱＷ構造を有する。第２活性層１２ａが含む井戸層の数は、第１活性層１１ａが含む井戸層の数よりも少なくしてもよい。活性層１３ａは、後述するように、第１活性層１１ａと同時に形成され、第１活性層１１ａと同じ材料により形成された層であるが、活性層１３ａには十分な電流が供給されず、発光層としては機能しない。第２トンネル接合層１２ｔは、第２ｐ型層１２ｐよりも高いｐ型不純物濃度を有するｐ型層および第４ｎ型層１４ｎよりも高いｎ型不純物濃度を有するｎ型層のうち少なくとも１つの半導体層を含む。
透光性導電膜３０は、第２活性層１２ａが発する光の波長に対して高い透光性を有する。透光性導電膜３０は、例えば、第２活性層１２ａが発する光の波長に対して、７０％以上、好ましくは８０％以上の透光性を有する。透光性導電膜３０は、例えば、導電性金属酸化膜である。このような導電性金属酸化膜として、例えば、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ、およびＴｉからなる群から選択された少なくとも１種の元素を含む酸化物が挙げられる。例えば、透光性導電膜３０の材料は、ＩＴＯ（Indium Tin Oxide）、ＺｎＯ（Zinc Oxide）である。
第２ｐ側電極４２ｐは、透光性導電膜３０上に設けられ、透光性導電膜３０を介して第３ｐ型層１３ｐと電気的に接続されている。第２ｐ側電極４２ｐは、例えば、透光性導電膜３０に接して設けられている。第４ｎ型層１４ｎは、透光性導電膜３０、第３ｐ型層１３ｐ、および第２活性層１２ａから露出した上面１４ｎａを含む。その第４ｎ型層１４ｎの上面１４ｎａに第２ｎ側電極４２ｎが設けられ、第２ｎ側電極４２ｎは第４ｎ型層１４ｎと電気的に接続されている。
第２ｐ側電極４２ｐおよび第２ｎ側電極４２ｎは、金属材料からなる。第２ｐ側電極４２ｐおよび第２ｎ側電極４２ｎに使用する金属材料としては、例えば、Ｔｉ、Ｎｉ、Ｒｈ、Ｐｔ、Ａｌなどである。例えば、第２ｐ側電極４２ｐおよび第２ｎ側電極４２ｎは、第２積層体２０に接するＴｉ膜と、Ｔｉ膜上に設けられたＲｈ膜とを含む。Ｒｈ膜は、第２活性層１２ａが発する光を反射する反射膜として機能する。第２活性層１２ａからの光は基板１１０側から主に取り出される。
第１発光部１の第１活性層１１ａの発光ピーク波長と、第２発光部２の第２活性層１２ａの発光ピーク波長とは異なる。例えば、第１活性層１１ａの発光ピーク波長は、４３０ｎｍ以上４８０ｎｍ以下であり、青色光を発光する。例えば、第２活性層１２ａの発光ピーク波長は、５００ｎｍ以上５４０ｎｍ以下であり、緑色光を発光する。なお、第１発光部１の第１活性層１１ａの発光ピーク波長と、第２発光部２の第２活性層１２ａの発光ピーク波長とを同じにしてもよい。
発光素子１００は、さらに、第１絶縁層５１と、第２絶縁層５２と、第１ｐ側配線６１ｐと、第２ｐ側配線６２ｐと、ｎ側配線６３ｎとを含む。
第１絶縁層５１は、第１積層体１０の側面、第１積層体１０の上面、第２積層体２０の側面、および第２積層体２０の上面を覆っている。また、第１絶縁層５１は、第１積層体１０と第２積層体２０とを分離する溝８０の底面に位置する基板１１０の主面１１０ａを覆っている。
ｎ側配線６３ｎは、第１発光部１の第１絶縁層５１上、および第２発光部２の第１絶縁層５１上に設けられている。第１発光部１の第１ｎ側電極４１ｎ上の第１絶縁層５１に、第１ｎ側電極４１ｎに達する開口部が形成されている。第１ｎ側電極４１ｎ上に設けられた第１絶縁層５１の開口部内にｎ側配線６３ｎが設けられ、ｎ側配線６３ｎは第１ｎ側電極４１ｎと電気的に接続されている。
また、第２発光部２の第２ｎ側電極４２ｎ上の第１絶縁層５１に、第２ｎ側電極４２ｎに達する開口部が形成されている。第２ｎ側電極４２ｎ上に設けられた第１絶縁層５１の開口部内にｎ側配線６３ｎが設けられ、ｎ側配線６３ｎは第２ｎ側電極４２ｎと電気的に接続されている。
第２絶縁層５２は、第１絶縁層５１およびｎ側配線６３ｎを覆うように設けられている。第１ｐ側配線６１ｐは、第１発光部１の第２絶縁層５２上に設けられている。第１発光部１の第１ｐ側電極４１ｐ上の第１絶縁層５１および第２絶縁層５２に、第１ｐ側電極４１ｐに達する開口部が形成されている。第１ｐ側電極４１ｐ上に設けられた第１絶縁層５１および第２絶縁層５２の開口部内に第１ｐ側配線６１ｐが設けられ、第１ｐ側配線６１ｐは第１ｐ側電極４１ｐと電気的に接続されている。
第２ｐ側配線６２ｐは、第２発光部２の第２絶縁層５２上に設けられている。第２発光部２の第２ｐ側電極４２ｐ上の第１絶縁層５１および第２絶縁層５２に、第２ｐ側電極４２ｐに達する開口部が形成されている。第２ｐ側電極４２ｐ上に設けられた第１絶縁層５１および第２絶縁層５２の開口部内に第２ｐ側配線６２ｐが設けられ、第２ｐ側配線６２ｐは第２ｐ側電極４２ｐと電気的に接続されている。
図１に示すように、基板１１０の主面１１０ａ上における複数の第１発光部１および複数の第２発光部２が配置された領域の外側の領域には、第１ｐ側パッド７１ｐ、第２ｐ側パッド７２ｐ、およびｎ側パッド７３ｎが配置されている。
第１ｐ側パッド７１ｐは、第１ｐ側配線６１ｐと電気的に接続されている。第２ｐ側パッド７２ｐは、第２ｐ側配線６２ｐと電気的に接続されている。ｎ側パッド７３ｎは、ｎ側配線６３ｎと電気的に接続されている。
ｎ側配線６３ｎは、第１方向Ｘに並んだ複数の第１発光部１上と複数の第２発光部２上とに連続して設けられている。ｎ側配線６３ｎは、第１方向Ｘに並んだ複数の第１発光部１の第１ｎ側電極４１ｎおよび第１方向Ｘに並んだ複数の第２発光部２の第２ｎ側電極４２ｎにそれぞれ接続されている。
第１ｐ側配線６１ｐは、第２方向Ｙに並んだ複数の第１発光部１上に連続して設けられている。第１ｐ側配線６１ｐは、第２方向Ｙに並んだ複数の第１発光部１のそれぞれの第１ｐ側電極４１ｐと接続されている。
第２ｐ側配線６２ｐは、第２方向Ｙに並んだ複数の第２発光部２上に連続して設けられている。第２ｐ側配線６２ｐは、第２方向Ｙに並んだ複数の第２発光部２のそれぞれの第２ｐ側電極４２ｐと接続されている。
発光素子１００は配線基板上に実装される。配線基板上には、複数の配線部が設けられている。発光素子１００は、基板１１０の主面１１０ａを配線基板の実装面に対向させ、いわゆるフリップチップ実装で配線基板上に実装される。第１ｐ側パッド７１ｐ、第２ｐ側パッド７２ｐ、およびｎ側パッド７３ｎは、導電性の接合部材を介して、配線基板上に設けられた配線部と電気的に接続される。発光素子１００を配線基板に実装した後、発光素子１００を覆う光反射性部材を設けてもよい。光反射性部材は、発光素子１００と実装基板の間にも設けられる。光反射性部材としては、例えば、光反射部材を含む樹脂を用いる。樹脂としては、シリコーン樹脂、エポキシ樹脂、アクリル樹脂などを用いることができる。光反射部材としては、酸化チタン、酸化ケイ素、酸化アルミニウムなどを用いることができる。
第１ｐ側パッド７１ｐに正電位を印加し、ｎ側パッド７３ｎに第１ｐ側パッド７１ｐに印加する電位よりも低い電位を印加すると、第１発光部１の第１活性層１１ａに順方向電圧がかかり、第１活性層１１ａが発光する。第１活性層１１ａからの光は、基板１１０の主面１１０ａの反対側の面である光取り出し面１１０ｂ側から発光素子１００の外部に取り出される。電流は、第１ｐ側電極４１ｐから、第２ｎ型層１２ｎ、第１トンネル接合層１１ｔ、第１ｐ型層１１ｐ、第１活性層１１ａ、および第１ｎ型層１１ｎを経由して第１ｎ側電極４１ｎへと流れる。
第１ｐ側パッド７１ｐに正電位が印加され、ｎ側パッド７３ｎに第１ｐ側パッド７１ｐに印加する電位よりも低い電位が印加されたとき、第１トンネル接合層１１ｔにおけるトンネル接合（ｐｎ接合）には逆方向電圧が印加されることになる。そのため、第１トンネル接合層１１ｔにおいては、トンネル効果により電流を流す。つまり、第１トンネル接合層１１ｔにおいては、価電子帯に存在する電子を、伝導帯にトンネリングさせることで電流を流す。
第２ｐ側パッド７２ｐに正電位を印加し、ｎ側パッド７３ｎに第２ｐ側パッド７２ｐに印加する電位よりも低い電位を印加すると、第２発光部２の第２活性層１２ａに順方向電圧がかかり、第２活性層１２ａが発光する。第２活性層１２ａからの光は、基板１１０の光取り出し面１１０ｂ側から発光素子１００の外部に取り出される。第３ｎ型層１３ｎには電極が設けられていない。電流は、第２ｐ側電極４２ｐから、透光性導電膜３０、第３ｐ型層１３ｐ、第２活性層１２ａ、および第４ｎ型層１４ｎを経由して第２ｎ側電極４２ｎへと流れる。第３ｎ型層１３ｎ上に設けられた活性層１３ａには実質的に電流が供給されず、活性層１３ａは第２発光部２の発光に寄与しない。
第１ｐ側パッド７１ｐとｎ側パッド７３ｎとの間に順方向電位を印加し、第２ｐ側パッド７２ｐには電位を印加しないことで、第１発光部１を発光させ、第２発光部２を非発光にすることができる。第２ｐ側パッド７２ｐとｎ側パッド７３ｎとの間に順方向電位を印加し、第１ｐ側パッド７１ｐには電位を印加しないことで、第２発光部２を発光させ、第１発光部１を非発光にすることができる。
第１発光部１と第２発光部２とは互いに異なる波長の光を発光する。例えば、第１発光部１は青色光を発光し、第２発光部２は緑色光を発光する。本実施形態によれば、第１発光部１による青色光の発光のみ、または第２発光部２による緑色光の発光のみの個別点灯制御が可能となる。
また、第１ｐ側パッド７１ｐ、第２ｐ側パッド７２ｐ、およびｎ側パッド７３ｎに所定電位を印加することで、第１発光部１と第２発光部２の両方を発光させることができ、発光素子１００は、例えば青色光と緑色光とが混合された光を発光する。また、第１発光部１と第２発光部２のそれぞれに供給する電流値や、オンオフのデューティー比を制御することで、第１発光部１の発光と第２発光部２の発光により得られる光の色度を調整できる。
また、複数の第１発光部１は複数のグループに分けられ、グループごとに第１ｐ側パッド７１ｐが接続されている。複数の第２発光部２は複数のグループに分けられ、グループごとに第２ｐ側パッド７２ｐが接続されている。図１の例では、第２方向Ｙに並んだ複数の第１発光部１が同じグループに属し、同じ第１ｐ側パッド７１ｐに接続されている。また、第２方向Ｙに並んだ複数の第２発光部２が同じグループに属し、同じ第２ｐ側パッド７２ｐに接続されている。したがって、グループごと、すなわち領域ごとの第１発光部１および第２発光部２の点灯及び非点灯の制御が可能である。
第２発光部２において第２ｐ側電極４２ｐが接する透光性導電膜３０は、第２ｐ側電極４２ｐからの電流を第２積層体２０の面方向に拡散させる電流拡散層として機能する。第１発光部１において第１ｐ側電極４１ｐが接する第２ｎ型層１２ｎは、第１ｐ側電極４１ｐからの電流を第１積層体１０の面方向に拡散させる電流拡散層として機能する。
第２ｎ型層１２ｎの抵抗率は、透光性導電膜３０の抵抗率よりも高い。例えば、第２ｎ型層１２ｎの抵抗率は、透光性導電膜３０の抵抗率の１０倍以上である。そのため、第２ｎ型層１２ｎの厚さを透光性導電膜３０の厚さよりも厚くしている。これにより、第２ｎ型層１２ｎによって第１ｐ側電極４１ｐからの電流を第１積層体１０の面方向に拡散させやすくできる。その結果、発光素子１００を点灯制御する際の順方向電圧を低減することができる。透光性導電膜３０の抵抗率は、例えば１×１０－６Ωｍ以上５×１０－６Ωｍ以下である。第２ｎ型層１２ｎの抵抗率は、例えば１×１０－５Ωｍ以上５×１０－４Ωｍ以下である。透光性導電膜３０の厚さは、例えば３０ｎｍ以上６０ｎｍ以下である。第２ｎ型層１２ｎの厚さは、例えば、８０ｎｍ以上７００ｎｍ以下であり、好ましくは８０ｎｍ以上５００ｎｍ以下である。
第１発光部１において第１トンネル接合層１１ｔも電流拡散層として機能し得る。しかし、第１トンネル接合層１１ｔの厚さが厚くなると、第１発光部１に印加する順方向電圧の増大をまねく。本実施形態では、第１トンネル接合層１１ｔの上に設けた第２ｎ型層１２ｎを電流拡散層として用いる。第２ｎ型層１２ｎの厚さは、第１トンネル接合層１１ｔの厚さよりも厚いことが好ましい。
第１積層体１０の第１ｎ型層１１ｎと、第２積層体２０の第３ｎ型層１３ｎとが、溝８０によって互いに分離されることで、第１積層体１０の第１活性層１１ａからの光と、第２積層体２０の第２活性層１２ａからの光が第１ｎ型層１１ｎと第３ｎ型層１３ｎを通じて相互に伝搬することを抑制できる。これにより、第１発光部１と第２発光部２の個別点灯制御をする際に、点灯箇所から隣接する発光部への光の伝搬を低減し、点灯箇所から所望の光の波長を取り出すことができる。
次に、図３～図１１を参照して、本発明の一実施形態の発光素子１００の製造方法について説明する。
まず、図３に示すように、基板１１０上に設けられた半導体積層体２００を準備する。半導体積層体２００は、基板１１０上に設けられた第１ｎ型層１１１ｎと、第１ｎ型層１１１ｎ上に設けられた第１活性層１１１ａと、第１活性層１１１ａ上に設けられた第１ｐ型層１１１ｐと、第１ｐ型層１１１ｐ上に設けられたトンネル接合層１１１ｔと、トンネル接合層１１１ｔ上に設けられた第２ｎ型層１１２ｎと、第２ｎ型層１１２ｎ上に設けられた第２活性層１１２ａと、第２活性層１１２ａ上に設けられた第２ｐ型層１１２ｐと、を含む窒化物半導体層からなる。
例えば、基板１１０はサファイア基板である。基板１１０上に窒化物半導体を含む半導体積層体２００をＭＯＣＶＤ（metal organic chemical vapor deposition）法により成長する。基板１１０上に、第１ｎ型層１１１ｎ、第１活性層１１１ａ、第１ｐ型層１１１ｐ、トンネル接合層１１１ｔ、第２ｎ型層１１２ｎ、第２活性層１１２ａ、および第２ｐ型層１１２ｐが順に成長する。または、半導体積層体２００は購入して準備してもよい。
また、半導体積層体２００は、基板１１０上に第１ｎ型層１１１ｎ、第１活性層１１１ａ、第１ｐ型層１１１ｐ、およびトンネル接合層１１１ｔを順に形成した第１ウェーハと、別の基板上に第２ｐ型層１１２ｐ、第２活性層１１２ａ、および第２ｎ型層１１２ｎを順に形成した第２ウェーハとを準備する。そして、第１ウェーハのトンネル接合層１１１ｔと、第２ウェーハの第２ｎ型層１１２ｎを接合させて準備してもよい。第１ウェーハにおけるトンネル接合層１１１ｔと、第２ウェーハにおける第２ｎ型層１１２ｎとを接合する。第１ウェーハと第２ウェーハとを接合した後、第２ウェーハの基板を除去する。
図４に示すように、半導体積層体２００の第１領域ａ１における第２ｐ型層１１２ｐ上の一部に、第２ｎ型層１１２ｎよりも抵抗率が低い透光性導電膜３０を形成する。半導体積層体２００の第１領域ａ１は第２発光部２が形成される領域である。透光性導電膜３０は、第２ｐ型層１１２ｐの全面に形成された後、例えばレジストマスクを用いたドライエッチングにより部分的に除去することで、第１領域ａ１の一部に残される。例えば、第２ｐ型層１１２ｐの全面に形成した透光性導電膜３０のうち、第１領域ａ１の一部に形成した透光性導電膜３０の表面にレジストマスクを形成した状態で、透光性導電膜３０をエッチングする。その後、レジストマスクを除去することで第１領域ａ１の一部に透光性導電膜３０を形成する。透光性導電膜３０のドライエッチングには、例えば、ＲＩＥ（Reactive Ion Etching）法を用いる。なお、透光性導電膜３０の除去には、ウェットエッチングを用いてもよい。
透光性導電膜３０を第１領域ａ１に形成した後、図５に示すように、半導体積層体２００の第２領域ａ２における第２ｐ型層１１２ｐおよび第２活性層１１２ａを除去する。第２ｐ型層１１２ｐおよび第２活性層１１２ａは、例えばレジストマスクを用いたドライエッチングにより除去する。半導体積層体２００の第２領域ａ２は第１発光部１が形成される領域である。また、半導体積層体２００の第２領域ａ２における第２ｐ型層１１２ｐおよび第２活性層１１２ａを除去する際、第１領域ａ１と第２領域ａ２との間に位置する第３領域ａ３の第２ｐ型層１１２ｐおよび第２活性層１１２ａも除去する。さらに、第１領域ａ１において第３領域ａ３に隣接する第２ｐ型層１１２ｐの一部および第２活性層１１２ａの一部も除去する。第２ｐ型層１１２ｐおよび第２活性層１１２ａのドライエッチングには、例えば、ＲＩＥ法を用いる。
図５に示すように、第２ｐ型層１１２ｐおよび第２活性層１１２ａが除去された第１領域ａ１、第２領域ａ２、および第３領域ａ３において、第２ｎ型層１１２ｎの上面が露出する。第２領域ａ２および第３領域ａ３の最上層に、透光性導電膜３０よりも厚い第２ｎ型層１１２ｎが残される。また、第１領域ａ１において、第２ｐ型層１１２ｐおよび第２活性層１１２ａの除去により露出した第２ｎ型層１１２ｎの上面１４ｎａは、前述した第２発光部２における第２ｎ側電極４２ｎが設けられる面となる。
第２領域ａ２において除去後に残った第２ｎ型層１１２ｎは、前述した第１発光部１の電流拡散層として機能する第２ｎ型層１２ｎとなる。したがって、ある程度の厚さの第２ｎ型層１１２ｎが第２領域ａ２に残るように、第２ｎ型層１１２ｎの除去を制御することが求められる。除去前の第２ｎ型層１１２ｎの厚さが薄いと、所定厚さ以上の第２ｎ型層１１２ｎを残して第２ｎ型層１１２ｎを除去する制御が難しくなる。一方で、第２ｎ型層１１２ｎの厚さが厚くなるほど、第２ｎ型層１１２ｎを成長させる時間が長くなり、第２ｎ型層１１２ｎよりも下側に形成されたトンネル接合層１１１ｔや第１活性層１１１ａに熱ダメージが加わるおそれがある。
そのため、第２ｎ型１１２ｎを除去するときの制御性と第２ｎ型層１１２ｎよりも下側に形成された層への熱ダメージを考慮して、第２ｎ型層１１２ｎの厚さを設定する必要がある。本実施形態では、除去前の第２ｎ型層１１２ｎの厚さを例えば１μｍとし、その厚さ１μｍの第２ｎ型層１１２ｎのうち約半分の厚さの５００ｎｍ程度を除去する。したがって、第２領域ａ２には５００ｎｍほどの第２ｎ型層１１２ｎが残される。
図５に示す工程の後、図６に示すように、第２領域ａ２における第２ｎ型層１１２ｎの一部、トンネル接合層１１１ｔの一部、第１ｐ型層１１１ｐの一部、および第１活性層１１１ａの一部を除去する。第２領域ａ２における第２ｎ型層１１２ｎの一部、トンネル接合層１１１ｔの一部、第１ｐ型層１１１ｐの一部、および第１活性層１１１ａの一部は、例えばレジストマスクを用いたドライエッチングにより除去する。これにより、第２領域ａ２における第１ｎ型層１１１ｎの上面１１ｎａが半導体積層体２００から露出する。第１ｎ型層１１１ｎの上面１１ｎａは、前述した第１発光部１における第１ｎ側電極４１ｎが設けられる面となる。第２領域ａ２における第２ｎ型層１１２ｎの一部、トンネル接合層１１１ｔの一部、第１ｐ型層１１１ｐの一部、および第１活性層１１１ａの一部のドライエッチングには、例えば、ＲＩＥ法を用いる。
また、第２領域ａ２における第１ｎ型層１１１ｎの上面１１ｎａを露出させる工程と同時に、第１領域ａ１と第２領域ａ２との間に位置する第３領域ａ３における第２ｎ型層１１２ｎ、トンネル接合層１１１ｔ、第１ｐ型層１１１ｐ、および第１活性層１１１ａも、除去する。これにより、第３領域ａ３に、第１ｎ型層１１１ｎに達する第１溝部８１を形成する。第３領域ａ３における第２ｎ型層１１２ｎ、トンネル接合層１１１ｔ、第１ｐ型層１１１ｐ、および第１活性層１１１ａは、例えばレジストマスクを用いたドライエッチングにより除去する。第３領域ａ３における第２ｎ型層１１２ｎ、トンネル接合層１１１ｔ、第１ｐ型層１１１ｐ、および第１活性層１１１ａのドライエッチングには、例えば、ＲＩＥ法を用いる。
図６に示す工程の後、図７に示すように、透光性導電膜３０の上面、第１領域ａ１における第２ｎ型層１１２ｎの上面１４ｎａ、第２領域ａ２における第２ｎ型層１１２ｎの上面、および第２領域ａ２における第１ｎ型層１１１ｎの上面１１ｎａのそれぞれに電極を形成する。
図７に示すように、透光性導電膜３０の上面に第２ｐ側電極４２ｐを形成する。第１領域ａ１における第２ｎ型層１１２ｎの上面１４ｎａに第２ｎ側電極４２ｎを形成する。第２領域ａ２における第２ｎ型層１１２ｎの上面に第１ｐ側電極４１ｐを形成する。第２領域ａ２における第１ｎ型層１１１ｎの上面１１ｎａに第１ｎ側電極４１ｎを形成する。
例えば、第１ｐ側電極４１ｐ、第１ｎ側電極４１ｎ、第２ｐ側電極４２ｐ、および第２ｎ側電極４２ｎを形成しない領域を覆い、第１ｐ側電極４１ｐ、第１ｎ側電極４１ｎ、第２ｐ側電極４２ｐ、および第２ｎ側電極４２ｎを形成する領域を露出させるマスクを半導体積層体２００の表面に形成した状態で、金属膜をスパッタ法で形成する。その後、マスクを除去することでマスク上に堆積した金属膜がマスクとともに除去され、マスクから露出した領域に金属膜が第１ｐ側電極４１ｐ、第１ｎ側電極４１ｎ、第２ｐ側電極４２ｐ、および第２ｎ側電極４２ｎとして残される。
第１ｐ側電極４１ｐ、第１ｎ側電極４１ｎ、第２ｐ側電極４２ｐ、および第２ｎ側電極４２ｎを形成した後、図８に示すように、第１溝部８１の下方に、基板１１０に達する第２溝部８２を形成する。第１溝部８１と第２溝部８２は半導体積層体２００の厚さ方向につながり、半導体積層体２００を基板１１０上で第１積層体１０と第２積層体２０に分離し、基板１１０に達する溝８０となる。溝８０を形成する工程は、第１溝部８１を形成する工程と、第２溝部８２を形成する工程と、を含む。第１溝部８１の深さは、例えば、１μｍ以上４μｍ以下である。第２溝部８２の深さは、例えば、６μｍ以上１０μｍ以下である。
図１に示すように、上面視において、溝８０が第１方向Ｘおよび第２方向Ｙに沿って格子状に形成される。第１方向Ｘにおいて、溝８０は隣り合う第１積層体１０の間と、隣り合う第２積層体２０の間とに位置している。また第２方向Ｙにおいて、溝８０は第１積層体１０と第２積層体２０との間に位置している。この溝８０により、半導体積層体２００は、基板１１０で複数の第１積層体１０と複数の第２積層体２０に分離される。図８に示すように、第１積層体１０において溝８０に隣接する側面は面一になる。例えば、第２ｎ型層１２ｎの側面、第１トンネル接合層１１ｔの側面、第１ｐ型層１１ｐの側面、第１活性層１１ａの側面、および第１ｎ型層１１ｎの側面は面一である。図８に示すように、第２積層体２０において溝８０に隣接する側面は面一になる。例えば、溝８０を形成する工程で形成された第４ｎ型層１４ｎの側面、第２トンネル接合層１２ｔの側面、第２ｐ型層１２ｐの側面、活性層１３ａの側面、及び第３ｎ型層１３ｎの側面は面一である。ここで、一の面と他の面とが面一とは、一の面が他の面に対して１度程度傾斜している場合を含む。
溝８０を形成することで、第１ｎ型層１１１ｎ、第１活性層１１１ａ、第１ｐ型層１１１ｐ、トンネル接合層１１１ｔ、及び第２ｎ型層１１２ｎを、複数の部分に分離する。溝８０を形成する工程を行うことで、第１ｎ型層１１１ｎは、第１積層体１０の第１ｎ型層１１ｎと、第２積層体２０の第３ｎ型層１３ｎに分離される。第１活性層１１１ａは、第１積層体１０の第１活性層１１ａと、第２積層体２０の活性層１３ａに分離される。第１ｐ型層１１１ｐは、第１積層体１０の第１ｐ型層１１ｐと、第２積層体２０の第２ｐ型層１２ｐに分離される。トンネル接合層１１１ｔは、第１積層体１０の第１トンネル接合層１１ｔと、第２積層体２０の第２トンネル接合層１２ｔに分離される。第２ｎ型層１１２ｎは、第１積層体１０の第２ｎ型層１２ｎと、第２積層体２０の第４ｎ型層１４ｎに分離される。
図６に示す工程の後、第１発光部１が形成される第２領域ａ２の積層体上にも透光性導電膜を形成することが考えられるが、半導体積層体２００には第１溝部８１などによる段差部が形成され、第２領域ａ２に透光性導電膜を形成することは難しい。そのため、本実施形態では、第２領域ａ２に第２ｎ型層１１２ｎを残し、その第２ｎ型層１１２ｎ（図２において第２ｎ型層１２ｎに対応する）を第１発光部１における第１ｐ側電極４１ｐ側の電流拡散層として用いる。
図６に示す、第２領域ａ２の第１ｎ型層１１１ｎの上面１１ｎａを露出させる工程において第１溝部８１を形成せずに、第１ｐ側電極４１ｐ、第１ｎ側電極４１ｎ、第２ｐ側電極４２ｐ、および第２ｎ側電極４２ｎを形成した後、図８に示す工程において第３領域ａ３に基板１１０に達する溝８０を形成することもできる。
第１ｎ型層１１１ｎの厚さは、第１活性層１１１ａ、第１ｐ型層１１１ｐ、トンネル接合層１１１ｔ、および第２ｎ型層１１２ｎの合計厚さよりも数倍厚い。第１ｎ型層１１１ｎの厚さは、第１活性層１１１ａ、第１ｐ型層１１１ｐ、トンネル接合層１１１ｔ、および第２ｎ型層１１２ｎの合計厚さの例えば、３倍以上１０倍以下である。そのため、図６に示す工程において、第２領域ａ２の第１ｎ型層１１１ｎの上面１１ｎａを露出させる工程の際に、第３領域ａ３に第１溝部８１を形成して第１ｎ型層１１１ｎもある程度除去しておく。これにより、図８に示す工程において第１ｎ型層１１１ｎを分離するエッチングの際の第１ｎ型層１１１ｎの除去量、すなわち第１ｎ型層１１１ｎの除去にかかる時間を減らすことができ、工程を効率化できる。
溝８０を形成した後、図９に示すように、第１積層体１０の上面、第１積層体１０の側面、第２積層体２０の上面、および第２積層体２０の側面を覆う第１絶縁層５１を形成する。第１絶縁層５１は、溝８０の底面に位置する基板１１０の主面１１０ａにも形成される。
第１絶縁層５１を形成した後、第１積層体１０の第１ｎ側電極４１ｎ上の第１絶縁層５１と、第２積層体２０の第２ｎ側電極４２ｎ上の第１絶縁層５１にそれぞれ開口部を形成する。そして、図１０に示すように、第１絶縁層５１の開口部内に第１ｎ側電極４１ｎおよび第２ｎ側電極４２ｎのそれぞれと接続するｎ側配線６３ｎを形成する。ｎ側配線６３ｎは、第１絶縁層５１上を図１に示す第１方向Ｘに延び、第１方向Ｘに並ぶ複数の第１積層体１０の第１ｎ側電極４１ｎと、複数の第２積層体２０の第２ｎ側電極４２ｎに接続される。
ｎ側配線６３ｎを形成した後、図１１に示すように、第１絶縁層５１およびｎ側配線６３ｎを覆うように、第２絶縁層５２を形成する。溝８０内には、第１絶縁層５１、ｎ側配線６３ｎ、および第２絶縁層５２が形成される。
第２絶縁層５２を形成した後、図２に示すように、第１積層体１０の第１ｐ側電極４１ｐ上の第２絶縁層５２および第１絶縁層５１に第１ｐ側電極４１ｐに達する開口部を形成する。その開口部内に第１ｐ側電極４１ｐと接続する第１ｐ側配線６１ｐを形成する。また、第２積層体２０の第２ｐ側電極４２ｐ上の第２絶縁層５２および第１絶縁層５１に第２ｐ側電極４２ｐに達する開口部を形成する。その開口部内に第２ｐ側電極４２ｐと接続する第２ｐ側配線６２ｐを形成する。
第１ｐ側配線６１ｐは、第２絶縁層５２上を図１に示す第２方向Ｙに延び、第２方向Ｙに並ぶ複数の第１積層体１０の第１ｐ側電極４１ｐに接続される。第２ｐ側配線６２ｐは、第２絶縁層５２上を図１に示す第２方向Ｙに延び、第２方向Ｙに並ぶ複数の第２積層体２０の第２ｐ側電極４２ｐに接続される。
トンネル接合層１１１ｔは、ＭＯＣＶＤ法に限らず、ＭＢＥ（molecular beam epitaxy）法で形成してもよい。ＭＢＥ法で形成したトンネル接合層１１１ｔは、ＭＯＣＶＤ法で形成したトンネル接合層１１１ｔよりも結晶性を向上させやすく、第１発光部１を発光させる際の順方向電圧を低減できる。
基板１１０は半導体積層体２００から剥離することができる。また、基板１１０の剥離によって露出した第１ｎ型層１１１ｎの表面を粗面化することができる。これにより、第１発光部１の第１ｎ型層１１ｎの粗面化された表面、および第２発光部２の第３ｎ型層１３ｎの粗面化された表面からの光取り出し効率を向上させることができる。
基板１１０を剥離した場合、図１において第１発光部１および第２発光部２が配置された領域の外側にも半導体積層体２００及び／又は絶縁層を設け、その半導体積層体２００及び／又は絶縁層上に、第１ｐ側パッド７１ｐ、第２ｐ側パッド７２ｐ、およびｎ側パッド７３ｎを配置することができる。
本発明の実施形態にかかる発光素子は、液晶ディスプレイのバックライト光源、各種照明器具、ディスプレイ等に用いる発光装置の光源として利用することができる。特に、第１発光部１を青色光を発する発光部、第２発光部２を緑色光を発する発光部とした発光装置を、直下型またはエッジ型のバックライトの光源用の発光装置として用いることで、色域を広げることができるため好ましい。
本発明の実施形態に係る発光素子を発光装置の光源として用いる場合、第１発光部１および第２発光部２を含む領域ごとに波長変換部材を配置することができる。波長変換部材は基板１１０のうち第１発光部１および第２発光部２が配置されている面と対向する面側に配置される。波長変換部材としては、例えば、樹脂やガラスに蛍光体を含むものを用いることができる。また、光拡散シート、プリズムシート、導光板などの光学部材を基板１１０のうち第１発光部１および第２発光部２が配置されている面と対向する面側にさらに設けることができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
１…第１発光部、２…第２発光部、１０…第１積層体、１１ｎ…第１ｎ型層、１１ａ…第１活性層、１１ｐ…第１ｐ型層、１１ｔ…第１トンネル接合層、１２ｎ…第２ｎ型層、１２ａ…第２活性層、１２ｐ…第２ｐ型層、１２ｔ…第２トンネル接合層、１３ｎ…第３ｎ型層、１３ｐ…第３ｐ型層、１４ｎ…第４ｎ型層、２０…第２積層体、３０…透光性導電膜、４１ｐ…第１ｐ側電極、４１ｎ…第１ｎ側電極、４２ｐ…第２ｐ側電極、４２ｎ…第２ｎ側電極、６１ｐ…第１ｐ側配線、６２ｐ…第２ｐ側配線、６３ｎ…ｎ側配線、８０…溝、８１…第１溝部、８２…第２溝部、１００…発光素子、１１０…基板、２００…半導体積層体

Claims (11)

  1. 基板と、
    前記基板上に配置された窒化物半導体からなる第１積層体と、第１ｐ側電極と、第１ｎ側電極とを含む第１発光部と、
    前記基板上に配置された窒化物半導体からなる第２積層体と、第２ｐ側電極と、第２ｎ側電極とを含む第２発光部と、
    前記基板上に配置された第１ｐ側パッドと、
    前記基板上に配置された第２ｐ側パッドと、
    前記基板上に配置されたｎ側パッドと、
    前記第１ｐ側パッドと前記第１ｐ側電極とを電気的に接続する第１ｐ側配線と、
    前記第２ｐ側パッドと前記第２ｐ側電極とを電気的に接続する第２ｐ側配線と、
    前記ｎ側パッドと前記第１ｎ側電極とを電気的に接続し、かつ、前記ｎ側パッドと前記第２ｎ側電極とを電気的に接続するｎ側配線と、
    を備え、
    前記第１積層体は、
    前記基板上に設けられた第１ｎ型層と、
    前記第１ｎ型層上に設けられた第１活性層と、
    前記第１活性層上に設けられた第１ｐ型層と、
    前記第１ｐ型層上に設けられた第１トンネル接合層と、
    前記第１トンネル接合層上に設けられた第２ｎ型層と、
    を含み、
    前記第１ｐ側電極は、前記第２ｎ型層上に設けられ、前記第２ｎ型層と電気的に接続され、かつ、前記第１ｐ側配線を介して前記第１ｐ側パッドと電気的に接続され、
    前記第１ｎ側電極は、前記第１ｎ型層上に設けられ、前記第１ｎ型層と電気的に接続され、かつ、前記ｎ側配線を介して前記ｎ側パッドと電気的に接続され、
    前記第２積層体は、
    前記基板上に設けられた第３ｎ型層と、
    前記第３ｎ型層上に設けられた第２ｐ型層と、
    前記第２ｐ型層上に設けられた第２トンネル接合層と、
    前記第２トンネル接合層上に設けられた第４ｎ型層と、
    前記第４ｎ型層上に設けられた第２活性層と、
    前記第２活性層上に設けられた第３ｐ型層と、
    前記第３ｐ型層上に設けられた透光性導電膜と、
    を含み、
    前記第２ｐ側電極は、前記透光性導電膜上に設けられ、前記第３ｐ型層と電気的に接続され、かつ、前記第２ｐ側配線を介して前記第２ｐ側パッドと電気的に接続され、
    前記第２ｎ側電極は、前記第４ｎ型層上に設けられ、前記第４ｎ型層と電気的に接続され、かつ、前記ｎ側配線を介して前記ｎ側パッドと電気的に接続され、
    前記第２ｎ型層の抵抗率は、前記透光性導電膜の抵抗率よりも高く、
    前記第２ｎ型層の厚さは、前記透光性導電膜の厚さよりも厚い発光素子。
  2. 前記第１発光部の前記第１活性層の発光ピーク波長と、前記第２発光部の前記第２活性層の発光ピーク波長とは異なる請求項１に記載の発光素子。
  3. 前記第２ｎ型層の厚さは、前記第１トンネル接合層の厚さよりも厚い請求項１または２に記載の発光素子。
  4. 前記第２ｎ型層の厚さは、８０ｎｍ以上７００ｎｍ以下である請求項１～３のいずれか１つに記載の発光素子。
  5. 前記第１ｐ側パッド、前記第２ｐ側パッド、及び、前記ｎ側パッドは、前記基板上において、前記第１発光部及び前記第２発光部が設けられた領域の外側に配置される請求項１～４のいずれか１つに記載の発光素子。
  6. 前記第１積層体および前記第２積層体は、前記基板上に、溝によって互いに分離して設けられ、前記溝は前記基板に達する請求項１～５のいずれか１つに記載の発光素子。
  7. 前記第１ｐ側配線は、前記第１発光部上に設けられ、前記第１ｐ側電極に接続され、
    前記第２ｐ側配線は、前記第２発光部上に設けられ、前記第２ｐ側電極に接続され、
    前記ｎ側配線は、前記第１発光部上と前記第２発光部上とに連続して設けられ、前記第１ｎ側電極及び前記第２ｎ側電極に接続されている請求項１～６のいずれか１つに記載の発光素子。
  8. 前記第２活性層が含む井戸層の数は、前記第１活性層が含む井戸層の数よりも少ない請求項１～７のいずれか１つに記載の発光素子。
  9. 前記透光性導電膜の上面と前記第２ｐ側電極の上面とを覆い、前記第２ｐ側電極の上面の一部を露出させる絶縁層をさらに備える請求項１～８のいずれか１つに記載の発光素子。
  10. 基板上に設けられた第１ｎ型層と、前記第１ｎ型層上に設けられた第１活性層と、前記第１活性層上に設けられた第１ｐ型層と、前記第１ｐ型層上に設けられたトンネル接合層と、前記トンネル接合層上に設けられた第２ｎ型層と、前記第２ｎ型層上に設けられた第２活性層と、前記第２活性層上に設けられた第２ｐ型層と、を含む窒化物半導体層からなる半導体積層体を準備する工程と、
    前記半導体積層体における第１領域の前記第２ｐ型層上に、前記第２ｎ型層よりも抵抗率が低い透光性導電膜を形成する工程と、
    前記半導体積層体における第２領域の前記第２ｐ型層および前記第２活性層を除去し、前記第１領域における前記第２ｎ型層の上面を露出させるとともに、前記第２領域の最上層に、前記透光性導電膜よりも厚い前記第２ｎ型層を残す工程と、
    前記第２領域における前記第２ｎ型層の一部、前記トンネル接合層の一部、前記第１ｐ型層の一部、および前記第１活性層の一部を除去し、前記第２領域における前記第１ｎ型層の上面を前記半導体積層体から露出させる工程と、
    前記透光性導電膜の上面、前記第１領域における前記第２ｎ型層の前記上面、前記第２領域における第２ｎ型層の上面、および前記第１ｎ型層の前記上面のそれぞれに電極を形成する工程と、
    前記半導体積層体のうち前記第１領域と前記第２領域との間に位置する第３領域における前記第２ｎ型層、前記トンネル接合層、前記第１ｐ型層、前記第１活性層、および前記第１ｎ型層を除去し、前記半導体積層体に前記基板に達する溝を形成する工程と、
    を備える発光素子の製造方法。
  11. 前記溝を形成する工程は、
    前記第２領域における前記第１ｎ型層の前記上面を露出させる工程と同時に、前記第３領域における前記第１ｎ型層に達する第１溝部を形成する工程と、
    前記電極を形成した後、前記第１溝部の下方に、前記基板に達する第２溝部を形成する工程と、
    を含む請求項１０に記載の発光素子の製造方法。
JP2020190816A 2020-11-17 2020-11-17 発光素子及び発光素子の製造方法 Active JP7300603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020190816A JP7300603B2 (ja) 2020-11-17 2020-11-17 発光素子及び発光素子の製造方法
US17/525,230 US12095007B2 (en) 2020-11-17 2021-11-12 Light-emitting element and method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020190816A JP7300603B2 (ja) 2020-11-17 2020-11-17 発光素子及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2022079935A JP2022079935A (ja) 2022-05-27
JP7300603B2 true JP7300603B2 (ja) 2023-06-30

Family

ID=81587943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020190816A Active JP7300603B2 (ja) 2020-11-17 2020-11-17 発光素子及び発光素子の製造方法

Country Status (2)

Country Link
US (1) US12095007B2 (ja)
JP (1) JP7300603B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7344937B2 (ja) * 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
TWI827271B (zh) * 2022-09-23 2023-12-21 國立清華大學 光電元件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358364A (ja) 2000-06-15 2001-12-26 Toshiba Electronic Engineering Corp 半導体発光素子及びその製造方法
JP2005259971A (ja) 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
JP2010177224A (ja) 2009-01-27 2010-08-12 Oki Data Corp 光源装置及びそれを有するヘッドアップディスプレイ装置
JP2012028381A (ja) 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2013093399A (ja) 2011-10-25 2013-05-16 Toshiba Corp 半導体発光素子
JP2014053593A (ja) 2012-08-09 2014-03-20 Sharp Corp 半導体発光素子およびその製造方法
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
JP2018032798A (ja) 2016-08-25 2018-03-01 豊田合成株式会社 発光素子およびその製造方法
US20190198561A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength led for visible light communication enabled by tunnel junctions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144378A (ja) 1999-08-31 2001-05-25 Sharp Corp 化合物半導体発光素子及びその製造方法
JP2001077480A (ja) 1999-09-06 2001-03-23 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4075324B2 (ja) 2001-05-10 2008-04-16 日亜化学工業株式会社 窒化物半導体素子
JP2003273473A (ja) 2001-11-05 2003-09-26 Nichia Chem Ind Ltd 半導体素子
JP2005101536A (ja) 2003-08-28 2005-04-14 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
JP5162809B2 (ja) 2004-02-09 2013-03-13 日亜化学工業株式会社 窒化物半導体素子
JP5983554B2 (ja) 2013-07-25 2016-08-31 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP6783990B2 (ja) 2017-09-07 2020-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体素子の製造方法および基板の製造方法
US11923398B2 (en) * 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358364A (ja) 2000-06-15 2001-12-26 Toshiba Electronic Engineering Corp 半導体発光素子及びその製造方法
JP2005259971A (ja) 2004-03-11 2005-09-22 Nichia Chem Ind Ltd 半導体発光素子
JP2010177224A (ja) 2009-01-27 2010-08-12 Oki Data Corp 光源装置及びそれを有するヘッドアップディスプレイ装置
JP2012028381A (ja) 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2013093399A (ja) 2011-10-25 2013-05-16 Toshiba Corp 半導体発光素子
JP2014053593A (ja) 2012-08-09 2014-03-20 Sharp Corp 半導体発光素子およびその製造方法
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
JP2018032798A (ja) 2016-08-25 2018-03-01 豊田合成株式会社 発光素子およびその製造方法
US20190198561A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength led for visible light communication enabled by tunnel junctions

Also Published As

Publication number Publication date
US20220158033A1 (en) 2022-05-19
US12095007B2 (en) 2024-09-17
JP2022079935A (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
US9412922B2 (en) Wafer level light-emitting diode array
US11587972B2 (en) Wafer level light-emitting diode array
JP5554792B2 (ja) 発光素子及びその製造方法
US11139338B2 (en) Wafer level light-emitting diode array
CN111477647B (zh) 发光元件及其制造方法
CN104521012A (zh) 晶圆级发光二极管阵列及其制造方法
JP2009502043A (ja) 光取り出し効率向上のための凹凸化高屈折率表面を有する青色発光ダイオード
US12550508B2 (en) Light-emitting diode and manufacturing method thereof
US11784210B2 (en) Light-emitting device and manufacturing method thereof
US10707376B2 (en) Optoelectronic device
US12557463B2 (en) Light emitting device
CN115332410B (zh) 发光二极管
JP2012511249A (ja) 半導体発光素子
US12095007B2 (en) Light-emitting element and method for manufacturing light-emitting element
US9559270B2 (en) Light-emitting device and method of producing the same
KR102737506B1 (ko) 반도체 발광소자 및 그 제조 방법
KR101087970B1 (ko) 반도체 발광소자
KR101087968B1 (ko) 반도체 발광소자
TWI599017B (zh) 晶圓等級之發光二極體陣列及其製造方法
US20260143878A1 (en) Light-emitting diode and manufacturing method thereof
US12484360B2 (en) Mechanisms for fabricating micro-LEDs
JP2010177446A (ja) 発光素子
JP4126757B2 (ja) 半導体発光装置およびｌｅｄアレイ
CN120917907A (zh) 发光二极管及发光装置
CN121924906A (zh) 一种发光二极管、制备方法及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230531

R151 Written notification of patent or utility model registration

Ref document number: 7300603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151