JP7322832B2 - 量子コンピュータ用半導体装置の製造方法 - Google Patents

Description

本発明は、量子コンピュータ用半導体装置の製造方法に関する。

５Ｇを迎え、端末は幅広い周波数帯域に対応することが必要となりフィルタ等、数多くの高周波部品が必要となってきている。例えば特許文献１に記載されているように、無線通信装置では、無線周波数帯域で使用する素子がシリコン基板などの半導体基板上に搭載されている。

一方で、従来のコンピュータでは現実的な時間で解くことができない計算を解くことができるコンピュータとして、重ね合わせや量子もつれといった量子効果を利用する量子コンピュータに期待が集まっており、この量子コンピュータの実用化のための研究が盛んに行なわれている。量子コンピュータ用途で使用する素子も、例えばシリコン基板などの半導体基板上に搭載され得る。

量子コンピュータ用途で使用する素子は、超電導体を使用したジョセフソン効果を利用したものや、電子スピン（ＥＳＲ）を利用して、量子効果を電気信号に変換することで、書き出しや読み込みを行っている。

また、量子効果は等価回路ではコイルとコンデンサー（ＬＣ回路）で書かれることが多く、必然的に書き出し及び読み出しの電気信号は高周波となってくる。

たとえば、シリコン基板を使用して電子スピンを利用した素子では、磁場中においた電子スピンを、マイクロ波を照射して周波数を掃引して共鳴させることで、量子効果を読み出すことが可能になる。この例からもわかるように量子コンピュータ用素子を動作させるためには高周波回路が必要となってくる（非特許文献１参照）。

このように、量子コンピュータ用素子といえども、アナログ的な半導体技術が必要であり、実際に基板材料としてはシリコンが使用されている例が多い。

このようなことから、量子コンピュータ用素子に使用されているシリコン基板は高周波を扱うことが前提となっており、例えばノンドープのシリコン基板が用いられている。

このような量子コンピュータ用の基板の高周波特性として、基板上に絶縁膜を形成し、且つ該絶縁膜上にＡｌ電極を図１０及び１１に示すようなＣｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）５を形成して測定する３次高調波（３ＨＤ）特性がある。

ＣＰＷ５は、図１０及び図１１に示す一例のように、金属電極５０ａを隙間を開けて並列に並べて、その隙間の中央にこれら金属電極５０ａと並列に線状の中央金属電極５０ｂを形成した構造を持ち、中央金属電極５０ｂから図１１における左右両側の金属電極５０ａ及び半導体基板１０内部に向かう方向の電界５０ｃと、半導体基板１０内部において中央金属電極５０ｂを囲む方向の磁界５０ｄによって電磁波を伝送する構造の素子５をいう。

なお、量子コンピュータ用の基板としては、通常はシリコンのみの構造で使用されるが、３ＨＤ特性評価を簡便に行うために、絶縁膜を形成して、さらにこの上にＣＰＷを形成して、３ＨＤ特性を評価する。図１１では絶縁膜の図示を省略している。

ここで、高調波とは、元となる周波数の整数倍の高次の周波数成分のことで、元の周波数を基本波、２倍の周波数（２分の１の波長）を持つものが２ＨＤ、３倍の周波数（３分の１の波長）を持つものが３ＨＤと定義されている。高周波回路では高調波による混信を避けるために高調波の小さい基板が必要とされる。これらのうち、量子コンピュータ用素子用の基板評価としては、３次高調波特性を利用することが好ましい。高周波信号ひずみの評価手法としては、２次高調波特性が信号強度も強く利用されることが多いが、この２次高調波は主にフィルタやスイッチなどの受動素子やその基板特性を評価する際に用いられることが多い。一方、量子コンピュータ用素子用の基板評価として好ましく用いられるのは、アンプなどに代表されるアクティブ素子の評価指標であるＩＭＤ３（Ｔｈｉｒｄ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ Ｄｉｓｔｏｒｔｉｏｎ：３次相互変調ひずみ）と等価である３次高調波（３ＨＤ）である。ＩＭＤ３とは、２つの隣接する周波数の異なる信号を入れたときに、この信号の近傍に生成するいわゆるノイズである。ＩＭＤ３は主信号の近傍に生成するために、フィルタ等で除去することが困難であり、素子作製時にあらかじめ十分低減しておく必要がある。なお、一方の２ＨＤは、主信号の２倍の周波数位置に出現し、またパッシブデバイスでの信号であり、容易に除去が可能である。

例えば非特許文献２に記載されているように、３ＨＤは、このＩＭＤ３と以下の関係式のように相関づけられていることが分かっている。

ＩＭＤ３ ＝ ３ × ３ＨＤ （線形表示した場合） ＝ ３ＨＤ ＋１０ｄＢ （ｄＢ表現した場合）
（注） 上記の１０ｄＢは正確には＋９．５４ｄＢ ＝ ２０ × Ｌｏｇ３である。

上記の関係から、本発明では、３ＨＤ特性を利用して、ＩＭＤ３特性を確認している。

特表２０２０－５０７２３０号公報 特開２００５－９３９３９号公報 特開平１０－９３１０７号公報 特開昭５１－９３６６６号公報 特開昭５１－９３６８４号公報 特開昭５１－１００６４４号公報

Rosenberg, D., Kim, D., Das, R. et al. 3D integrated superconducting qubits. npj Quantum Inf 3, 42 (2017). Ｒｏｈｄｅ ＆ Ｓｃｈｗａｒｚ アプリケーションノート「スペクトラム・アナライザによる高調波の測定」

以上に説明したような３ＨＤ特性を向上させる具体的な解決策として、半導体基板の高抵抗率化がある。

しかしながら、半導体基板の高抵抗率化は非常に難しく、例えば３０００Ω・ｃｍよりも高い電気抵抗率を得ようとすると、ノンドープとするか、またはＰ型のボロンの場合、３×１０^１２ａｔｏｍｓ／ｃｍ^３という極めて低いドーパント濃度とすることが必要であった。また、原料中の不純物の影響によりさらに高抵抗率化することは困難であった。

本発明は、上記問題を解決するためになされたものであり、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる、量子コンピュータ用半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、本発明では、半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
を含むことを特徴とする量子コンピュータ用半導体装置の製造方法を提供する。

このような製造方法であれば、半導体基板のうち、少なくとも、量子コンピュータ領域で使用する量子コンピュータ用素子の形成部及びこの素子に接続された周辺回路の形成部に粒子線を照射することで、半導体基板の少なくともこれらの部分に点欠陥を導入してこの点欠陥にキャリアをトラップすることでキャリアを不活性化することができる。これにより、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部の抵抗率を高めることができ、その結果、製造する量子コンピュータ用半導体装置の高周波特性、特に３ＨＤ特性を改善することができる。すなわち、本発明の製造方法であれば、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる。

前記粒子線の照射により、前記半導体基板の前記量子コンピュータ用素子形成部及び前記周辺回路形成部の抵抗率を３０００Ω・ｃｍ以上にすることが好ましい。

このようにすることで、３ＨＤ特性に確実に優れた量子コンピュータ用半導体装置を製造することができる。

前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する前に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することができる。

或いは、前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成した後に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射してもよい。

このように、粒子線の照射は、半導体基板上に量子コンピュータ用素子及びその周辺回路を形成する前に行なってもよいし、これらの形成の後に行なってもよい。

前記粒子線として電子線を照射することが好ましい。

電子線の場合は、透過性が強く、基板の深さ方向にわたり均一の欠陥を形成することが可能であり、非常に有効である。

以上のように、本発明の量子コンピュータ用半導体装置の製造方法であれば、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部の抵抗率を高めることができ、その結果、製造する量子コンピュータ用半導体装置の高周波特性、特に３ＨＤ特性を改善することができる。すなわち、本発明の製造方法であれば、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる。

本発明の量子コンピュータ用半導体装置の製造方法で製造できる、量子コンピュータ用半導体装置の一例を示す概略斜視図である。 実施例１及び２における電子線照射後の基板抵抗率と３ＨＤ特性との関係を示すグラフである。 実施例１における電子線照射量と電子線照射後の基板抵抗率との関係を示すグラフである。 実施例１における電子線照射量と３ＨＤ特性との関係を示すグラフである。 実施例１における電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 実施例２における電子線照射量と電子線照射後の基板抵抗率との関係を示すグラフである。 実施例２における電子線照射量と３ＨＤ特性との関係を示すグラフである。 実施例２における電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 実施例３におけるノンドープ基板の電子線照射前後での３ＨＤの面内分布の変化を示すグラフである。 ３次高調波特性を評価するために用いる一例のＣｏ－Ｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ（ＣＰＷ）の概略平面図である。 図１０のＣＰＷの線分Ｘ－Ｘに沿った断面図である。

上述のように、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できる、量子コンピュータ用半導体装置の製造方法の開発が求められていた。

本発明者らは、上記課題について鋭意検討を重ねた結果、半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板のうち少なくともこれらの部分に点欠陥が導入され、基板中のキャリアがこれらの点欠陥にトラップされることで、半導体基板中のキャリアが不活性化され、それにより、半導体基板のうち少なくともこれらの部分の抵抗率を高めることができ、その結果、３ＨＤ特性に優れた量子コンピュータ用半導体装置を製造できることを見出し、本発明を完成させた。

即ち、本発明は、半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
を含むことを特徴とする量子コンピュータ用半導体装置の製造方法である。

なお、特許文献２では、電子線の照射等の酸化処理を行うことにより、低抵抗層を高抵抗化してサイドリーク電流を防止している。

また、特許文献３には、高抵抗ＧａＡｓ基板に荷電粒子線照射することによって部分的に高抵抗化することが記載されている。

また、特許文献４～６には、高エネルギーの電子線の照射によって、半導体内部領域を選択的に絶縁化もしくは高抵抗化できることが記載されている。

しかしながら、これらの文献には、量子コンピュータで用いる半導体装置の製造方法において、量子コンピュータ用素子とその周辺回路のそれぞれの形成部に粒子線を照射して、キャリアを不活性化させることは、記載も示唆もされていない。

以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。

まず、本発明の量子コンピュータ用半導体装置の製造方法で製造できる、量子コンピュータ用半導体装置の一例を、図１を参照しながら説明する。ただし、本発明の製造方法で製造できる量子コンピュータ用半導体装置は、図１に示す例に限定されるものではない。

図１に示す量子コンピュータ用半導体装置１０は、半導体基板１と、半導体基板１上に形成された量子コンピュータ用素子２及びその周辺回路３とを具備する。周辺回路３は、量子コンピュータ用素子２に接続されている。量子コンピュータ用素子２と周辺回路３との接続形態は特に限定されない。図１では、量子コンピュータ用素子２と周辺回路３との接続の図示を省略している。

量子コンピュータ用素子２は、量子コンピュータで使用される素子であれば特に限定されない。

量子コンピュータ用素子２は、半導体基板１の量子コンピュータ用素子形成部１２に形成されている。本明細書では、半導体基板１のうち量子コンピュータ用素子２が形成されている部分と、半導体基板１のうち量子コンピュータ用素子２が形成される予定の部分とを、まとめて、量子コンピュータ用素子形成部１２と呼ぶ。

周辺回路３は、量子コンピュータ用素子２に接続されるものであれば、特に限定されない。

周辺回路３は、半導体基板１の周辺回路形成部１３に形成されている。本明細書では、半導体基板１のうち周辺回路３が形成されている部分と、半導体基板１のうち周辺回路３が形成される予定の部分とをまとめて、周辺回路形成部１３と呼ぶ。

本発明の量子コンピュータ用半導体装置の製造方法は、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射することにより、半導体基板１中のキャリアを不活性化する工程を含む。

理論により縛られることを望まないが、ここでの不活性化は、粒子線を照射することで、半導体基板１、例えばシリコン基板中に点欠陥が形成され、これらがキャリアトラップとして働くことで、半導体基板１中のキャリアをトラップし、その結果、半導体基板１が高抵抗率化すると考えられる。また照射する粒子線が電子線の場合は、透過性が強く基板の深さ方向にわたり均一の欠陥を形成することが可能であり、非常に有効である。

このようにキャリアを減少させる（高抵抗率化する）ことで、高周波を印加したときに、高周波に追従するキャリアがなくなることで、高調波が減少すると考えられる。

限定されないが、量子コンピュータ用素子形成部１２のうち能動素子形成部に電子線のような粒子線を照射することで、半導体基板１中のドーパント及び／又は原料由来の不純物等のキャリアを不活性化させることによる効果が顕著に得られる。これは、ＩＭＤ３（３ＨＤと等価）は、主信号のすぐそばで発生するために、フィルタ等で除去することは困難であり初期に所定の特性を作りこむことしかできず、初期の時点で可能な限り所定の性能を作りこんでおく必要があるからである。

粒子線は、量子コンピュータ用素子２及びその周辺回路３を形成する半導体基板１表面の全面に照射してもよく、この場合は量子コンピュータ用素子２及び周辺回路３の形成位置を考慮せずに粒子線を照射することができるので、より簡便である。

電子線は他の粒子線と比較して、パワーデバイスのライフタイム制御に一般的に使用されており、また透過性が高く半導体基板１の深さ方向に均一に照射できるなど利点が多い。よって、粒子線として電子線を照射することが好ましい。

このとき、粒子線の照射により、半導体基板１の量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を３０００Ω・ｃｍ以上にすることにより、３ＨＤ特性にさらに優れた量子コンピュータ用半導体装置１０を製造することができる。

さらに、粒子線、例えば電子線の照射は、量子コンピュータ用素子２及び周辺回路３の作製前後どちらでもよく、素子プロセスや特徴に合わせて選択することができる。すなわち、半導体基板１上に量子コンピュータ用素子２及び周辺回路３を形成する前に、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射することができる。或いは、半導体基板１上に量子コンピュータ用素子２及び周辺回路３を形成した後に、半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３に粒子線を照射してもよい。

また、電子線を照射する場合、その電子線の照射量は特に限定されない。照射量が高くなるほど抵抗率が高くなり、３ＨＤ特性が更に改善される。どのような照射量とするかは、例えば使用する半導体基板１の抵抗率（粒子線照射前の抵抗値）と目標とする３ＨＤ特性の値により決定することができる。

例えば、電子線の照射量は１×１０^１４～１×１０^１６／ｃｍ^２とすることができ、このような電子線を照射して、半導体基板１の量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を３０００Ω・ｃｍ以上にすることにより、優れた３ＨＤ特性を得ることが可能となる。

本発明によって半導体基板１のうち少なくとも量子コンピュータ用素子形成部１２及び周辺回路形成部１３の抵抗率を高めれば、従来よりも高調波特性、特に３ＨＤ特性の良好な半導体装置を作製することが可能なだけでなく、比較的低抵抗率の基板であっても高抵抗率化することが可能になる。また、ノンドープの基板を使用した場合は、原料由来の不純物キャリアを不活性させることで更なる高抵抗率化と結晶成長時の固液界面形状に起因して生ずる抵抗率の面内分布を改善することができる。

３ＨＤ特性には半導体基板１の抵抗率の面内ばらつきも影響する。本発明は粒子線、例えば電子線の照射によって支持基板の抵抗率の面内ばらつきも低減することもできるので、優れた３ＨＤ特性を得ることができる。

本発明の量子コンピュータ用半導体装置の製造方法における、半導体基板上に量子コンピュータ用素子及びその周辺回路を形成する工程は、特に限定されず、半導体基板上に形成する素子に合わせて適宜選択することができる。

以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例１）
ＣＺ法で作製した直径３００ｍｍボロンドープの高抵抗率シリコン単結晶基板（抵抗率５０００Ω・ｃｍ）を準備した。この基板に電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０^１４～１×１０^１５／ｃｍ^２）した。その後、ＳＲ（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ）法で基板抵抗率を測定した。測定結果を図３に示す。図３に示した結果から、電子線照射量が多くなるほど、基板抵抗率が高くなることがわかった。

次に、以下の手順で評価用基板を作製した。まず、先ほどと同一抵抗率の別基板を準備した。この基板に対し、プラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、これらの素子を形成した基板に電子線を照射して、実施例１の評価用基板を作製した。なお、電子線照射は、基板を回転させて、半径方向の中央部に形成した各素子に対し、照射量を１×１０^１４～１×１０^１５／ｃｍ^２まで段階的に変化させながら電子線照射を行った。基板上の中心部及び外周部に形成した各素子に対しては、照射量を１×１０^１５／ｃｍ^２として、電子線照射を行った。

次に、実施例１の評価用基板の各素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。測定結果を図４に示す。その結果、基板上に形成した素子の３ＨＤ特性は電子線照射量に依存し、電子線照射量が大きくなると、３ＨＤ特性が改善できることがわかった。

また、この基板上の中心部、半径方向の中央部、外周部に形成した５つの素子に１×１０^１５／ｃｍ^２の電子線を照射する前後での、３ＨＤ特性のウエーハ径方向の測定結果のばらつきを比較した。その結果を図５に示す。図５に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることが分かった。

（実施例２）
ＣＺ法で作製した直径３００ｍｍボロンドープの高抵抗率シリコン単結晶基板（抵抗率１０００Ω・ｃｍ）を準備した。この基板に電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０^１４～１×１０^１５／ｃｍ^２）した。その後、ＳＲ法で基板抵抗率を測定した。測定結果を図６に示す。図６に示した結果から、電子線照射量が多くなるほど、基板抵抗率が高くなることがわかった。

次に、以下の手順で評価用基板を作製した。まず、先ほどと同一抵抗率の別基板を準備した。この基板に対し、プラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、これらの素子を形成した基板に電子線を照射して、実施例２の評価用基板を作製した。なお、電子線照射は、基板を回転させて、半径方向の中央部に形成した各素子に対し、照射量を１×１０^１４～１×１０^１５／ｃｍ^２まで段階的に変化させながら電子線照射を行った。基板上の中心部及び外周部に形成した各素子に対しては、照射量を１×１０^１５／ｃｍ^２として、電子線照射を行った。

次に、実施例２の評価用基板の各素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定した。測定結果を図７に示す。その結果、基板上に形成した素子の３ＨＤ特性は電子線照射量に依存し、電子線照射量が大きくなると、３ＨＤ特性が改善できることがわかった。

また、この基板上の中心部、半径方向の中央部、外周部に形成した５つの素子に１×１０^１５／ｃｍ^２の電子線を照射する前後での、３ＨＤ特性のウエーハ径方向の測定結果のばらつきを比較した。その結果を図８に示す。図８に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることが分かった。

以上の実施例１及び２の結果を図２にまとめて示す。図２に示す結果から、電子線の照射量が多くなると抵抗率が高くなり、３ＨＤ特性が改善することが分かる。特に、電子線照射後の基板抵抗率を３０００Ω・ｃｍ以上にすることにより、優れた３ＨＤ特性の素子を形成することができる。

（実施例３）
ＣＺ法で作製した直径３００ｍｍノンドープの高抵抗率シリコン単結晶基板（Ｐ型、抵抗率２００００Ω・ｃｍ）を準備した。この基板にプラズマＣＶＤにて表面に厚さが４００ｎｍの酸化膜を形成した。次いで、この基板上の中心部、半径方向の中央部（中心から半径方向に７５ｍｍの位置：４箇所）、外周部（中心から半径方向に１４０ｍｍの位置：４箇所）の位置に、アルミニウム電極で図１０に示したのと同様の構造を有するＣＰＷ５（路線長：２２００μｍ）を形成した素子を作製した。その後、電子線を基板全面に照射（加速エネルギー：２ＭｅＶ、ドーズ量：１×１０^１５／ｃｍ^２）して、実施例３の評価用基板を作製した。

この基板上の中心部、半径方向の中央部及び外周部に形成した５つの素子の３次高調波特性（３ＨＤ特性）（周波数：１ＧＨｚ、入力電力：１５ｄＢｍ）を測定して、実施例３の評価用基板の３ＨＤ特性の面内分布を測定した。

電子線照射後の抵抗率はＳＲでは測定できないので、電子線の照射量と抵抗率の関係から外挿して求めた結果、電子線照射後の評価用基板の抵抗率は約５００００Ω・ｃｍとなった。すなわち、電子線の照射により、ノンドープシリコンの抵抗率を高めることができた。

一方、電子線照射を行わない同様の基板も準備し、この基板の３ＨＤ特性の面内分布を調べた。図９に、電子線照射有無での、３ＨＤの面内分布の測定結果を示す。図９に示した結果から、電子線照射によって３ＨＤ特性が改善するだけでなく、面内での３ＨＤ特性のばらつきも改善されることがわかった。

また、以上に示した結果から、実施例１～３の評価用基板においてＣＰＷを含む素子を量子コンピュータ用素子及びその周辺回路に変更して作製した量子コンピュータ用半導体装置であっても、実施例１～３の評価用基板と同様に、優れた３ＨＤ特性を示すことができることが分かる。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１…半導体基板、 ２…量子コンピュータ用素子、 ３…周辺回路、 ５…ＣＰＷ（Ａｌ電極）、 １０…量子コンピュータ用半導体装置、 １２…量子コンピュータ用素子形成部、 １３…周辺回路形成部、 ５０ａ…金属電極、 ５０ｂ…中央金属電極、 ５０ｃ…電界、 ５０ｄ…磁界。

Claims (5)

1. 半導体基板と、前記半導体基板上に形成された量子コンピュータ用素子と、前記半導体基板上に形成され且つ前記量子コンピュータ用素子に接続された周辺回路とを具備し、量子コンピュータとして使用する量子コンピュータ用半導体装置の製造方法であって、
   前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する工程と、
   前記半導体基板のうち少なくとも量子コンピュータ用素子形成部及び周辺回路形成部に粒子線を照射することにより、半導体基板中のキャリアを不活性化する工程と
   を含むことを特徴とする量子コンピュータ用半導体装置の製造方法。
2. 前記粒子線の照射により、前記半導体基板の前記量子コンピュータ用素子形成部及び前記周辺回路形成部の抵抗率を３０００Ω・ｃｍ以上にすることを特徴とする請求項１に記載の量子コンピュータ用半導体装置の製造方法。
3. 前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成する前に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することを特徴とする請求項１または請求項２に記載の量子コンピュータ用半導体装置の製造方法。
4. 前記半導体基板上に前記量子コンピュータ用素子及び前記周辺回路を形成した後に、前記半導体基板のうち少なくとも前記量子コンピュータ用素子形成部及び前記周辺回路形成部に前記粒子線を照射することを特徴とする請求項１または請求項２に記載の量子コンピュータ用半導体装置の製造方法。
5. 前記粒子線として電子線を照射することを特徴とする請求項１から請求項４のいずれか一項に記載の量子コンピュータ用半導体装置の製造方法。
   

Images