JP7360432B2 - 貫通シリコンビアの製造 - Google Patents

貫通シリコンビアの製造 Download PDF

Info

Publication number
JP7360432B2
JP7360432B2 JP2021174264A JP2021174264A JP7360432B2 JP 7360432 B2 JP7360432 B2 JP 7360432B2 JP 2021174264 A JP2021174264 A JP 2021174264A JP 2021174264 A JP2021174264 A JP 2021174264A JP 7360432 B2 JP7360432 B2 JP 7360432B2
Authority
JP
Japan
Prior art keywords
silicon
silicon wafer
layer
micrometers
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021174264A
Other languages
English (en)
Other versions
JP2022009476A (ja
Inventor
ロバート・エドワード・ヒガシ
ソン・タイ・ルー
エレニータ・マラスマス・チャンフヴォンサック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2022009476A publication Critical patent/JP2022009476A/ja
Application granted granted Critical
Publication of JP7360432B2 publication Critical patent/JP7360432B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/043—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、シリコンウェハにおける貫通シリコンビアの形成に関する。
シリコンウェハの上側からシリコンウェハの下側への接続を確立するためのいくつかの従来技術は、絶縁（Ｓｉｌｅｘ）によって形成されるドープシリコンポスト、ドープポリシリコンポスト、金属ポスト、及び絶縁リング内の中空金属リングを含む。導体としてのシリコンは、低温での電気的制限、並びに（オームのオーダーの）著しい抵抗を有するが、銅などの金属は、ミリオーム抵抗レベルを有することができる。中実金属ポストは、体積当たり最も低い抵抗を提供するが、それらは、金属とシリコンウェハ又は基板との間の熱膨張ミスマッチにおいて最も高いコントラストを有する可能性が高い。
貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアを製造する方法を示している。 貫通シリコンビアのパターン及び貫通シリコンビアの構造を示している。 貫通シリコンビアを製造する方法を示すフローチャートである。 貫通シリコンビアを製造する方法を示すフローチャートである。
以下の説明では、本明細書の一部を形成する添付の図面を参照し、図面には、実施されることができる特定の実施形態の例として示される。これらの実施形態は、当業者が本発明を実施することを可能にするために十分に詳細に説明されており、他の実施形態を利用することができ、本発明の範囲から逸脱することなく、構造的、電気的、及び光学的変化がなされ得ることを理解されたい。したがって、例示的な実施形態の以下の説明は、限定された意味で解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって定義される。
１つ以上の実施形態は、低抵抗及び高密度のシリコンウェハを介した電気的接続を確立することを目的とし、同時に更なる製造のための加工性を維持することを目的とする。これは、通常、シリコンウェハの上側からシリコンウェハの下側への低抵抗接続を可能にする方法ステップの開始として意図される。
１つ以上の実施形態は、従来の製造方法よりも熱的に許容可能な解決策をもたらす、銅環と組み合わされたガラスプラグのモデレータを提供する。より大きな孔から開始することにより、貫通シリコンビア（ＴＳＶ）は、より深い深さにエッチングされ、より容易に
ライニングされることができる。そして、線状の孔は、より低い膨張係数の蒸気成長ガラスによって充填されることができる。そして、組み合わされた構造体は、化学機械的に研磨（ＣＭＰ）されることができ、これは、シリコンウェハを介してパターン化された電気的金属でライニングされたビアを有する非常に平坦なシリコンウェハをもたらす。そして、中程度から低温の装置は、ＴＳＶによって相互接続されるようにウェハの上面及び裏面上に製造されることができる。そのように所望される場合、ＴＳＶ形成前に、より高温の装置が製造されることができる。これは、ワイヤボンド接続ではなく、気密封止部、又はバンパ接合部を有する可能性を許容する。シリコンウェハの上面及び下面の双方が利用されることができ、又はウェハは必要に応じて積層されることができる。
以下の説明及び図は、貫通シリコンビアの製造方法を開示している。開示された方法は、より小さい孔で始まるが、この方法は、貫通シリコンビア又は孔をより小さくし、より良好な深堀り反応性イオンエッチング（ＤＲＩＥ）ツールが可能になるより小さい孔は、ライニングされた後、孔を閉じるために充填されることができる。更に、化学機械研磨（ＣＭＰ）と組み合わせた場合、その結果は、連続製造方法とより適合性がある平坦ウェハである。導電性ライナー金属は、以前に製造されてきたが、これらの前の方法からの孔は開いており、開放孔は、リソグラフィ及び製作能力が厳しく制限されていた。更に、他の方法は、化学気相蒸着（ＣＶＤ）タングステン、めっき銅ポスト（Ｍｉｃｒｏｓｓ；ｗｗｗ．ｍｉｃｒｏｓｓ．ｃｏｍ）、ドープシリコン（Ｓｉｌｅｘ）及び他の導電体を使用して貫通シリコンビアを構成することを含むが、本明細書に開示される実施形態は、銅の高導電率だけでなく、リング構成を介したいくつかの応力修復も提供する。
実施形態では、シリコンウェハの製造後、シリコンウェハは、シリコンウェハの表面に沿って移動するレーザ光に関連して使用される。したがって、ウェハの表面上に、いかなるワイヤボンド若しくは他の障害物も、又は少なくとも最小限の障害物のみをなくすことができる。具体的には、レーザ光は、ウェハの側面から到来し、ウェハから付着するいかなるワイヤボンド又は他の障害物も、その後にレーザ光と干渉する。そのような干渉を防止するために、実施形態は、ウェハの上面に電気的接続を有するが、これらの電気的接続は、ウェハ内でより低いレベルに引き下げられるため、ワイヤボンドがウェハに構成されると、それらのワイヤボンドは、ウェハの上面の視野から且つ任意のそのようなレーザ光ビームの経路から外に出ることになる。
シリコンウェハの表面上の障害物の問題が対処された他の方法は、ウェハを貫通する高ドープシリコン又はポリシリコンホストである。そのようなウェハは、中程度の抵抗を有し、そのような高い抵抗は、多くのデバイスについて動作可能ではない。更に、いくつかの状況では、極低温を必要とし、シリコンは、金属ほど低温では優れた導体ではない。他の従来のシステムでは、タングステンビアが形成されるが、タングステンビアの問題は、ウェハが非常に薄い必要があるということである。同様に、銅が孔又はビアで使用される場合、ウェハは、厚さ約１００マイクロメートルである必要があり、これは、デバイスの製造を極めて困難にする。
したがって、実施形態では、使用されるウェハは、例えば、厚さ約３００マイクロメートなど、より厚い。銅によって孔又はビアを完全に充填するのではなく、ウェハがより厚くされた後に銅によってライニングされることができるように、孔は、最初に少し大きく構成される。ウェハが厚さ約３００マイクロメートルに近付くと、銅が膨張し、温度が極低温用途のように大きく変化すると、シリコンウェハは、より容易に破壊される。したがって、実施形態では、銅は、銅が孔をライニングするようにウェハ上にめっきされるが、銅は孔を完全には充填しない。孔を銅によってライニングする場合、孔に銅を入れることによる課題は、ウェハ全体に銅を蒸着させる方法を見出すため、楕円孔が良好に機能するが、ほとんどの蒸着技術は、平坦な表面上に銅を蒸着させ、それらは、ウェハの側壁、特
に比較的深い（すなわち、約３００マイクロメートル）の側壁上に銅を蒸着させる際には非常に悪い。丸孔の場合、孔は、例えば約６０－７０マイクロメートルなど、比較的大きい必要がある。その大きな孔を充填することは、実際には実現可能ではない。しかしながら、孔が楕円形である場合、銅は、特に、電気めっきの前にシード層を使用する場合、めっきによって孔にきれいに蒸着する。より具体的には、約２０×７０マイクロメートルのサイズの楕円孔を有する場合、ウェハの上部にスパッタ蒸着することによってシード層が３００マイクロメートルのウェハを介してスパッタ蒸着されることができ、そして、ウェハを裏返し、ウェハの下側をスパッタ蒸着する。約２－３マイクロメートルは、ウェハの表面上にスパッタ蒸着される。この時点で、どの程度の量の銅が孔にあるかを特定することができない場合があるが、銅は、ウェハの表面上で約２－３マイクロメートルまでめっきされる。実施形態では、楕円形は、長さ５０から７０マイクロメートルのいずれかによる約２０マイクロメートルである。すなわち、実施形態では、楕円形は、本質的に、半分に切断され、且つ２つの直線側を有する楕円形に拡張される２０マイクロメートルの円である。楕円形状では、ウェハは、スパッタ蒸着されることができ、これは、孔内のシード層の連続的なコーティングをもたらし、そして、銅は、孔に電気めっきされることができる。適切な化学的性質により、約３マイクロメートルの銅層が孔に形成される。これは、孔をかなり閉じるが、孔を完全には閉じない。
スパッタ蒸着は、シリコンウェハの表面上で主に生じることに留意されたい。しかしながら、スパッタ蒸着の重要な部分はビア内で生じるが、非常に薄く、約千オングストローム又は２千オングストロームのみである。ビア内のスパッタ蒸着は、導電性であるように且つ銅めっき溶液がそれにめっきされるように、十分に厚い必要があるのみである。楕円形の長さに沿って、ビアの側面に接触するようにスパッタリング原子の自由度がより大きくなるため、ビアの楕円形状はここで支援する。対照的に、約２０マイクロメートルの丸ビアでは、スパッタリングは、ビア内に非常に深く貫通せず、特に、スパッタリングは、丸ビア内に至る途中で約１／３又は１／４だけ貫通するにすぎない。ビアの内側が完全にコーティングされることが有益である。めっきしないビアの領域が存在する場合、すなわち、シード層が適切に配置されず且つビアがめっきしない場合、ビア接続の抵抗は、むしろ大きくなる。また、シード層が蒸着された後、ウェハは、低い抵抗を与えるために十分に銅をめっきするようにめっき溶液中に配置されるが、孔が塞がれるほど十分ではない。同様に、これは、約３マイクロメートルの銅である。要するに、スパッタ蒸着は、ビア内であるが、ほとんどはウェハの表面上に、一部の銅を蒸着させ、電気めっきは、ほとんどビア内に銅を蒸着させる。
銅が電気めっきによって蒸着された後、ウェハを通過する銅ライニングされた楕円孔をもたらし、チタンタングステンの接着層が銅上にスパッタ蒸着される。この接着層は、主に上面及び下面上にあるが、一部は孔内にも貫通する。その後、テトラエチルオルトシリケート（ＴＥＯＳ）を使用して、約５－８マイクロメートルの二酸化ケイ素が蒸着される。ウェハの上部及び下部のＴＥＯＳは、ウェハを被覆するが、孔を塞ぐのには十分ではない。そして、ウェハは、プラズマエッチング機に配置され、蒸着されたＴＥＯＳのほとんど全てがエッチバックされる。ここでのエッチングは方向性であり、そのため、上面から二酸化ケイ素が除去され、また、孔の上部付近の二酸化ケイ素の一部が除去される。それ（ＴＥＯＳ）を蒸着するよりもむしろ、一斉にこれを行うための理由は、孔内にそれを蒸着するとき、その結果がブレッドローフの上部として記載されているものであるということである。ブレッドローフの上部では、二酸化ケイ素は、上部でピンチオフする傾向があり、これは、二酸化ケイ素が上部で閉鎖するために二酸化ケイ素が孔を充填するのを防止するが、依然として孔又は鍵孔が存在する。これは、多くの場合、表面の下方にあり、回避されるべきである。その後のエッチングが行われ、二酸化ケイ素が上部から除去されると、ブレッドローフが除去される。その後、蒸着は再び行われ、孔はウェハ内でより深く充填される。これは、１回又は２回行われる必要があるにすぎない。すなわち、蒸着物、
エッチバック、他の蒸着物、他のエッチバック、そして最後の蒸着物が存在する。
ウェハの上部の２サイクル及び下部の２サイクル後、ウェハは、シリコンコア（数マイクロメートルの二酸化ケイ素）を有する楕円形の銅ライニングされたビアを有する。そして、二酸化ケイ素が研磨されるように、機械的研磨がウェハの上面に対して行われる。すなわち、二酸化ケイ素の平坦部は、銅に研磨される。そして、ウェハの下部に対して同じ研磨が行われ、銅表面が露出される。その後、化学機械研磨が銅用に設計されたスラリによって行われ、銅がウェハの上部及び下部から取り出される。その結果は、銅環が露出した貫通シリコンビア（ＴＳＶ）である。
図１Ａから図１Ｍは、シリコンウェハ内のこれらの貫通シリコンビアを製造する実施形態を示している。図１Ａを参照すると、二酸化ケイ素の上部マスク１０２がシリコンウェハ１０１上に蒸着される。フォトレジストはまた、上部マスク１０２上に蒸着されることができる。上述したように、シリコンウェハ１０１は、通常、厚さ約３００マイクロメートルである。本明細書において記載される場合、シリコンウェハの特徴が、実施形態では、その特徴が記載された大きさの約１０－１５％以内であることを意味する、およその幅又は厚さであることにこの時点で留意されたい。二酸化ケイ素の上部マスクは、厚さ約１－４マイクロメートルである。図１Ａは、シリコンウェハ１０１上の下部マスク１０３の蒸着を更に示している。下部マスク１０３は、アルミニウム層であり、通常は、厚さ約１－２マイクロメートルである。例えば、二酸化ケイ素のマスクではなく、下部マスク１０３としてアルミニウムを使用することは、その後に下部マスクにエッチングダウンされると、シリコンウェハの下部にほとんどアンダーカットが回避される（下部マスクがアルミニウムではなく二酸化ケイ素である場合に起こるであろう）。
図１Ｂ及び図１Ｃを参照すると、貫通シリコンビアパターン１０４は、光パターン化され、上部マスク１０２内にエッチングされる。そして、シリコンウェハ１０１を介して下部マスク１０３まで、貫通シリコンビア光パターンを使用して、貫通シリコンビア１０５がエッチングされる。実施形態では、シリコンウェハを介して下部マスク１０３までの貫通シリコンビア１０５のエッチングは、深堀り反応性イオンエッチング（ＤＲＩＥ）である。貫通シリコンビア１０５は、約２０マイクロメートルから５０マイクロメートル又は２０マイクロメートルから７０マイクロメートルの寸法を有する丸みを帯びた矩形又は楕円形である。上述したように、これらの楕円形ビアは、挿入された直線状の平行な壁によって拡張される切開された円から形成されることができる。
ここで図１Ｄを参照すると、上部マスク１０２及び下部マスク１０３は、シリコンウェハ１０１から除去され、第２の熱二酸化ケイ素層１０６は、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア１０５上で成長される。実施形態では、第２の熱二酸化ケイ素層は、厚さ約１．５マイクロメートルである。
図１Ｅを参照すると、第２の熱二酸化ケイ素層１０６は、シリコンウェハ１０１からエッチングされる。実施形態では、第２の熱二酸化ケイ素層１０６のエッチングは、ウェットエッチングを含む。ウェットエッチングは、約２１マイクロメートルまで貫通シリコンビア１０５を広げる。ウェットエッチングは、深堀り反応性イオンエッチングからシリコンウェハ上に形成された任意のスカラップを更に平滑化する。その後のシード層及び電気めっきが実行されるとき、そのようなスカラップがシード層によって貫通シリコンビア１０５をコーティングする際に困難を引き起こす可能性があることから、そのようなスカラップを除去することは有益であり得る。これに対処するために、第２の二酸化ケイ素層１０６は、厚さが約マイクロメートルまで成長され、そして、第２の酸化ケイ素層がエッチングされる。このエッチングは、シリコン内のより平坦部分よりもシリコン内のより鋭い点を酸化し、これは、シリコン表面を平滑化する。
図１Ｆを参照すると、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上で、第３の熱酸化ケイ素層１０７が成長される。この第３の酸化ケイ素層１０７は、不動態化層を形成し、最終的に、貫通シリコンビア１０５における（その後の化学機械研磨（ＣＭＰ）の場合、研磨がシリコンウェハまで下方に至らず、隣接貫通シリコンビア間の漏れを引き起こすように）絶縁層及び停止層として機能する。実施形態では、第３の熱二酸化ケイ素層１０７は、厚さ約１．５マイクロメートルである。第３の熱二酸化ケイ素層１０７の成長は、貫通シリコンビアを約１９．５マイクロメートルまで狭窄する。第３の二酸化ケイ素層１０７は、化学的に研磨された（ＣＭＰ）停止層をもたらす。
図１Ｇを参照すると、接着層１０８は、シリコンウェハの上部にスパッタ蒸着される。スパッタリング蒸着は、約２５００オングストロームのチタンを蒸着する。図１Ｈを参照すると、シリコンウェハが裏返され、約２５００オングストロームのチタンがシリコンウェハの下部にスパッタ蒸着され、それによって接着層１０９を形成する。これらのスパッタリングの蒸着はまた、貫通シリコンビア内に若干貫通し、これは、貫通シリコンビアを約１９．４マイクロメートルまで狭窄する。
図１Ｉを参照すると、めっきシード層（図１Ｉには図示せず）が、銅を有するスパッタリングされた接着層と同等の方法で、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上に蒸着される。貫通シリコンビア１０５内に蒸着されたシード層は、表面上の厚さの非常に小さいパーセントである。しかしながら、後続の電気めっきには有益である。シード層をめっきした後、銅層１１０が貫通シリコンビア内に電気めっきされる。貫通シリコンビア中の銅層の電気めっきは、約３マイクロメートルの深さまで貫通シリコンビア中に貫通し且つ約１３．４マイクロメートルまで貫通シリコンビアを狭窄する銅層をもたらす。電気めっきの後、シリコンウェハの上部及びシリコンウェハの下部に、第２の接着層（図１Ｉには図示せず）が蒸着される。シリコンウェハの上部及びシリコンウェハの下部のこの第２の接着層は、約２０００オングストロームの厚さを有するチタンタングステン層である。上記は、いくつかの例である。ここでの課題は、導電性層がビアを完全に貫通することを必要とされるということである。その層は、めっきされることができるように、銅と同様である必要がある。銅は、単純にその多くの材料に電気めっきされることができない。
図１Ｊを参照すると、第４の二酸化ケイ素層１１１は、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビアに蒸着される。シリコンウェハの上部及びシリコンウェハの下部への第４の二酸化ケイ素層の蒸着は、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。この化学気相蒸着は、貫通シリコンビアを約３．４マイクロメートルまで狭窄し、厚さ約５マイクロメートルの第４の二酸化ケイ素層をもたらす。
更に図１Ｊを参照すると、第４の二酸化ケイ素層１１１は、第４の二酸化ケイ素層の一部を除去するためにエッチングされる。第４の二酸化ケイ素層の一部分を除去するための第４の二酸化ケイ素層のエッチングは、方向性ドライエッチングを含む。方向性ドライエッチングは、ウェハの上部及び下部の外向き表面上の約４．５マイクロメートルの第４の二酸化ケイ素層を除去し、シリコンウェハの上部付近で約１２．４マイクロメートルの貫通シリコンビア１０５と、貫通シリコンビアの中間点付近且つシリコンウェハの下部付近で約４マイクロメートルの貫通シリコンビアとをもたらす。そして、第５の二酸化ケイ素層（図１Ｊには図示せず）が、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビアに蒸着される。シリコンウェハの上部及びシリコンウェハの下部への第５の二酸化ケイ素層の蒸着は、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。プラズマ強化化学気相蒸着は、シリコンウェハの上
部で約２．４マイクロメートルまで貫通シリコンビアを狭窄し、シリコンウェハの上部、シリコンウェハの中間点、及びシリコンウェハの下部付近で貫通シリコンビアを閉じる。第５の二酸化ケイ素層は、厚さ約５マイクロメートルである。
そして、第５の二酸化ケイ素層がエッチングされ、第５の二酸化ケイ素層の一部分を除去する。第５の二酸化ケイ素層の一部を除去するための第５の二酸化ケイ素層のエッチングは、方向性ドライエッチングを含む。方向性ドライエッチングは、ウェハの上部及び下部の外向き表面上の約４．５マイクロメートルの第５の二酸化ケイ素層を除去し、シリコンウェハの上部に約１２．４マイクロメートルの厚さを有する貫通シリコンビアをもたらし、更にシリコンウェハ内及びシリコンウェハの下部で閉じた貫通シリコンビアをもたらす。
図１Ｋを参照すると、シリコンウェハの上部及びシリコンウェハの下部に、第６の二酸化ケイ素層１１２が蒸着される。シリコンウェハの上部及びシリコンウェハの下部への第６の二酸化ケイ素層の蒸着は、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。プラズマ強化化学気相蒸着は、シリコンウェハの上部、シリコンウェハの中間点、及びシリコンウェハの下部で貫通シリコンビアを閉じ、更に厚さ約５マイクロメートルの第６の二酸化ケイ素層１１２をもたらす。
図１Ｌを参照すると、第６の二酸化ケイ素層１１２は、シリコンウェハの上部及びシリコンウェハの下部の銅層１１０まで化学機械研磨（ＣＭＰ）される。そして、図１Ｍを参照すると、銅層１１０、第１の接着層、及び第２の接着層は、二酸化ケイ素層１０７まで化学機械研磨される。
図２は、貫通シリコンビア１０５のパターンを示している。貫通シリコンビア１０５は、１マイクロメートルの熱二酸化ケイ素層１０５Ａを含み、チタン及び銅シード層１０５Ｂは、約４－５マイクロメートルの電気めっき銅１０５Ｃ、０．１マイクロメートルのチタン層１０５Ｄ、及びＴＥＯＳ充填中間部１０５Ｅを含む。
図３Ａ及び図３Ｂは、シリコンウェハ内に貫通シリコンビア（ＴＳＶ）を製造するためのシステム及び方法３００の動作及び特徴を示すブロック図である。図３Ａ及び図３Ｂは、複数のブロック３０５－３７０を含む。図３Ａ及び図３Ｂの例においては、実質的に連続的に配置されているが、他の例は、ブロックを再順序付けし、１つ以上のブロックを省略し、及び／又は２つ以上の仮想マシン若しくはサブプロセッサとして編成された複数のプロセッサ若しくは単一のプロセッサを使用して２つ以上のブロックを並列に実行してもよい。更に、更なる他の実施例は、モジュール間で通信される通信され且つモジュールを介して通信される制御及びデータ信号と関連する１つ以上の特定の相互接続されたハードウェア又は集積回路モジュールとして、ブロックを実装することができる。したがって、任意の方法フローは、ソフトウェア、ファームウェア、ハードウェア、及びハイブリッド実装に適用可能である。
ここで図３Ａ及び図３Ｂを参照すると、３０５において、上部マスク１０２がシリコンウェハ１０１上に蒸着される。上部マスクは、第１の二酸化ケイ素層である。３０６に記載されるように、シリコンウェハは、厚さ約３００マイクロメートルであり、３０７に記載されるように、上部マスクは、厚さ約１－４マイクロメートルである。３１０において、下部マスク１０３は、シリコンウェハ１０１の下部に蒸着される。３１１に示されるように、実施形態では、下部マスクは、アルミニウム層であり、アルミニウム層は、厚さ約１－２マイクロメートルである。
３１５では、貫通シリコンビアは、上部マスク１０２上に光パターン化（１０４）され
、その後、貫通シリコンビア１０５が上部マスク内にエッチングされる。３１６に示されるように、実施形態では、貫通シリコンビアは、約２０マイクロメートルから約５０マイクロメートル又は約２０マイクロメートルから約７０マイクロメートルの寸法を有する丸みを帯びた矩形又は楕円形を含む。図２を参照されたい。
３２０において、貫通シリコンビア１０５は、シリコンウェハ１０１を介して下部マスク１０３まで、貫通シリコンビアパターンを使用してエッチングされる。３２１に示されるように、実施形態では、シリコンウェハを介して下部マスクまでの貫通シリコンビアのエッチングは、深堀り反応性イオンエッチング（ＤＲＩＥ）であり、約２０マイクロメートル幅の貫通シリコンビアをもたらす。
３２５において、上部マスク１０２及び下部マスク１０３は、シリコンウェハ１０１から除去される。３２６において、第２の熱二酸化ケイ素層１０６は、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア１０５上で成長される。３２７に示されるように、実施形態では、第２の熱二酸化ケイ素層は、厚さ約１．５マイクロメートルである。３２８において、第２の熱二酸化ケイ素層は、シリコンウェハからエッチングされる。３２９に示されるように、実施形態では、第２の熱二酸化ケイ素層のエッチングは、ウェットエッチングを含み、ウェットエッチングは、貫通シリコンビアを約２１マイクロメートルまで広くし、ウェットエッチングは、シリコンウェハ上に形成された任意のスカラップを平滑化する。
３３０において、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上で、第３の熱酸化ケイ素層１０７が成長される。この第３の二酸化ケイ素層は、不動態化層を形成する。実施形態では、３３１に示されるように、第３の熱二酸化ケイ素層は、厚さ約１．５マイクロメートルであり、第３の熱二酸化ケイ素層の成長は、貫通シリコンビアを約１９．５マイクロメートルまで狭窄し、第３の二酸化ケイ素層は、化学機械研磨（ＣＭＰ）された停止層として機能する。
３３５において、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上に、接着層１０８がスパッタ蒸着される。３３６において、シリコンウェハの上部及びシリコンウェハの下部に接着層をスパッタ蒸着させることは、シリコンウェハの上部及びシリコンウェハの下部に約３マイクロメートルの銅シード層が続く約２５００オングストロームのチタンタングステンをスパッタ蒸着させることを含む。このスパッタ蒸着は、約１９．４マイクロメートルまで貫通シリコンビアを狭窄することをもたらす。その後、３３８において、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上にめっきシード層が蒸着される。
３４０において、銅層１１０は、貫通シリコンビア１０５内に電気めっきされる。３４１に示されるように、銅層を貫通シリコンビア中に電気めっきすることは、約３マイクロメートルの深さまで貫通シリコンビア内に貫通し且つ約１３．４マイクロメートルまで貫通シリコンビアを狭窄する銅層をもたらす。
３４５において、シリコンウェハの上部及びシリコンウェハの下部に第２の接着層が蒸着される。３４６に示されるように、実施形態では、シリコンウェハの上部及びシリコンウェハの下部の第２の接着層は、約１０００オングストロームの厚さを有する窒化チタン層を含む。第２の接着層は、原子層蒸着（ＡＬＤ）によって蒸着されることができる。
３５０において、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上に、第４の二酸化ケイ素層１１１が蒸着される。実施形態では、３５１に示されるように、シリコンウェハの上部及びシリコンウェハの下部に第４の二酸化ケイ素層を蒸着さ
せることは、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。これは、約３．４マイクロメートルまでの貫通シリコンビアの狭窄をもたらし、厚さ約５マイクロメートルの第４の二酸化ケイ素層をもたらす。
３５２において、第４の二酸化ケイ素層がエッチングされ、第４の二酸化ケイ素層の一部を除去する。３５３に示されるように、実施形態では、第４の二酸化ケイ素層の一部を除去する第４の二酸化ケイ素層のエッチングは、方向性ドライエッチングを含む。方向性ドライエッチングは、約４．５マイクロメートルの第４の二酸化ケイ素層を除去し、シリコンウェハの上部付近で約１２．４マイクロメートルの貫通シリコンビアをもたらし、貫通シリコンビアの中間点付近且つシリコンウェハの下部付近で約４マイクロメートルの貫通シリコンビアをもたらす。
３５５において、シリコンウェハの上部、シリコンウェハの下部、及び貫通シリコンビア上に、第５の二酸化ケイ素層が蒸着される。実施形態では、３５６に示されるように、シリコンウェハの上部及びシリコンウェハの下部に第５の二酸化ケイ素層を蒸着させることは、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。これは、シリコンウェハの上部で約２．４マイクロメートルまでの貫通シリコンビアの狭窄、シリコンウェハの上部、シリコンウェハの中間点、及びシリコンウェハの下部付近での貫通シリコンビアの閉鎖をもたらし、厚さ約５マイクロメートルの第５の二酸化ケイ素層をもたらす。
３５７において、第５の二酸化ケイ素層がエッチングされ、第５の二酸化ケイ素層の一部を除去する。３５８において、実施形態は、方向性ドライエッチングを使用して、第５の二酸化ケイ素層の一部を除去するために、第５の二酸化ケイ素層をエッチングする。方向性ドライエッチングは、約４．５マイクロメートルの第５の二酸化ケイ素層を除去し、シリコンウェハの上部に約１２．４マイクロメートルの厚さを有し且つシリコンウェハ内及びシリコンウェハの下部で貫通シリコンビアを閉じる貫通シリコンビアをもたらす。
３６０において、シリコンウェハの上部及びシリコンウェハの下部に、第６の二酸化ケイ素層１１２が蒸着される。３６１において、実施形態では、シリコンウェハの上部及びシリコンウェハの下部に第６の二酸化ケイ素層を蒸着させることは、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含む。この化学気相蒸着は、シリコンウェハの上部、シリコンウェハの中間点、及びシリコンウェハの下部で貫通シリコンビアを閉鎖し、厚さ約５マイクロメートルの第６の二酸化ケイ素層をもたらす。
３６５において、第６の二酸化ケイ素層は、シリコンウェハの上部及びシリコンウェハの下部の銅層まで化学機械研磨（ＣＭＰ）され、３６６において、銅層、第１の接着層、及び第２の接着層は、第３の二酸化ケイ素層まで化学機械研磨される。これは、基本的に、シリコンウェハ内の貫通シリコンビアの製造方法を完了させる。そして、３７０に示されるように、デバイスは、シリコンウェハの上層で貫通シリコンビアに結合され、及び／又はシリコンウェハの下層でデバイスを貫通シリコンビアに結合する。
例えば、当業者にとって容易に明らかであり得るように、本発明の他の変形及び変更、並びにその様々な態様の実装が存在し、本発明は、本明細書に記載される特定の実施形態によって限定されないことが理解されるべきである。上述した特徴及び実施形態は、異なる組み合わせで互いに組み合わされてもよい。したがって、本発明の範囲内に含まれるありとあらゆる変更、変形、組み合わせ又は均等物を網羅することが想定される。
要約は、米国特許規則１．７２（ｂ）に準拠するように提供され、読者が技術的開示の
性質及び趣旨を迅速に確認することを可能にする。特許請求の範囲の範囲又は意味を解釈又は限定するために使用されないことが理解されよう。
前述の実施形態の説明では、本開示を合理化する目的で、様々な特徴が単一の実施形態でともにグループ化される。本開示の方法は、特許請求される実施形態が各請求項に明示的に記載されているよりも多くの特徴を有することを反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、本発明の主題は、開示される単一の実施形態の全ての特徴よりも少ない特徴にある。したがって、以下の特許請求の範囲は、別個の例示的な実施形態として、各請求項が自立している、実施形態の説明に組み込まれる。

Claims (18)

  1. 方法であって、
    第１の二酸化ケイ素層を含む上部マスクをシリコンウェハ上に蒸着させることと、
    前記シリコンウェハの下部に下部マスクを蒸着させることと、
    貫通シリコンビアパターンを介して光パターン化し、前記貫通シリコンビアパターンを、前記上部マスクにエッチングすることと、
    前記シリコンウェハを介して前記下部マスクまで、前記貫通シリコンビアパターンを使用して、貫通シリコンビアをエッチングすることと、
    前記シリコンウェハから前記上部マスクおよび前記下部マスクを除去することと、
    前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビアに第２の熱二酸化ケイ素層を成長させることと、
    前記シリコンウェハから前記第２の熱二酸化ケイ素層をエッチングすることと、
    前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビアに、第３の熱二酸化ケイ素層を成長させることによって、不動態化層を形成することと、
    前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビアに第１の接着層を蒸着させることと、
    前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビアにめっきシード層を蒸着させることと、
    前記貫通シリコンビア内に銅層を電気めっきすることと、
    前記シリコンウェハの上部および前記シリコンウェハの下部に第２の接着層を蒸着させることと、
    前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビア上に第４の二酸化ケイ素層を蒸着させることと、
    前記第４の二酸化ケイ素層の一部を除去するために、前記第４の二酸化ケイ素層をエッチングすることと、
    前記シリコンウェハの上部および前記シリコンウェハの下部に第５の二酸化ケイ素層を蒸着させることと、
    前記シリコンウェハの上部と前記シリコンウェハの下部の前記銅層まで、前記第５の二酸化ケイ素層を化学機械研磨（ＣＭＰ）することと、および
    前記銅層、前記第１の接着層、および前記第２の接着層を、前記第３の熱二酸化ケイ素層まで化学機械研磨することと、
    を備える、方法。
  2. 請求項１に記載の方法であって、前記シリコンウェハは、厚さ約３００マイクロメートルである、方法。
  3. 請求項１に記載の方法であって、前記上部マスクは、厚さ約１から４マイクロメートルである、方法。
  4. 請求項１に記載の方法であって、前記下部マスクはアルミニウム層を含み、前記アルミニウム層は、厚さ約１から２マイクロメートルである、方法。
  5. 請求項１に記載の方法であって、前記貫通シリコンビアが、約２０マイクロメートルから５０マイクロメートルまたは２０マイクロメートルから７０マイクロメートルの寸法を有する丸みを帯びた矩形または楕円形を含む、方法。
  6. 請求項１に記載の方法であって、前記シリコンウェハを介して前記下部マスクまで前記貫通シリコンビアのエッチングは、深掘り反応性イオンエッチング（ＤＲＩＥ）を含み、前記貫通シリコンビアは、幅約２０マイクロメートルである、方法。
  7. 請求項１に記載の方法であって、前記第２の熱二酸化ケイ素層は厚さ約１．５マイクロメートルである、方法。
  8. 請求項１に記載の方法であって、前記第２の熱二酸化ケイ素層をエッチングすることは、ウェットエッチングを含み、前記ウェットエッチングは、前記貫通シリコンビアを約２１マイクロメートルまで広くし、前記ウェットエッチングは、前記シリコンウェハ上のスカラップを平滑化する、方法。
  9. 請求項１に記載の方法であって、前記第３の熱二酸化ケイ素層は、厚さ約１．５マイクロメートルであり、前記第３の熱二酸化ケイ素層を成長させることが、前記貫通シリコンビアを約１９．５マイクロメートルまで狭窄し、前記第３の熱二酸化ケイ素層が、化学機械研磨（ＣＭＰ）された停止層を含む、方法。
  10. 請求項１に記載の方法であって、前記シリコンウェハの上部、前記シリコンウェハの下部、および前記貫通シリコンビアに前記第１の接着層を蒸着させることが、前記シリコンウェハの上部と前記シリコンウェハの下部にある約２５００オングストロームのチタンを蒸着させ、それによって、前記貫通シリコンビアを、約１９．４マイクロメートルまで狭窄することを備える、方法。
  11. 請求項１に記載の方法であって、前記貫通シリコンビア内に前記銅層を電気めっきすることが、約３マイクロメートルの深さまで前記貫通シリコンビア内に貫通し、且つ約１３．４マイクロメートルまで前記貫通シリコンビアを狭窄する前記銅層をもたらす、方法。
  12. 請求項１に記載の方法であって、前記シリコンウェハの上部および前記シリコンウェハの下部の前記第２の接着層が、約２０００オングストロームの厚さを有するチタンタングステン層を含む、方法。
  13. 請求項１に記載の方法であって、前記シリコンウェハの上部及び前記シリコンウェハの下部に前記第４の二酸化ケイ素層を蒸着させることが、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含み、それにより、前記貫通シリコンビアを約３．４マイクロメートルまで狭窄し、厚さ約５マイクロメートルの前記第４の二酸化ケイ素層をもたらす、方法。
  14. 請求項１に記載の方法であって、前記第４の二酸化ケイ素層をエッチングして前記第４の二酸化ケイ素層の一部を除去することが、方向性ドライエッチングを含み、それにより、約４．５マイクロメートルの前記第４の二酸化ケイ素層を除去し、前記シリコンウェハの上部付近で約１２．４マイクロメートルの前記貫通シリコンビアをもたらし、前記貫通シリコンビアの中間点付近且つ前記シリコンウェハの下部付近で約４マイクロメートルの前記貫通シリコンビアをもたらす、方法。
  15. 請求項１に記載の方法であって、前記シリコンウェハの上部及び前記シリコンウェハの下部に前記第５の二酸化ケイ素層を蒸着させることが、テトラエチルオルトシリケート（ＴＥＯＳ）化学物質を使用したプラズマ強化化学気相蒸着を含み、それにより、前記シリコンウェハの上部、前記シリコンウェハの中間点、及び前記シリコンウェハの下部で前記貫通シリコンビアを閉じ、厚さ約５マイクロメートルの前記第５の二酸化ケイ素層をもたらす、方法。
  16. 請求項１に記載の方法であって、前記シリコンウェハの上層においてデバイスを前記貫通シリコンビアに結合すること、又は前記シリコンウェハの下層において前記貫通シリコンビアにデバイスを結合することを備える、方法。
  17. 請求項１に記載の方法であって、前記シリコンウェハの前記上部、前記シリコンウェハの前記下部、及び前記貫通シリコンビアに前記第１の接着層を蒸着させることが、前記シリコンウェハの前記上部及び前記シリコンウェハの前記下部に約２５００オングストロームのチタンタングステンを蒸着させ、それにより、前記貫通シリコンビアを約１９．４マイクロメートルまで狭窄することを備える、方法。
  18. 請求項１に記載の方法であって、前記シリコンウェハの前記上部及び前記シリコンウェハの前記下部の前記第２の接着層が、約１０００オングストロームの窒化チタン層を含み、前記第２の接着層が、原子層蒸着（ＡＬＤ）によって蒸着される、方法。
JP2021174264A 2019-05-13 2021-10-26 貫通シリコンビアの製造 Active JP7360432B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/410,694 US10867855B2 (en) 2019-05-13 2019-05-13 Through silicon via fabrication
US16/410,694 2019-05-13
JP2020044294A JP6968222B2 (ja) 2019-05-13 2020-03-13 貫通シリコンビアの製造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020044294A Division JP6968222B2 (ja) 2019-05-13 2020-03-13 貫通シリコンビアの製造

Publications (2)

Publication Number Publication Date
JP2022009476A JP2022009476A (ja) 2022-01-14
JP7360432B2 true JP7360432B2 (ja) 2023-10-12

Family

ID=69810588

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020044294A Active JP6968222B2 (ja) 2019-05-13 2020-03-13 貫通シリコンビアの製造
JP2021174264A Active JP7360432B2 (ja) 2019-05-13 2021-10-26 貫通シリコンビアの製造

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020044294A Active JP6968222B2 (ja) 2019-05-13 2020-03-13 貫通シリコンビアの製造

Country Status (5)

Country Link
US (3) US10867855B2 (ja)
EP (1) EP3739621B1 (ja)
JP (2) JP6968222B2 (ja)
CN (1) CN111933575B (ja)
CA (1) CA3075107C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10867855B2 (en) * 2019-05-13 2020-12-15 Honeywell International Inc. Through silicon via fabrication
CN114695248B (zh) * 2020-12-25 2026-02-10 上海新微技术研发中心有限公司 制作硅通孔的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129953A (ja) 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
JP2010212506A (ja) 2009-03-11 2010-09-24 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012009847A (ja) 2010-06-28 2012-01-12 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2013131600A (ja) 2011-12-21 2013-07-04 Seiko Epson Corp 半導体装置の製造方法、半導体装置、センサー及び電子機器
JP2017112187A (ja) 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
JP2018195661A (ja) 2017-05-16 2018-12-06 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US8058164B2 (en) * 2007-06-04 2011-11-15 Lam Research Corporation Methods of fabricating electronic devices using direct copper plating
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US20100206737A1 (en) 2009-02-17 2010-08-19 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv)
US8222139B2 (en) 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US9831164B2 (en) * 2010-06-28 2017-11-28 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN102376641B (zh) * 2011-11-24 2013-07-10 上海华力微电子有限公司 铜填充硅通孔的制作方法
US20160093530A1 (en) * 2014-09-29 2016-03-31 Innovative Micro Technology Method for forming through substrate vias
US10867855B2 (en) 2019-05-13 2020-12-15 Honeywell International Inc. Through silicon via fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129953A (ja) 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
JP2010212506A (ja) 2009-03-11 2010-09-24 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012009847A (ja) 2010-06-28 2012-01-12 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2013131600A (ja) 2011-12-21 2013-07-04 Seiko Epson Corp 半導体装置の製造方法、半導体装置、センサー及び電子機器
JP2017112187A (ja) 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
JP2018195661A (ja) 2017-05-16 2018-12-06 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置

Also Published As

Publication number Publication date
US20210082759A1 (en) 2021-03-18
CN111933575A (zh) 2020-11-13
US11776849B2 (en) 2023-10-03
EP3739621A1 (en) 2020-11-18
US11430695B2 (en) 2022-08-30
JP2022009476A (ja) 2022-01-14
JP6968222B2 (ja) 2021-11-17
US20220406659A1 (en) 2022-12-22
US20200365459A1 (en) 2020-11-19
US10867855B2 (en) 2020-12-15
CA3075107C (en) 2024-03-12
CA3075107A1 (en) 2020-11-13
JP2020188252A (ja) 2020-11-19
EP3739621B1 (en) 2021-12-15
CN111933575B (zh) 2025-02-14

Similar Documents

Publication Publication Date Title
KR100400031B1 (ko) 반도체 소자의 콘택 플러그 및 그 형성 방법
JP7360432B2 (ja) 貫通シリコンビアの製造
KR100491663B1 (ko) 듀얼 다마신 상호접속들을 형성하기 위한 방법 및 이에의해 형성된 구조
KR20010110334A (ko) 물결무늬 금속화층 생성을 위한 리소그래피 방법
US6258720B1 (en) Method of formation of conductive lines on integrated circuits
CN109585363A (zh) 一种半导体器件的形成方法及半导体器件
KR100493013B1 (ko) 반도체소자의 금속 배선층 형성방법_
CN104124196A (zh) 一种制作半导体器件的方法
KR100480632B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100344836B1 (ko) 반도체 소자의 금속 박막 및 그의 형성 방법
KR100193897B1 (ko) 반도체 소자의 플러그 형성 방법
US7915735B2 (en) Selective metal deposition over dielectric layers
CN111769072B (zh) 半导体互连结构及其制造方法
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
US6121132A (en) Method for reducing stress on collimator titanium nitride layer
CN102969271A (zh) 半导体器件及其制作方法
KR100538632B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20090020243A (ko) 반도체 소자의 인덕터 제조방법
TW457682B (en) Method for forming copper damascene structure on semiconductor substrate
US20060244151A1 (en) Oblique recess for interconnecting conductors in a semiconductor device
CN102969272A (zh) 半导体器件及其制作方法
KR100331274B1 (ko) 이중 상감법을 이용한 구리배선플러그 형성방법
KR20040059847A (ko) 텅스텐 플러그를 포함하는 반도체 소자의 금속 배선형성방법
KR20020057764A (ko) 홀의 금속-필링 방법 및 이에 의해 형성된 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230929

R150 Certificate of patent or registration of utility model

Ref document number: 7360432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150