JP7367669B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7367669B2
JP7367669B2 JP2020511656A JP2020511656A JP7367669B2 JP 7367669 B2 JP7367669 B2 JP 7367669B2 JP 2020511656 A JP2020511656 A JP 2020511656A JP 2020511656 A JP2020511656 A JP 2020511656A JP 7367669 B2 JP7367669 B2 JP 7367669B2
Authority
JP
Japan
Prior art keywords
wiring
plan
view
guard ring
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020511656A
Other languages
English (en)
Other versions
JPWO2019193896A1 (ja
Inventor
章雄 原
豊治 澤田
昌樹 奥野
洋聡 落水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2019193896A1 publication Critical patent/JPWO2019193896A1/ja
Application granted granted Critical
Publication of JP7367669B2 publication Critical patent/JP7367669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H10W20/421—Skip vias, i.e. vias that do not connect all metallization layers that they pass through
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
本出願は、2018年4月2日出願の米国仮出願第62/651,289号に基づく優先権を主張し、前記出願に記載された全ての記載内容を援用するものである。
半導体装置の製造過程では、例えばブレード等を用いてウェハを切断する等、様々な方法によってウェハから半導体装置の個辺化が行われる。個辺化を行う際の衝撃により、半導体素子の絶縁膜等にクラックが生じることがある。そのため、クラックの伝播を抑制したりするために、半導体装置の周辺部分には、リング状の配線やビア等を用いたガードリングといった周辺構造（die seal, seal ringと呼ばれることもある）を設けることがある。
米国特許9589912号明細書 米国特許公開2017/0179378号 米国特許公開2017/0358586号 米国特許公開2004/0238950号 特開2008-270720号公報 特開2013-016540号公報
"Integration scheme and 3D RC extractions of three-level supervia at 16 nm half-pitch", Microelectronic Engineering, Volume 191, 5 May 2018, Pages 20-24 (Available online 31 January 2018)
ガードリング等の周辺構造の一部を構成する配線の上面と、当該配線上の絶縁膜やビア等との間には界面が存在する。そして、当該界面を通して、個辺化等によって生じたクラックが伝播することがある。このクラックが、周辺構造の内側である回路領域等に達すると、配線等が断線したり、半導体素子の特性や信頼性が悪化したりすることがある。
実施例による半導体装置は、回路領域と、平面視で前記回路領域を囲んで配置される周辺領域と、を有する基板と、前記基板上に形成された第１層間絶縁膜と、第１層間絶縁膜上に形成された第１配線層と、前記第１配線層上に形成された第２層間絶縁膜と、第２層間絶縁膜上に形成された第２配線層と、前記第２配線層上に形成された第３層間絶縁膜と、前記第３層間絶縁膜上に形成された第３配線層と、前記周辺領域に形成されたガードリングと、を有し、前記ガードリングは、前記第１配線層に形成され、平面視で前記回路領域を囲んで配置される第１配線と、前記第２配線層に形成され、平面視で前記回路領域を囲んで配置される第２配線と、前記第３配線層に形成され、平面視で前記回路領域を囲んで配置される第３配線と、前記第１配線および前記第３配線に接続するように前記第２層間絶縁膜、前記第２配線層、および前記第３層間絶縁膜を貫通し、平面視で前記基板の端に沿って溝状に配置される第１ビアと、前記第１ビアよりも前記回路領域に近い側において前記第２配線および前記第３配線を接続するように前記第３層間絶縁膜を貫通しデュアルダマシン構造により前記第３配線と一体に形成される第２ビアと、を有することを特徴とする。
第１実施形態を示す図である。 第１実施形態を示す図である。 第１実施形態を示す図である。 多層間接続ビアの断面構造の詳細を示す図である。 多層間接続ビアの断面構造の詳細を示す図である。 多層間接続ビアの断面構造の詳細を示す図である。 第１実施形態の変形例１を示す図である。 第１実施形態の変形例１を示す図である。 第１実施形態の変形例２を示す図である。 第１実施形態の変形例２を示す図である。 第１実施形態の変形例３を示す図である。 第１実施形態の変形例３を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例４を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例５を示す図である。 第１実施形態の変形例６を示す図である。 第１実施形態の変形例６を示す図である。 第１実施形態の変形例６を示す図である。 第１実施形態の変形例６を示す図である。 第２実施形態を示す図である。 第２実施形態を示す図である。 第３実施形態を示す図である。 第３実施形態を示す図である。 第４実施形態を示す図である。 第４実施形態を示す図である。 第５実施形態を示す図である。 第５実施形態を示す図である。 第５実施形態を示す図である。
本願開示の技術では、例えば一の層の配線とその２つ以上上の層の配線とを直接接続し、その間の層の配線を接続しない多層間接続ビアを用いて、ガードリング等の周辺構造を形成する。多層間接続ビアは、例えば、１層目の配線層（Ｍ１層）と、その２つ上の層である３層目の配線層（Ｍ３層）とを接続し、Ｍ１層の上であってＭ３層の下である２層目の配線層（Ｍ２層）の配線には接続しない。当該多層間接続ビアは、例えば、平面視で溝状に延在して配置される。この場合、周辺構造のうち多層間接続ビアを用いた部分では、Ｍ２層の配線とその上の層間絶縁膜やビア等との間の界面が形成されないため、界面におけるクラックの伝播が抑制される。
（第１実施形態）
図１Ａ～図１Ｃに、本発明の第１実施形態を示す。図１Ａは、半導体装置１の概要を示した図である。半導体装置１は、例えば、平面視で矩形であり４つの角を有する。図１Ａのように、半導体装置１は、各種回路が配置された回路領域１ａと、回路領域１ａの周辺に位置する周辺領域１ｂと、を有する。周辺領域１ｂは、平面視で回路領域１ａを囲んで配置される。第１実施形態において、周辺領域１ｂには、平面視で回路領域１ａを囲んで配置されたガードリング２を有する。ガードリング２は、例えば、図１Ａのように、平面視で半導体装置１の端１ｃに沿って配置される。言い換えれば、ガードリング２は、回路領域１ａと端１ｃとの間に位置する。なお、図１Ｂでは、回路領域１ａに配置された配線等の構成の図示は省略している。
図１Ｂは、図１Ａの左上の角部（点線枠部分）を拡大した平面図である。図１Ｂでは、例として、Ｍ３層に形成された配線２３３と、その下の多層間接続ビア２４１、ビア２５３の平面配置を図示している。なお、回路領域１ａに配置された配線等の構成の図示は省略している。
本実施形態のガードリング２は、平面視で溝状に配置された多層間接続ビアを有する。図１Ｂに示すように、ガードリング２は、Ｍ３層の配線２３３が２本配置されている。それぞれの配線２３３は、平面視で回路領域１ａを囲んで配置される。図１Ｂに示すように、ガードリング２は、２本の配線２３３のうち端１ｃに近い方（外側）の下に配置された多層間接続ビア２４１を有する。多層間接続ビア２４１は、平面視で溝状に配置され、例えば回路領域１ａを囲んで配置される。ガードリング２は、図１Ｂに示すように、２本の配線２３３のうち回路領域１ａに近い方（内側）の下に配置されたビア２５３を有する。ビア２５３は平面視で溝状であり、例えば回路領域１ａを囲んで配置される。
図１Ｃは、図１ＢにおけるＡ－Ａ'の部分の断面図である。周辺領域１ｂにはガードリング２として、例えば、Ｍ１層の配線２３１、Ｍ２層の配線２３２、Ｍ３層の配線２３３、Ｍ４層の配線２３４、Ｍ５層の配線２３５、基板２０に接続するコンタクトビア２５０、コンタクトビア２５０と配線２３１を接続するビア２５１、配線２３１と配線２３２を接続するビア２５２、配線２３２と配線２３３を接続するビア２５３、配線２３３と配線２３４を接続するビア２５４、配線２３４と配線２３５を接続するビア２５５、配線２３１と配線２３３を接続する多層間接続ビア２４１、配線２３３と配線２３５を接続する多層間接続ビア２４３が形成される。基板２０の上面には、ＳＴＩ（シャロートレンチアイソレーション）２１が形成される。周辺領域１ｂの基板２０には、回路領域１ａと同様にフィン構造が形成され、当該フィン構造にコンタクトビア２５０が接続されていても良い（他の実施形態においても同様としても良い）。また、多層間接続ビア２４３は、多層間接続ビア２４１と同様に、平面視で回路領域１ａを囲んで配置されても良い。また、ガードリング２は、例えば、上層の絶縁膜１７及び１８に形成された開口部２６０を有する。開口部２６０は、平面視で回路領域を囲むように配置されても良く、周辺領域の一部のみに配置されても良い。また、開口部２６０の形成を省略しても良い。
また、回路領域１ａには、例えば、Ｍ１層の配線３１、Ｍ２層の配線３２、Ｍ３層の配線３３、Ｍ４層の配線３４、Ｍ５層の配線３５、基板２０上に形成されたフィン型トランジスタのフィン２２に接続するコンタクトビア５０、コンタクトビア５０と配線３１を接続するビア５１、配線３１と配線３２を接続するビア５２、配線３２と配線３３を接続するビア５３、配線３３と配線３４を接続するビア５４、配線３４と配線３５を接続するビア５５、配線３１と配線３３を接続する多層間接続ビア４１、配線３３と配線３５を接続する多層間接続ビア４３が形成される。また、回路領域１ａには、配線３７と、配線３７上のパッド７１と、パッド７１上の半田バンプ７２が形成される。なお、半田バンプ７２に代わって、金等の材料を有するスタッドバンプや、銅等の材料を有するＣｕピラー、半導体素子１の外部と接続するワイヤボンディングの一端等が、パッド７１上に形成されても良い。
第１実施形態のガードリング２は、多層間接続ビア（例えば２４１）を用いる。このとき、例えば多層間接続ビア２４１の部分においては、クラックＣＲが伝播し得るパスである、Ｍ２層の配線の上面とその上の層間絶縁膜との間の界面が存在しない。そのため、多層間接続ビア２４１によりＭ２層近傍におけるクラックＣＲの伝播を止めることが出来る。そのため、回路領域へのクラックの伝播を抑制することが出来る。
なお、第１実施形態では、Ｍ３層の配線２３３と、その下の多層間接続ビア２４１を用いて本発明を説明しているが、他の層に形成された配線や多層間接続ビアを用いてガードリング２を形成しても良い。また、図１Ｂ及び１Ｃに示したように、ガードリングは２本の配線を平面視で隣接して配置した構成であるが、例えば、多層間接続ビアが接続された配線を平面視で１本だけ配置する構成としても良い。
また、ガードリング２では、多層間接続ビア２４１及び配線２３３と同様に、配線２３１、２３２、２３４、２３５や、コンタクトビア２５０、ビア２５１，２５２，２５３，２５４，２５５が、それぞれ平面視で回路領域１ａを囲むように配置されても良い。なお、コンタクトビア５０および２５０の材料は、例えばタングステン、コバルト、ルテニウムを含む。また、コンタクトビア５０および２５０は、窒化チタンやチタンを材料とした下地のバリアメタル膜（図示せず）として膜を有しても良い。また、コンタクトビア５０および２５０の材料がコバルトやルテニウムの場合、下地のバリアメタル膜の形成を省略しても良い。
また、図１Ｃでは、多層間接続ビア２４１と２４３が配置されているが、いずれか片方のみ配置されるものであっても良い。また、例として配線層が５層形成されているが（Ｍ１層～Ｍ５層）、配線層数は５層より多くても良く、少なくても良い。
図２Ａ～２Ｃは、本実施形態における多層間接続ビアの断面構造の詳細を示したものである。なお、図２Ａ～２Ｃでは、多層間接続ビア２４１を例示しているが、他の多層間接続ビアも同様の構造としても良い。
図２Ａに示したように、配線２３１が層間絶縁膜１１中に形成されている。配線２３１は、下地のバリアメタル膜２３１ｂを有する。配線２３１上には、層間絶縁膜１２が形成されている。層間絶縁膜１２中には、配線２３２が形成されている。配線２３２は、下地のバリアメタル膜２３２ｂを有する。配線２３２上には、層間絶縁膜１３ａおよび１３ｂが形成されている。層間絶縁膜１３ａにはビア２５３が形成されている。層間絶縁膜１３ｂには、配線２３３が形成されている。ビア２５３と配線２３３とは、例えば、一体に形成されたデュアルダマシン構造となっている。ビア２５３および配線２３３は、下地としてバリアメタル膜２３３ｂを有する。例えば、層間絶縁膜１１，１２，１３ａ，１３ｂの材料は、それぞれ、SiO, TEOS, PSG, BPSG, FSG, SiOC, SOG, SiLK, Spin-on-polymer, silicon carbon materialまたはこれらの組み合わせ等である。例えば、配線２３１，２３２，２３３の材料は、それぞれ、銅、コバルト、ルテニウム等である。例えば、バリアメタル膜２３１ｂ、２３２ｂ、２３３ｂの材料は、それぞれ、タンタル、窒化タンタル、マンガンルテニウム、コバルト含有窒化タンタル、ルテニウム等である。
層間絶縁膜１２及び１３ａ中には、多層間接続ビア２４１が形成されている。多層間接続ビア２４１は，例えば、銅、コバルト、ルテニウムを含む。また、図示していないが、配線２３１等と同様に、多層間接続ビアが下地のバリアメタル膜を有しても良い。多層間接続ビア２４１の側面には、バリア絶縁膜２４１ｂが形成されている。バリア絶縁膜２４１ｂは、例えば、シリコン酸化膜（ＳｉＯ）やシリコン窒化膜（ＳｉＮ）、シリコン炭窒化膜（ＳｉＣＮ）、シリコン炭化膜（ＳｉＣ）等である。
これらの配線、多層間接続ビア、ビア、層間絶縁膜の材料は、他の層の配線、多層間接続ビア、ビア、層間絶縁膜にも適用しても良い。
図２Ａの場合、多層間接続ビア２４１が形成された後に、層間絶縁膜１３ｂが形成され、配線２３３及びビア２５３が形成される。そのため、多層間接続ビア２４１上には、配線２３３のバリアメタル膜２３３ｂが形成されることとなる。
図２Ｂは、本実施形態における、別の断面構造の例である。図２Ｂの例は、多層間接続ビア２４１上の少なくとも一部にバリアメタル膜２３３ｂが形成されていない点が相違する。バリアメタル膜２３３ｂは、例えば、絶縁膜上に選択的に形成される条件で形成される。
図２Ｂの構成の場合、多層間接続ビア２４１は、バリアメタル膜２３３ｂを介さずに配線２３３と接続するため、電気抵抗を低減することが出来る。
図２Ｃは、本実施形態における、別の断面構造の例である。図２Ｃの例では、配線２３３等がバリアメタル膜を有さない点で他の例と相違する。例えば配線２３３の材料がコバルトやルテニウムである場合に、バリアメタル膜の形成を省略したためである。
また、図２Ｃの例では、１つの層間絶縁膜１３中に、多層間接続ビア２４１の上側部分と配線２３３が形成されている。この例では、層間絶縁膜１３の形成後に、多層間接続ビア２４１が形成される溝を層間絶縁膜１２および１３に形成する。次に、層間絶縁膜１３中に配線２３３が形成される溝と、ビア２５３が形成される溝とを形成する。次に、これらの溝にコバルトまたはルテニウムを含む金属を埋め込むことにより、多層間接続ビア２４１、配線２３３、ビア２５２を一体に形成する。なお、１つの層間絶縁膜に、多層間接続ビアの上側部分と、当該多層間接続ビアの上の配線とが形成される構成は、図２Ｃに限られず、例えば図２ＡまたはＢの構成にも適用しても良い。
図２Ａ～２Ｃの多層間接続ビア及び配線、層間絶縁膜の構成は、第１実施形態の各変形例や、他の実施形態に適用しても良い。
以下に、第１実施形態の変形例１～６を説明する。変形例１～６は、いずれも例として多層間接続ビア２４１、配線２３３を用いて説明するが、他の層の多層間接続ビアや配線等に本変形例を適用しても良い。また、変形例１～６の構成は、互いに組み合わせても良く、他の実施形態とも組み合わせても良い。
（第１実施形態の変形例１）
図３Ａ及びＢは、第１実施形態の変形例１を図示したものである。なお、図３Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。図１Ｂの例では、平面視で、溝状の多層間接続ビア２４１が外側に配置され、溝状のビア２５３が内側に配置されている。一方、本変形例１のように、平面視で、溝状の多層間接続ビア２４１が内側に配置され、溝状のビア２５３が外側に配置されている点で相違する。図１Ｂのガードリング２に代わって、本変形例１の構成としても良い。
（第１実施形態の変形例２）
図４Ａ及びＢは、第１実施形態の変形例２を図示したものである。なお、図４Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。変形例２のガードリング２では、多層間接続ビア２４１が複数配置されている。図１Ｂのガードリング２に代わって、本変形例２の構成としても良い。
なお、多層間接続ビア２４１の配置数は３本に限られず、２本、または４本以上であってもよい。また、図示は省略しているが、ガードリング２は、平面視で回路領域１ａを囲み、上下の配線層を接続する溝状のビア（例えばビア２５３）を、複数の多層間接続ビアの内側または外側に有しても良い。
（第１実施形態の変形例３）
図５Ａ及びＢは、第１実施形態の変形例３を図示したものである。なお、図５Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。変形例３のガードリング２では、溝状のビア２５３が、平面視で２本の多層間接続ビア２４１の間に配置されている。図１Ｂのガードリング２に代わって、本変形例３の構成としても良い。なお、多層間接続ビア２４１の本数を３本以上としても良い。また、多層間接続ビア２４１と、溝状のビア２５３とを、平面視でそれぞれを交互に配置しても良い。
（第１実施形態の変形例４）
図６及び図７Ａ～７Ｌを用いて、第１実施形態の変形例４を説明する。図６に示すように、ガードリング２は、半導体装置１の４つの角近傍に位置し、屈曲する屈曲部２ｂと、２つの屈曲部２ｂの間に位置し、端１ｃに沿って位置する辺２ａとを有する。なお、図６では、半導体素子１の左辺のみに辺２ａを示しているが、半導体素子１の上辺、下辺、右辺においても同様の構成としても良い。また、屈曲部２ｂは、ガードリング２の左上の角部分のみを示しているが、左下、右下、右上の角部分も同様の構成としても良い。
図７Ａ～７Ｌは、図６のガードリング２のうち、辺２ａの一部を拡大した平面図である。なお、図７Ａ～７Ｌでは、変形例４を配線２３３および多層間接続ビア２４１等を用いて説明するが、これは例示であり、他の層に形成された配線や多層間接続ビア、ビア、コンタクトビア等に本変形例を適用しても良い。
図７Ａに示したように、辺２ａでは、配線２３３と多層間接続ビア２４１とが、平面視で直線状に配置されても良い。
また、図７Ｂに示したように、辺２ａでは、多層間接続ビア２４１と配線２３３とが平面視で屈曲して配置されていてもよい。なお、図７Ｂでは、多層間接続ビア２４１及び配線２３３は平面視で内角が９０度となるように屈曲しているが、屈曲する角度はこれに限られず、例えば、それぞれ異なる角度で屈曲しても良い。また、多層間接続ビア２４１及び配線２３３は、平面視で同一方向に２回屈曲した後、反対の方向に２回屈曲する構成を繰り返した配置となっているが、同一方向に屈曲する回数は３回以上であっても良く、その際の屈曲する角度の内角が９０度より小さくても良い。
また、図７Ｃに示したように、辺２ａでは、平面視で多層間接続ビア２４１が屈曲して配置され、平面視で配線２３３が直線状にかつ、多層間接続ビア２４１と重畳して配置されていてもよい。なお、図７Ｃでは、多層間接続ビア２４１は平面視で内角が９０度となるように屈曲しているが、屈曲する角度はこれに限られず、例えば、それぞれ異なる角度で屈曲しても良い。また、多層間接続ビア２４１、平面視で同一方向に２回屈曲した後、反対の方向に２回屈曲する構成を繰り返した配置となっているが、同一方向に屈曲する回数は３回以上であっても良く、その際の屈曲する角度の内角が９０度より小さくても良い。
また、図７Ｄに示したように、辺２ａでは、平面視で多層間接続ビア２４１と配線２３３とがジグザグ状に配置されてもよい。なお、図７Ｄでは、多層間接続ビア２４１と配線２３３とが、内角が１２０度となるように屈曲しているが、屈曲する角度は１２０度よりも大きくても小さくても良い。例えば、多層間接続ビア２４１と配線２３３とが、平面視で９０度に屈曲していても良い。
また、図７Ｅに示したように、辺２ａでは、平面視で多層間接続ビア２４１がジグザグ状に配置され、平面視で配線２３３が直線状にかつ、多層間接続ビア２４１と重畳して配置されていてもよい。なお、図７Ｅでは、多層間接続ビア２４１が、内角が１２０度となるように屈曲しているが、屈曲する角度は１２０度よりも大きくても小さくても良い。例えば、多層間接続ビア２４１が、平面視で９０度に屈曲していても良い。
また、図７Ｆに示したように、辺２ａでは、１つの配線２３３に対して溝状に延在する多層間接続ビア２４１を複数配置するものとしても良い。この場合、多層間接続ビア２４１の配置数は３つに限られず、２つでも良く、４つ以上でも良い。なお、第１実施形態の変形例２を、図７Ｆのように変形しても良い。
また、図７Ｇに示したように、辺２ａでは、多層間接続ビア２４１と配線２３３とが、平面視で不連続に配置されたものでもよい。また、不連続に配置された多層間接続ビア２４１及び配線２３３が、平面視で直線状に配置されても良い。
また、図７Ｈに示したように、辺２ａでは、不連続に複数配置された多層間接続ビア２４１と配線２３３とが、内側と外側とで、平面視で互い違いに配置されたものでもよい。また、不連続に配置された多層間接続ビア２４１及び配線２３３は、内側および外側のそれぞれで、平面視で直線状に配置されても良い。
また、図７Ｉに示したように、辺２ａでは、平面視で複数の多層間接続ビア２４１が不連続に配置され、配線２３３が連続し、かつ、不連続な多層間接続ビア２４１と重畳して配置されても良い。また、配線２３３が平面視で直線状に配置され、複数の不連続な多層間接続ビア２４１が平面視で直線状に配置されても良い。
また、図７Ｊに示したように、辺２ａでは、平面視で内側および外側で互い違いに複数配置された不連続な多層間接続ビア２４１があり、配線２３３が連続し、かつ、不連続な複数の多層間接続ビア２４１と重畳して配置されても良い。また、不連続に配置された多層間接続ビア２４１は、内側および外側のそれぞれで、平面視で直線状に配置されても良い。また、配線２３３は直線状に配置されても良い。
また、図７Ｋに示したように、辺２ａでは、平面視で、不連続な多層間接続ビア２４１があり、その間にビア２５３が例えば２つ配置されて、連続する配線２３３が多層間接続ビア２４１及びビア２５３を重畳して配置しても良い。なお、ビア２５３の配置数は２つに限られず、１または３以上の数を配置しても良い。
図７Ｌは、図７ＫのＥ－Ｅ'で示す箇所の断面図である。多層間接続ビア２４１は、配線２３１上に配置される。また、配線２３１と配線２３３との間には、配線２３２が配置されている。また、配線２３１と配線２３２との間にビア２５２が配置されても良い。
図７Ａ～７Ｋでは図示していないが、多層間接続ビア２４１の下に配置される配線２３１は、各変形例において、平面視で配線２３３と同じ配置としても良いし、異なる配置としても良い。
また、図７Ａ～７Ｋの変形例をそれぞれ組み合わせてもよい。例えば、図７Ｂ～７Ｅの屈曲した多層間接続ビア２４１を、図７Ｇ～７Ｋのように不連続に配置する構成としても良い。また、ガードリング２の１つの辺２ａにおいて、図７Ａ～７Ｋの変形例のうち異なる複数種類が適用されたものであっても良い。また、図７Ｋのビア２５３を、例えば図７Ｊの変形例に適用してもよい。また、各変形例において、図７Ｇのように、１つの配線２３３に対して複数の多層間接続ビア２４１を配置しても良い。また、第１実施形態の変形例２，３のように多層間接続ビア２４１が複数配置された場合、複数の多層間接続ビアのそれぞれは、図７Ａ～７Ｋの変形例のいずれかで同じ配置としても良いし、それぞれ異なる配置としても良い。
また、他の実施形態（後述する第２～５実施形態）のガードリング２に、本変形例の一または複数の組み合わせを適用しても良い。また、実施形態５の耐湿リング３にも同様に変形例４の一または組み合わせを適用しても良い。
また、図７Ａ～７Ｌの変形例を、ガードリング２の左辺以外の辺に適用する場合、それぞれ平面視で回転し、端１ｃに沿って延在するように配置する。
（第１実施形態の変形例５）
図６及び図８Ａ～８Ｊを用いて、第１実施形態の変形例５を説明する。図８Ａ～８Ｊは、図６のガードリング２のうち、屈曲部２ｂの一部を拡大した平面図である。なお、図６では、屈曲部２ｂは、ガードリング２の左上の角部分のみを示しているが、左下、右下、右上の角部分も同様の構成としても良い。
図８Ａの例では、屈曲部２ｂでは、多層間配線ビア２４１と配線２３３とが、平面視で内角が９０度となるように屈曲していても良い。
また、図８Ｂの例では、屈曲部２ｂでは、多層間配線ビア２４１と配線２３３とが、平面視で内角が９０度より大きい角度で複数回屈曲していても良い。図８Ｂの例では、多層間配線ビア２４１及び配線２３３は内角１３５度で２回屈曲し、屈曲部２ｂ全体では９０度に屈曲している。なお、屈曲回数は３回以上でも良い。また、屈曲する角度は１３５度に限られない。また、複数回屈曲する際にそれぞれ異なる角度で屈曲しても良い。また、図８Ｂの例では屈曲部２ｂを１つのみ図示しているが、２以上の数を配置しても良い。
また、図８Ｃの例では、屈曲部２ｂでは、配線２３３が平面視で内角９０度に屈曲し、配線２３３が屈曲する部分で多層間接続ビア２４１が不連続となっていても良い。図８Ｃの例では屈曲部２ｂを１つのみ図示しているが、２以上の数を配置しても良い。
また、図８Ｄの例では、屈曲部２ｂでは、配線２３３と多層間接続ビア２４１とが不連続となっていても良い。図８Ｄの例では屈曲部２ｂを１つのみ図示しているが、２以上の数を配置しても良い。
また、図８Ｅの例では、屈曲部２ｂでは、配線２３３が平面視で内角９０度に屈曲し、配線２３３が屈曲する部分に溝状ではない多層間接続ビア２４１が配置されても良い。また、溝状の多層間接続ビア２４１が当該溝状ではない多層間接続ビア２４１と不連続に配置されても良い。図８Ｅの例では屈曲部２ｂを１つのみ図示しているが、２以上の数を配置しても良い。
また、図８Ｆの例では、屈曲部２ｂでは、３つの多層間接続ビア２４１と、３つの多層間接続ビア２４４と重畳する１つの配線２３３とが、それぞれ平面視で内角９０度に屈曲していても良い。なお、多層間接続ビア２４１の数は３に限られず、例えば、２または４以上であっても良い。
また、図８Ｇの例では、屈曲部２ｂでは、３つの多層間接続ビア２４１と、３つの多層間接続ビア２４４と重畳する１つの配線２３３とが、それぞれ平面視で内角が９０度より大きい角度で複数回屈曲していても良い。図８Ｇの例では、多層間配線ビア２４１及び配線２３３は内角１３５度で２回屈曲し、屈曲部２ｂ全体では９０度に屈曲している。なお、屈曲回数は３回以上でも良い。また、屈曲する角度は１３５度に限られない。また、複数回屈曲する際にそれぞれ異なる角度で屈曲しても良い。なお、多層間接続ビア２４１の数は３に限られず、例えば、２または４以上であっても良い。
また、図８Ｈの例では、屈曲部２ｂでは、３つの多層間接続ビア２４１が平面視で内角が９０度より大きい角度で複数回屈曲し、３つの多層間接続ビア２４１と重畳する配線２３３が内角９０度に１回屈曲して配置されていても良い。図８Ｈの例では、多層間配線ビア２４１は内角１３５度で２回屈曲し、屈曲部２ｂ全体では９０度に屈曲している。なお、多層間配線ビア２４１の屈曲回数は３回以上でも良い。また、多層間配線ビア２４１の屈曲する角度は１３５度に限られない。また、多層間配線ビア２４１が複数回屈曲する際にそれぞれ異なる角度で屈曲しても良い。なお、多層間接続ビア２４１の数は３に限られず、例えば、２または４以上であっても良い。
また、図８Ｉの例では、屈曲部２ｂでは、外側において平面視で内角９０度に屈曲する配線２３３及び多層間接続ビア２４１と、内側において平面視で内角が９０度より大きい角度で複数回屈曲する配線２３３及び多層間接続ビア２４１とを有しても良い。内側の配線２３３及び多層間配線ビア２４１は内角１３５度で２回屈曲し、屈曲部２ｂ全体では９０度に屈曲しているが、その屈曲回数は３回以上でも良く、屈曲する角度はそれぞれ異なる角度であっても良い。また、内側の配線２３３及び多層間接続ビア２４１を外側に配置し、外側の配線２３３及び多層間接続ビア２４１を内側に配置しても良い。また、内側の配線２３３及び多層間接続ビア２４１と、外側の配線２３３及び多層間接続ビア２４１とのいずれか又は両方が、複数配置されても良い。
また、図８Ｊの例では、屈曲部２ｂでは、外側において平面視で内角９０度に屈曲する多層間接続ビア２４１と、外側において平面視で９０度より大きい角度で複数回屈曲する多層間接続ビア２４１を有する。また、屈曲部２ｂでは、内側及び外側の多層間接続ビア２４１と重畳し、平面視で内角９０度に屈曲する配線２３３を有する。内側の多層間配線ビア２４１は内角１３５度で２回屈曲し、屈曲部２ｂ全体では９０度に屈曲しているが、その屈曲回数は３回以上でも良く、屈曲する角度はそれぞれ異なる角度であっても良い。また、内側の多層間接続ビア２４１を外側に配置し、外側の多層間接続ビア２４１を内側に配置しても良い。また、内側の多層間接続ビア２４１と、外側の多層間接続ビア２４１とのいずれか又は両方が、複数配置されても良い。
図８Ａ～８Ｊでは図示していないが、多層間接続ビア２４１の下に配置される配線２３１は、各変形例において、平面視で配線２３３と同じ配置としても良いし、異なる配置としても良い。
また、図８Ａ～８Ｊの変形例をそれぞれ組み合わせてもよい。例えば、図８Ｆ～８Ｊのように複数配置された多層間接続ビア２４１を、図８Ｃや図８Ｅのように不連続に配置する構成としても良い。また、半導体装置１の４つの角のそれぞれの近傍に位置する屈曲部２ｂにおいて、それぞれ図８Ａ～８Ｊのうち同一の変形例を適用しても良いし、異なる変形例を適用しても良い。
また、他の実施形態（後述する第２～５実施形態）のガードリング２に、本変形例の一または複数の組み合わせを適用しても良い。また、実施形態５の耐湿リング３にも同様に変形例５の一または組み合わせを適用しても良い。
また、図８Ａ～８Ｊの変形例を、ガードリング２の左上の屈曲部２ｂ以外の屈曲部に適用する場合、それぞれ平面視で回転して配置する。
（第１実施形態の変形例６）
図９Ａ～９Ｄを用いて、第１実施形態の変形例６を説明する。図９Ａ～９Ｄは、ガードリング２の断面構造を図示したものである。
図９Ａに示すように、ガードリング２は、多層間接続ビアを１つのみ（例では多層間接続ビア２４１のみ）を有するものとしても良い。なお、１つの多層間接続ビアは、多層間接続ビア２４１とは異なる層に形成されても良い。
図９Ｂに示すように、ガードリング２は、例えば基板２０とＭ１層の配線２３１とを接続し、コンタクトビア２５０とは接続しない多層間接続ビア２４０１を有しても良い。また、基板２０に接続する多層接続ビアは、Ｍ１層の配線２３１よりも上の層の配線に接続し、基板２０と当該上の層の配線との間の層の配線及びコンタクトビア２５０と接続しないものであっても良い。
図９Ｃに示すように、ガードリング２は、コンタクトビア２５０とＭ２層の配線２３２とを接続し、Ｍ１層の配線２３１接続しない多層間接続ビア２４０２を有するものであっても良い。また、コンタクトビア２５０に接続する多層間接続ビアは、Ｍ２層の配線２３１よりも上の層の配線と接続し、コンタクトビア２５０と当該上の層の配線との間の層の配線には接続しないものであっても良い。
図９Ｄに示すように、ガードリング２は、Ｍ１層の配線２３１と、Ｍ１層の３つ上のＭ４層の配線２３４とを接続し、Ｍ２層の配線２３２及びＭ３層の配線２３３に接続しない多層間接続ビア２４１４を有するものとしても良い。このような構成とすることで、配線とその上の層間絶縁膜との間の界面がより少なくなり、クラックの伝播を抑制することが出来る。なお、多層間接続ビアは、下の層の配線層と、当該下の層の配線層の４つ以上上の層の配線と接続するものであっても良い。また、本変形例の多層間接続ビアを異なる配線層に形成しても良い。
（第２実施形態）
図１０Ａ及びＢを用いて、第２実施形態を説明する。本実施形態では、第１実施形態と同様に、ガードリング２は平面視で回路領域１ａを囲んで配置される。
図１０Ａは、図１Ａの半導体素子１の左上の角近傍の部分（点線枠の部分）に対応する、第２実施形態における平面図である。なお、図１０Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。図１０Ｂは、図１０ＡのＦ－Ｆ'の箇所の断面図である。図１０Ｂに示すように、ガードリング２は、外側（端１ｃに違い側）に基板２０と配線２３１とを接続する多層間接続ビア２４０１、配線２３１と配線２３３とを接続する多層間接続ビア２４１、配線２３３と配線２３５とを接続する多層間接続ビア２４３を有する。また、ガードリング２は、内側（端１ｃから遠い側）に、コンタクトビア２５０と配線２３２を接続する多層間接続ビア２４０２、配線２３２と配線２３４とを接続する多層間接続ビア２４２を有する。このとき、内側の多層間接続ビアと、外側の多層間接続ビアは、図１０Ｂのように断面方向に互い違いに配置されている。このとき、例えば外側の配線２３１とその上面の層間絶縁膜１２ａとの界面において、クラックＣＲが伝播したとしても、その内側には配線２３１と層間絶縁膜１２ａとの界面は存在せず、多層間接続ビア２４０２が配置されている。そのため、クラックＣＲの伝播を多層間接続ビア２４０２で止めることが可能となる。そのため、回路領域１ａへのクラックの伝播をより抑制することが可能となる。
なお、ガードリング２は、内側に配置された多層間接続ビア及び配線等を外側に配置し、外側に配置された多層間接続ビア及び配線等を内側に配置するものとしても良い。また、図１０Ｂでは、ガードリング２は外側に多層間接続ビア２４０１，２４１，２４３を有するが、多層間接続ビアを一部のみ配置するものとしても良く、配線２３５上に更に多層間接続ビアを配置するものとしても良い。同様に、内側の多層間接続ビア２４０２，２４２のうち、一部のみを配置するものとしても良く、配線２３４上に更に多層間接続ビアを配置するものとしても良い。また、第２実施形態のガードリング２の構成を、他の実施形態のガードリング２と組み合わせる構成としても良い。
（第３実施形態）
図１１Ａ及びＢを用いて、第３実施形態を説明する。本実施形態では、第１実施形態と同様に、ガードリング２は平面視で回路領域１ａを囲んで配置される。
図１１Ａは、図１Ａの半導体素子１の左上の角近傍の部分（点線枠の部分）に対応する、第３実施形態における平面図である。なお、図１１Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。図１１Ｂは、図１１ＡのＧ－Ｇ'の箇所の断面図である。図１１Ｂに示すように、本実施形態のガードリング２は、多層間接続ビア（例として多層間接続ビア２４０１，２４１，２４３）と、配線（例として配線２３１，２３３，２３５）とが階段状の配置されている。このような配置とすることで、クラックＣＲを多層間接続ビア及び配線の側面に沿うように伝播させ、開口部２６０に誘導させて終端させることが出来る。このような構成とすることで、回路領域１ａへのクラックの伝播を抑制することが出来る。
なお、本実施形態のガードリング２の構成を、他の実施形態や変形例のガードリング２の構成と組み合わせたものとしても良い。
（第４実施形態）
図１２Ａ及びＢを用いて、第４実施形態を説明する。本実施形態では、第１実施形態と同様に、ガードリング２は平面視で回路領域１ａを囲んで配置される。
図１２Ａは、図１Ａの半導体素子１の左上の角近傍の部分（点線枠の部分）に対応する、第４実施形態における平面図である。なお、図１２Ａでは、回路領域１ａに配置された配線等の構成の図示は省略している。図１２Ｂは、図１２ＡのＨ－Ｈ'の箇所の断面図である。
図１２Ａ及びＢに示すように、本実施形態のガードリング２は、溝状に配置された多層間接続ビア２４１及び溝状に配置されたビア２５３が、その上の１つの配線２３３と接続する。配線２３３とビア２５３は、一体に形成されたデュアルダマシン構造となっている。
このとき、仮に配線２３３とその下の多層間接続ビア２４１との間の界面をクラックＣＲが伝播したとしても、その内側の配線２３３はビア２５３とデュアルダマシン構造となっているため、クラックが伝播する界面が存在しない。
よって、仮に多層間接続ビアがクラックの伝播を止めることが出来なかった場合も、ガードリング２の内側の構成により、クラックの伝播を抑制することが出来る。
なお、本実施形態のガードリング２の構成を、他の実施形態や変形例のガードリング２の構成と組み合わせたものとしても良い。
（第５実施形態）
図１３Ａ～１３Ｃを用いて、第５実施形態を説明する。
図１３Ａに示すように、本実施形態では、第１実施形態と同様に、ガードリング２は平面視で回路領域１ａを囲んで配置される。また、本実施形態では、例えばガードリング２と回路領域１ａとの間に、平面視で回路領域１ａを囲む耐湿リング３が配置されている。 図１３Ｂは、図１３Ａの半導体素子１の左上の角近傍の部分（点線枠の部分）における平面図である。なお、図１３Ｂでは、回路領域１ａに配置された配線等の構成の図示は省略している。図１３Ｂでは、例としてＭ３層の配線２３３及び３３３と、その下の多層間接続ビア２４１、３４１等を図示するが、他の配線層においても同様の構成としても良い。なお、回路領域１ａに配置された配線等の構成の図示は省略している。図１３Ｃは、図１３ＢのＩ－Ｉ'の箇所の断面図である。
図１３Ｂ及び１３Ｃに示したように、ガードリング２及び耐湿リング３が周辺領域１ｂに配置されている。耐湿リング３は、溝状に延在して配置された多層間接続ビア３４１と、配線３３３とを有する。配線３３３は２つ配置され、平面視でそれぞれ２つの多層間接続ビア３４１と重畳している。また、平面視で２つの多層間接続ビアの間に孔状のビア３５３が配置されている。配線３３３と２つの多層間接続ビア２４１は、それぞれ内角が９０度より大きい角度（例えば１３５度）で２回屈曲している。２回の屈曲部分の間においても、２つの多層間接続ビア２４１の間にビア３５３が配置されている。
このように、本実施形態では、ガードリング２の内側に多層間接続ビアを持つ耐湿リング３が配置されている。この場合、多層間接続ビアの存在により、複数の層間絶縁膜どうしの界面や、層間絶縁膜と配線等との間の界面を通して回路領域１ａに水分等が侵入することを抑制することが出来る。そのため、回路領域１ａへの水分の侵入に起因する電気特性の変動や、腐食等による信頼性の低下を抑制することが出来る。
なお、耐湿リング３の孔状のビア２５３を平面視で溝状に延在して配置するものとしても良く、ビア２５３の形成を省略しても良い。また、図１３Ｂでは、耐湿リング３の配線３３３と当該配線に接続する多層間接続ビア２４１との群が２つ配置されているが、配置数を１つとしてもよく、３以上としても良い。また、各配線３３３に接続する多層間接続ビア３４１を２つではなく、１または３以上としても良い。また、図１３Ｃに示したように、耐湿リング３上にパッドパターン３７１が形成されていても良い。パッドパターン３７１は平面視で耐湿リング３の一部と重畳して配置されても良く、回路領域１ａを平面視で囲むように配置されても良い。また、内側に配置されている耐湿リング３を外側に配置し、外側に配置されているガードリング２を内側に配置しても良い。また、耐湿リング３を配置し、ガードリング２の配置を省略しても良い。
なお、耐湿リング３の配線や多層間接続ビア等の構成について、ガードリング２の各実施形態や変形例の構成と同様の構成又はそれらを組み合わせた構成としても良い。
本発明は、以上で説明した各実施形態や変形例の具体的な構成に限定されない。例えば、各平面図で図示されていない配線やビア、コンタクトビア、多層間接続ビアも、平面視で回路領域１ａを囲むように溝状に延在して配置されたり、各実施形態や変形例のような構成を持つものとしたりしても良い。また、各実施形態や変形例の構成を互いに組み合わせたものとしても良い。
１ 基板
１ａ 回路領域
１ｂ 周辺領域
１ｃ 端
２ ガードリング
３ 耐湿リング
２０ 基板
３１、３２、３３、３４、３５、３７、２３１、２３２、２３３、２３４、２３５、３３１、３３２、３３３、３３４、３３５、３３７ 配線
４１、４３、２４１、２４２、２４３、２４０１、２４０２、２４１２ 多層間接続ビア
５０、２５０、３５０ コンタクトビア
５１、５２、５３、５４、５５、２５１、２５２、２５３、２５４、２５５、３５１、２５２、３５３、３５４、３５５ ビア
７１ パッド
２６０ 開口部

Claims (12)

  1. 回路領域と、平面視で前記回路領域を囲んで配置される周辺領域と、を有する基板と、
    前記基板上に形成された第１層間絶縁膜と、
    第１層間絶縁膜上に形成された第１配線層と、
    前記第１配線層上に形成された第２層間絶縁膜と、
    第２層間絶縁膜上に形成された第２配線層と、
    前記第２配線層上に形成された第３層間絶縁膜と、
    前記第３層間絶縁膜上に形成された第３配線層と、
    前記周辺領域に形成されたガードリングと、
    を有し、
    前記ガードリングは、前記第１配線層に形成され、平面視で前記回路領域を囲んで配置される第１配線と、前記第２配線層に形成され、平面視で前記回路領域を囲んで配置される第２配線と、前記第３配線層に形成され、平面視で前記回路領域を囲んで配置される第３配線と、前記第１配線および前記第３配線に接続するように前記第２層間絶縁膜、前記第２配線層、および前記第３層間絶縁膜を貫通し、平面視で前記基板の端に沿って溝状に配置される第１ビアと、前記第１ビアよりも前記回路領域に近い側において前記第２配線および前記第３配線を接続するように前記第３層間絶縁膜を貫通しデュアルダマシン構造により前記第３配線と一体に形成される第２ビアと、
    を有することを特徴とする半導体装置。
  2. 前記基板は４つの角部を有する矩形であり、
    前記４つの角部のそれぞれにおいて、前記ガードリングは、前記第１ビアが平面視で９０度に屈曲する屈曲部を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記基板は４つの角部を有する矩形であり、
    前記４つの角部のそれぞれにおいて、前記ガードリングは、前記第１ビアが平面視で９０度よりも大きい角度で複数回屈曲し、平面視で全体が９０度に屈曲する屈曲部を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記ガードリングは、前記第１配線層に形成され、平面視で前記回路領域を囲んで配置される第４配線と、前記第３配線層に形成され、平面視で前記回路領域を囲んで配置される第５配線と、
    を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  5. 前記ガードリングは、前記第４配線および前記第５配線に接続し、平面視で前記基板の端に沿って溝状に配置される第３ビアを有することを特徴とする請求項４に記載の半導体装置。
  6. 前記ガードリングは、前記第２配線層に形成された第６配線と、前記第４配線および前記第６配線に接続し、平面視で前記基板の端に沿って溝状に配置される第４ビアと、
    前記第６配線および前記第５配線に接続し、平面視で前記基板の端に沿って溝状に配置される第５ビアと、
    を有することを特徴とする請求項４に記載の半導体装置。
  7. 前記第４配線および前記第５配線は、平面視で、前記第１配線および前記第３配線、前記第１ビアと前記回路領域との間に位置することを特徴とする、請求項４乃至６のいずれかに記載の半導体装置。
  8. 前記第４配線および前記第５配線は、平面視で、前記第１配線および前記第３配線、前記第１ビアと前記基板の端との間に位置することを特徴とする、請求項４乃至６のいずれかに記載の半導体装置。
  9. 前記ガードリングは、前記第１配線および前記第３配線に接続し、平面視で前記基板の端に沿って溝状に配置される第６ビアを有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  10. 前記第３配線層上に形成された第４配線層を有し、
    前記ガードリングは、前記第２配線層に形成され、平面視で前記回路領域を囲む第７配線と、前記第４配線層に形成され、平面視で前記回路領域を囲む第８配線と、前記第７配線および前記第８配線に接続し、前記基板の端に沿って溝状に配置される第７ビアと、を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
  11. 前記第１ビアは、平面視で前記回路領域を囲んで配置されることを特徴とする請求項１乃至１０のいずれかに記載の半導体装置。
  12. 前記第１ビアは、平面視で不連続に配置されることを特徴とする請求項１乃至１０のいずれかに記載の半導体装置。
JP2020511656A 2018-04-02 2019-03-05 半導体装置 Active JP7367669B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862651289P 2018-04-02 2018-04-02
US62/651,289 2018-04-02
PCT/JP2019/008591 WO2019193896A1 (ja) 2018-04-02 2019-03-05 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019193896A1 JPWO2019193896A1 (ja) 2021-04-01
JP7367669B2 true JP7367669B2 (ja) 2023-10-24

Family

ID=68101320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020511656A Active JP7367669B2 (ja) 2018-04-02 2019-03-05 半導体装置

Country Status (3)

Country Link
US (1) US11488913B2 (ja)
JP (1) JP7367669B2 (ja)
WO (1) WO2019193896A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710694B2 (en) * 2019-05-24 2023-07-25 Intel Corporation Integrated circuit structures with contoured interconnects
US12288746B2 (en) 2019-12-26 2025-04-29 Intel Corporation Skip level vias in metallization layers for integrated circuit devices
CN112885778B (zh) * 2021-01-19 2023-05-16 长鑫存储技术有限公司 半导体结构及其制造方法
CN113053828B (zh) * 2021-03-12 2022-05-27 长鑫存储技术有限公司 密封环及其形成方法
US12087648B2 (en) * 2021-08-27 2024-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with zigzag patterns and method forming same
JP2024127035A (ja) * 2023-03-08 2024-09-20 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP7802862B2 (ja) * 2023-08-31 2026-01-20 キヤノン株式会社 発光デバイス
US20250079295A1 (en) * 2023-09-05 2025-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167198A (ja) 2003-11-10 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006114723A (ja) 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008098605A (ja) 2006-09-15 2008-04-24 Nec Electronics Corp 半導体装置
JP2008270232A (ja) 2005-07-08 2008-11-06 Renesas Technology Corp 半導体装置
JP2009049313A (ja) 2007-08-22 2009-03-05 Nec Electronics Corp 半導体装置およびその製造方法
US20090096104A1 (en) 2007-10-15 2009-04-16 Samsung Electronics Co., Ltd. Semiconductor device having crack stop structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278962B (en) * 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
JP2004153015A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US20040238950A1 (en) 2003-05-30 2004-12-02 Agency For Science, Technology And Research Tunable low loss transmission lines
CN1617312A (zh) 2003-11-10 2005-05-18 松下电器产业株式会社 半导体器件及其制造方法
KR100995558B1 (ko) 2007-03-22 2010-11-22 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5332200B2 (ja) 2007-03-22 2013-11-06 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5879774B2 (ja) 2011-06-30 2016-03-08 富士通セミコンダクター株式会社 半導体装置とその製造方法
US9589912B1 (en) 2015-08-27 2017-03-07 Globalfoundries Inc. Integrated circuit structure with crack stop and method of forming same
EP3185321B1 (en) 2015-12-21 2025-07-16 IMEC vzw Semiconductor device with integrated magnetic tunnel junction with a manufacturing method
US11018235B2 (en) 2016-06-13 2021-05-25 Imec Vzw Vertically stacked semiconductor devices having vertical channel transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167198A (ja) 2003-11-10 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006114723A (ja) 2004-10-15 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008270232A (ja) 2005-07-08 2008-11-06 Renesas Technology Corp 半導体装置
JP2008098605A (ja) 2006-09-15 2008-04-24 Nec Electronics Corp 半導体装置
JP2009049313A (ja) 2007-08-22 2009-03-05 Nec Electronics Corp 半導体装置およびその製造方法
US20090096104A1 (en) 2007-10-15 2009-04-16 Samsung Electronics Co., Ltd. Semiconductor device having crack stop structure

Also Published As

Publication number Publication date
WO2019193896A1 (ja) 2019-10-10
JPWO2019193896A1 (ja) 2021-04-01
US20210028129A1 (en) 2021-01-28
US11488913B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
JP7367669B2 (ja) 半導体装置
US11145564B2 (en) Multi-layer passivation structure and method
JP4401874B2 (ja) 半導体装置
US7397125B2 (en) Semiconductor device with bonding pad support structure
JP4351198B2 (ja) ボンドパッド構造のトップビアパターン
JP5205066B2 (ja) 半導体装置およびその製造方法
US7714413B2 (en) Semiconductor device and method of manufacture thereof
CN1329983C (zh) 具有多层互连结构的半导体器件以及制造该器件的方法
US7250681B2 (en) Semiconductor device and a method of manufacturing the semiconductor device
TWI546872B (zh) 電子元件與半導體元件
JP4646993B2 (ja) 半導体装置
JP4280204B2 (ja) 半導体装置
CN102208409A (zh) 集成电路结构
JP4528035B2 (ja) 半導体装置
CN101179057A (zh) 接合垫结构及其制作方法
CN112582398B (zh) 半导体器件及其形成方法
US20250343072A1 (en) Semiconductor package including step seal ring and methods forming same
CN100388476C (zh) 具有带加固图形的多层布线布置的半导体器件及生产方法
JPWO2005096364A1 (ja) 半導体装置及びその製造方法
KR20100033711A (ko) 배선 구조, 이를 갖는 반도체 소자 및 반도체 소자의 제조 방법
JP2005116788A (ja) 半導体装置
JP5564557B2 (ja) 半導体装置
CN111223821B (zh) 半导体器件封装件和半导体结构
JP6825659B2 (ja) 多層配線構造体及び多層配線構造体を用いた半導体装置
JP5214571B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150