JP7414700B2 - 半導体装置 - Google Patents

Description

実施形態は、半導体装置に関する。

負荷に電圧を供給するための半導体装置が知られている。

特開２０１４－２１７１５６号公報 特開２０１９－１６９８２５号公報 特開２０１９－０８０３５９号公報

短絡による電流の増加を抑制する。

実施形態の半導体装置は、第１電圧を生成するように構成された第１回路と、上記生成された第１電圧を第１端子に転送するように構成された第２回路と、上記第１端子の電圧が閾値電圧以上の場合に第１レベルとなり、上記第１端子の電圧が上記閾値電圧未満の場合に第２レベルとなる第１信号を生成するように構成された第３回路と、を備える。上記第２回路は、上記第２レベルの第１信号に基づいて、上記第１電圧の転送を停止するように構成される。

実施形態に係る半導体装置の構成の一例を説明するためのブロック図。 実施形態に係る半導体装置の駆動回路及び電圧モニタ回路の構成の一例を説明するための回路図。 実施形態に係る半導体装置の駆動回路に含まれる出力回路の構成の一例を説明するための回路図。 実施形態に係る半導体装置を用いて外部のスイッチを駆動する際の、半導体装置の駆動動作の例を示すタイミングチャート。 第１変形例に係る半導体装置の電圧モニタ回路の構成の一例を説明するための回路図。 第２変形例に係る半導体装置の電圧モニタ回路の構成の一例を説明するための回路図。 第２変形例に係る半導体装置を用いて外部のスイッチを駆動する際の、半導体装置の駆動動作の例を示すタイミングチャート。 第３変形例に係る半導体装置の電圧モニタ回路の構成の一例を説明するための回路図。 第４変形例に係る半導体装置の駆動回路に含まれる出力回路の構成の一例を説明するための回路図。 第５変形例に係る半導体装置の電圧モニタ回路の構成の一例を説明するための回路図。

以下に、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。

１． 実施形態
実施形態に係る半導体装置について説明する。

実施形態に係る半導体装置は、スイッチ素子等の負荷を駆動するための電圧を供給するドライバである。実施形態に係る半導体装置は、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップである。

１．１ 構成
実施形態に係る半導体装置の構成について説明する。

１．１．１ 半導体装置の全体構成
実施形態に係る半導体装置の構成について、図１を用いて説明する。図１は、実施形態に係る半導体装置の構成の一例を説明するためのブロック図である。

半導体装置１は、半導体装置１の外部のスイッチ２に、スイッチ２を駆動するための電圧を供給するように構成される。

スイッチ２は、例えば２つのスイッチ素子ＮＴＯＵＴ（ＮＴＯＵＴ１及びＮＴＯＵＴ２）を含む。スイッチ素子ＮＴＯＵＴは、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。なお、図１の例では、スイッチ２は２つのスイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２を含むが、スイッチ素子ＮＴＯＵＴの数はこれに限定されるものではない。スイッチ２は、１つ、又は３つ以上のスイッチ素子を含み得る。

スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々の第１端には、電圧ＶＩＮが入力される。電圧ＶＩＮは、半導体装置１の外部の電圧源から供給される電圧である。外部の電圧源は、例えば、ポータブル電子機器のＵＳＢ（Ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）端子を介してスイッチ素子ＮＴＯＵＴの第１端に、電圧ＶＩＮを供給する。スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々のゲートは、後述するように、半導体装置１に接続される。スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々の第２端からは、それぞれ電圧ＶＯＵＴ１、及びＶＯＵＴ２が出力される。電圧ＶＯＵＴ１及びＶＯＵＴ２はそれぞれ、互いに異なる負荷（図示せず）に供給される。負荷は、例えば、バッテリ、及び電源ＩＣ等である。

半導体装置１は、端子ＰＶＩＮ、ＰＯＵＴ１、ＰＯＵＴ２、及びＰＳを含む。

端子ＰＶＩＮには、電圧ＶＩＮが入力される。

端子ＰＯＵＴ１は、半導体装置１とスイッチ素子ＮＴＯＵＴ１のゲートとを接続する。端子ＰＯＵＴ２は、半導体装置１とスイッチ素子ＮＴＯＵＴ２のゲートとを接続する。端子ＰＯＵＴ１及びＰＯＵＴ２からは、それぞれスイッチ素子ＮＴＯＵＴ１のゲートを充電するための電圧、及びスイッチ素子ＮＴＯＵＴ２のゲートを充電するための電圧が出力される。

端子ＰＳは、例えば半導体装置１の外部からコマンドＣＭＤを受信する。コマンドＣＭＤは、例えば、半導体装置１にスイッチ２を駆動させる旨のコマンド、及び半導体装置１にスイッチ２の駆動を停止させる旨のコマンドを含む。半導体装置１は、受信したコマンドＣＭＤに基づいて、スイッチ２を駆動させる。

半導体装置１は、制御回路１０、オシレータ１１、昇圧回路１２、駆動回路１３、及び電圧モニタ回路１４を含む。駆動回路１３は、駆動回路１３－１及び１３－２を含む。電圧モニタ回路１４は、電圧モニタ回路１４－１及び１４－２を含む。なお、以下の説明では、半導体装置１が、駆動回路１３及び電圧モニタ回路１４をそれぞれ２つずつ含む場合を例に説明するが、これに限られない。半導体装置１は、スイッチ２に含まれるスイッチ素子ＮＴＯＵＴの数に応じて、駆動回路１３及び電圧モニタ回路１４をそれぞれ、１つ、又は３つ以上含んでもよい。

制御回路１０は、例えば端子ＰＳを介して半導体装置１の外部から、コマンドＣＭＤを受信し、受信したコマンドＣＭＤに基づいてオシレータ１１、及び昇圧回路１２を制御する。

オシレータ１１は、制御回路１０の制御に基づいて、クロック信号を生成し、生成したクロック信号を昇圧回路１２に出力する。

昇圧回路１２には、端子ＰＶＩＮを介して、半導体装置１の外部から電圧ＶＩＮが入力される。昇圧回路１２は、入力された電圧ＶＩＮを、オシレータ１１のクロック信号に基づいて、電圧ＶＣＰに昇圧して出力する。昇圧回路１２の電圧ＶＣＰは、スイッチ２を駆動するために使用される。なお、以下の説明において、昇圧回路１２が、電圧ＶＩＮを電圧ＶＣＰに昇圧して出力する動作を、昇圧動作と呼称する。

駆動回路１３－１及び１３－２には、それぞれ昇圧回路１２の電圧ＶＣＰが入力される。駆動回路１３－１及び１３－２は、入力された昇圧回路１２の電圧ＶＣＰを用いてスイッチ２を駆動する。より具体的には、駆動回路１３－１は、制御回路１０、及び電圧モニタ回路１４－１の制御に基づいて、昇圧回路１２の電圧ＶＣＰを、端子ＰＯＵＴ１を介してスイッチ素子ＮＴＯＵＴ１のゲートに転送する。これにより、駆動回路１３－１は、スイッチ素子ＮＴＯＵＴ１のゲートを充電し、スイッチ素子ＮＴＯＵＴ１を駆動する。また、駆動回路１３－２は、制御回路１０、及び電圧モニタ回路１４－２の制御に基づいて、昇圧回路１２の電圧ＶＣＰを、端子ＰＯＵＴ２を介してスイッチ素子ＮＴＯＵＴ２のゲートに転送する。これにより、駆動回路１３－２は、スイッチ素子ＮＴＯＵＴ２のゲートを充電し、スイッチ素子ＮＴＯＵＴ２を駆動する。

電圧モニタ回路１４－１は、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１をモニタする。電圧モニタ回路１４－１は、電圧ＶＧ１をモニタした結果に基づいて、制御回路１０とともに駆動回路１３－１を制御する。電圧モニタ回路１４－２は、スイッチ素子ＮＴＯＵＴ２のゲートの電圧ＶＧ２をモニタする。電圧モニタ回路１４－２は、電圧ＶＧ２をモニタした結果に基づいて、制御回路１０とともに駆動回路１３－２を制御する。なお、以下の説明では、電圧ＶＧ１及びＶＧ２を総じて電圧ＶＧとも呼称する。

１．１．２ 駆動回路、及び電圧モニタ回路の構成
実施形態に係る半導体装置１の駆動回路１３及び電圧モニタ回路１４の構成について、図２を用いて説明する。図２は、実施形態に係る半導体装置１の駆動回路１３、及び電圧モニタ回路１４の構成の一例を説明するための回路図である。なお、図２では、駆動回路１３－１、及び電圧モニタ回路１４－１の構成が、制御回路１０、オシレータ１１、及び昇圧回路１２とともに示される。以下の説明では、駆動回路１３－１、及び電圧モニタ回路１４－１の構成が、制御回路１０、オシレータ１１、及び昇圧回路１２とともに説明される。駆動回路１３－２及び電圧モニタ回路１４－２の構成については、駆動回路１３－１及び電圧モニタ回路１４－１と同等の構成についての説明を省略し、駆動回路１３－１及び電圧モニタ回路１４－１と異なる構成について主に説明する。

制御回路１０は、コマンドＣＭＤに応じて信号Ｓ１を生成し、オシレータ１１及び駆動回路１３に、信号Ｓ１を出力する。制御回路１０は、スイッチ２を駆動させる旨のコマンドを受信した場合に、信号Ｓ１を“Ｌ”レベルから“Ｈ”レベルにする。制御回路１０は、スイッチ２の駆動を停止させる旨のコマンドを受信した場合に、信号Ｓ１を“Ｈ”レベルから“Ｌ”レベルにする。

オシレータ１１は、制御回路１０の信号Ｓ１が“Ｈ”レベルである間、クロック信号を生成し、昇圧回路１２に出力する。

昇圧回路１２は、制御回路１０の信号Ｓ１が“Ｈ”レベルである間、オシレータ１１のクロック信号に基づいて昇圧動作を実行し、電圧ＶＣＰを出力する。昇圧回路１２は、信号Ｓ１が“Ｌ”レベルである間、昇圧動作を停止し、電圧ＶＣＰの出力を停止する。

駆動回路１３－１の構成について説明する。

駆動回路１３－１は、パルス生成回路１３０、論理和（ＯＲ）回路１３１、論理積（ＡＮＤ）回路１３２、及び出力回路１３３を含む。

パルス生成回路１３０は、入力端及び出力端を含む。パルス生成回路１３０の入力端には、信号Ｓ１が入力される。パルス生成回路１３０は、信号Ｓ１に基づいて信号Ｓ２を生成する。より具体的には、パルス生成回路１３０は、信号Ｓ１が“Ｌ”レベルから“Ｈ”レベルになった場合に、信号Ｓ２を“Ｌ”レベルから“Ｈ”レベルとし、第１期間の経過後、信号Ｓ２を“Ｈ”レベルから“Ｌ”レベルとする。第１期間は、例えば、昇圧回路１２が昇圧を開始してからスイッチ素子ＮＴＯＵＴのゲートが十分に充電されるまでの期間よりも長い期間である。駆動回路１３－１及び１３－２はそれぞれ、例えば第１期間を、電圧モニタ回路１４の構成等に基づいて、予め設定する。パルス生成回路１３０の出力端からは、信号Ｓ２が出力される。

論理和回路１３１は、第１入力端、第２入力端、及び出力端を有する。論理和回路１３１の第１入力端は、パルス生成回路１３０の出力端に接続され、信号Ｓ２が入力される。論理和回路１３１の第２入力端は、後述するように電圧モニタ回路１４－１に接続され、電圧モニタ回路１４－１の信号Ｓ３が入力される。論理和回路１３１は、論理和回路１３１の第１入力端に入力される信号Ｓ２と、論理和回路１３１の第２入力端に入力される信号Ｓ３との論理和演算を実行し、信号Ｓ４を生成する。より具体的に、論理和回路１３１は、信号Ｓ２及びＳ３がいずれも“Ｌ”レベルである場合に、信号Ｓ４を“Ｌ”レベルとし、信号Ｓ２及びＳ３の少なくとも一方が“Ｈ”レベルである場合に、信号Ｓ４を“Ｈ”レベルとする。論理和回路１３１の出力端からは、信号Ｓ４が出力される。

論理積回路１３２は、第１入力端、第２入力端、及び出力端を有する。論理積回路１３２の第１入力端には、信号Ｓ１が入力される。論理積回路１３２の第２入力端は、論理和回路１３１の出力端に接続され、信号Ｓ４が入力される。論理積回路１３２は、論理積回路１３２の第１入力端に入力された信号Ｓ１と、論理積回路１３２の第２入力端に入力された信号Ｓ４との論理積演算を実行し、信号Ｓ５を生成する。より具体的には、論理積回路１３２は、信号Ｓ１及びＳ４がいずれも“Ｈ”レベルである場合に、信号Ｓ５を“Ｈ”レベルとし、信号Ｓ１及びＳ４の少なくとも一方が“Ｌ”レベルである場合に、信号Ｓ５を“Ｌ”レベルとする。論理積回路１３２の出力端からは、信号Ｓ５が出力される。

出力回路１３３は、第１入力端、第２入力端、及び出力端を有する。出力回路１３３の第１入力端は、論理積回路１３２の出力端に接続され、信号Ｓ５が入力される。出力回路１３３の第２入力端は、昇圧回路１２に接続され、昇圧回路１２の電圧ＶＣＰが入力される。出力回路１３３の出力端は、端子ＰＯＵＴ１を介してスイッチ素子ＮＴＯＵＴ１のゲートに接続される。なお、図示しないが、駆動回路１３－２において、出力回路１３３の出力端は、端子ＰＯＵＴ２を介してスイッチ素子ＮＴＯＵＴ２のゲートに接続される。信号Ｓ５が“Ｈ”レベルである場合に、出力回路１３３は、昇圧回路１２の電圧ＶＣＰを、スイッチ素子ＮＴＯＵＴのゲートに転送する。これにより、スイッチ素子ＮＴＯＵＴのゲートが充電される。信号Ｓ５が“Ｌ”レベルである場合に、出力回路１３３は、電圧ＶＣＰの転送を停止する。これにより、スイッチ素子ＮＴＯＵＴのゲートが接地される。出力回路１３３の具体的な構成については、後述する。

次に、電圧モニタ回路１４－１の構成について説明する。

電圧モニタ回路１４－１は、スイッチ素子ＮＴ１、ＮＴ２、及びＰＴ１、並びに抵抗Ｒ１を含む。スイッチ素子ＮＴ１及びＮＴ２は、Ｎチャネル型のＭＯＳＦＥＴである。スイッチ素子ＰＴ１は、Ｐチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＮＴ１の第１端は、ノードＮ１に接続される。スイッチ素子ＮＴ１の第２端は、接地される。スイッチ素子ＮＴ１のゲートは、出力回路１３３の出力端に接続される。

抵抗Ｒ１の第１端は、ノードＮ１に接続される。抵抗Ｒ１の第２端には、電圧ＶＢＩＡＳが入力される。電圧ＶＢＩＡＳは、例えば半導体装置１の内部の電圧源（図示せず）から供給される電圧である。しかしながら、電圧ＶＢＩＡＳはこれに限られるものではなく、例えば、電圧ＶＩＮであってもよい。

スイッチ素子ＰＴ１の第１端には、電圧ＶＢＩＡＳが入力される。スイッチ素子ＮＴ２の第２端は、接地される。スイッチ素子ＰＴ１のゲート及びスイッチ素子ＮＴ２のゲートは、ノードＮ１に共通接続される。スイッチ素子ＰＴ１の第２端は、スイッチ素子ＮＴ２の第１端及び論理和回路１２１の第２入力端に共通接続される。スイッチ素子ＰＴ１の第２端とスイッチ素子ＮＴ２の第１端との間における電圧は、信号Ｓ３として論理和回路１３１の第２入力端に出力される。

以上のような電圧モニタ回路１４の構成により、スイッチ素子ＮＴＯＵＴの電圧ＶＧがスイッチ素子ＮＴ１の閾値電圧以上である場合に、ノードＮ１の電圧は“Ｌ”レベルになり、信号Ｓ３は“Ｈ”レベルになる。スイッチ素子ＮＴＯＵＴの電圧ＶＧがスイッチ素子ＮＴ１の閾値電圧未満の場合に、ノードＮ１の電圧は“Ｈ”レベルになり、信号Ｓ３は“Ｌ”レベルになる。

１．１．３ 出力回路の構成
実施形態に係る駆動回路１３の出力回路１３３の構成について、図３を用いて説明する。図３は、実施形態に係る半導体装置１の駆動回路１３に含まれる出力回路１３３の構成の一例を説明するための回路図である。なお、図３では、駆動回路１３－１に含まれる出力回路１３３の構成が示され、以下の説明では、駆動回路１３－１に含まれる出力回路１３３の構成が説明される。駆動回路１３－２に含まれる出力回路１３３の構成については、駆動回路１３－１に含まれる出力回路１３３と同等の構成についての説明を省略し、駆動回路１３－１に含まれる出力回路１３３と異なる構成について主に説明する。

出力回路１３３は、定電流源Ｉ１、カレントミラーＣＭ１、カレントミラーＣＭ２、転送制御回路ＳＷＴＣ、及びスルーレート制御回路ＳＴＢＣを含む。

定電流源Ｉ１は、カレントミラーＣＭ１に電流を供給する。カレントミラーＣＭ１は、定電流源Ｉ１の電流に基づく電流を生成し、カレントミラーＣＭ２に、当該生成した電流を流す。カレントミラーＣＭ２は、カレントミラーＣＭ１の電流に基づく電流を生成し、出力回路１３３の出力端に電流を流す。転送制御回路ＳＷＴＣは、出力回路１３３に入力される信号Ｓ５に基づいて、カレントミラーＣＭ１、及びカレントミラーＣＭ２に流れる電流を制御し、また、出力回路１３３の出力端の電圧を制御する。スルーレート制御回路ＳＴＢＣは、出力回路１３３の出力端に、出力回路１３３の出力端の電圧を安定させるための電流を流す。

定電流源Ｉ１は、ノードＮ２に接続される。定電流源Ｉ１には、例えば電圧ＶＢＩＡＳが入力される。定電流源Ｉ１は、入力された電圧ＶＢＩＡＳに基づく電流をノードＮ２に出力する。

カレントミラーＣＭ１は、スイッチ素子ＮＴ３及びＮＴ４を含む。スイッチ素子ＮＴ３、及びＮＴ４は、Ｎチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＮＴ３の第１端は、スイッチ素子ＮＴ３のゲートとともにノードＮ２に接続される。スイッチ素子ＮＴ３の第２端は、転送制御回路ＳＷＴＣに接続される。

スイッチ素子ＮＴ４の第１端は、ノードＮ３に接続される。スイッチ素子ＮＴ４の第２端は、転送制御回路ＳＷＴＣに接続される。スイッチ素子ＮＴ４のゲートは、ノードＮ２に接続される。

以上のようなカレントミラーＣＭ１の構成により、スイッチ素子ＮＴ３を流れる定電流源Ｉ１の電流に基づいて、スイッチ素子ＮＴ４に流れる電流が生成される。

カレントミラーＣＭ２は、スイッチ素子ＰＴ２及びＰＴ３を含む。スイッチ素子ＰＴ２、及びＰＴ３は、Ｐチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＰＴ２の第１端には、昇圧回路１２の電圧ＶＣＰが入力される。スイッチ素子ＰＴ２の第２端は、スイッチ素子ＰＴ２のゲートとともにノードＮ３に接続される。

スイッチ素子ＰＴ３の第１端には、昇圧回路１２の電圧ＶＣＰが入力される。スイッチ素子ＰＴ３の第２端は、端子ＰＯＵＴ１を介してスイッチ素子ＮＴＯＵＴ１のゲートに接続される。なお、図示しないが、駆動回路１３－２において、スイッチ素子ＰＴ３の第２端は、端子ＰＯＵＴ２を介してスイッチ素子ＮＴＯＵＴ２のゲートに接続される。スイッチ素子ＰＴ３のゲートは、ノードＮ３に接続される。

以上のようなカレントミラーＣＭ２の構成により、スイッチ素子ＰＴ２を流れる電流に基づいて、スイッチ素子ＰＴ３に流れる電流が生成される。これにより、スイッチ素子ＰＴ３に流れる電流は、スイッチ素子ＮＴＯＵＴのゲートを充電する。また、スイッチ素子ＰＴ３を流れる電流は、昇圧回路１２の電圧ＶＣＰに基づく電流である。これにより、昇圧回路１２の電圧ＶＣＰが、スイッチ素子ＮＴＯＵＴのゲートに転送される。

転送制御回路ＳＷＴＣは、スイッチ素子ＮＴ５、ＮＴ６、及びＮＴ７、抵抗Ｒ２、並びに反転回路ＩＮＶＣ１を含む。スイッチ素子ＮＴ５、ＮＴ６、及びＮＴ７は、Ｎチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＮＴ５の第１端は、スイッチ素子ＮＴ３の第２端に接続される。スイッチ素子ＮＴ５の第２端は、接地される。スイッチ素子ＮＴ５のゲートは、論理積回路１３２の信号Ｓ５が入力される。

スイッチ素子ＮＴ６の第１端は、スイッチ素子ＮＴ４の第２端に接続される。スイッチ素子ＮＴ６の第２端は、接地される。スイッチ素子ＮＴ６のゲートは、論理積回路１３２の信号Ｓ５が入力される。

反転回路ＩＮＶＣ１は、入力端及び出力端を含む。反転回路ＩＮＶＣ１の入力端は、論理積回路１３２の信号Ｓ５が入力される。反転回路ＩＮＶＣ１は、信号Ｓ５の電圧レベル（“Ｈ”レベル又は“Ｌ”レベル）を反転した信号／Ｓ５を生成する。より具体的には、反転回路ＩＮＶＣ１は、信号Ｓ５が“Ｈ”レベルである場合に、信号／Ｓ５を“Ｌ”レベルとし、信号Ｓ５が“Ｌ”レベルである場合に、信号／Ｓ５を“Ｈ”レベルとする。反転回路ＩＮＶＣ１の出力端からは、信号／Ｓ５が出力される。

スイッチ素子ＮＴ７の第１端は、抵抗Ｒ２を介して、スイッチ素子ＰＴ３の第２端（出力回路１３３の出力端）に接続される。スイッチ素子ＮＴ７の第２端は、接地される。スイッチ素子ＮＴ７のゲートは、反転回路ＩＮＶＣ１の出力端に接続され、信号／Ｓ５が入力される。

以上のような転送制御回路ＳＷＴＣの構成により、信号Ｓ５が“Ｈ”レベルである場合に、スイッチ素子ＮＴ５及びＮＴ６はオン状態になり、スイッチ素子ＮＴ７はオフ状態になる。これにより、カレントミラーＣＭ１及びカレントミラーＣＭ２に電流が流れ、昇圧回路１２の電圧ＶＣＰが、端子ＰＯＵＴを介して、スイッチ素子ＮＴＯＵＴのゲートに転送される。信号Ｓ５が“Ｌ”レベルである場合に、スイッチ素子ＮＴ５及びＮＴ６はオフ状態になり、スイッチ素子ＮＴ７はオン状態になる。これにより、スイッチ素子ＮＯＵＴのゲートはスイッチ素子ＮＴ７を介して接地され、スイッチ素子ＮＯＵＴのゲートの電圧ＶＧは、接地電圧ＶＳＳになる。

スルーレート制御回路ＳＴＢＣは、スイッチ素子ＮＴ８及びＰＴ４、抵抗Ｒ３、並びに遅延回路ＤＬＹＣを含む。スイッチ素子ＮＴ８は、Ｎチャネル型のＭＯＳＦＥＴである。スイッチ素子ＰＴ４は、Ｐチャネル型のＭＯＳＦＥＴである。

抵抗Ｒ３の第１端には、昇圧回路１２の電圧ＶＣＰが入力される。抵抗Ｒ３の第２端は、ノードＮ４に接続される。

スイッチ素子ＰＴ４の第１端には、昇圧回路１２の電圧ＶＣＰが入力される。スイッチ素子ＰＴ４の第２端は、スイッチ素子ＰＴ３の第２端、及び抵抗Ｒ２の第１端に接続される。スイッチ素子ＰＴ４のゲートは、ノードＮ４に接続される。オン状態におけるスイッチ素子ＰＴ４の抵抗値は、例えばオン状態におけるスイッチ素子ＰＴ３の抵抗値よりも小さい。なお、以降の説明において、オン状態におけるスイッチ素子の抵抗を、オン抵抗と呼称する。スイッチ素子ＰＴ３をスイッチ素子ＰＴ４よりもオン抵抗の値が大きい素子とすることで、カレントミラー回路ＣＭ２のスイッチ素子ＰＴ３に流れる大電流の発生を抑制し得る。なお、スイッチ素子ＰＴ３及びＰＴ４の各々のオン抵抗の値は、例えばスイッチ素子ＮＴＯＵＴの耐圧特性やオン抵抗の値等により適宜変更し得る。

遅延回路ＤＬＹＣは、入力端及び出力端を含む。遅延回路ＤＬＹＣの入力端は、論理積回路１３２の信号Ｓ５が入力される。遅延回路ＤＬＹＣは、信号Ｓ５に基づいて信号Ｓ６を生成する。より具体的には、遅延回路ＤＬＹＣは、信号Ｓ５が“Ｌ”レベルから“Ｈ”レベルになった場合に、第１期間の経過後、信号Ｓ６を“Ｌ”レベルから“Ｈ”レベルにする。すなわち、遅延回路ＤＬＹＣは、信号Ｓ６の“Ｌ”レベルから“Ｈ”レベルへの変化（以下、立ち上がりとも呼ぶ）を、信号Ｓ５の立ち上がりに対して第１期間だけ遅延させる。遅延回路ＤＬＹＣは、信号Ｓ５が“Ｈ”レベルであり、かつ第１期間が経過していない場合、及び信号Ｓ５が“Ｌ”レベルである場合に、信号Ｓ６を“Ｌ”レベルにする。遅延回路ＤＬＹＣの出力端は、信号Ｓ６を出力する。

なお、遅延回路ＤＬＹＣは、信号Ｓ６の立ち上がりを、第１期間とは異なる第２期間だけ遅延させてもよい。第２期間は、例えば、信号Ｓ５が“Ｌ”レベルから“Ｈ”レベルになる時刻から、後述する半導体装置１の駆動動作によりスイッチ素子ＮＴＯＵＴのゲートの電圧が所定の電圧になる時刻までの期間である。所定の電圧は、接地電圧ＶＳＳよりも高く、電圧ＶＣＰ未満の電圧である。遅延回路ＤＬＹＣは、例えば所定の電圧を、スイッチ素子ＰＴ３のオン抵抗、電圧ＶＣＰ等に基づいて、予め設定する。なお、遅延回路ＤＬＹＣは、例えばスイッチ素子ＮＴＯＵＴのゲートの電圧をモニタする構成を有してもよく、この場合、第２期間は、遅延回路ＤＬＹＣによりモニタしたスイッチ素子ＮＴＯＵＴのゲートの電圧が、所定の電圧以上となる期間であってもよい。

スイッチ素子ＮＴ８の第１端は、ノードＮ４に接続される。スイッチ素子ＮＴ８の第２端は、接地される。スイッチ素子ＮＴ８のゲートは、遅延回路ＤＬＹＣの出力端に接続され、信号Ｓ６が入力される。

以上のようなスルーレート制御回路ＳＴＢＣの構成により、スイッチ素子ＮＴＯＵＴのゲートの電圧が所定の電圧まで充電された場合に、スイッチ素子ＮＴ８及びＰＴ４はオン状態になり、スイッチ素子ＰＴ４に電流が流れる。これにより、スイッチ素子ＰＴ４に流れる電流は、スイッチ素子ＰＴ３に流れる電流とともに、スイッチ素子ＮＴＯＵＴのゲートを充電し、昇圧回路１２の電圧ＶＣＰが、スイッチ素子ＮＴＯＵＴのゲートに転送される。上述のように、スイッチ素子ＰＴ４のオン抵抗は、スイッチ素子ＰＴ３のオン抵抗よりも小さい。これにより、スイッチ素子ＰＴ４に流れる電流は、スイッチ素子ＰＴ３に流れる電流よりも大きい。このため、スイッチ素子ＰＴ４に流れる電流は、例えばノイズ等によるスイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧ１及びＶＧ２の変動を抑制し得る。

１．２ 動作
実施形態に係る半導体装置１の動作について、図４を用いて説明する。図４は、実施形態に係る半導体装置１における駆動動作の例を示すタイミングチャートである。駆動動作は、制御回路１０がスイッチ２を駆動させる旨のコマンドを受信してから、制御回路１０がスイッチ２の駆動を停止させる旨のコマンドを受信するまでの半導体装置１の動作である。図４では、駆動動作中に、スイッチ素子ＮＴＯＵＴ１のゲートの短絡が発生した場合が示される。

また、以下の説明では、駆動回路１３－１の信号Ｓ３、Ｓ４、及びＳ５と、駆動回路１３－２の信号Ｓ３、Ｓ４、及びＳ５と、を区別する場合に、それぞれを信号Ｓ３＿１、Ｓ４＿１、及びＳ５＿１、並びに信号Ｓ３＿２、Ｓ４＿２、及びＳ５＿２と呼ぶ。

また、以下の説明では、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１と、スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々の閾値電圧とが同等である場合を例に示す。閾値電圧ＶＮＴ１は、接地電圧ＶＳＳよりも高い電圧である。しかしながら、これに限られるものではなく、閾値電圧ＶＮＴ１は、スイッチ素子ＮＴＯＵＴの閾値電圧よりも高くてもよいし、スイッチ素子ＮＴＯＵＴの閾値電圧未満でもよい。

また、以下の説明では、昇圧回路１２が電圧ＶＩＮを電圧Ｖ１に昇圧して出力する場合を示す。電圧Ｖ１は、昇圧回路１２の電圧ＶＣＰの最大値と同等であり、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１よりも高い電圧である。

時刻Ｔ１において、制御回路１０は、スイッチ２を駆動させる旨のコマンドを受信する。これにより、半導体装置１の駆動動作が開始する（図４中、駆動動作の開始）。受信したコマンドに基づいて、制御回路１０は、信号Ｓ１を“Ｌ”レベルから“Ｈ”レベルとする。また、信号Ｓ１の変化に基づいて、駆動回路１３のパルス生成回路１３０は、信号Ｓ２を“Ｌ”レベルから“Ｈ”レベルとする。

時刻Ｔ１において、電圧ＶＧ１は閾値電圧ＶＮＴ１よりも低い。このため、電圧モニタ回路１４は、モニタした電圧ＶＧ１に基づいて、信号Ｓ３を“Ｌ”レベルとする。論理和回路１３１は、“Ｈ”レベルの信号Ｓ２、及び“Ｌ”レベルの信号Ｓ３に基づき、“Ｈ”レベルの信号Ｓ４を出力する。論理積回路１３２は、“Ｈ”レベルの信号Ｓ１、及び“Ｈ”レベルの信号Ｓ４に基づき、“Ｈ”レベルの信号Ｓ５を出力する。

オシレータ１１は、“Ｈ”レベルの信号Ｓ１に基づいてクロック信号を生成する。当該生成されたクロック信号に基づいて、昇圧回路１２は、電圧ＶＩＮを電圧Ｖ１に昇圧し、昇圧された電圧Ｖ１が、駆動回路１３の出力回路１３３の第２入力端に転送される。駆動回路１３の出力回路１３３は、“Ｈ”レベルの信号Ｓ５に基づいて、スイッチ素子ＮＴＯＵＴのゲートの充電を開始する（図４中、充電の開始）。なお、スイッチ素子ＮＴＯＵＴのゲートの充電が完了するまで、昇圧回路１２の電圧ＶＣＰは電圧Ｖ１よりも低い。また、駆動回路１３－１の出力回路１３３の出力端には、スイッチ素子ＮＴＯＵＴ１のゲートを充電するための電流ＩＧ１が流れる。駆動回路１３－２の出力回路１３３の出力端には、スイッチ素子ＮＴＯＵＴ２のゲートを充電するための電流ＩＧ２が流れる。

時刻Ｔ２において、スイッチ素子ＮＴＯＵＴのゲートが、閾値電圧ＶＮＴ１まで充電される。これにより、電圧モニタ回路１３は、電圧ＶＧに基づいて、信号Ｓ３を、“Ｌ”レベルから“Ｈ”レベルとする。

また、スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２は、オフ状態からオン状態になる。

時刻Ｔ３において、電圧ＶＧ１、ＶＧ２、及びＶＣＰが、電圧Ｖ１になり、スイッチ素子ＮＴＯＵＴ１及びスイッチ素子ＮＴＯＵＴ２の各々のゲートの充電が完了する（図４中、充電の完了）。これにより、電流ＩＧ１及びＩＧ２は、ほとんど流れなくなる。

時刻Ｔ４において、駆動回路１３のパルス生成回路１３０は、時刻Ｔ１から第１期間の経過後、信号Ｓ２を“Ｈ”レベルから“Ｌ”レベルとする。

時刻Ｔ５において、スイッチ素子ＮＴＯＵＴ１のゲートの短絡が発生する。短絡の発生により、駆動回路１３－１の出力回路１３３の出力端に、電流ＩＧ１が流れ、電圧ＶＧ１の低下が発生する。なお、電圧ＶＧ１の低下とともに、昇圧回路１２の電圧ＶＣＰ、及び電圧ＶＧ２も低下する。また、電圧ＶＧ２の時間に対する電圧降下の割合は、電圧ＶＧ１の時間に対する電圧降下の割合よりも小さい。

時刻Ｔ６において、スイッチ素子ＮＴＯＵＴ１のゲートの短絡により、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１が、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１未満になる。これにより、電圧モニタ回路１３－１は、電圧ＶＧ１に基づいて、信号Ｓ３＿１を“Ｈ”レベルから“Ｌ”レベルとする。論理和回路１３１は、“Ｌ”レベルの信号Ｓ３＿１、及び“Ｌ”レベルの信号Ｓ２に基づいて、“Ｌ”レベルの信号Ｓ４＿１を出力する。論理積回路１３２は、“Ｈ”レベルの信号Ｓ１、及び“Ｌ”レベルの信号Ｓ４＿１に基づいて、“Ｌ”レベルの信号Ｓ５＿１を出力する。これにより、駆動回路１３－１の出力回路１３３は、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１を接地電圧ＶＳＳとする。このため、電流ＩＧ１の供給が停止される。電流ＩＧ１が流れなくなることにより、昇圧回路１２の電圧ＶＣＰ、及びスイッチ素子ＮＴＯＵＴ２のゲートの電圧ＶＧ２が、再び電圧Ｖ１になる。

また、スイッチ素子ＮＴＯＵＴ１は、オン状態からオフ状態になる。スイッチ素子ＮＴＯＵＴ２は、オン状態を維持する。

時刻Ｔ７において、制御回路１０は、スイッチ２の駆動を停止させる旨のコマンドを受信し、受信したコマンドに基づいて、信号Ｓ１が、“Ｈ”レベルから“Ｌ”レベルになる。これにより、信号Ｓ３＿２、Ｓ４＿２、Ｓ５＿２が“Ｈ”レベルから“Ｌ”レベルになり、昇圧回路１２による電圧ＶＩＮの昇圧が停止される。また、電圧ＶＧ２、及びＶＣＰが接地電圧ＶＳＳになり、スイッチ素子ＮＴＯＵＴ２が、スイッチ素子ＮＴＯＵＴ１とともにオフ状態になる。このようにして、半導体装置１の駆動動作が終了する（図４中、駆動動作の終了）。

１．３ 本実施形態に係る効果
実施形態によれば、短絡による電流の増加を抑制することができる。実施形態の効果について、以下に説明する。

Ｎチャネル型のＭＯＳＦＥＴである外部のスイッチ素子をロウサイドで用いる場合、外部のスイッチ素子の第１端には、例えば外部電源等により駆動されるＬＥＤやソレノイドなどの負荷が接続される。外部のスイッチ素子の第２端は、例えば接地される。外部のスイッチ素子のゲートには、外部のスイッチ素子を駆動するための半導体装置が接続される。半導体装置は、外部のスイッチ素子のゲートに電圧を入力し、外部のスイッチ素子を駆動することで、負荷に流れる電流を外部のスイッチ素子の第１端から外部のスイッチ素子の第２端に流す。外部のスイッチ素子を駆動する際、半導体装置は、外部のスイッチ素子のゲートに、例えば１０Ｖ以上２０Ｖ未満の電圧を出力する。

一方、Ｎチャネル型のＭＯＳＦＥＴである外部のスイッチ素子をハイサイドで用いる場合、外部のスイッチ素子の第１端には、例えばポータブル電子機器等の外部電源がＵＳＢ端子等を介して接続される。外部のスイッチ素子の第２端は、例えば外部のスイッチ素子の第１端に接続された外部電源とは異なる電源ＩＣやバッテリ等に接続される。外部のスイッチ素子のゲートには、外部のスイッチ素子を駆動するための半導体装置が接続される。外部電源は、例えば、４０Ｖ～５０Ｖで駆動し、外部のスイッチ素子の第１端には、例えば４０Ｖの電圧が入力される。一般的に、外部のスイッチ素子のオン抵抗の値は、例えば１０ｍΩである。外部電源から外部のスイッチ素子の第１端に流れる負荷電流が、例えば１０Ａである場合、外部のスイッチ素子の第１端と外部のスイッチ素子の第２端との電位差は、外部のスイッチ素子の第１端に入力される電圧よりも十分に低い１００ｍＶである。これにより、外部のスイッチ素子の第２端の電圧は、外部のスイッチ素子の第１端の電圧と約同一の電圧（例えば、（４０－０．１）Ｖ）である。このため、外部のスイッチ素子を駆動する際、半導体装置は、外部のスイッチ素子の第２端の電圧と外部のスイッチ素子の閾値電圧Ｖｔｈとを加算した電圧以上の電圧（例えば、（４０＋Ｖｔｈ）Ｖ以上の電圧）を、外部のスイッチ素子のゲートに入力する。すなわち、外部のスイッチ素子をハイサイドで用いる場合に、外部のスイッチ素子のゲートに入力される電圧は、外部のスイッチ素子をロウサイドで用いる場合に、外部のスイッチ素子のゲートに入力される電圧に比べて十分に大きい。このため、外部のスイッチ素子をハイサイドで用いる場合に、外部のスイッチ素子のゲートの短絡等により、半導体装置から外部のスイッチ素子のゲートへ流れる電流は、外部のスイッチ素子をロウサイドで用いる場合に、外部のスイッチ素子のゲートの短絡等により、半導体装置から外部のスイッチ素子のゲートへ流れる電流に比べて十分に大きくなる。したがって、外部のスイッチ素子をハイサイドで用いる場合に、外部のスイッチ素子のゲートの短絡等により半導体装置から外部のスイッチ素子のゲートへ流れる電流の増大を抑制することが好ましい。

実施形態によれば、昇圧回路１２は、電圧ＶＩＮを電圧ＶＣＰに昇圧して、駆動回路１３－１に出力する。駆動回路１３－１は、端子ＰＯＵＴ１を介して外部のスイッチ素子ＮＴＯＵＴ１のゲートに電圧ＶＣＰを転送する。これにより、駆動回路１３－１は、スイッチ素子ＮＴＯＵＴ１のゲートを充電し、スイッチ素子ＮＴＯＵＴ１を駆動する。電圧モニタ回路１４－１は、駆動回路１３－１により充電されたスイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１をモニタする。電圧モニタ回路１４－１は、電圧ＶＧ１が、電圧モニタ回路１４－１内のスイッチ素子ＮＴＯＵＴ１の閾値電圧ＶＮＴ１以上の場合に“Ｈ”レベルになり、電圧ＶＧ１が閾値電圧ＶＮＴ１未満の場合に“Ｌ”レベルになる信号Ｓ３を生成する。駆動回路１３－１は、“Ｌ”レベルの信号Ｓ３に基づいて、スイッチ素子ＮＴＯＵＴ１のゲートへの電圧ＶＣＰの転送を停止する。これにより、半導体装置１は、スイッチ素子ＮＴＯＵＴ１のゲートの短絡により、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１がスイッチ素子ＮＴＯＵＴ１の閾値電圧ＶＮＴ１未満となった場合、“Ｌ”レベルの信号Ｓ３に基づいて、短絡が発生したスイッチ素子ＮＴＯＵＴ１のゲートへの電圧ＶＣＰの転送を停止することができる。このため、短絡が発生したスイッチ素子ＮＴＯＵＴ１のゲートへ流れる電流の増大を抑制することができる。したがって、外部のスイッチ素子をハイサイドで用いる場合であっても、スイッチ素子ＮＴＯＵＴのゲートの短絡による電流の増加を抑制することができる。なお、実施形態に係る半導体装置１が駆動回路１３及び電圧モニタ回路１４をそれぞれ１つ有する場合であっても、同様の効果が奏せられる。

また、実施形態によれば、昇圧回路１２は、駆動回路１３－１とともに、駆動回路１３－２に電圧ＶＣＰを出力する。駆動回路１３－２は、端子ＰＯＵＴ２を介して外部のスイッチ素子ＮＴＯＵＴ２のゲートに電圧ＶＣＰを転送する。これにより、駆動回路１３－２は、スイッチ素子ＮＴＯＵＴ２のゲートを充電し、スイッチ素子ＮＴＯＵＴ２を駆動する。すなわち、半導体装置１は、外部のスイッチ２内の２つのスイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２を並行に駆動する。これにより、例えば、スイッチ素子ＮＴＯＵＴ１のゲートの短絡が発生した場合に、スイッチ素子ＮＴＯＵＴ１のゲートへの電圧ＶＣＰの転送を停止することで、昇圧回路１２の電圧ＶＣＰの大幅な低下を抑制し、かつ短絡が発生していないスイッチ素子ＮＴＯＵＴ２のゲートの電圧ＶＧ２の大幅な低下を抑制することもできる。このため、半導体装置１は、スイッチ素子ＮＴＯＵＴ１の駆動を停止する一方、スイッチ素子ＮＴＯＵＴ２の駆動を維持することができる。したがって、スイッチ２内のスイッチ素子ＮＴＯＵＴの短絡により、スイッチ２内の短絡が発生していないスイッチ素子ＮＴＯＵＴがオフ状態になることを抑制することができる。

２． 変形例
なお、上述の実施形態は、種々の変形が可能である。

以下に、変形例に係る半導体装置について説明する。以下では、変形例に係る半導体装置１の構成及び動作について、実施形態に係る半導体装置と相違する点を中心に説明する。変形例に係る半導体装置によっても、実施形態と同様の効果が奏せられる。

２．１ 第１変形例
上述の実施形態では、電圧モニタ回路１４のスイッチ素子ＮＴ１のゲートに、スイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧが直接入力される例を示したが、これに限られない。例えば、電圧モニタ回路１４のスイッチ素子ＮＴ１のゲートに、スイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧを降下した電圧が、入力されてもよい。

第１変形例に係る半導体装置１について、図５を用いて説明する。図５は、第１変形例に係る半導体装置１の電圧モニタ回路１４－１の構成の一例を説明するための回路図である。なお、図５では、例として電圧モニタ回路１４－１の構成が示され、以下の説明では、電圧モニタ回路１４－１の構成が主に説明される。電圧モニタ回路１４－２の構成については、電圧モニタ回路１４－１と同等の構成についての説明を省略し、電圧モニタ回路１４－１と異なる構成について主に説明する。

なお、第１変形例に係る半導体装置１の電圧モニタ回路１４を除く構成は、実施形態と同等であるため、その説明を省略する。

第１変形例に係る電圧モニタ回路１４は、レベルシフト回路１４０を含む。

レベルシフト回路１４０は、スイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧを降下させるための回路である。

レベルシフト回路１４０は、スイッチ素子ＮＴ９及び抵抗Ｒ４を含む。スイッチ素子ＮＴ９は、スイッチ素子ＮＴ９の第１端と、スイッチ素子ＮＴ９の第２端との間の電位差を、昇圧回路１２の電圧Ｖ１以上とし得る、高耐圧のＮチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＮＴ９の第１端は、駆動回路１３－１の出力回路１３３の出力端に接続される。なお、図示しないが、電圧モニタ回路１４－２において、スイッチ素子ＮＴ９の第１端は、駆動回路１３－２の出力回路１３３の出力端に接続される。スイッチ素子ＮＴ９の第２端は、スイッチ素子ＮＴ１のゲートに接続される。スイッチ素子ＮＴ９のゲートには、参照電圧ＶＲＥＦ１が入力される。参照電圧ＶＲＥＦ１は、参照電圧ＶＲＥＦ１とスイッチ素子ＮＴ９の閾値電圧ＶＮＴ９との差分電圧（ＶＲＥＦ１－ＶＮＴ９）が、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１以上、昇圧回路１２の電圧Ｖ１未満となる電圧である。参照電圧ＶＲＥＦ１は、例えば電圧ＶＢＩＡＳとは異なる半導体装置１の内部の電圧源から供給される。しかしながら、これに限られるものではなく、参照電圧ＶＲＥＦ１は、電圧ＶＢＩＡＳと同一の半導体装置１の内部の電圧源から供給されてもよいし、半導体装置１の外部から供給される電圧ＶＩＮであってもよい。

抵抗Ｒ４の第１端は、スイッチ素子ＮＴ１のゲート、及びスイッチ素子ＮＴ９の第２端に接続される。抵抗Ｒ４の第２端は接地される。

第１変形例に係る電圧モニタ回路１４のレベルシフト回路１４０を除く構成は、実施形態に係る電圧モニタ回路１４の構成と同等である。

第１変形例に係る半導体装置１の動作について説明する。第１変形例に係る動作は、スイッチ素子ＮＴ１のゲートに入力される電圧を除き、実施形態と実質的に同等である。以下では、スイッチ素子ＮＴ１のゲートに入力される電圧について主に説明し、それを除く説明を省略する。

時刻Ｔ２において、スイッチ素子ＮＴ９がオン状態になり、スイッチ素子ＮＴ９の第２端の電圧がスイッチ素子ＮＴ１のゲートに入力される。スイッチ素子ＮＴ９の第２端の電圧は、上述の差分電圧（ＶＲＥＦ１－ＶＮＴ９）である。これにより、スイッチ素子ＮＴ１がオン状態になり、信号Ｓ３は、“Ｌ”レベルから“Ｈ”レベルになる。

また、時刻Ｔ６において、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１が低下し、スイッチ素子ＮＴ９がオフ状態になる。これにより、スイッチ素子ＮＴ１がオフ状態になり、信号Ｓ３は、“Ｈ”レベルから“Ｌ”レベルになる。

第１変形例によれば、スイッチ素子ＮＴ１のゲートには、差分電圧（ＶＲＥＦ１－ＶＮＴ９）以下の電圧が入力される。これにより、充電されたスイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧがスイッチ素子ＮＴ１のゲートに入力可能な電圧よりも高い場合であっても、電圧ＶＧがスイッチ素子ＮＴ１のゲートに直接入力されることによるスイッチ素子ＮＴ１の劣化及び破壊を抑制することができる。

２．２ 第２変形例
上述の実施形態では、スイッチ素子ＮＴＯＵＴのゲートの短絡が発生した場合に、短絡が発生したスイッチ素子ＮＴＯＵＴのゲートへの電圧の転送を停止する例を示したが、これに限られない。例えば、電圧モニタ回路１４が、短絡が発生したスイッチ素子ＮＴＯＵＴのゲートへの電圧の転送を停止した後、スイッチ素子ＮＴＯＵＴのゲートの短絡が解消した場合に、自動復帰回路により、当該スイッチ素子のゲートへの電圧ＶＣＰの転送を再開させてもよい。

第２変形例に係る半導体装置１の構成について、図６を用いて説明する。図６は、第２変形例に係る半導体装置１の電圧モニタ回路１４－１の構成の一例を説明するための回路図である。なお、以下の説明では、電圧モニタ回路１４－１の構成が主に説明され、電圧モニタ回路１４－２の構成については、電圧モニタ回路１４－１と同等の構成についての説明を省略し、電圧モニタ回路１４－１と異なる構成について主に説明する。また、第２変形例に係る半導体装置１の電圧モニタ回路１４を除く構成は、実施形態と同等であるため、その説明を省略する。

第２変形例に係る電圧モニタ回路１４は、自動復帰回路１４１を含む。

自動復帰回路１４１は、短絡が解消した場合に、接地電圧ＶＳＳとされたスイッチ素子ＮＴＯＵＴのゲートの電圧を、自動的に、スイッチ素子ＮＴ１の閾値電圧以上の電圧にするための回路である。

自動復帰回路１４１は、スイッチ素子ＮＴ１０、ダイオードＤ、及び抵抗Ｒ５を含む。スイッチ素子ＮＴ１０は、Ｎチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＮＴ１０の第１端には、電圧ＶＢＩＡＳが入力される。スイッチ素子ＮＴ１０のゲートには、制御回路１０の信号Ｓ１が入力される。スイッチ素子ＮＴ１０の第２端は、直列に接続されるダイオードＤ、及び抵抗Ｒ５を介して、スイッチ素子ＮＴ１のゲート、及び駆動回路１３－１の出力回路１３３の出力端に接続される。ダイオードＤは、スイッチ素子ＮＴ１０と、抵抗Ｒ５との間に順方向に接続される。すなわち、ダイオードＤのアノードがスイッチ素子ＮＴ１０の第２端に接続され、ダイオードＤのカソードが抵抗Ｒ５の第１端に接続される。抵抗Ｒ５の第２端は、スイッチ素子ＮＴ１のゲート、及び駆動回路１３－１の出力回路１３３の出力端に接続される。なお、スイッチ素子ＮＴ１０のオン抵抗の値は、出力回路１３３の抵抗Ｒ２の抵抗値Ｒｖ２、及び抵抗Ｒ５の抵抗値Ｒｖ５に対して無視できるほどに小さい。また、第２変形例において、電圧ＶＢＩＡＳ、ダイオードＤの順方向電圧Ｖｆ、並びに抵抗Ｒ２及びＲ５は、後述する電圧ＶＲＴ１が後述する第１条件を満たすように構成される。

なお、図示しないが、電圧モニタ回路１４－２において、抵抗Ｒ５の第２端は、スイッチ素子ＮＴ１のゲート、及び駆動回路１３－２の出力回路１３３の出力端に接続される。

第２変形例に係る電圧モニタ回路１４の自動復帰回路１４１を除く構成は、実施形態に係る電圧モニタ回路１４の構成と同等である。

第２変形例に係る半導体装置１の動作について、図７を用いて説明する。図７は、第２変形例に係る半導体装置１における駆動動作の例を示すタイミングチャートである。

以下の説明では、実施形態の時刻Ｔ６と時刻Ｔ７との間の時刻において、電圧ＶＧ１が接地電圧ＶＳＳまで低下した後の動作について説明する。電圧ＶＧ１が接地電圧ＶＳＳまで低下するまでの動作は、実施形態と実質的に同等であるため、その説明を省略する。

時刻Ｔ２１において、スイッチ素子ＮＴＯＵＴ１のゲートの短絡が解消する（図７中、短絡の解消）。このとき、スイッチ素子ＮＴＯＵＴ１のゲートは、駆動回路１３－１の出力回路１３３に含まれる転送制御回路ＳＷＴＣの抵抗Ｒ２を介して接地され、自動復帰回路１４１のダイオードＤ及び抵抗Ｒ５を介して電圧ＶＢＩＡＳが供給される。これにより、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１は、下記式（１）で表される電圧ＶＲＴ１になる。なお、電圧ＶＲＴ１は、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１以上の電圧である（第１条件）。これにより、スイッチ素子ＮＴＯＵＴ１がオン状態になる。

ＶＲＴ１＝Ｒｖ２×（ＶＢＩＡＳ－Ｖｆ）／（Ｒｖ２＋Ｒｖ５）） （１）
また、スイッチ素子ＮＴ１のゲートに入力される電圧ＶＲＴ１に基づいて、電圧モニタ回路１４－１により、信号Ｓ３＿１が“Ｌ”レベルから“Ｈ”レベルになる。“Ｌ”レベルの信号Ｓ２、及び“Ｈ”レベルの信号Ｓ３＿１に基づいて、論理和回路１３１により、信号Ｓ４＿１が“Ｌ”レベルから“Ｈ”レベルになる。“Ｈ”レベルの信号Ｓ１、及び“Ｈ”レベルの信号Ｓ４＿１に基づいて、論理積回路１３２により、信号Ｓ５＿１が“Ｌ”レベルから“Ｈ”レベルになる。

また、“Ｈ”レベルの信号Ｓ５に基づいて、駆動回路１３－１の出力回路１３３により、スイッチ素子ＮＴＯＵＴ１のゲートの充電が開始される。スイッチ素子ＮＴＯＵＴ１のゲートの充電により、昇圧回路１２の電圧ＶＣＰ及びＶＧ２は電圧Ｖ１未満になる。これにより、スイッチ素子ＮＴＯＵＴ２のゲートも充電される。しかしながら、電圧ＶＧ２は、スイッチ素子ＮＴＯＵＴの閾値電圧ＶＮＴ１よりも高い電圧に維持される。すなわち、スイッチ素子ＮＴＯＵＴ２は、オン状態に維持される。なお、スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々のゲートの充電をする間、スイッチ素子ＮＴＯＵＴ１及びＮＴＯＵＴ２の各々のゲートには、それぞれ電流ＩＧ１及びＩＧ２が流れる。電流ＩＧ１は、電流ＩＧ２よりも大きい電流である。

時刻Ｔ２２において、スイッチ素子ＮＴＯＵＴ１及びスイッチ素子ＮＴＯＵＴ２の各々のゲートの充電が終了し、電圧ＶＧ１、ＶＧ２、及びＶＣＰが、電圧Ｖ１になる。

時刻Ｔ２３において、実施形態の時刻Ｔ７における動作と同等の動作により、信号Ｓ１、Ｓ３、Ｓ４、Ｓ５が、“Ｈ”レベルから“Ｌ”レベルになり、昇圧回路１２による電圧ＶＩＮの昇圧が停止される。また、電圧ＶＧ１、ＶＧ２、及びＶＣＰが接地電圧ＶＳＳになり、スイッチ素子ＮＴＯＵＴがオフ状態になる。このようにして、半導体装置１の駆動動作が終了する（図７中、駆動動作の終了）。

以上のような構成であれば、ゲートの短絡が発生し、オフ状態になったスイッチ素子ＮＴＯＵＴのゲートの短絡が解消した場合に、当該スイッチ素子ＮＴＯＵＴを、再度オン状態にするために、半導体装置１の動作を停止し、再度駆動させる必要がない。これにより、全てのスイッチ素子ＮＴＯＵＴのゲートを再度充電することによる電流の増大を抑制することができる。

なお、図６に示す例において、電圧モニタ回路１４がレベルシフト回路１４０を含まない場合を例に示したが、これに限られない。電圧モニタ回路１４は、レベルシフト回路１４０を含んでもよい。この場合、自動復帰回路１４１の抵抗Ｒ５の第２端は、第１変形例におけるスイッチ素子ＮＴ９の第１端、及び駆動回路１３の出力回路１３３の出力端に接続される。このような構成によれば、第１変形例と同等の効果を奏する。

２．３ 第３変形例
上述の第２変形例では、自動復帰回路１４１がＮチャネル型のＭＯＳＦＥＴを含む場合を示したが、これに限られない。自動復帰回路１４１は、Ｎチャネル型のＭＯＳＦＥＴの代わりに、Ｐチャネル型のＭＯＳＦＥＴ、及び反転回路を含んでもよい。

第３変形例に係る半導体装置１について、図８を用いて説明する。図８は、第３変形例に係る半導体装置１の電圧モニタ回路１４－１の構成の一例を説明するための回路図である。

なお、第３変形例に係る半導体装置１の自動復帰回路１４１を除く構成は、第２変形例と同等であるため、その説明を省略する。また、第３変形例に係る半導体装置１の動作は、第２変形例と実質的に同等であるため、その説明を省略する。

第３変形例に係る自動復帰回路１４１は、反転回路ＩＮＶＣ２、スイッチ素子ＰＴ５、ダイオードＤ、及び抵抗Ｒ５を含む。スイッチ素子ＰＴ５は、Ｐチャネル型のＭＯＳＦＥＴである。

反転回路ＩＮＶＣ２は、入力端及び出力端を含む。反転回路ＩＮＶＣ２の入力端には、制御回路１０の信号Ｓ１が入力される。反転回路ＩＮＶＣ２は、信号Ｓ１の電圧レベル（“Ｈ”レベル又は“Ｌ”レベル）を反転した信号Ｓ１を生成する。より具体的には、反転回路ＩＮＶＣ２は、信号Ｓ１が“Ｈ”レベルである場合に、信号Ｓ１を“Ｌ”レベルとし、信号Ｓ１が“Ｌ”レベルである場合に、信号Ｓ１を“Ｈ”レベルとする。反転回路ＩＮＶＣ２の出力端からは、生成された信号／Ｓ１が出力される。

スイッチ素子ＰＴ５の第１端には、電圧ＶＢＩＡＳが入力される。スイッチ素子ＰＴ５のゲートは、反転回路ＩＮＶＣ２の出力端に接続される。スイッチ素子ＰＴ５の第２端は、第２変形例におけるスイッチ素子ＮＴ１０の第２端と同等に、スイッチ素子ＮＴ１のゲートに接続される。

このような構成によっても、第２変形例と同等の効果を奏することができる。

なお、図８に示す例において、電圧モニタ回路１４がレベルシフト回路１４０を含まない場合を例に示したが、これに限られない。第３変形例に係る電圧モニタ回路１４は、レベルシフト回路１４０を含んでもよい。この場合、自動復帰回路１４１の抵抗Ｒ５の第２端は、第１変形例におけるスイッチ素子ＮＴ９の第１端、及び駆動回路１３の出力回路１３３の出力端に接続される。このような構成によれば、第１変形例と同等の効果を奏する。

２．４ 第４変形例
上述の第２変形例及び第３変形例では、スイッチ素子ＮＴＯＵＴのゲートの短絡が解消した場合に、当該スイッチ素子ＮＴＯＵＴのゲートの電圧が、抵抗値Ｒｖ２及びＲｖ５、電圧ＶＢＩＡＳ、並びにダイオードＤの順方向電圧Ｖｆで表される電圧ＶＲＴ１になる例を示したが、これに限られない。スイッチ素子ＮＴＯＵＴのゲートの短絡が解消した場合に、当該スイッチ素子ＮＴＯＵＴのゲートの電圧が、電圧ＶＢＩＡＳ、及び順方向電圧Ｖｆにより表される電圧になってもよい。

第４変形例に係る半導体装置１について、図９を用いて説明する。図９は、第４変形例に係る半導体装置１の出力回路１３３の構成の一例を説明するための回路図である。なお、第４変形例に係る半導体装置１の出力回路１３３を除く構成は、第２変形例及び第３変形例と同等とし得るため、その説明を省略する。

第４変形例では、転送制御回路ＳＷＴＣに含まれる反転回路ＩＮＶＣ１の入力端に、制御回路１０の信号Ｓ１が入力される。

出力回路１３３に含まれるその他の構成は、実施形態、第１変形例、第２変形例、及び第３変形例と同等である。

なお、第４変形例において、電圧ＶＢＩＡＳ、及びダイオードＤの順方向電圧Ｖｆは、後述する電圧ＶＲＴ２が後述する第２条件を満たすように構成される。

第４変形例に係る動作について説明する。なお、第４変形例に係る動作は、第２変形例の時刻Ｔ２１における電圧ＶＧの値を除き、第２変形例及び第３変形例と実質的に同等である。以下では、時刻Ｔ２１における電圧ＶＧについて主に説明し、その他の説明を省略する。

時刻Ｔ２１において、スイッチ素子ＮＴＯＵＴ１のゲートの短絡が解消した場合に、スイッチ素子ＮＴＯＵＴ１のゲートには、電圧モニタ回路１４－１の自動復帰回路１４１において、ダイオードＤを介して、電圧ＶＢＩＡＳが供給される。これにより、スイッチ素子ＮＴＯＵＴ１のゲートの電圧ＶＧ１は、下記式（２）で表される電圧ＶＲＴ２になる。なお、電圧ＶＲＴ２は、スイッチ素子ＮＴ１の閾値電圧ＶＮＴ１以上の電圧である（第２条件）。これにより、スイッチ素子ＮＴＯＵＴ１がオン状態になる。

ＶＲＴ２＝ＶＢＩＡＳ－Ｖｆ （２）
なお、電圧ＶＧ２は、第２変形例及び第３変形例と同等に、例えばスイッチ素子ＮＴＯＵＴ２の閾値電圧よりも高い電圧に維持され、スイッチ素子ＮＴＯＵＴ２はオン状態に維持される。

このような構成によっても、第２変形例及び第３変形例と同等の効果を奏することができる。

２．５ 第５変形例
上述の実施形態では、電圧ＶＧをモニタし、モニタした電圧ＶＧに基づいて信号Ｓ３を出力する電圧モニタ回路１４の一例を示したが、電圧モニタ回路１４の構成はこれに限られない。電圧モニタ回路１４は、下記の構成を含むものであってもよい。

第５変形例に係る半導体装置１について、図１０を用いて説明する。図１０は、第５変形例に係る半導体装置１の電圧モニタ回路１４の構成の一例を説明するための回路図である。なお、図１０では、電圧モニタ回路１４－１の構成が示され、以下の説明では、電圧モニタ回路１４－１の構成が説明される。電圧モニタ回路１４－２の構成については、電圧モニタ回路１４－１と同等の構成についての説明を省略し、電圧モニタ回路１４－１と異なる構成について主に説明する。

第５変形例に係る電圧モニタ回路１４は、コンパレータ回路ＣＭＰＣ、及び非反転回路ＮＩＮＶＣを含む。

コンパレータ回路ＣＭＰＣは、スイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧと後述する参照電圧との比較結果に基づいて、信号を生成する。非反転回路ＮＩＮＶＣは、当該コンパレータ回路ＣＭＰＣにより生成された信号の非反転信号を生成し、生成された非反転信号が、駆動回路１３の論理和回路１３１の第２入力端に出力される。

コンパレータ回路ＣＭＰＣは、定電流源Ｉ２、カレントミラーＣＭ３、及びカレントミラーＣＭ４を含む。

定電流源Ｉ２は、ノードＮ５に接続される。定電流源Ｉ２には、例えば電圧ＶＢＩＡＳが入力される。定電流源Ｉ２は、入力された電圧ＶＢＩＡＳに基づく電流をノードＮ５に出力する。

カレントミラーＣＭ３は、スイッチ素子ＮＴ１１、ＮＴ１２、及びＮＴ１３を含む。スイッチ素子ＮＴ１１、ＮＴ１２、及びＮＴ１３は、Ｎチャネル型のＭＯＳＦＥＴである。スイッチ素子ＮＴ１１、ＮＴ１２、及びＮＴ１３の各々のチャネルの幅Ｗ、及びチャネルの長さＬの比Ｗ／Ｌは、例えば同等である。

スイッチ素子ＮＴ１１の第１端は、スイッチ素子ＮＴ１１のゲートとともにノードＮ５に接続される。スイッチ素子ＮＴ１１の第２端は接地される。

スイッチ素子ＮＴ１２の第１端は、ノードＮ６に接続される。スイッチ素子ＮＴ１２の第２端は接地される。スイッチ素子ＮＴ１２のゲートは、スイッチ素子ＮＴ１１の第１端、及びスイッチ素子ＮＴ１１のゲートとともに、ノードＮ５に接続される。

スイッチ素子ＮＴ１３の第１端は、ノードＮ７に接続される。スイッチ素子ＮＴ１３の第２端は接地される。スイッチ素子ＮＴ１３のゲートは、スイッチ素子ＮＴ１１の第１端、スイッチ素子ＮＴ１１のゲート、及びスイッチ素子ＮＴ１２のゲートとともに、ノードＮ５に接続される。

以上のようなカレントミラーＣＭ３の構成により、スイッチ素子ＮＴ１１を流れる定電流源Ｉ２の電流に基づいて、スイッチ素子ＮＴ１２及びＮＴ１３に流れる電流が生成される。上述のように、スイッチ素子ＮＴ１１、ＮＴ１２、及びＮＴ１３の各々の比Ｗ／Ｌは同等であるため、スイッチ素子ＮＴ１１、ＮＴ１２、及びＮＴ１３の各々に流れる電流は、それぞれ同等である。

カレントミラーＣＭ４は、スイッチ素子ＰＴ６及びＰＴ７を含む。スイッチ素子ＰＴ６及びＰＴ７は、Ｐチャネル型のＭＯＳＦＥＴである。スイッチ素子ＰＴ６及びＰＴ７の各々のチャネルの幅Ｗ、及びチャネルの長さＬの比（Ｗ／Ｌ）は、例えば同等である。

スイッチ素子ＰＴ６の第１端は、スイッチ素子ＮＴＯＵＴ１のゲートに接続される。なお、図示しないが、電圧モニタ回路１４－２において、スイッチ素子ＰＴ６の第１端は、スイッチ素子ＮＴＯＵＴ２のゲートに接続される。スイッチ素子ＰＴ６の第２端は、ノードＮ６に接続される。スイッチ素子ＰＴ６のゲートは、ノードＮ７に接続される。

スイッチ素子ＰＴ７の第１端には、参照電圧ＶＲＥＦ２が入力される。参照電圧ＶＲＥＦ２は、昇圧回路１２の電圧Ｖ１未満の電圧である。参照電圧ＶＲＥＦ２は、例えば電圧ＶＢＩＡＳ、及び参照電圧ＶＲＥＦ１とは異なる半導体装置１の内部の電圧源から供給される。しかしながら、これに限られるものではなく、参照電圧ＶＲＥＦ２は、電圧ＶＢＩＡＳと同一の電圧源から供給されてもよいし、参照電圧ＶＲＥＦ１と同一の電圧源から供給されてもよい。また、参照電圧ＶＲＥＦ２は、電圧ＶＩＮであってもよい。スイッチ素子ＰＴ７の第２端は、スイッチ素子ＰＴ７のゲートとともに、ノードＮ７に接続される。

以上のようなカレントミラーＣＭ４の構成により、スイッチ素子ＰＴ７を流れる電流に基づいて、スイッチ素子ＰＴ６に流れる電流が生成される。上述のように、スイッチ素子ＰＴ６及びＰＴ７の各々の比Ｗ／Ｌは同等であることから、スイッチ素子ＮＴＯＵＴのゲートの電圧ＶＧが参照電圧ＶＲＥＦ２よりも高い場合、スイッチ素子ＰＴ６に流れる電流の大きさは、スイッチ素子ＰＴ７に流れる電流の大きさよりも大きくなる。電圧ＶＧが参照電圧ＶＲＥＦ２以下である場合、スイッチ素子ＰＴ６に流れる電流の大きさは、スイッチ素子ＰＴ７に流れる電流の大きさ以下になる。

以上のようなコンパレータ回路ＣＭＰＣの構成により、電圧ＶＧが参照電圧ＶＲＥＦ２よりも高い場合、ノードＮ６の電圧（以下、コンパレータ回路ＣＭＰＣの信号とも呼ぶ）は“Ｈ”レベルになる。電圧ＶＧが参照電圧ＶＲＥＦ２未満の場合、コンパレータ回路ＣＭＰＣの信号は“Ｌ”レベルになる（ノードＮ６の電圧は、接地電圧ＶＳＳになる）。

非反転回路ＮＩＮＶＣは、スイッチ素子ＮＴ１４、ＮＴ１５、ＰＴ８、及びＰＴ９を含む。スイッチ素子ＮＴ１４及びＮＴ１５は、Ｎチャネル型のＭＯＳＦＥＴである。スイッチ素子ＰＴ８及びＰＴ９は、Ｐチャネル型のＭＯＳＦＥＴである。

スイッチ素子ＰＴ８の第１端には、参照電圧ＶＲＥＦ２が入力される。スイッチ素子ＰＴ８の第２端は、ノードＮ８に接続される。スイッチ素子ＰＴ８のゲートは、ノードＮ６に接続される。

スイッチ素子ＮＴ１４の第１端は、ノードＮ８に接続される。スイッチ素子ＮＴ１４の第２端は、接地される。スイッチ素子ＮＴ１４のゲートは、ノードＮ６に接続される。

スイッチ素子ＰＴ９の第１端には、参照電圧ＶＲＥＦ２が入力される。スイッチ素子ＰＴ９の第２端は、駆動回路１３－１の論理和回路１３１の第２入力端に接続され、信号Ｓ３を出力する。スイッチ素子ＰＴ９のゲートは、ノードＮ８に接続される。

スイッチ素子ＮＴ１５の第１端は、駆動回路１３－１の論理和回路１３１の第２入力端に接続される。スイッチ素子ＮＴ１５の第２端は接地される。スイッチ素子ＮＴ１５のゲートは、ノードＮ８に接続される。

以上のような構成により、スイッチ素子ＮＴＯＵＴの電圧ＶＧが参照電圧ＶＲＥＦ２以上の場合、“Ｈ”レベルであるコンパレータ回路ＣＭＰＣの信号に基づいて、信号Ｓ３は“Ｈ”レベルになり、スイッチ素子ＮＴＯＵＴの電圧ＶＧが参照電圧ＶＲＥＦ２未満の場合、“Ｌ”レベルであるコンパレータ回路ＣＭＰＣの信号に基づいて、信号Ｓ３は“Ｌ”レベルになる。

第５変形例に係る動作について説明する。なお、実施形態の時刻Ｔ２及びＴ６における電圧ＶＧの値を除き、第５変形例に係る動作は、実施形態に係る動作と同等であるため、以下では、時刻Ｔ２及びＴ６における電圧ＶＧの値を主に説明し、その他の説明を省略する。

時刻Ｔ２において、電圧ＶＧが参照電圧ＶＲＥＦ２以上になり、電圧モニタ回路１４により、信号Ｓ３が“Ｌ”レベルから“Ｈ”レベルになる。

また時刻Ｔ６において、電圧ＶＧ１が参照電圧ＶＲＥＦ２未満になり、電圧モニタ回路１４により、信号Ｓ３が“Ｈ”レベルから“Ｌ”レベルになる。

その他の動作は、実施形態と同等であるため、その説明を省略する。

このような構成によっても、実施形態と同等の効果を奏することができる。

なお、第５変形例に係る電圧モニタ回路１４は、第２変形例に係る自動復帰回路１４１、又は第３変形例に係る自動復帰回路１４１を含んでもよい。この場合、自動復帰回路１４１の抵抗Ｒ５の第２端は、駆動回路１３の出力回路１３３の出力端、及びスイッチ素子ＰＴ６の第１端に接続される。なお、上述の電圧ＶＲＴ１は、参照電圧ＶＲＥＦ２よりも高い電圧になるように設定される。

また、第５変形例に係る半導体装置１は、第２変形例に係る自動復帰回路１４１、又は第３変形例に係る自動復帰回路１４１を含み、かつ第５変形例に係る半導体装置１の出力回路１３３が第４変形例に係る出力回路１３３と同等の構成を有するものであってもよい。なお、この場合、上述の電圧ＶＲＴ２は、参照電圧ＶＲＥＦ２よりも高い電圧になるように設定される。

また、第５変形例では、コンパレータ回路ＣＭＰＣを有する電圧モニタ回路１４の例を示したが、電圧モニタ回路１４の構成は、これに限られるものではない。電圧モニタ回路１４は、例えば公知のコンパレータ回路を含んでもよい。この場合、当該コンパレータ回路は、出力回路１３３の出力端の電圧に基づく電圧と、基準電圧との比較を行い、電圧モニタ回路１４は、当該比較結果に基づいて、信号Ｓ３を生成するように構成される。より具体的に、図１０の電圧モニタ回路１４－１において、コンパレータ回路ＣＭＰＣの代わりに、公知のコンパレータ回路を含み、当該コンパレータ回路の比較結果に基づく信号がスイッチ素子ＰＴ８のゲート、及びスイッチ素子ＮＴ１４のゲートに入力されてもよい。

３． その他
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…半導体装置、２…スイッチ、１０…制御回路、１１…オシレータ、１２…昇圧回路、１３、１３－１、１３－２…駆動回路、１４、１４－１、１４－２…電圧モニタ回路、１３０…パルス生成回路、１３１…論理和回路、１３２…論理積回路、１３３…出力回路、１４０…レベルシフト回路、１４１…自動復帰回路、ＣＭ１、ＣＭ２、ＣＭ３、ＣＭ４…カレントミラー、ＳＷＴＣ…転送制御回路、ＳＴＢＣ…スルーレート制御回路、ＩＮＶＣ１、ＩＮＶＣ２…反転回路、ＮＩＮＶＣ…非反転回路、ＤＬＹＣ…遅延回路、ＣＭＰＣ…コンパレータ回路、Ｉ１、Ｉ２…定電流源、ＮＴＯＵＴ、ＮＴＯＵＴ１、ＮＴＯＵＴ２、ＮＴ１～ＮＴ１５、ＰＴ１～ＰＴ９…スイッチ素子、ＰＶＩＮ、ＰＯＵＴ１、ＰＯＵＴ２、ＰＳ…端子。

Claims (8)

1. 第１電圧を生成するように構成された第１回路と、
   前記生成された第１電圧を第１端子に転送するように構成された第２回路と、
   前記第１端子の電圧が閾値電圧以上の場合に第１レベルとなり、前記第１端子の電圧が前記閾値電圧未満の場合に第２レベルとなる第１信号を生成するように構成された第３回路と、
   を備え、
   前記第３回路は、
   第１電流源に接続された第１端と、接地された第２端と、前記第１端とともに前記第１電流源に接続されたゲートと、を含む第１スイッチ素子と、
   第１ノードに接続された第１端と、接地された第２端と、前記第１電流源に接続されたゲートと、を含む第２スイッチ素子と、
   第２ノードに接続された第１端と、接地された第２端と、前記第１電流源に接続されたゲートと、を含む第３スイッチ素子と、
   前記第１端子の電圧に基づく電圧が入力される第１端と、前記第１ノードに接続された第２端と、前記第２ノードに接続されたゲートと、を含む第４スイッチ素子と、
   第２電圧が入力される第１端と、前記第２ノードに接続された第２端と、前記第２端とともに前記第２ノードに接続されたゲートと、を含む第５スイッチ素子と、
   前記第５スイッチ素子の第１端に接続された第１端と、第３ノードに接続された第２端と、前記第１ノードに接続されたゲートと、を含む第６スイッチ素子と、
   前記第６スイッチ素子の第２端に接続された第１端と、接地された第２端と、前記第１ノードに接続されたゲートと、を含む第７スイッチ素子と、
   前記第５スイッチ素子の第１端、及び前記第６スイッチ素子の第１端に接続された第１端と、前記第２回路に接続された第２端と、前記第３ノードに接続されたゲートと、を含む第８スイッチ素子と、
   前記第８スイッチ素子の第２端に接続された第１端と、接地された第２端と、前記第３ノードに接続されたゲートと、を含む第９スイッチ素子と、
   を備え、
   前記第２回路は、前記第２レベルの第１信号に基づいて、前記第１電圧の転送を停止するように構成され、
   前記第３回路は、前記第８スイッチ素子の第２端、及び前記第９スイッチ素子の第１端の電圧に基づいて、前記第２回路に前記第１信号を出力する、
   半導体装置。
2. 第１電圧を生成するように構成された第１回路と、
   前記生成された第１電圧を第１端子に転送するように構成された第２回路と、
   前記第１端子の電圧が閾値電圧以上の場合に第１レベルとなり、前記第１端子の電圧が前記閾値電圧未満の場合に第２レベルとなる第１信号を生成するように構成された第３回路と、
   第２電圧を出力可能に構成された第１電圧源と、
   前記第１電圧源と、前記第１端子とを、直列に接続する第１抵抗と、
   を備え、
   前記第２回路は、前記第２レベルの第１信号に基づいて、前記第１電圧の転送を停止するように構成され、
   前記第１電圧源には、第３レベル、及び前記第３レベルとは異なる第４レベルとなる第２信号が入力され、
   前記第１電圧源は、前記第３レベルの第２信号に基づいて、前記第１抵抗に前記第２電圧を出力する、
   半導体装置。
3. 前記第１電圧源は、
   第１素子と、
   前記第２電圧が入力される第１端と、前記第１素子に接続される第２端と、前記第２信号が入力されるゲートと、を含む第１スイッチ素子と、
   を備え、
   前記第１素子は、前記第１抵抗と前記第１スイッチ素子とを直列に接続する、
   請求項２記載の半導体装置。
4. 前記第１電圧源は、
   第１素子と、
   前記第２信号が入力される第１端と、前記第２信号に基づく第３信号を出力する第２端と、を含む第４回路と，
   前記第２電圧が入力される第１端と、前記第１素子に接続される第２端と、前記第３信号が入力されるゲートと、を含む第１スイッチ素子と、
   を備え、
   前記第１素子は、前記第１抵抗と前記第１スイッチ素子とを直列に接続する、
   請求項２記載の半導体装置。
5. 前記第２回路は、
   前記第１端子を接地させる第５回路、
   を備え、
   前記第５回路は、前記第２レベルの第１信号、又は前記第４レベルの第２信号に基づいて、前記第１端子を接地させるように構成された、
   請求項２乃至請求項４のいずれか一項記載の半導体装置。
6. 第１電圧を生成するように構成された第１回路と、
   前記生成された第１電圧を第１端子に転送するように構成された第２回路と、
   前記第１端子の電圧が閾値電圧以上の場合に第１レベルとなり、前記第１端子の電圧が前記閾値電圧未満の場合に第２レベルとなる第１信号を生成するように構成された第３回路と、
   を備え、
   前記第２回路は、
   前記第１端子を接地させる第５回路、
   を備え、
   前記第２回路は、前記第２レベルの第１信号に基づいて、前記第１電圧の転送を停止するように構成され、
   前記第５回路は、前記第２レベルの第１信号、又は第４レベルの第２信号に基づいて、前記第１端子を接地させるように構成された、
   半導体装置。
7. 前記第３回路は、
   第３電圧が入力される第１端と、接地された第２端と、前記第１端子の電圧に基づく電圧が入力されるゲートと、を含む第１０スイッチ素子と、
   前記第１０スイッチ素子の第１端に接続された第１端と、前記第２回路に接続された第２端と、前記第１０スイッチ素子の第１端に接続されたゲートと、を含む第１１スイッチ素子と、
   前記第１１スイッチ素子の第２端に接続された第１端と、接地された第２端と、前記第１０スイッチ素子の第１端に接続されたゲートと、を含む第１２スイッチ素子と、
   を備え、
   前記第３回路は、前記第１１スイッチ素子の第２端、及び前記第１２スイッチ素子の第１端の電圧に基づいて、前記第２回路に前記第１信号を出力する、
   請求項１乃至請求項６のいずれか一項記載の半導体装置。
8. 前記半導体装置は、
   前記第１端子に接続される第１端と、前記第１０スイッチ素子のゲートに接続された第２端と、ゲートと、を含む第１３スイッチ素子と、
   前記第１０スイッチ素子のゲート、及び前記第１３スイッチ素子の第２端に接続された第１端と、接地された第２端と、を含む第２抵抗と、
   をさらに備える、
   請求項７記載の半導体装置。