JP7478334B2 - 半導体素子および半導体装置 - Google Patents

半導体素子および半導体装置 Download PDF

Info

Publication number
JP7478334B2
JP7478334B2 JP2020002604A JP2020002604A JP7478334B2 JP 7478334 B2 JP7478334 B2 JP 7478334B2 JP 2020002604 A JP2020002604 A JP 2020002604A JP 2020002604 A JP2020002604 A JP 2020002604A JP 7478334 B2 JP7478334 B2 JP 7478334B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
metal
electrode
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002604A
Other languages
English (en)
Other versions
JP2021111693A (ja
Inventor
亮平 菅野
修 今藤
和良 則松
勇次 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2020002604A priority Critical patent/JP7478334B2/ja
Priority to CN202110023607.1A priority patent/CN113113481A/zh
Priority to US17/145,700 priority patent/US20210217854A1/en
Publication of JP2021111693A publication Critical patent/JP2021111693A/ja
Application granted granted Critical
Publication of JP7478334B2 publication Critical patent/JP7478334B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07336—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/641—Dispositions of strap connectors
    • H10W72/646—Dispositions of strap connectors the connected ends being on auxiliary connecting means on bond pads, e.g. on a bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
    • H10W72/651—Materials of strap connectors
    • H10W72/652—Materials of strap connectors comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/871—Bond wires and strap connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーデバイス等として有用な半導体素子、該半導体素子を用いた半導体装置および半導体システムに関する。
酸化ガリウム（Ｇａ２Ｏ３）は、室温において４．８－５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外光線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ２Ｏ３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている（非特許文献１参照）。
また、酸化ガリウム（Ｇａ２Ｏ３）には、α、β、γ、σ、εの５つの結晶構造が存在し、一般的に最も安定な構造は、β－Ｇａ２Ｏ３である。しかしながら、β－Ｇａ２Ｏ３はβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体素子への利用は必ずしも好適ではない。また、β－Ｇａ２Ｏ３薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献２にも記載されているように、β－Ｇａ２Ｏ３では、高濃度（例えば１×１０１９／ｃｍ３以上）のドーパント（Ｓｉ）でさえも、イオン注入後、８００℃～１１００℃の高温にてアニール処理を施さなければドナーとして使えなかった。
一方、α－Ｇａ２Ｏ３は、既に汎用されているサファイア基板と同じ結晶構造を有するため、光・電子デバイスへの利用には好適であり、さらに、β－Ｇａ２Ｏ３よりも広いバンドギャップをもつため、パワーデバイスに特に有用であり、そのため、α－Ｇａ２Ｏ３を半導体として用いた半導体素子が待ち望まれている状況である。
特許文献１および２には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したオーミック特性が得られる電極として、Ｔｉ層およびＡｕ層からなる２層、Ｔｉ層、Ａｌ層およびＡｕ層からなる３層、またはＴｉ層、Ａｌ層、Ｎｉ層およびＡｕ層からなる４層を用いた半導体素子が記載されている。
また、特許文献３には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したショットキー特性が得られる電極として、Ａｕ、Ｐｔ、あるいはＮｉおよびＡｕの積層体のいずれかを用いた半導体素子が記載されている。
しかしながら、特許文献１～３に記載の電極を、α－Ｇａ２Ｏ３を半導体として用いた半導体素子に適用した場合、ショットキー電極やオーミック電極として機能しなかったり、電極が膜に接合しなかったり、半導体特性が損なわれたりするなどの問題があった。さらに、特許文献１～３に記載の電極構成は、電極端部からリーク電流が発生してしまうなど、半導体素子として実用上満足できるようなものを得ることができていなかった。
特に、近年においては、酸化ガリウムを半導体として用いた場合に、オーミック電極として、Ｔｉ／Ａｕが用いられているが（特許文献４～８）、良好な密着性を示すものの、オーミック特性においてまだまだ十分に満足のいくものではなく、オーミック特性に優れた酸化ガリウム半導体素子が待ち望まれていた。
特開２００５－２６０１０１号公報 特開２００９－８１４６８号公報 特開２０１３－１２７６０号公報 特開２０１９－０１６６８０号公報 特開２０１９－０３６５９３号公報 特開２０１９－０７９９８４号公報 特開２０１８－６０９９２号公報 ＷＯ２０１６－１３５５４
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition",IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si-Ion Implantation Doping in β－Ga2O3 an d Its Application to Fabrication of Low－Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502
本発明は、半導体特性に優れた半導体素子および半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、従来よりオーミック電極として、Ｔｉ／Ａｕが用いられてきたが、Ｔｉが拡散して電気特性に問題が生じることを知見し、さらに、Ｎｉ等のＴｉ拡散防止膜を、Ｔｉ層とＡｕ層との間に設けた場合、オーミック電極内において酸化物半導体の酸素が拡散して電気特性に問題が生じることを知見した。これに対し、本発明者らは、電極を少なくとも含む半導体素子であって、前記電極が、コランダム構造を有する半導体素子を作製したところ、良好なオーミック特性を奏し、電気特性に優れた半導体素子の創製に成功し、このような半導体素子が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ 電極を少なくとも含む半導体素子であって、前記電極が、コランダム構造を有することを特徴とする半導体素子。
［２］ 前記電極が、周期律表第４族金属を含有する前記［１］記載の半導体素子。
［３］ 前記周期律表第４族金属が、チタンである前記［２］記載の半導体素子。
［４］ 前記電極が、周期律表第１３族金属を含有する前記［１］～［３］のいずれかに記載の半導体素子。
［５］ 前記周期律表第１３族金属が、ガリウムである前記［４］記載の半導体素子。
［６］ 結晶性酸化物半導体を主成分として含む半導体層を備えている前記［１］～［５］のいずれかに記載の半導体素子。
［７］ 前記結晶性酸化物半導体がコランダム構造を有する前記［６］記載の半導体素子。
［８］ 前記結晶性酸化物半導体が、アルミニウム、ガリウムおよびインジウムから選ばれる少なくとも１種の金属を含む前記［６］または［７］に記載の半導体素子。
［９］ 縦型デバイスである、前記［１］～［８］のいずれかに記載の半導体素子。
［１０］ パワーデバイスである前記［１］～［９］のいずれかに記載の半導体素子。
［１１］ 少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、前記［１］～［１０］のいずれかに記載の半導体素子である半導体装置。
［１２］ パワーモジュール、インバータまたはコンバータである前記［１１］記載の半導体装置。
［１３］ パワーカードである前記［１１］または［１２］に記載の半導体装置。
［１４］ 半導体素子または半導体装置を備える半導体システムであって、前記半導体素子が、前記［１］～［１０］のいずれかに記載の半導体素子であり、前記半導体装置が、前記［１１］～［１３］のいずれかに記載の半導体装置であることを特徴とする半導体システム。
本発明の半導体素子および半導体装置は、半導体特性に優れている。
本発明の半導体素子の好適な一態様を模式的に示す断面図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 図１の半導体素子の好適な製造方法の一態様を説明する図である。 本発明の半導体素子の好適な一態様を模式的に示す断面図である。 実施例におけるＩ－Ｖ測定の結果を示す図である。 実施例における半導体素子（チップ）の外観写真と図９の断面ＴＥＭの分析箇所を示す図である。 実施例における断面ＴＥＭ像を示す図である。 図９におけるα－（ＴｉＸＧａ１－Ｘ）２Ｏ３膜（式中、０＜Ｘ＜１）のＴＥＭ－ＥＤＳ分析結果を示す図である。 図９におけるα－（ＴｉＸＧａ１－Ｘ）２Ｏ３膜（式中、０＜Ｘ＜１）のＴＥＭ－ＥＤＳ分析結果を示す図である。 電源システムの好適な一例を模式的に示す図である。 システム装置の好適な一例を模式的に示す図である。 電源装置の電源回路図の好適な一例を模式的に示す図である。 半導体装置の好適な一例を模式的に示す図である。 パワーカードの好適な一例を模式的に示す図である。 本発明の半導体素子の主要部である積層構造体を模式的に説明する図である。 本発明の半導体素子の実施例品を模式的に示す断面図である。
本発明の半導体素子は、電極を少なくとも含む半導体素子であって、前記電極が、コランダム構造を有することを特長とする。本発明においては、前記電極が、周期律表第４族金属を含有するのが好ましい。また、本発明においては、前記電極が、周期律表第１３族金属を含有するのも好ましい。前記周期律表第４族金属としては、例えば、チタン、ジルコニウムおよびハフニウムから選ばれる少なくとも１種の金属等が挙げられるが、本発明においては、チタンであるのが好ましい。前記周期律表第１３族金属としては、例えば、アルミニウム、ガリウムおよびインジウムから選ばれる少なくとも１種の金属等が挙げられるが、本発明においては、ガリウムであるのが好ましい。前記電極は、コランダム構造を有する金属酸化膜からなるのが好ましい。前記電極の厚さは、特に限定されないが、本発明においては、５ｎｍ以上であるのが好ましく、１０ｎｍ以上であるのが、電気特性をより優れたものとすることができるので、より好ましい。
前記電極は、例えば、周期律表第４族から選ばれる第１の金属と、周期律表第１３族から選ばれる第２の金属とを、酸化雰囲気下で熱反応させて膜状の第１の金属と第２の金属との酸化物を形成することにより得ることが可能である。前記電極の形成方法は特に限定されず、公知の方法であってよい。前記電極の形成方法としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。前記電極の形成条件は、特に限定されず、通常、各金属種から酸化雰囲気下熱反応可能な条件が適宜設定される。
以下、本発明の好ましい態様として、前記電極がコランダム構造を有する導電性金属酸化膜からなり、前記半導体素子がオーミック電極を備えており、前記導電性金属酸化膜を前記オーミック電極に用いた場合を説明する。好ましい態様の一例として、図１７に示す半導体素子を用いて説明する。図１７の半導体素子の主要部である積層構造体は、酸化物半導体膜からなる半導体層１０１上に、第１の金属酸化物層１０２ａと、第２の金属層１０２ｂと、第３の金属層１０２ｃとが積層されており、第１の金属酸化物層１０２ａとして、前記導電性金属酸化膜が用いられてさえいれば特に限定されない。
前記酸化物半導体膜（以下、単に「半導体層」または「半導体膜」ともいう）は、酸化物を含む半導体膜であれば特に限定されないが、本発明においては、金属酸化物を含む半導体膜であるのが好ましく、結晶性酸化物半導体を含む半導体膜であるのがより好ましく、結晶性酸化物半導体を主成分として含む半導体膜であるのが最も好ましい。また、本発明においては、前記結晶性酸化物半導体が、周期律表第９族（例えば、コバルト、ロジウムまたはイリジウム等）および第１３族（例えば、アルミニウム、ガリウムまたはインジウム等）から選ばれる１種または２種以上の金属を含有するのが好ましく、アルミニウム、インジウム、ガリウムおよびイリジウムから選ばれる少なくとも１種の金属を含有するのがより好ましく、少なくともガリウムまたはイリジウムを含むのが最も好ましい。前記結晶性酸化物半導体の結晶構造も、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、βガリア構造または六方晶構造（例えば、ε型構造）等が挙げられる。本発明においては、前記結晶性酸化物半導体が、コランダム構造を有するのが好ましく、コランダム構造を有しており、さらに主面がｍ面であるのが、より酸素等の拡散を抑制し、さらに電気特性をより優れたものとすることができるのでより好ましい。また、前記結晶性酸化物半導体はオフ角を有していてもよい。本発明においては、前記半導体膜が酸化ガリウムおよび／または酸化イリジウムを含むのが好ましく、α－Ｇａ２Ｏ３および／またはα－Ｉｒ２Ｏ３を含むのがより好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましい。前記半導体膜の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよいが、１０ｍｍ２～３００ｃｍ２であるのが好ましく、１００ｍｍ２～１００ｃｍ２であるのがより好ましい。また、前記半導体膜は、単結晶膜が好ましいが、多結晶膜または多結晶を含む結晶膜であってもよい。また、前記半導体膜は、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア密度が、第２の半導体層のキャリア密度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。
前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明においては、前記半導体層がｎ型ドーパントを含むのが好ましく、ｎ型酸化物半導体層であるのがより好ましい。また、本発明においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、本発明の一態様によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。また、前記半導体層の固定電荷の濃度も、特に限定されないが、本発明においては、１×１０１７／ｃｍ３以下であるのが、前記半導体層により良好に空乏層を形成することができるので、好ましい。
前記半導体層は、公知の方法を用いて形成されてよい。前記半導体層の形成方法としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明においては、前記半導体層の形成方法が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。
（霧化工程）
霧化工程では、前記原料溶液を霧化する。前記原料溶液の霧化方法は、前記原料溶液を霧化できさえすれば特に限定されず、公知の方法であってよいが、本発明においては、超音波を用いる霧化方法が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能な霧化液滴（ミストを含む）であるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
前記原料溶液は、霧化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。
本発明においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
成膜工程では、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、前記半導体膜の膜厚は、成膜時間を調整することにより、設定することができる。
（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明においては、基板が好ましい。基板の厚さは、本発明においては特に限定されない。
前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
本発明においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。
また、本発明においては、前記基体上に、直接、前記半導体膜を設けてもよいし、応力緩和層（例えば、バッファ層、ＥＬＯ層等）、剥離犠牲層等の他の層を介して前記半導体膜を設けてもよい。各層の形成方法は、特に限定されず、公知の方法であってよいが、本発明においては、ミストＣＶＤ法が好ましい。
本発明においては、前記半導体膜を、前記基体等から剥離する等の公知の方法を用いた後に、前記半導体層として半導体素子に用いてもよいし、そのまま前記半導体層として半導体素子に用いてもよい。
前記オーミック電極は、前記半導体層とオーミック接触する第１の金属酸化物層と、第２の金属層と、第３の金属層とを少なくとも含み、該第２の金属層と該第３の金属層とは互いに異なる１種または２種以上の金属からそれぞれ構成されており、該第１の金属酸化物層と該第３の金属層との間に該第２の金属層が配置されている。本発明においては、前記オーミック電極の第１の金属酸化物層が前記導電性金属酸化膜であるのが好ましい。また、前記オーミック電極の第２の金属層および第３の金属層は、それぞれ、特に限定されず、公知のものであってよい。第２の金属層および第３の金属層としては、例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等が挙げられる。本発明においては、第２の金属層が、周期律表第４族の金属であるのが好ましく、チタンであるのがより好ましい。また、第３の金属層が、周期律表第１０族の金属であるのが好ましく、ニッケルであるのがより好ましい。このような好ましい金属を用いることにより、前記導電性金属酸化膜の電気特性をより優れたものとすることができる。前記オーミック電極の第２の金属層および第３の金属層のそれぞれの厚さは、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、１ｎｍ～１０００ｎｍがより好ましい。
前記オーミック電極の形成方法は特に限定されず、公知の方法であってよい。前記オーミック電極の形成方法としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。本発明においては、前記導電性金属酸化膜の形成方法が、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。
また、前記半導体素子は、ショットキー電極を含んでいてもよいし、ショットキー電極を含んでいなくてもよい。本発明においては、好適な態様の一つとして、前記半導体素子がショットキーバリアダイオードであるのが好ましい。前記ショットキー電極（以下、単に「電極層」ともいう）は、導電性を有しており、ショットキー電極として用いることができるものであれば、本発明の目的を阻害しない限り特に限定されない。前記電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、前記電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表第４族～第１０族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。本発明においては、前記電極層が、周期律表第４族、第６族および第９族から選ばれる少なくとも１種の金属を含むのが好ましく、周期律表第６族金属および第９族金属から選ばれる少なくとも１種の金属を含むのがより好ましく、Ｍｏおよび／またはＣｏを含むのが最も好ましい。前記電極層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。また、本発明においては、前記電極層が、互いに組成の異なる２層以上からなるものであるのが好ましい。前記電極層をこのような好ましい構成とすることにより、よりショットキー特性に優れた半導体素子を得ることができるだけでなく、リーク電流の抑制効果をより良好に発現することができる。
前記電極層が第１の電極層および第２の電極層を含む２層以上からなる場合には、第２の電極層は、導電性を有しており、第１の電極層よりも導電率の高いものであるのが好ましい。第２の電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明においては、第２の電極の材料が、金属であるのが好ましい。本発明においては、第２の電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表８族～第１３族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第８族～１０族の金属としては、前記電極層の説明において周期律表第８族～１０族の金属としてそれぞれ例示した金属などが挙げられる。周期律表第１１族金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。周期律表第１２族の金属としては、例えば、亜鉛（ＺＮ）、カドミウム（Ｃｄ）などが挙げられる。また、周期律表第１３族の金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられる。本発明においては、第２の電極層が、周期律表第１１族および第１３族金属から選ばれる少なくとも１種の金属を含むのが好ましく、銀、銅、金およびアルミニウムから選ばれる少なくとも１種の金属を含むのがより好ましい。なお、第２の電極層の層厚は、特に限定されないが、１ｎｍ～５００μｍが好ましく、１０ｎｍ～１００μｍがより好ましく、０．５μｍ～１０μｍがもっとも好ましい。なお、本発明においては、前記電極層の外端部下における前記絶縁体膜の膜厚が前記開口部から１μｍの距離に至るまでの前記絶縁体膜の膜厚よりも厚いのが、半導体素子の耐圧特性をより優れたものとすることができるので好ましい。
また、本発明においては、前記ショットキー電極が第１の金属層と、第２の金属層と、第３の金属層とを少なくとも含み、該第１の金属層と該第２の金属層と該第３の金属層とは互いに異なる金属からそれぞれ構成されており、該第１の金属層と該第３の金属層との間に該第２の金属層が配置されており、該第１の金属層が該第３の金属層よりも前記半導体層側に位置しているのが好ましい。なお、前記ショットキー電極が第１の金属層と、第２の金属層と、第３の金属層とを含む場合には、該第１の金属層が周期律表第６族の金属を含む金属層または第９族の金属を含む金属層であり、該第２の金属層が周期律表第４族の金属を含む金属層であり、該第３の金属層が周期律表第１３族の金属を含む金属層であるのがそれぞれ好ましく、該第１の金属層がＣｏ層またはＭｏ層であり、該第２の金属層がＴｉ層であり、該第３の金属層がＡｌ層であるのがそれぞれより好ましい。
前記電極層の形成方法は特に限定されず、公知の方法であってよい。前記電極層の形成方法としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
また、本発明の一態様においては、前記ショットキー電極が、前記半導体素子の外側に向かって膜厚が減少する構造を有するのが好ましい。この場合、前記ショットキー電極が、側面にテーパ領域を有していてもよいし、前記ショットキー電極が第１の電極層および第２の電極層を含む２層以上からなり、且つ、第１の電極層の外端部が、第２の電極層の外端部よりも外側に位置していてもよい。本発明の一態様において、前記ショットキー電極がテーパ領域を有している場合、かかるテーパ領域のテーパ角は、本発明の目的を阻害しない限り、特に限定されないが、好ましくは、８０°以下であり、より好ましくは、６０°以下であり、最も好ましくは、４０°以下である。前記テーパ角の下限も特に限定されないが、好ましくは、０．２°であり、より好ましくは、１°である。また、本発明の一態様においては、前記ショットキー電極の第１の電極層の外端部が、第２の電極層の外端部よりも外側に位置している場合、第１の電極層の外端部と第２の電極層の外端部との距離が１μｍ以上であるのが、よりリーク電流を抑制することができるので、好ましい。また、本発明の一態様においては、前記ショットキー電極の第１の電極層のうち、第２の電極層の外端部よりも外側に張り出している部分（以下、「張り出し部分」ともいう）の少なくとも一部が、前記半導体素子の外側に向かって膜厚が減少する構造を有しているのも、前記半導体素子の耐圧性をより優れたものとすることができるので、好ましい。また、このような好ましい電極構成と上記した好ましい前記半導体層の構成材料とを組み合わせることによって、より良好にリーク電流が抑制された、より低損失な半導体素子を得ることができる。
前記半導体素子は、酸化物半導体層と、該酸化物半導体層の少なくとも側面を覆う誘電体膜とを含むのが好ましい。このように構成することにより、吸湿や大気中等の酸素等から酸化物半導体膜の半導体特性に支障を生じることを抑制することができる。なお、本発明の一態様においては、さらに、前記半導体層の側面をテーパ状とすることにより、前記誘電体膜との密着性等を向上させるだけでなく、応力緩和をより良好なものとすることができ、より信頼性等を向上させることができる。
前記誘電体膜は、前記半導体層上に形成され、通常、開口部を有しているが、比誘電率等は特に限定されず、公知の誘電体膜であってよい。本発明の一態様においては、前記開口部から少なくとも１μｍ以上にわたって形成されている誘電体膜であって、比誘電率が５以下のものであるのが好ましい。「比誘電率」とは、膜の誘電率と、真空の誘電率との比である。本発明においては、前記誘電体膜がＳｉを含む膜であるのが好ましい。前記のＳｉを含む膜としては、酸化シリコン系の膜が好適な例として挙げられる。前記酸化シリコン系膜としては、例えば、ＳｉＯ２膜、リン添加ＳｉＯ２（ＰＳＧ）膜、ボロン添加ＳｉＯ２膜、リンーボロン添加ＳｉＯ２膜（ＢＰＳＧ膜）、ＳｉＯＣ膜、ＳｉＯＦ膜等が挙げられる。前記誘電体膜の形成方法としては、特に限定されないが、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、熱酸化法等が挙げられる。本発明においては、前記誘電体膜の形成方法が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。
また、本発明の一態様における半導体素子は、さらに、前記オーミック電極の第３の金属層に接触して多孔質層が配置されているのが好ましい。前記多孔質層は、特に限定されないが、導電性を有するのが好ましく、貴金属を含むのがより好ましい。本発明の一態様においては、前記多孔質層の空隙率が１０％以下であるのが好ましい。このような好ましい空隙率とすることで、半導体特性を損なうことなく、反りや熱応力の集中等を緩和することができる。なお、前記多孔質層の空隙率を１０％にする方法は、特に限定されず、公知の方法であってよく、焼結時間、圧力、焼結温度等の焼結条件を適宜設定することにより、容易に前記多孔質層の空隙率を１０％にすることができ、例えば、加熱下での圧着（熱圧着）等によって空隙率を１０％以下に調節する方法などが挙げられ、より具体的には、例えば、焼結の際に、一定の加圧下で通常よりも長い焼結時間で焼結したりすることなどが挙げられる。このような空隙率１０％以下の多孔質層を半導体素子に用いることによって、半導体特性を損なうことなく、反りや熱応力の集中等をより緩和することができる。なお、ここで、「空隙率」とは、空隙によって生じる空間の体積が、多孔質層の体積（空隙を含む体積）に占める割合をいう。多孔質層の空隙率は、例えば、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて撮影された断面写真に基づき、求めることができる。具体的には、多孔質層の断面写真（ＳＥＭ像）を複数の位置で撮影する。次に、市販の画像解析ソフトを用いて、撮影したＳＥＭ像の２値化を行ない、ＳＥＭ像における孔（空隙）に相当する部分（例えば黒色部）の割合を求める。複数の位置で撮影したＳＥＭ像から求めた黒色部の割合を平均化し、多孔質層の空隙率とする。なお、前記「多孔質層」は、連続した膜状の構造体である多孔質膜状だけでなく、多孔質の凝集体状を含む。
また、本発明の半導体素子は、さらに、前記多孔質層上に基板が配置されているのが好ましい。なお、前記多孔質層上に前記基板が直接積層されていてもよいし、１種または２種以上の金属層（例えば上記例示した金属等）などの他の層を介して前記多孔質層上に前記基板が積層されていてもよい。
本発明の態様において、半導体素子は、電流の流れる方向等特に限定されないが、前記酸化物半導体膜の第１面側にショットキー電極が配置されており、前記第１面側の反対側にある第２面側にオーミック電極が配置されているのが好ましく、縦型デバイスであるのがより好ましい。
以下、図面を用いて本発明の好適な実施の態様をより詳細に説明するが、本発明はこれら実施の態様に限定されるものではない。
図１は、本発明の好適な実施態様の一つである半導体素子として、ショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図１のＳＢＤは、オーミック電極１０２、半導体層１０１、ショットキー電極１０３、誘電体膜１０４を備えている。オーミック電極１０２は、金属酸化物層（導電性金属酸化膜）１０２ａ、金属層１０２ｂ、金属層１０２ｃを含んでいる。半導体層１０１は、第１の半導体層１０１ａ、第２の半導体層１０１ｂを含んでいる。ショットキー電極１０３は、金属層１０３ａ、金属層１０３ｂ、金属層１０３ｃを含んでいる。第１の半導体層１０１ａは、例えば、ｎ－型半導体層であり、第２の半導体層１０１ｂは、例えば、ｎ＋型半導体層１０１ｂである。また、誘電体膜１０４（以下、「絶縁体膜」ということもある）は、半導体層１０１の側面（第１の半導体層１０１ａの側面と第２の半導体層１０１ｂの側面）を覆って、半導体層１０１（第１の半導体層１０１ａ）の上面に位置する開口部を有しており、開口部は、第１の半導体層１０１ａの一部と前記ショットキー電極１０３の金属層１０３ｃとの間に設けられている。誘電体膜１０４は、半導体層１０１の側面を覆って、半導体層１０１（第１の半導体層１０１ａ）の上面の一部を覆うように延設されていてもよい。図１の半導体素子は、誘電体膜１０４により、端部の結晶欠陥が改善され、空乏層がより良好に形成され、電界緩和もさらに一段と良好となり、また、リーク電流をより良好に抑制することができる。なお、多孔質層１０８および基板１０９が配置されているＳＢＤの好適な一例を図１８に示す。
図６は、本発明の好適な実施態様の一つである半導体素子として、ショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図６のＳＢＤは、図１のＳＢＤに比べ、ショットキー電極１０３の側面にテーパ領域を有する点で異なる。図６の半導体素子は、第１の金属層としての金属層１０３ｂおよび／または金属層１０３ｃの外端部が、第２の金属層としての金属層１０３ａの外端部よりも外側に位置しているので、リーク電流をより良好に抑制することができる。またさらに、金属層１０３ｂおよび／または金属層１０３ｃのうち、金属層１０３ａの外端部よりも外側に張り出した部分が、半導体素子の外側に向かって膜厚が減少するテーパ領域を有しているので、より耐圧性に優れた構成となっている。
金属層１０３ａの構成材料としては、例えば、上記例示した金属などが挙げられる。また、金属層１０３ｂおよび金属層１０３ｃの構成材料としては、例えば、上記例示した金属などが挙げられる。図１の各層の形成方法は、本発明の目的を阻害しない限り、特に限定されず、公知の方法であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする方法、または印刷技術などを用いて直接パターニングを行う方法などが挙げられる。
以下、図１８のＳＢＤの好ましい製造工程について説明するが、本発明は、これら好ましい製造方法に限定されるものではない。図２（ａ）は、上記したミストＣＶＤ法により、結晶成長用基板（サファイア基板）１１０上に応力緩和層を介して、第１の半導体層１０１ａ、第２の半導体層１０１ｂが積層されている積層体を示す。第２の半導体層１０１ｂ上に、前記ドライ法または前記ウェット法を用いてオーミック電極として、金属酸化物層（導電性金属酸化膜）１０２ａ、金属層１０２ｂおよび金属層１０２ｃを形成し、図２（ｂ）の積層体を得る。第１の半導体層１０１ａは、例えば、ｎ－型半導体層であり、第２の半導体層１０１ｂは、例えば、ｎ＋型半導体層１０１ｂである。また、図２（ｂ）の積層体に貴金属からなる多孔質層１０８を介して基板１０９を積層して積層体（ｃ）を得る。そして、図３に示すとおり、積層体（ｃ）の結晶成長用基板１１０および応力緩和層１１１を、公知の剥離方法を用いて剥離し、積層体（ｄ）を得る。そして、図４に示すとおり、積層体（ｄ）の半導体層の側面をエッチングにてテーパ状とし、積層体（ｅ）を得たのち、テーパ状の側面および半導体層の開口部以外の上面に絶縁膜１０４を積層して、積層体（ｆ）を得る。次に、図５に示すとおり、積層体（ｆ）の半導体層の上面開口部分に、前記ドライ法または前記ウェット法を用いてショットキー電極として、金属層１０３ａ、１０３ｂおよび１０３ｃを形成し、積層体（ｇ）を得る。以上のようにして得られた半導体素子は、優れたオーミック特性を奏するとともに、端部の結晶欠陥が改善され、空乏層がより良好に形成され、電界緩和もさらに一段と良好となり、また、リーク電流をより良好に抑制することができる構成となっている。
なお、本実施例として、図１８に示す半導体素子を上記手順に基づき、試作した。実施例１の構成は、以下に示すとおりである。金属酸化物層（導電性金属酸化膜）１０２ａとしてα－（ＴｉＸＧａ１－Ｘ）２Ｏ３膜（式中、０＜Ｘ＜１）、金属層１０２ｂとしてＴｉ、金属層１０２ｃとしてＮｉを用いている。また、本実施例１においては、応力緩和層１１１として、アンドープα－Ｇａ２Ｏ３層、第１の半導体層１０１ａとして、スズドープα－Ｇａ２Ｏ３からなるｎ－型半導体層、第２の半導体層１０１ｂとして、スズドープα－Ｇａ２Ｏ３からなるｎ＋型半導体層、金属層１０３ａとしてＡｌ、金属層１０３ｂとしてＴｉ、金属層１０３ｃとして、Ｃｏ、絶縁体膜１０４として、ＳｉＯ２、多孔質層１０８として、Ａｇからなる多孔質層、基板１０９として、ＣｕおよびＭｏを含む導電性基板を用いている。試作した実施例１の半導体素子の外観写真を図８に示す。また、図８の分析箇所における断面ＴＥＭの観察結果を図９に示し、ＴＥＭ－ＥＤＳの分析結果を図１０に示す。図９および図１０から明らかなように、α－（ＴｉＸＧａ１－Ｘ）２Ｏ３（式中、０．５＜Ｘ＜１）の結晶膜が良好に形成されていることが分かる。また、本実施例１の半導体素子のＩ－Ｖ特性を評価した。結果を図７に示す。図７に示すとおり、良好な半導体特性を有することがわかる。
実施例２として、金属酸化物層（導電性金属酸化膜）１０２ａの厚さを実施例１よりも厚くして厚さ１０ｎｍ以上としたこと以外は、実施例１と同様にして、半導体素子を試作した。試作した実施例２の半導体素子の外観写真を図８に示す。また、図８の分析箇所における断面ＴＥＭの観察結果を図９に示し、ＴＥＭ－ＥＤＳの分析結果を図１１に示す。図９および図１１から明らかなように、α－（ＴｉＸＧａ１－Ｘ）２Ｏ３（式中、０．５＜Ｘ＜１）の結晶膜が良好に形成されていることが分かる。また、本実施例２の半導体素子のＩ－Ｖ特性を評価した。結果を図７に示す。図７に示すとおり、金属酸化物層（導電性金属酸化膜）１０２ａが十分な厚さを有するので、実施例１よりもさらに優れた半導体特性を有することがわかる。
また、前記半導体素子は、縦型デバイスであるのが好ましく、また、とりわけ、パワーデバイスに有用である。前記半導体素子としては、例えば、ダイオード（例えば、ＰＮダイオード、ショットキーバリアダイオード、ジャンクションバリアショットキーダイオード等）またはトランジスタ（例えば、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ等）などが挙げられるが、中でもダイオードが好ましく、ショットキーバリアダイオード（ＳＢＤ）がより好ましい。
本発明の半導体素子は、上記した事項に加え、さらに常法に基づき、リードフレーム、回路基板または放熱基板等に接合部材によって接合して半導体装置として好適に用いられ、とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。前記半導体装置の好適な一例を図１５に示す。図１５の半導体装置は、半導体素子５００の両面が、それぞれ半田５０１によってリードフレーム、回路基板または放熱基板５０２と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。
また、前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置として作製することができる。図１２は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図１３に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図１４に示す。図１４は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４（Ａ～Ｂ’）で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
本発明の一態様においては前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図１６は、本発明の好適な実施態様の一つであるパワーカードを示す。図１６のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体素子を含む半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。
半導体チップ３０１ａは、金属伝熱板３０２ｂの内側の主面上にはんだ層３０４で接合され、半導体チップ３０１ａの残余の主面には、金属伝熱板（突出端子部）３０２ｂがはんだ層３０４で接合され、これによりＩＧＢＴのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂの材料としては、例えば、ＭｏまたはＷ等が挙げられる。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは、半導体チップ３０１ａの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板３０２ｂおよび３０３ｂの外表面は平面となっている。
樹脂封止部２０９は例えばエポキシ樹脂からなり、これら金属伝熱板３０２ｂおよび３０３ｂの側面を覆ってモールドされており、半導体チップ３０１ａは樹脂封止部２０９でモールドされている。但し、金属伝熱板３０２ｂおよび３０３ｂの外主面すなわち接触受熱面は完全に露出している。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは樹脂封止部２０９から図１６中、右方に突出し、いわゆるリードフレーム端子である制御電極端子３０５は、例えばＩＧＢＴが形成された半導体チップ３０１ａのゲート（制御）電極面と制御電極端子３０５とを接続している。
絶縁スペーサである絶縁板２０８は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板２０８は金属伝熱板３０２ｂおよび３０３ｂを完全に覆って密着しているが、絶縁板２０８と金属伝熱板３０２ｂおよび３０３ｂとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板２０８を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。
冷媒チューブ２０２は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。スペーサ２０３は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板３０２ｂおよび３０３ｂの接触面に塗布等によって形成したフィルム（膜）としてもよい。この軟質のスペーサ２０３の表面は、容易に変形して、絶縁板２０８の微小凹凸や反り、冷媒チューブ２０２の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ２０３の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ２０３を省略してもよい。
本発明の半導体素子および半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
１０１ 半導体層
１０１ａ 第１の半導体層
１０１ｂ 第２の半導体層
１０２ オーミック電極
１０２ａ 金属酸化物層（導電性金属酸化膜）
１０２ｂ 金属層
１０２ｃ 金属層
１０３ ショットキー電極
１０３ａ 金属層
１０３ｂ 金属層
１０３ｃ 金属層
１０４ 絶縁体膜
１０８ 多孔質層
１０９ 基板
１１０ 結晶成長用基板
１７０ 電源システム
１７１ 電源装置
１７２ 電源装置
１７３ 制御回路
１８０ システム装置
１８１ 電子回路
１８２ 電源システム
１９２ インバータ
１９３ トランス
１９４ 整流ＭＯＳＦＥＴ
１９５ ＤＣＬ
１９６ ＰＷＭ制御回路
１９７ 電圧比較器
２０１ 両面冷却型パワーカード
２０２ 冷媒チューブ
２０３ スペーサ
２０８ 絶縁板（絶縁スペーサ）
２０９ 封止樹脂部
２２１ 隔壁
２２２ 流路
３０１ａ 半導体チップ
３０２ｂ 金属伝熱板（突出端子部）
３０３ ヒートシンク及び電極
３０３ｂ 金属伝熱板（突出端子部）
３０４ はんだ層
３０５ 制御電極端子
３０８ ボンディングワイヤ
５００ 半導体素子
５０１ 半田
５０２ リードフレーム、回路基板または放熱基板

Claims (12)

  1. 電極を少なくとも含む半導体素子であって、前記電極が、コランダム構造を有し、さらにガリウムを含有することを特徴とする半導体素子。
  2. 電極と半導体層を少なくとも含む半導体素子であって、前記電極が、コランダム構造を有し、前記半導体層が結晶性酸化物半導体を主成分として含むことを特徴とする半導体素子。
  3. 前記電極が、周期律表第４族金属を含有する請求項１または２に記載の半導体素子。
  4. 前記周期律表第４族金属が、チタンである請求項３記載の半導体素子。
  5. 前記結晶性酸化物半導体がコランダム構造を有する請求項２記載の半導体素子。
  6. 前記結晶性酸化物半導体が、アルミニウム、ガリウムおよびインジウムから選ばれる少なくとも１種の金属を含む請求項２または５に記載の半導体素子。
  7. 縦型デバイスである、請求項１～６のいずれかに記載の半導体素子。
  8. パワーデバイスである請求項１～７のいずれかに記載の半導体素子。
  9. 少なくとも半導体素子がリードフレーム、回路基板または放熱基板と接合部材によって接合されて構成される半導体装置であって、前記半導体素子が、請求項１～８のいずれかに記載の半導体素子である半導体装置。
  10. パワーモジュール、インバータまたはコンバータである請求項９記載の半導体装置。
  11. パワーカードである請求項９または１０に記載の半導体装置。
  12. 半導体素子または半導体装置を備える半導体システムであって、前記半導体素子が、請求項１～８のいずれかに記載の半導体素子であり、前記半導体装置が、請求項９～１１のいずれかに記載の半導体装置であることを特徴とする半導体システム。
JP2020002604A 2020-01-10 2020-01-10 半導体素子および半導体装置 Active JP7478334B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020002604A JP7478334B2 (ja) 2020-01-10 2020-01-10 半導体素子および半導体装置
CN202110023607.1A CN113113481A (zh) 2020-01-10 2021-01-08 半导体元件、半导体装置及半导体系统
US17/145,700 US20210217854A1 (en) 2020-01-10 2021-01-11 Semiconductor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002604A JP7478334B2 (ja) 2020-01-10 2020-01-10 半導体素子および半導体装置

Publications (2)

Publication Number Publication Date
JP2021111693A JP2021111693A (ja) 2021-08-02
JP7478334B2 true JP7478334B2 (ja) 2024-05-07

Family

ID=76709195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002604A Active JP7478334B2 (ja) 2020-01-10 2020-01-10 半導体素子および半導体装置

Country Status (3)

Country Link
US (1) US20210217854A1 (ja)
JP (1) JP7478334B2 (ja)
CN (1) CN113113481A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021157719A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置
US12532530B2 (en) * 2021-09-09 2026-01-20 The Regents Of The University Of Michigan Doped aluminum-alloyed gallium oxide and ohmic contacts

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165468A (ja) 2005-12-12 2007-06-28 Toshiba Corp 半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
CN107068773B (zh) * 2015-12-18 2021-06-01 株式会社Flosfia 半导体装置
WO2017110940A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 半導体素子及びそれを用いた電気機器
US11107926B2 (en) * 2016-06-30 2021-08-31 Flosfia Inc. Oxide semiconductor film and method for producing same
JP7065443B2 (ja) * 2016-06-30 2022-05-12 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
CN207967023U (zh) * 2018-02-02 2018-10-12 深圳丰盛装备股份有限公司 一种管式pecvd的电极机构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165468A (ja) 2005-12-12 2007-06-28 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2021111693A (ja) 2021-08-02
US20210217854A1 (en) 2021-07-15
CN113113481A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
JP7807628B2 (ja) 半導体素子および半導体装置
JP7807627B2 (ja) 半導体素子および半導体装置
US12191372B2 (en) Crystal, semiconductor element and semiconductor device
JP7478334B2 (ja) 半導体素子および半導体装置
JP7612136B2 (ja) 半導体素子および半導体装置
JP7612145B2 (ja) 半導体素子
JP7676689B2 (ja) 導電性金属酸化膜、半導体素子および半導体装置
JP7699341B2 (ja) 半導体装置および半導体システム
JP7690158B2 (ja) 積層構造体および半導体装置
JP7676688B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7478334

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150