JP7500524B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7500524B2
JP7500524B2 JP2021150893A JP2021150893A JP7500524B2 JP 7500524 B2 JP7500524 B2 JP 7500524B2 JP 2021150893 A JP2021150893 A JP 2021150893A JP 2021150893 A JP2021150893 A JP 2021150893A JP 7500524 B2 JP7500524 B2 JP 7500524B2
Authority
JP
Japan
Prior art keywords
silicon carbide
layer
silicon
heat treatment
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021150893A
Other languages
English (en)
Other versions
JP2023043337A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021150893A priority Critical patent/JP7500524B2/ja
Priority to US17/653,168 priority patent/US12176398B2/en
Publication of JP2023043337A publication Critical patent/JP2023043337A/ja
Application granted granted Critical
Publication of JP7500524B2 publication Critical patent/JP7500524B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
例えば、炭化珪素を用いてＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を形成する場合、キャリアの移動度の低下が生じるおそれがある。キャリアの移動度の低下は、例えば、炭化珪素層の表面の凹凸や、炭化珪素層とゲート絶縁層との間の界面準位に起因する。
特開２０１８－３５０５１号公報
本発明が解決しようとする課題は、キャリアの移動度が向上する半導体装置を提供することにある。
実施形態の半導体装置の製造方法は、表面が｛０００１｝面に対して０度以上８度以下のオフ角を有する炭化珪素層に、水素を含む雰囲気中で、９００℃以上１４００℃以下の温度で、第１の熱処理を行い、前記第１の熱処理の後に、フッ素を含む雰囲気中で、９００℃以上１４００℃以下の温度で、第２の熱処理を行い、前記第２の熱処理の後、前記炭化珪素層の上に酸化シリコン膜を形成し、前記酸化シリコン膜を形成した後に、窒素を含む雰囲気の中で第３の熱処理を行い、前記酸化シリコン膜の上にゲート電極を形成する。
第１の実施形態の半導体装置の模式断面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の模式上面図。 第１の実施形態の半導体装置の模式断面図。 ４Ｈ－ＳｉＣ半導体の結晶構造を示す図。 ４Ｈ－ＳｉＣ半導体の表面構造を示す図。 第１の実施形態の半導体装置の元素濃度分布を示す図。 第１の実施形態の半導体装置の窒素原子の結合状態を示す模式図。 第１の実施形態の半導体装置の炭化珪素層の表面構造の説明図。 第１の実施形態の半導体装置の炭化珪素層の表面の説明図。 表面粗さ（Ｒｚ）の定義の説明図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の駆動装置の模式図。 第３の実施形態の車両の模式図。 第４の実施形態の車両の模式図。 第５の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳのプロファイル、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上、又は、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）で計測することが可能である。
また、炭化珪素層中のシリコン原子、炭素原子、窒素原子、及び、酸素原子の結合状態は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、各種結合状態の濃度、及び、濃度の大小関係は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで決定できる。
炭化珪素層の表面構造は、例えば、ＴＥＭの画像により観察することが可能である。例えば、炭化珪素層の表面の原子の配列は、ＴＥＭの画像により分析することが可能である。また、炭化珪素層の表面構造は、例えば、走査型トンネル分光法（ＳＴＳ法）により分析することが可能である。
炭化珪素層の表面の表面粗さ（Ｒｚ）は、例えば、原子間力顕微鏡（ＡＦＭ）により測定することが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、｛０００１｝面に対して０度以上８度以下のオフ角を有する第１の面と、第１の面に対向する第２の面とを有し、４Ｈ－ＳｉＣの結晶構造を有する炭化珪素層と、第１の面に平行な第１の方向に延びるゲート電極と、炭化珪素層とゲート電極との間の酸化シリコン層と、炭化珪素層と酸化シリコン層との間に位置し、窒素の濃度が１×１０２１ｃｍ－３以上の領域と、を備え、第１の方向の第１の基準長を０．５μｍとした場合に、第１の基準長の範囲内の炭化珪素層の表面の表面粗さ（Ｒｚ）が１ｎｍ以下である。
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。図１は、図３のＡＡ’断面である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ゲート絶縁層２８（酸化シリコン層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０（領域）を備える。
炭化珪素層１０は、ｎ＋型のドレイン領域１２、ｎ－型のドリフト領域１４、ｐ型のｐウェル領域１６（炭化珪素領域）、ｎ＋型のソース領域１８、ｐ＋型のｐウェルコンタクト領域２０を備える。
炭化珪素層１０は、単結晶のＳｉＣ半導体である。炭化珪素層１０は、第１の面Ｐ１と、第１の面Ｐ１に対向する第２の面Ｐ２を有する。以下、第１の面Ｐ１を炭化珪素層１０の表面、第２の面Ｐ２を炭化珪素層１０の裏面と称する場合がある。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。
炭化珪素層１０は、ソース電極３４とドレイン電極３６との間に位置する。ソース電極３４は、炭化珪素層１０の第１の面Ｐ１の側に設けられる。ドレイン電極３６は、炭化珪素層１０の第２の面Ｐ２の側に設けられる。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００－１｝面と表記する。カーボン面の最表面には炭素原子（Ｃ）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
ｃ軸は、＜０００１＞方向に延びる。ａ１軸、ａ２軸、及びａ３軸は＜１１－２０＞方向に延びる。
炭化珪素層１０は、４Ｈ－ＳｉＣの結晶構造を有する。炭化珪素層１０の第１の面Ｐ１は、｛０００１｝面に対して０度以上８度以下のオフ角を有する。第１の面Ｐ１は、シリコン面に対し０度以上８度以下傾斜した面、第２の面Ｐ２は、カーボン面に対し０度以上８度以下傾斜した面である。
図３は、第１の実施形態の半導体装置の模式上面図である。図３は、ＭＯＳＦＥＴ１００の第１の面Ｐ１の側の、ソース領域１８、ｐウェルコンタクト領域２０、及び、ゲート電極３０のパターンを示す。図３に示すように、ゲート電極３０は第１の方向に延びる。
なお、第１の方向は、第１の面Ｐ１に平行である。第２の方向は、第１の面Ｐ１に平行である。第２の方向は、第１の方向に直交する。
ＭＯＳＦＥＴ１００において、第１の方向はチャネル幅方向、第２の方向はチャネル長方向である。
図４は、第１の実施形態の半導体装置の模式断面図である。図４は、図３のＢＢ’断面である。
図４に示すように、炭化珪素層１０のｃ軸は、＜１１－２０＞方向に傾斜する。言い換えれば、炭化珪素層１０の第１の面Ｐ１は｛０００１｝面に対して＜１１－２０＞方向に傾斜する。図４に示すオフ角が、０度以上８度以下である。
第１の方向と＜１１－２０＞方向の間の角度は、例えば、１０度以下である。＜１１－２０＞方向の第１の面Ｐ１に平行な成分と第１の方向の角度は、例えば、１０度以下である。＜１１－２０＞方向の第１の面Ｐ１に平行な成分と第１の方向は、例えば、一致する。
図５は、４Ｈ－ＳｉＣ半導体の結晶構造を示す図である。図５は、４Ｈ－ＳｉＣ半導体のシリコン原子と炭素原子の配列を示す。
図５において、シリコン原子を白丸、炭素原子を黒丸で表す。四角で囲んだ領域が４Ｈ－ＳｉＣのユニットセルとなる。ユニットセルが繰り返し並進方向に繰り返し配置されることで４Ｈ－ＳｉＣが構成されている。
４Ｈ－ＳｉＣは積層方向（ｃ軸方向）の１周期中に４層のシリコン原子層が含まれる。シリコン原子のサイト位置には、Ａサイト、Ｂサイト、及びＣサイトの３つのサイト位置がある。
図６は、４Ｈ－ＳｉＣ半導体の表面構造を示す図である。図６は、４Ｈ－ＳｉＣ半導体の表面がとり得る表面構造の説明図である。図６は、炭化珪素層１０の第１の面Ｐ１がとり得る表面構造の説明図である。図６（ａ）は第１の表面構造、図６（ｂ）は第２の表面構造、図６（ｃ）は第３の表面構造を示す。図６中に示す第１ないし第５の層のぞれぞれは、上側のシリコン原子層と下側の炭素原子層で構成される。
図６（ａ）に示す第１の表面構造の最表面の１層目に位置するシリコン原子は、第１のシリコン原子である。第１のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と異なり、第１の面Ｐ１から５層目のシリコン原子のサイト位置と同じである。
第１の表面構造では、最表面の１層目に位置する第１のシリコン原子のサイト位置はＡサイトである。第１の面Ｐ１から３層目のシリコン原子のサイト位置は、Ｃサイトである。第１の面Ｐ１から５層目のシリコン原子のサイト位置は、Ａサイトである。したがって、第１のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と異なり、第１の面Ｐ１から５層目のシリコン原子のサイト位置と同じである。
図６（ｂ）に示す第２の表面構造の最表面の１層目に位置するシリコン原子は、第２のシリコン原子である。第２のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と同じであり、第１の面Ｐ１から５層目のシリコン原子のサイト位置と同じである。
第２の表面構造では、最表面の１層目に位置する第２のシリコン原子のサイト位置はＢサイトである。第１の面Ｐ１から３層目のシリコン原子のサイト位置は、Ｂサイトである。第１の面Ｐ１から５層目のシリコン原子のサイト位置は、Ｂサイトである。したがって、第２のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と同じであり、第１の面Ｐ１から５層目のシリコン原子のサイト位置と同じである。
図６（ｃ）に示す第３の表面構造の最表面の１層目に位置するシリコン原子は、第３のシリコン原子である。第３のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と異なり、第１の面Ｐ１から５層目のシリコン原子のサイト位置とも異なる。
第３の表面構造では、最表面の１層目に位置する第３のシリコン原子のサイト位置はＡサイトである。第１の面Ｐ１から３層目のシリコン原子のサイト位置は、Ｂサイトである。第１の面Ｐ１から５層目のシリコン原子のサイト位置は、Ｂサイトである。したがって、第３のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と異なり、第１の面Ｐ１から５層目のシリコン原子のサイト位置とも異なる。第３の表面構造では、最表面の１層目の周期性が崩れている。
ドレイン領域１２は、ｎ＋型のＳｉＣである。ドレイン領域１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ドレイン領域１２の上に設けられる。ドリフト領域１４は、ｎ－型のＳｉＣである。ドリフト領域１４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域１４のｎ型不純物濃度は、ドレイン領域１２のｎ型不純物濃度より低い。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４は、例えば、ドレイン領域１２の上にエピタキシャル成長法により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト領域１４の一部表面に設けられる。ｐウェル領域１６は、ドリフト領域１４とゲート絶縁層２８との間に位置する。ｐウェル領域１６は、第１の面Ｐ１に接する。ｐウェル領域１６は、ｐ型のＳｉＣである。
ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型のＳｉＣである。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型のＳｉＣである。
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、炭化珪素層１０とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４とゲート電極３０、及びｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、酸化シリコンを含む。ゲート絶縁層２８は、酸化シリコン層の一例である。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
界面終端領域４０は、炭化珪素層１０とゲート絶縁層２８との間に位置する。界面終端領域４０は、ドリフト領域１４とゲート絶縁層２８、及びｐウェル領域１６とゲート絶縁層２８との間に位置する。界面終端領域４０は、炭化珪素層１０のダングリングボンドを終端する終端元素として窒素（Ｎ）を含む。界面終端領域４０は、領域の一例である。
界面終端領域４０の窒素の濃度は１×１０２１ｃｍ－３以上である。界面終端領域４０の窒素の濃度は、例えば、１×１０２２ｃｍ－３以上である。
図７は、第１の実施形態の半導体装置の元素濃度分布を示す図である。図７は、ゲート絶縁層２８、界面終端領域４０、及び、炭化珪素層１０の中の、元素濃度分布を示す図である。図７は、窒素の濃度分布を示す。
窒素の濃度分布は、界面終端領域４０にピークを有する。ピークの窒素の濃度は、例えば、１×１０２１ｃｍ－３以上４×１０２３ｃｍ－３以下である。窒素の濃度分布のピークの窒素の濃度は、例えば、1×１０２１ｃｍ－３以上である。
窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。窒素は、炭化珪素層１０とゲート絶縁層２８との間の界面に偏析している。
窒素の濃度分布のピークからゲート絶縁層２８の側に１ｎｍ離れた第１の位置（図７中のＸ１）における窒素の濃度は１×１０１８ｃｍ－３以下である。また、窒素の濃度分布のピークから炭化珪素層１０の側に１ｎｍ離れた第２の位置（図７中のＸ２）における窒素の濃度は１×１０１８ｃｍ－３以下である。
図８は、第１の実施形態の半導体装置の窒素原子の結合状態を示す模式図である。図８（ａ）は窒素原子が３配位の場合、図８（ｂ）は窒素原子が４配位の場合である。
図８（ａ）に示す３配位の場合、窒素原子は３個のシリコン原子と結合する。図８（ｂ）に示す４配位の場合、窒素原子は４個のシリコン原子と結合する。
界面終端領域４０において、３個のシリコン原子と結合する窒素原子の濃度が、４個のシリコン原子と結合する窒素原子の濃度よりも多い。言い換えれば、界面終端領域４０において、３配位の窒素原子の濃度が、４配位の窒素原子の濃度よりも多い。
例えば、界面終端領域４０に存在する窒素原子の９０％以上が、３配位の窒素原子である。３配位の窒素原子の濃度は、例えば、１×１０２１ｃｍ－３以上である。
界面終端領域４０に存在する３配位の窒素原子は、炭化珪素層１０の表面のダングリングボンドを終端している。
界面終端領域４０の窒素原子は炭化珪素層１０の最上層の炭素原子を置換する。界面終端領域４０の窒素原子は、炭化珪素層１０と３配位で結合していることになる。窒素原子は、炭化珪素の結晶構造の炭素原子の位置にある。窒素原子に、炭化珪素層１０のシリコン原子が３配位している。
界面終端領域４０の窒素原子は炭化珪素層１０の最上層を構成するバイレイヤの炭素原子を置換する。窒素原子は、最終的には、炭化珪素層１０と３配位で結合している。余剰なシリコン原子や炭素原子は、炭化珪素層１０からゲート絶縁層２８側に放出されている。窒素原子は、炭化珪素の結晶構造の炭素原子の位置にある。最表面のシリコン原子の一部がゲート絶縁層２８に入り、窒素原子は、炭化珪素層１０のシリコン原子と３配位している。
炭化珪素層１０のバルク中に存在し、炭化珪素の結晶構造の炭素サイトを置換している窒素原子は、４配位となる。４配位の窒素原子は、ｎ型のドーパントとして機能するため、ＭＯＳＦＥＴの閾値電圧を低下させる。
第２の位置Ｘ２における４個のシリコン原子と結合する窒素原子の濃度は１×１０１８ｃｍ－３以下である。言い換えれば、第２の位置Ｘ２における４配位の窒素原子の濃度は１×１０１８ｃｍ－３以下である。
図９は、第１の実施形態の半導体装置の炭化珪素層の表面構造の説明図である。図９は、炭化珪素層１０、界面終端領域４０、及び、ゲート絶縁層２８の原子の配列を示す。
炭化珪素層１０の第１の面Ｐ１は、第１の表面構造を有する。第１の面Ｐ１の最上層である１層目には第１のシリコン原子が存在する。
第１のシリコン原子は、界面終端領域４０の窒素原子と結合する。界面終端領域４０の窒素原子は、ゲート絶縁層２８のシリコン原子と結合する。ゲート絶縁層２８のシリコン原子は、ゲート絶縁層２８の酸素原子と結合する。
炭化珪素層１０の第１の面Ｐ１の最上層である１層目に存在する複数のシリコン原子の中で、第１のシリコン原子の占める割合は、９０％以上である。炭化珪素層１０の第１の面Ｐ１は、第１の表面構造が主たる表面構造である。
炭化珪素層１０の第１の面Ｐ１の最上層である１層目に存在する複数のシリコン原子の中の第１のシリコン原子以外のシリコン原子は、例えば、第２のシリコン原子又は第３のシリコン原子を含んでいても良い。炭化珪素層１０の第１の面Ｐ１は、例えば、第２の表面構造又は第３の表面構造を含んでいても良い。
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、炭化珪素層１０との間にゲート絶縁層２８を挟む。ゲート電極３０は、ドリフト領域１４との間にゲート絶縁層２８を挟む。ゲート電極３０は、ｐウェル領域１６との間にゲート絶縁層２８を挟む。
ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ゲート電極３０の第２の方向の長さは、例えば、０．５μｍ以上２．０μｍ以下である。ＭＯＳＦＥＴ１００のチャネル長は、例えば、０．５μｍ以上２．０μｍ以下である。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、ゲート電極３０とソース電極３４との間に位置する。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８及びｐウェルコンタクト領域２０に電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。ソース電極３４は、例えば、ソース領域１８及びｐウェルコンタクト領域２０に接する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層構造である。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極３６は、炭化珪素層１０のソース電極３４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、ドレイン領域１２に電気的に接続される。ドレイン電極３６は、例えば、ドレイン領域１２に接する。
ドレイン電極３６は、例えば、ニッケルである。ニッケルは、ドレイン領域１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
図１０は、第１の実施形態の半導体装置の炭化珪素層の表面の説明図である。図１０は、ゲート電極３０に対向するｐウェル領域１６の表面の拡大図である。
図１０（ａ）は第１の方向に平行な断面図、図１０（ｂ）は第２の方向に平行な断面図である。すなわち、図１０（ａ）はＭＯＳＦＥＴ１００のチャネル幅方向に沿った断面図、図１０（ｂ）はＭＯＳＦＥＴ１００のチャネル長方向に沿った断面図である。
図１０（ａ）に示すように、チャネル幅方向のｐウェル領域１６の表面は、複数のテラスと、テラスの間のステップで構成される。チャネル幅方向のｐウェル領域１６に複数のテラスが形成されるのは、第１の面Ｐ１が｛０００１｝面に対して第１の方向に傾斜するオフ角を有するためである。一方、図１０（ｂ）に示すように、チャネル長方向のｐウェル領域１６の表面は、単一のテラスで構成され、ステップは存在しない。
図１１は、表面粗さ（Ｒｚ）の定義の説明図である。
表面粗さ（Ｒｚ）は、ＡＦＭ等の粗さ計で測定した粗さ曲線の一部を基準長で抜き出し、もっとも高い部分の高さ（Ｒｐ）と最も深い部分の深さ（Ｒｖ）の和の値として求められる。
第１の方向の第１の基準長を０．５μｍとした場合に、第１の基準長の範囲内のｐウェル領域１６の表面の表面粗さ（Ｒｚ）は１ｎｍ以下である。ステップの高さは、およそ０．５ｎｍもしくはおよそ１ｎｍとなることが好ましい。また、第２の方向の第２の基準長を０．５μｍとした場合に、第２の基準長の範囲内のｐウェル領域１６の表面の表面粗さ（Ｒｚ）は０．５ｎｍ以下である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、表面が｛０００１｝面に対して０度以上８度以下のオフ角を有する炭化珪素層に、水素ガスを含む雰囲気中で、９００℃以上１４００℃以下の温度で、第１の熱処理を行い、第１の熱処理の後に、フッ素を含む雰囲気中で、９００℃以上１４００℃以下の温度で、第２の熱処理を行い、第２の熱処理の後、炭化珪素層の上に酸化シリコン膜を形成し、酸化シリコン膜を形成した後に、窒素を含む雰囲気の中で第３の熱処理を行い、酸化シリコン膜の上にゲート電極を形成する。
図１２は、第１の実施形態の半導体装置の製造方法の工程フロー図である。図１３、図１４、図１５、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、及び図２４は、第１の実施形態の半導体装置の製造方法の説明図である。図１３、図１４、図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、及び図２４は、製造途中の断面図である。図１６は、イオン注入直後の元素分布を示す図である。
図１２に示すように、第１の実施形態の半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、アルミニウムイオン注入（ステップＳ１０１）、炭素イオン注入（ステップＳ１０２）、リンイオン注入（ステップＳ１０３）、アルミニウムイオン注入（ステップＳ１０４）、活性化アニール（Ｓ１０５）、第１の熱処理（ステップＳ１０６）、第２の熱処理（ステップＳ１０７）、酸化シリコン膜形成（ステップＳ１０８）、第３の熱処理（ステップＳ１０９）、第４の熱処理（ステップＳ１１０）、ゲート電極形成（ステップＳ１１１）、層間絶縁膜形成（ステップＳ１１２）、及びソース電極／ドレイン電極形成（ステップＳ１１３）を備える。
ステップＳ１００では、炭化珪素層１０を準備する（図１３）。炭化珪素層１０は、ｎ＋型のドレイン領域１２とｎ－型のドリフト領域１４を備える。ドリフト領域１４は、例えば、ドレイン領域１２上にエピタキシャル成長法により形成される。
ドレイン領域１２は、ｎ型不純物として窒素を含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ｎ型不純物として窒素を含む。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０１では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第１のマスク材５１を形成する。そして、第１のマスク材５１をイオン注入マスクとして用いて、アルミニウムをドリフト領域１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される（図１４）。
ｐウェル領域１６を形成するイオン注入が第１のイオン注入の一例である。アルミニウムのイオン注入は、第１のプロジェクテッドレンジ及び第１のドーズ量で行われる。プロジェクテッドレンジは、平均投影飛程である。
第１のプロジェクテッドレンジは、例えば、０．１μｍ以上０．６μｍ以下である。第１のドーズ量は、例えば、１×１０１２ｃｍ－２以上１×１０１４ｃｍ－２以下である。
ステップＳ１０２では、第１のマスク材５１をイオン注入マスクとして用いて、炭素をｐウェル領域１６にイオン注入する（図１５）。ｐウェル領域１６に対する炭素のイオン注入が、第２のイオン注入の一例である。炭素のイオン注入は、第２のプロジェクテッドレンジ及び第２のドーズ量で行われる。その後、第１のマスク材５１を除去する。
第２のプロジェクテッドレンジは、例えば、０．１μｍ以上０．６μｍ以下である。第２のプロジェクテッドレンジは、例えば、第１のプロジェクテッドレンジの８０％以上１２０％以下である。第２のドーズ量は、第１のドーズ量の１０倍以上である。第２のドーズ量は、例えば、第１のドーズ量の１０００倍以下である。第２のドーズ量は、例えば、１×１０１５ｃｍ－２以上１×１０１８ｃｍ－２以下である。
図１６は、第１のイオン注入で炭化珪素層１０に注入されたアルミニウムの濃度分布と、第２のイオン注入で炭化珪素層１０に注入された炭素の濃度分布を示す。図１６は、イオン注入直後の元素分布を示す。
図１６に示すように、炭素のイオン注入の第２のプロジェクテッドレンジＲｐ２は、アルミニウムのイオン注入の第１のプロジェクテッドレンジＲｐ１の近傍に位置する。そして、炭素のイオン注入の第２のドーズ量が、アルミニウムのイオン注入の第１のドーズ量の１０倍以上であることから、イオン注入後の炭素の濃度分布は、例えば、イオン注入後のアルミニウムの濃度分布を完全に覆う。
アルミニウムの分布のピークの濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。炭素の分布のピークの濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ステップＳ１０３では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第２のマスク材５２を形成する。そして、第２のマスク材５２をイオン注入マスクとして用いて、リンをドリフト領域１４にイオン注入し、ソース領域１８を形成する（図１７）。その後、第２のマスク材５２を除去する。
ステップＳ１０４では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第３のマスク材５３を形成する。第３のマスク材５３をイオン注入マスクとして用いて、アルミニウムをドリフト領域１４にイオン注入し、ｐウェルコンタクト領域２０を形成する（図１８）。
次に、第３のマスク材５３を除去する（図１９）。次に、炭化珪素層１０の上に炭素膜５４を形成する（図２０）。
ステップＳ１０５では、活性化アニールを行う。活性化アニールは、１６００℃以上１８００℃以下で行う。第１の熱処理は、非酸化性雰囲気で行う。活性化アニールは、例えば、不活性ガス雰囲気で行う。第１の熱処理は、例えば、アルゴンガス雰囲気で行う。
活性化アニールにより、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンが活性化される。活性化アニールは、アルミニウム及びリンの活性化アニールである。また、活性化アニールにより、炭化珪素層１０への炭素イオン注入により形成された格子間炭素が、炭化珪素層１０の中の炭素空孔を埋める。
炭素膜５４は、活性化アニール中に、炭化珪素層１０からシリコンや炭素が雰囲気中に脱離することを抑制する。また、炭素膜５４は、活性化アニール中に、炭化珪素層１０の中の余剰の格子間炭素を吸収する。
活性化アニールは、例えば、１６００℃以上の第１ステップと、第１のステップの温度よりも温度の低い第２のステップで構成される。第２のステップは、例えば、１０００℃以下である。
例えば、第１のステップで、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンを活性化し、格子間炭素が炭素空孔を埋める。例えば、低温の第２のステップで、余剰の格子間炭素を炭化珪素層１０から追い出し、炭素膜５４に吸収させる。
次に、炭素膜５４を除去する（図２１）。
ステップＳ１０６では、第１の熱処理を行う。第１の熱処理は、９００℃以上１４００℃以下の温度で行う。第１の熱処理は、水素を含む雰囲気の中で行う。第１の熱処理は、例えば、水素ガスを含む雰囲気中で行われる。
第１の熱処理により、炭化珪素層１０の表面の酸化膜がエッチングされる。第１の熱処理により、炭化珪素層１０の表面が露出する。第１の熱処理により、炭化珪素層１０の最表面のシリコン原子がダングリングボンドを備えるようになる。
ステップＳ１０７では、第２の熱処理を行う。第２の熱処理は、９００℃以上１４００℃以下の温度で行う。第２の熱処理は、フッ素を含む雰囲気の中で行う。
第２の熱処理の際に雰囲気中に含まれるフッ素は、例えば、加熱触媒体法を用いて生成された原子状のフッ素である。加熱触媒体法は、例えば、高温のタングステンフィラメント上にフッ素ガスを供給することで、原子状フッ素を生成する技術である。
また、第２の熱処理の際に雰囲気中に含まれるフッ素は、例えば、フッ素ガスである。
第２の熱処理の雰囲気中には、例えば、アルゴンガス又は窒素ガスが含まれる。
第２の熱処理の際に雰囲気中に含まれるフッ素により、炭化珪素層１０の最表面のシリコン原子のダングリングボンドがフッ素原子により終端される。第２の熱処理の際に、ダングリングボンドのフッ素原子による終端と、露出した炭化珪素層１０の表面の原子のマイグレーションが同時に生じる。
第２の熱処理により、炭化珪素層１０の表面に第２の表面構造が形成される。炭化珪素層１０の表面は、第２の表面構造が主たる表面となる。フッ素原子により終端されたシリコン原子は正にチャージアップするので、直下に負に荷電した炭素がくる第２の表面構造が大きく安定化する。第２の表面構造の最表面の１層目に位置するシリコン原子は、第２のシリコン原子である。第２のシリコン原子のサイト位置は、第１の面Ｐ１から３層目のシリコン原子のサイト位置と同じであり、第１の面Ｐ１から５層目のシリコン原子のサイト位置と同じである。
第２の熱処理の温度は、例えば、第１の熱処理の温度より低い。
ステップＳ１０８では、炭化珪素層１０の上に酸化シリコン膜５５を形成する（図２２）。酸化シリコン膜５５は、最終的に、ゲート絶縁層２８となる。
酸化シリコン膜５５は、例えば、気相成長法により形成される。酸化シリコン膜５５は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）、又は、Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＰＶＤ法）により形成される。酸化シリコン膜５５の形成温度は、例えば、６００℃以下である。
酸化シリコン膜５５は、堆積膜である。酸化シリコン膜５５の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
酸化シリコン膜５５は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。また、酸化シリコン膜５５は、例えば、ジクロロシランガス（ＳｉＨ２Ｃｌ２）と一酸化二窒素ガス（Ｎ２Ｏ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
ステップＳ１０９では、第３の熱処理が行われる。第３の熱処理は、アンモニアガス（ＮＨ３）を含む雰囲気で行われる。
例えば、炭化珪素層１０が入れられた反応炉に、アンモニアガス（ＮＨ３）を供給して熱処理を行う。
第３の熱処理の温度は、例えば、１２００℃以上１６００℃以下である。第３の熱処理の雰囲気のアンモニアガスの分圧は、例えば、９０％以上である。
第３の熱処理により、炭化珪素層１０と酸化シリコン膜との界面に、界面終端領域４０が形成される（図２３）。第３の熱処理により、炭化珪素層１０の表面が第１の表面構造に変換される。
第３の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第３の熱処理により、酸化シリコン膜５５が高密度な膜となる。
ステップＳ１１０では、第４の熱処理が行われる。第４の熱処理は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。窒素酸化物ガスは、例えば、一酸化窒素ガス（ＮＯ）である。また、窒素酸化物ガスは、例えば、一酸化二窒素ガス（Ｎ２Ｏ）である。
例えば、炭化珪素層１０が入れられた反応炉に、窒素酸化物ガス（ＮＯｘ）を供給して熱処理を行う。
第４の熱処理の温度は、例えば、７５０℃以上１０５０℃以下である。第４の熱処理の温度は、例えば、第３の熱処理の温度よりも低い。
第４の熱処理の雰囲気の窒素酸化物ガスの分圧は、例えば、１０％以上である。
第４の熱処理により、酸化シリコン膜の中の窒素が除去される。第４の熱処理により、窒素欠陥の低減された酸化シリコン膜が形成される。
第３の熱処理により、炭化珪素層１０と酸化シリコン膜との界面に、界面終端領域４０が形成される（図２３）が、その一方で、酸化シリコン膜中に大量の窒素が導入される。界面終端により界面の耐酸化性が高まっているため、第４の熱処理によって、酸素が導入されても界面は酸化されず、かつ、酸化シリコン膜中の窒素欠陥を酸化によって置き換えることが可能となる。つまり、第４の熱処理によって、界面酸化を回避しつつ、酸化シリコン膜中の窒素を追い出し、窒素欠陥や酸素欠損が低減された、特性の良い酸化シリコン膜が得られる。
ステップＳ１１１では、ゲート絶縁層２８の上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１１２では、ゲート電極３０の上に、層間絶縁膜３２が形成される（図２４）。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１１３では、ソース電極３４及びドレイン電極３６が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０の上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。ドレイン電極３６は、炭化珪素層１０の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
以上の製造方法により、図１、図３、及び図４に示すＭＯＳＦＥＴ１００が形成される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素層１０の表面において、炭化珪素層１０とゲート絶縁層２８との間の界面準位の少ない第１の表面構造を主たる表面構造とする。したがって、界面準位に起因するゲート絶縁層の信頼性の低下や、界面準位に起因するキャリアの移動度の低下が抑制される。また、炭化珪素層１０とゲート絶縁層２８との間に窒素が偏析した界面終端領域４０を備える。したがって、炭化珪素層１０の表面のダングリングボンドが低減され、キャリアの移動度の低下が抑制される。よって、ＭＯＳＦＥＴ１００の特性が向上する。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、界面準位の少ない第１の表面構造を主たる表面構造とするために、製造途中で炭化珪素層１０の表面に第２の表面構造を形成する。その後、第２の表面構造を第１の表面構造に変換することで、第１の表面構造を最終的に主たる表面構造とする。
以下、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について詳述する。
図２５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２５は、図６に示した炭化珪素層の各表面構造のエネルギー状態を第１原理計算によって、計算した結果を示す図である。図２５（ａ）は、図６（ａ）に示した第１の表面構造の場合、図２５（ｂ）は、図６（ｂ）に示した第２の表面構造の場合、図２５（ｃ）は、図６（ｃ）に示した第３の表面構造の場合である。
図２５は、各表面構造のバンド図を示す。図２４は、炭化珪素層（ＳｉＣ）と酸化シリコン層（ＳｉＯ２）が、理想的に結合した状態について計算した結果である。
図２５（ａ）に示すように、第１の表面構造の場合は、炭化珪素層（ＳｉＣ）と酸化シリコン層（ＳｉＯ２）との間に界面準位は形成されない。
一方、図２５（ｂ）に示すように、第２の表面構造の場合は、炭化珪素層（ＳｉＣ）の伝導帯下端から１．２ｅＶ高い位置に界面準位が形成される。ＭＯＳ構造の場合、この界面準位を介したゲート絶縁層のリーク電流が生じ、ゲート絶縁層の信頼性が低下するおそれがある。
また、図２５（ｃ）に示すように、第３の表面構造の場合は、炭化珪素層（ＳｉＣ）の伝導帯下端から０．３ｅＶ低い位置に界面準位が形成される。ＭＯＳＦＥＴの場合、この界面準位に電子がトラップされ、キャリアの移動度が低下するおそれがある。
以上の計算結果より、ＭＯＳＦＥＴの特性を向上させるためには、炭化珪素層の表面を第１の表面構造にすることが望ましいことが分かる。
第１の実施形態のＭＯＳＦＥＴ１００は、第１の面Ｐ１の最上層である１層目に存在する複数のシリコン原子の中で、第１のシリコン原子の占める割合が９０％以上である。したがって、炭化珪素層１０の表面の９０％以上が第１の表面構造となる。よって、界面準位に起因するゲート絶縁層２８の信頼性の低下や、界面準位に起因するキャリアの移動度の低下が抑制され、ＭＯＳＦＥＴ１００の特性が向上する。
ゲート絶縁層２８の信頼性の低下や、キャリアの移動度の低下を抑制する観点から、第１の面Ｐ１の最上層である１層目に存在する複数のシリコン原子の中で、第１のシリコン原子の占める割合が９５％以上であることが好ましく、９８％以上であることが更に好ましい。
ＭＯＳＦＥＴ１００は、図１０（ａ）に示すように、チャネル幅方向の第１の基準長を０．５μｍとした場合に、第１の基準長の範囲内のｐウェル領域１６の表面の表面粗さ（Ｒｚ）は１ｎｍ以下である。ステップの高さは、およそ０．５ｎｍもしくはおよそ１ｎｍとなることが好ましい。また、ＭＯＳＦＥＴ１００は、図１０（ｂ）に示すように、チャネル幅方向の第２の基準長を０．５μｍとした場合に、第２の基準長の範囲内のｐウェル領域１６の表面の表面粗さ（Ｒｚ）は０．５ｎｍ以下である。
ＭＯＳＦＥＴ１００は、チャネルが形成されるｐウェル領域１６の表面に、例えば、ステップバンチングのような、大きな凹凸が存在しない。したがって、ｐウェル領域１６の表面の凹凸によるキャリアの散乱が抑制される。よって、ＭＯＳＦＥＴ１００のキャリアの移動度が向上する。
特に、図１０（ｂ）に示すように、キャリアの進行方向となるチャネル長方向の凹凸が小さいことが好ましい。
炭化珪素層１０の表面を第１の表面構造としても、炭化珪素層１０とゲート絶縁層２８との間の結合状態を完全な状態にすることは、製造上困難である。炭化珪素層１０の表面には、シリコン原子又は炭素原子のダングリングボンドが生じ得る。炭化珪素層１０の表面にダングリングボンドが存在すると、炭化珪素層１０とゲート絶縁層２８との間の界面に界面準位が形成され、キャリアの移動度の低下が生じる。
第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素層１０とゲート絶縁層２８との間に窒素が偏析した界面終端領域４０を備える。界面終端領域４０では、窒素原子がシリコン原子と３配位で結合することにより、ダングリングボンドが低減される。したがって、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。
界面終端領域４０の窒素濃度は、１×１０２１ｃｍ－３以上である。ＭＯＳＦＥＴ１００のキャリアの移動度の低下を抑制する観点から、界面終端領域４０の窒素の濃度は、１×１０２２ｃｍ－３以上であることが好ましく、５×１０２２ｃｍ－３以上であることがより好ましい。ＭＯＳＦＥＴ１００のキャリアの移動度の低下を抑制する観点から、窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、１×１０２２ｃｍ－３以上であることが好ましく、５×１０２２ｃｍ－３以上であることがより好ましい。
界面終端領域４０の余剰の窒素は電荷トラップとなるおそれがある。したがって、窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、４×１０２３ｃｍ－３以下であることが好ましく、１×１０２３ｃｍ－３以下であることがより好ましい。
窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、５．０×１０２２ｃｍ－３±５％であることが好ましい。ピークの窒素の濃度が５．０×１０２２ｃｍ－３±５％の範囲にある場合、ＭＯＳＦＥＴ１００が特に電荷トラップの少ない良好な特性を示す。
界面終端領域４０の窒素の面密度は、１×１０１４ｃｍ－２以上２．５×１０１５ｃｍ－２以下であることが好ましい。界面終端領域４０の窒素の面密度は、１．４×１０１５ｃｍ－２±５％であることが好ましい。窒素の面密度が上記範囲にある場合、ＭＯＳＦＥＴ１００が特に電荷トラップの少ない良好な特性を示す。
ＭＯＳＦＥＴ１００のキャリアの移動度の低下を抑制する観点から、界面終端領域４０に存在する窒素原子の９０％以上が３配位の窒素原子であることが好ましく、９９％以上が３配位の窒素原子であることがより好ましい。界面終端領域４０に存在する３配位の窒素原子の濃度は、例えば、１×１０２１ｃｍ－３以上である。界面終端領域４０に存在する４配位の窒素原子の濃度は、例えば、１×１０１９ｃｍ－３以下である。
ＭＯＳＦＥＴ１００の閾値電圧の低下を抑制する観点から、４配位の窒素原子の濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましい。
界面終端領域４０は、ゲート絶縁層２８を形成した後に、炭化珪素層１０とゲート絶縁層２８との界面に、窒素を供給することにより形成する。界面終端領域４０は、炭化珪素層１０の表面の最上層の炭素原子を窒素原子で置換することによって形成される。この際、最上層のシリコン原子は、ゲート絶縁層２８の中の酸素原子と結合し、ゲート絶縁層２８の一部となる。
図２６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２６は、第１の表面構造を有する炭化珪素層の表面に、ゲート絶縁層及び界面終端領域を形成した場合の、表面構造の変化を示す図である。
図２６に示すように、界面終端領域を形成する際に、最上層である第1層の炭素原子は窒素原子に置換される。最上層である第1層のシリコン原子は、ゲート絶縁層の中の酸素原子と結合し、ゲート絶縁層の一部となる。界面終端領域の形成前には、左図に示すように第1層のシリコン原子は、第１のシリコン原子である。一方、界面終端領域の形成後には、右図に示すように第1層のシリコン原子は、第２のシリコン原子である。言い換えれば、界面終端領域の形成後には、炭化珪素層の表面が第１の表面構造から第２の表面構造に変換される。
図２７は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２６は、第２の表面構造を有する炭化珪素層の表面に、ゲート絶縁層及び界面終端領域を形成した場合の、表面構造の変化を示す図である。
図２７に示すように、界面終端領域を形成する際に、最上層である第1層の炭素原子は窒素原子に置換される。最上層である第1層のシリコン原子は、ゲート絶縁層の中の酸素原子と結合し、ゲート絶縁層の一部となる。界面終端領域の形成前には、左図に示すように第1層のシリコン原子は、第２のシリコン原子である。一方、界面終端領域の形成後には、右図に示すように第1層のシリコン原子は、第１のシリコン原子である。言い換えれば、界面終端領域の形成後には、炭化珪素層の表面が第２の表面構造から第１の表面構造に変換される。
図２８は、第１の実施形態の半導体装置の作用及び効果の説明図である。図２７は、第３の表面構造を有する炭化珪素層の表面に、ゲート絶縁層及び界面終端領域を形成した場合の、表面構造の変化を示す図である。
図２８に示すように、界面終端領域を形成する際に、最上層である第1層の炭素原子は窒素原子に置換される。最上層である第1層のシリコン原子は、ゲート絶縁層の中の酸素原子と結合し、ゲート絶縁層の一部となる。界面終端領域の形成前には、左図に示すように第1層のシリコン原子は、第３のシリコン原子である。一方、界面終端領域の形成後には、右図に示すように第1層のシリコン原子は、第１のシリコン原子である。言い換えれば、界面終端領域の形成後には、炭化珪素層の表面が第３の表面構造から第１の表面構造に変換される。
上述のように、ＭＯＳＦＥＴの特性を向上させる観点から、炭化珪素層の表面は第１の表面構造であることが好ましく、第２の表面構造又は第３の表面構造であることは好ましくない。
図２６、図２７、図２８を用いて説明したように、界面終端領域の形成後に炭化珪素層の表面を第１の表面構造にするためには、界面終端領域の形成前に炭化珪素層の表面が第２の表面構造又は第３の表面構造としておくことが必要である。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、界面終端領域の形成前に、ステップＳ１０６で、第１の熱処理を行う。第１の熱処理は、９００℃以上の水素を含む雰囲気の中で行う。
第１の熱処理により、炭化珪素層１０の表面の酸化膜がエッチングされる。炭化珪素層１０の表面の酸化膜がエッチングされることで、炭化珪素層１０の表面に多数のシリコン原子のダングリングボンドが形成される。
第１の熱処理の温度は、１０００℃以上であることが好ましく、１１００℃以上あることがより好ましく、１２００℃以上であることが更に好ましい。第１の温度が高くなることで、炭化珪素層１０の表面の酸化膜のエッチングが促進される。
第１の熱処理の後に、ステップＳ１０７で、第２の熱処理が行う。第２の熱処理は、９００℃以上１４００℃以下の温度で行う。第２の熱処理は、フッ素を含む雰囲気の中で行う。
第２の熱処理の際に、ダングリングボンドのフッ素原子による終端と、露出した炭化珪素層１０の表面の原子のマイグレーションが同時に生じる。
第２の熱処理により、炭化珪素層１０の表面に第２の表面構造が形成される。炭化珪素層１０の表面は、第２の表面構造が主たる表面となる。
発明者の第一原理計算により、シリコン原子のダングリングボンドがフッ素原子で終端されると、フッ素原子の側に電子が引き寄せられることで、シリコン原子の正電荷量が大きくなることが明らかになった。シリコン原子のダングリングボンドがフッ素原子で終端されることにより、正電荷量が一原子当たり、約１．７ｅ（ｅ＝１．６０２１７６６２×１０－１９クーロンであり、電気素量（ｅｌｅｍｅｎｔａｒｙ ｃｈａｒｇｅ）である）だけ大きくなることが明らかになった。
炭化珪素層１０の中の炭素原子は負電荷を有する。したがって、第２の熱処理の際に、ダングリングボンドのフッ素原子による終端と、露出した炭化珪素層１０の表面の原子のマイグレーションが同時に生じると、正電荷量が大きいシリコン原子と、炭素原子が近接する構造が最も安定になる。
第２の表面構造は、図６（ｂ）に示すように１層目のシリコン原子の直下に、２層目の炭素原子が位置する構造である。したがって、第２の表面構造は、第１の表面構造及び第３の表面構造よりも、最表面のシリコン原子から下層の炭素原子までの距離が短い。したがって、第２の熱処理の際、炭化珪素層１０の表面に第２の表面構造が安定な構造として形成される。
第２の熱処理の際に雰囲気中に含まれるフッ素は、加熱触媒体法を用いて生成された原子状のフッ素であることが好ましい。加熱触媒体法を用いることで、雰囲気中の原子状水素の濃度が高くなり、ダングリングボンドのフッ素原子による終端が促進される。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、第２の熱処理をフッ素を含む雰囲気中で行う。例えば、第２の熱処理中に、炭化珪素層の表面に大きなステップが存在すると、ステップにフッ素が吸着し、表面マイグレーションが促進され、表面の大きなステップが消滅する。したがって、第２の熱処理をフッ素を含む雰囲気中で行うことにより、例えば、ステップバンチングの発生が抑制され、炭化珪素層の表面の凹凸が低減する。
第２の熱処理の温度は、１０００℃以上であることが好ましく、１０５０℃以上あることがより好ましく、１１００℃以上であることが更に好ましい。第２の熱処理の温度が高くなることにより、炭化珪素層１０の表面の原子のマイグレーションが促進される。
第２の熱処理の温度は、１３００℃以下であることが好ましく、１２００℃以下であることがより好ましい。第２の熱処理の温度が低くなることにより、ダングリングボンドのフッ素原子による終端が促進される。
第２の熱処理の温度は、第１の熱処理の温度より低いことが好ましい。
第２の熱処理を行う際に、炭化珪素層１０の中に多数の炭素空孔（ｃａｒｂｏｎ ｖａｃａｎｃｙ）が存在すると、雰囲気中から供給されたフッ素原子が炭素空孔に入るおそれがある。フッ素原子が炭素空孔に入ると電荷トラップを形成する。したがって、ＭＯＳＦＥＴの電子がトラップされ、キャリアの移動度が低下するおそれがある。
そこで、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、ステップＳ１０２で、炭素をｐウェル領域１６にイオン注入する。ｐウェル領域１６は、ステップＳ１０１におけるアルミニウムのイオン注入で形成される。アルミニウムのイオン注入でｐウェル領域１６には多量の炭素空孔が形成される。
アルミニウムのイオン注入で形成された多量の炭素空孔を、炭素をｐウェル領域１６にイオン注入することで消滅させる。炭素の第２のドーズ量をアルミニウムの第１のドーズ量の１０倍以上とすることで、多量の炭素空孔を消滅させる。
ｐウェル領域１６の中の、炭素空孔が減少するため、炭素空孔に入ったフッ素原子に起因するキャリアの散乱が抑制される。よって、ＭＯＳＦＥＴ１００のキャリアの移動度が更に向上する。
ｐウェル領域１６のｐ型不純物濃度を適正に保つ観点から、アルミニウムの第１のドーズ量は、１×１０１４ｃｍ－２以下であることが好ましい。ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素の第２のドーズ量は１×１０１５ｃｍ－２以上であることが好ましく、１×１０１６ｃｍ－２以上であることがより好ましい。
ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素の第２のドーズ量は、アルミニウムの第１のドーズ量の１００倍以上であることが好ましい。
ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素のイオン注入の第２のプロジェクテッドレンジＲｐ２は、アルミニウムのイオン注入の第１のプロジェクテッドレンジＲｐ１の８０％以上１２０％以下であることが好ましく、９０％以上１１０％以下であることがより好ましい。
第１のプロジェクテッドレンジＲｐ１と第２のプロジェクテッドレンジＲｐ２を近づけることで、イオン注入後の炭素の濃度分布が、イオン注入後のアルミニウムの濃度分布を完全に覆うことが容易となる。イオン注入後の炭素の濃度分布が、イオン注入後のアルミニウムの濃度分布を完全に覆うことで、ｐウェル領域１６の中の炭素空孔の量が低減される。
ｐウェル領域１６の深さを適切に保つ観点から、第１のプロジェクテッドレンジＲｐ１、及び第２のプロジェクテッドレンジＲｐ２は、０．６μｍ以下であることが好ましい。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、ゲート絶縁層２８を気相成長法により形成する。したがって、炭化珪素層１０の表面の酸化が抑制される。よって、炭化珪素層１０の表面に形成された第２の表面構造がゲート絶縁層２８の形成後も維持される。
ゲート絶縁層２８の形成の温度は、６００℃以下であることが好ましく、５００℃以下であることがより好ましく、４００℃以下であることが更に好ましい。ゲート絶縁層２８の形成の温度を低くすることで、炭化珪素層１０の表面の酸化が抑制される。
ゲート絶縁層２８は、成長時の酸素分圧を低くすることで、膜全体がシリコンリッチな酸化シリコン膜とすることが好ましい。ＳｉＯ２－δとして、０．０１≦δ≦０．１が好ましい。つまり、酸素欠損が０．５％以上、５％以下となるように調整することが好ましい。ゲート絶縁膜を形成する際に、余分な酸素が酸化シリコン膜中にあると、基板酸化の恐れがあるので、余分な酸素がない状態とすることが好ましいためである。第４の熱処理を行うことで、絶縁膜中の酸素欠損に酸素が供給されるので、最終的には、酸素欠損のない、良好な酸化シリコン膜となる。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、アンモニアガス（ＮＨ３）を含む雰囲気の第３の熱処理により界面終端領域４０を形成する。アンモニアガスを含む雰囲気で、界面酸化を伴わずに、界面終端領域４０を形成する。これにより、第２の表面構造の最上層である第１層のシリコン原子のみ、ゲート絶縁層２８の中の酸素原子と結合させる。よって、界面終端領域４０の形成後の炭化珪素層１０の表面を、制御性良く第１の表面構造に変換することが可能となる。
以上、第１の実施形態によれば、キャリアの移動度が向上する半導体装置及び半導体装置の製造方法が実現される。
（第２の実施形態）
第２の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図２９は、第２の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第２の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第３の実施形態）
第３の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３０は、第３の実施形態の車両の模式図である。第３の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第３の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両８００の特性が向上する。
（第４の実施形態）
第４の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図３１は、第４の実施形態の車両の模式図である。第４の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第５の実施形態）
第５の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図３２は、第５の実施形態の昇降機（エレベータ）の模式図である。第５の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１０００の特性が向上する。
第１の実施形態では、ｎチャネル型のＭＯＳＦＥＴを例に説明したが、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、第３ないし第５の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１６ ｐウェル領域（炭化珪素領域）
２８ ゲート絶縁層（酸化シリコン層）
３０ ゲート電極
４０ 界面終端領域（領域）
５５ 酸化シリコン膜
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面
Ｒｐ１ 第１のプロジェクテッドレンジ
Ｒｐ２ 第２のプロジェクテッドレンジ

Claims (9)

  1. 表面が｛０００１｝面に対して０度以上８度以下のオフ角を有する炭化珪素層に、水素を含む雰囲気中で、９００℃以上１４００℃以下の温度で、第１の熱処理を行い、
    前記第１の熱処理の後に、フッ素を含む雰囲気中で、９００℃以上１４００℃以下の温度で、第２の熱処理を行い、
    前記第２の熱処理の後、前記炭化珪素層の上に酸化シリコン膜を形成し、
    前記酸化シリコン膜を形成した後に、窒素を含む雰囲気の中で第３の熱処理を行い、
    前記酸化シリコン膜の上にゲート電極を形成する半導体装置の製造方法。
  2. 前記第１の熱処理の前に、前記炭化珪素層にアルミニウム（Ａｌ）を第１のプロジェクテッドレンジ及び第１のドーズ量で注入する第１のイオン注入を行い、
    前記第１の熱処理の前に、前記炭化珪素層に、炭素（Ｃ）を第２のプロジェクテッドレンジ及び前記第１のドーズ量の１０倍以上のドーズ量である第２のドーズ量で注入する第２のイオン注入を行う請求項１記載の半導体装置の製造方法。
  3. 前記第１のイオン注入及び前記第２のイオン注入は、前記炭化珪素層の同一の領域に対して行われる請求項２記載の半導体装置の製造方法。
  4. 前記第２のプロジェクテッドレンジは、前記第１のプロジェクテッドレンジの８０％以上１２０％以下である請求項２又は請求項３いずれか一項記載の半導体装置の製造方法。
  5. 前記第２の熱処理の際に雰囲気中に含まれるフッ素は、加熱触媒体法を用いて生成された原子状のフッ素である請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  6. 前記窒素を含む雰囲気は、アンモニアガスを含む雰囲気である請求項１ないし請求項５いずれか一項記載の半導体装置の製造方法。
  7. 前記酸化シリコン膜は、６００℃以下の温度で形成する請求項１ないし請求項６いずれか一項記載の半導体装置の製造方法。
  8. 前記酸化シリコン膜は、気相成長法により形成する請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記第３の熱処理の後に、窒素酸化物ガスを含む雰囲気の中で第４の熱処理を、更に行う請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
JP2021150893A 2021-09-16 2021-09-16 半導体装置の製造方法 Active JP7500524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021150893A JP7500524B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法
US17/653,168 US12176398B2 (en) 2021-09-16 2022-03-02 Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021150893A JP7500524B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2023043337A JP2023043337A (ja) 2023-03-29
JP7500524B2 true JP7500524B2 (ja) 2024-06-17

Family

ID=85479533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021150893A Active JP7500524B2 (ja) 2021-09-16 2021-09-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US12176398B2 (ja)
JP (1) JP7500524B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7547262B2 (ja) * 2021-03-18 2024-09-09 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205296A (ja) 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子及びその製造方法
JP2018035051A (ja) 2016-09-02 2018-03-08 住友電気工業株式会社 ＳｉＣ構造体およびその製造方法並びに半導体装置
JP2020047668A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
JP2005279833A (ja) 2004-03-29 2005-10-13 National Institute Of Advanced Industrial & Technology ナノ構造及びその作製方法
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置
JP6072122B2 (ja) 2015-04-03 2017-02-01 株式会社東芝 半導体素子
JP2021022706A (ja) 2019-07-30 2021-02-18 国立大学法人東京工業大学 炭化ケイ素半導体装置及びその製造方法
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7326227B2 (ja) 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) 2021-03-18 2024-04-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7547262B2 (ja) 2021-03-18 2024-09-09 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205296A (ja) 2007-02-21 2008-09-04 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子及びその製造方法
JP2018035051A (ja) 2016-09-02 2018-03-08 住友電気工業株式会社 ＳｉＣ構造体およびその製造方法並びに半導体装置
JP2020047668A (ja) 2018-09-14 2020-03-26 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US12176398B2 (en) 2024-12-24
JP2023043337A (ja) 2023-03-29
US20230082881A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7547262B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11621167B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US12148799B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20250098251A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US10580874B2 (en) Semiconductor device with silicon oxide layer having element double bonded to oxygen, semiconductor device manufacturing method, inverter circuit, driving device, vehicle, and elevator
JP7500524B2 (ja) 半導体装置の製造方法
JP2025100916A (ja) 半導体装置の製造方法
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20250287676A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240313083A1 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240605

R150 Certificate of patent or registration of utility model

Ref document number: 7500524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150