JP7512111B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP7512111B2
JP7512111B2 JP2020128108A JP2020128108A JP7512111B2 JP 7512111 B2 JP7512111 B2 JP 7512111B2 JP 2020128108 A JP2020128108 A JP 2020128108A JP 2020128108 A JP2020128108 A JP 2020128108A JP 7512111 B2 JP7512111 B2 JP 7512111B2
Authority
JP
Japan
Prior art keywords
plating film
layer
insulating layer
copper plating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020128108A
Other languages
English (en)
Other versions
JP2022025342A5 (ja
JP2022025342A (ja
Inventor
修平 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020128108A priority Critical patent/JP7512111B2/ja
Priority to US17/443,034 priority patent/US11647589B2/en
Publication of JP2022025342A publication Critical patent/JP2022025342A/ja
Publication of JP2022025342A5 publication Critical patent/JP2022025342A5/ja
Application granted granted Critical
Publication of JP7512111B2 publication Critical patent/JP7512111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本開示は、配線基板及びその製造方法に関する。
配線基板の一つとして、コア基板に形成された貫通孔内に磁性体樹脂が埋め込まれたインダクタ内蔵基板が提案されている（特許文献１）。
特開２０１９－２２０５０４号公報
従来の磁性体樹脂を含む配線基板では、コア基板の貫通孔に直接接続される配線層が必然的に厚くなり、配線層に微細なパターンを形成することが困難である。また、配線層が厚くなるほど、厚さのばらつきが生じやすくなる。厚さのばらつきにより、配線層のパターニング時に未エッチングが生じて歩留まりが低下するおそれがある。
本開示は、微細な配線層を有する配線基板及びその製造方法を提供することを目的とする。
本開示の一形態によれば、第１主面と、前記第１主面とは反対側の第２主面とを備えた絶縁性の基材と、前記基材に形成された第１貫通孔と、前記第１貫通孔内に設けられた機能性材料と、前記第１主面と、前記機能性材料の前記第１主面側の面とを覆い、前記第１主面に対向する第１面と、前記第１面とは反対側の第２面とを有する第１絶縁層と、前記第２主面と、前記機能性材料の前記第２主面側の面とを覆い、前記第２主面に対向する第３面と、前記第３面とは反対側の第４面とを有する第２絶縁層と、前記第１絶縁層、前記機能性材料及び前記第２絶縁層に形成された第２貫通孔と、前記第２貫通孔の壁面上に設けられた導電層と、を有し、前記導電層は、前記第２面と面一の第１端面と、前記第４面と面一の第２端面と、を有する配線基板が提供される。
開示の技術によれば、微細な配線層を形成できる。
第１実施形態に係る配線基板の構造を示す断面図である。 第１実施形態における導電層、第１配線層及び第２配線層を示す断面図である。 第１実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第１実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第１実施形態に係る配線基板の製造方法を示す断面図（その３）である。 第１実施形態に係る配線基板の製造方法を示す断面図（その４）である。 第１実施形態に係る配線基板の製造方法を示す断面図（その５）である。 第２実施形態における導電層、第１配線層及び第２配線層を示す断面図である。 第２実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第２実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第３実施形態における磁性体を示す断面図である。 第３実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第３実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第４実施形態における磁性体を示す断面図である。 第５実施形態に係る半導体パッケージを示す断面図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１実施形態）
まず、第１実施形態について説明する。第１実施形態は配線基板に関する。
［配線基板の構造］
まず、配線基板の構造について説明する。図１は、第１実施形態に係る配線基板の構造を示す断面図である。
図１に示すように、第１実施形態に係る配線基板１００は、支持体として絶縁性の基材１０２を含む。基材１０２は、ガラスエポキシ樹脂や、ビスマレイミドトリアジン樹脂等の絶縁材料から形成される。基材１０２は、第１主面１０２Ａと、第１主面１０２Ａとは反対側の第２主面１０２Ｂとを備える。基材１０２に厚さ方向に貫通する第１貫通孔１１１が形成されている。例えば、第１貫通孔１１１の直径は３５０μｍ～４５０μｍである。
第１貫通孔１１１内に磁性体１１０が設けられている。磁性体１１０は、例えば、エポキシ樹脂等の樹脂剤と、樹脂剤中に分散した鉄フィラー等の磁性粒子とを含む。磁性体１１０は、第１主面１０２Ａ側の面１１０Ａと、第２主面１０２Ｂ側の面１１０Ｂとを備える。第１実施形態では、磁性体１１０は基材１０２よりも厚く、磁性体１１０は、第１主面１０２Ａ及び第２主面１０２Ｂから突出している。すなわち、基材１０２の厚さ方向の中心Ｃから面１１０Ａまでの距離は中心Ｃから第１主面１０２Ａまでの距離よりも大きく、中心Ｃから面１１０Ｂまでの距離は中心Ｃから第２主面１０２Ｂまでの距離よりも大きい。
第１主面１０２Ａと、磁性体１１０の面１１０Ａとを覆う第１絶縁層１２１が第１主面１０２Ａ及び面１１０Ａの上に設けられている。第２主面１０２Ｂと、磁性体１１０の面１１０Ｂとを覆う第２絶縁層１２２が第２主面１０２Ｂ及び面１１０Ｂの上に設けられている。例えば、第１絶縁層１２１及び第２絶縁層１２２は、フィラーを含有するエポキシフィルムからなる。例えば、第１絶縁層１２１及び第２絶縁層１２２の厚さは、３０μｍ～６０μｍである。
第１絶縁層１２１と、磁性体１１０と、第２絶縁層１２２とを厚さ方向に貫通する第２貫通孔１１２が形成されている。第２貫通孔１１２の直径は第１貫通孔１１１の直径より小さく、例えば、１５０μｍ～２５０μｍである。第２貫通孔１１２の壁面上に導電層１４０が設けられている。第２貫通孔１１２の導電層１４０の内側の部分を充填する絶縁性の充填材１４９が設けられている。例えば、充填材１４９は樹脂を含有する。充填材１４９が更にフィラーを含有してもよい。
第１絶縁層１２１と、基材１０２と、第２絶縁層１２２とを厚さ方向に貫通する第３貫通孔１１３が、基材１０２の厚さ方向に直交する面内方向で磁性体１１０から離間して形成されている。例えば、第３貫通孔１１３の直径は１５０μｍ～２５０μｍである。第３貫通孔１１３の壁面上にも導電層１４０が設けられている。第３貫通孔１１３の導電層１４０の内側の部分にも充填材１４９が設けられている。
第１絶縁層１２１の表面上に第１配線層１４１が形成され、第２絶縁層１２２の表面上に第２配線層１４２が形成されている。第１配線層１４１及び第２配線層１４２は導電層１４０に接続されている。すなわち、第１配線層１４１及び第２配線層１４２は、導電層１４０を介して相互に接続されている。
第１絶縁層１２１上に第３絶縁層１２３が形成されている。第３絶縁層１２３には、第１配線層１４１の接続部に到達するビアホール１６１が形成されており、第３絶縁層１２３上に、ビアホール１６１内のビア導体を介して第１配線層１４１に接続される第３配線層１４３が形成されている。更に、第３絶縁層１２３上に第５絶縁層１２５が形成されている。第５絶縁層１２５には、第３配線層１４３の接続部に到達するビアホール１６３が形成されており、第５絶縁層１２５上に、ビアホール１６３内のビア導体を介して第３配線層１４３に接続される第５配線層１４５が形成されている。
第５絶縁層１２５上にソルダレジスト層１２７が形成されている。ソルダレジスト層１２７に第５配線層１４５の接続部に達する開口部１６５が形成されている。第５配線層１４５の接続部上に、開口部１６５を通じてソルダレジスト層１２７の上方まで突出する接続端子１４７が形成されている。接続端子１４７はポスト及びその上のバンプを含んでもよい。接続端子１４７に半導体チップの電極が接続される。
第２絶縁層１２２上に第４絶縁層１２４が形成されている。第４絶縁層１２４には、第２配線層１４２の接続部に到達するビアホール１６２が形成されており、第４絶縁層１２４上に、ビアホール１６２内のビア導体を介して第２配線層１４２に接続される第４配線層１４４が形成されている。更に、第４絶縁層１２４上に第６絶縁層１２６が形成されている。第６絶縁層１２６には、第４配線層１４４の接続部に到達するビアホール１６４が形成されており、第６絶縁層１２６上に、ビアホール１６４内のビア導体を介して第４配線層１４４に接続される第６配線層１４６が形成されている。
第６絶縁層１２６上にソルダレジスト層１２８が形成されている。ソルダレジスト層１２８に第６配線層１４６の接続部に達する開口部１６６が形成されている。
ここで、導電層１４０、第１配線層１４１及び第２配線層１４２の詳細について説明する。図２は、第１実施形態における導電層１４０、第１配線層１４１及び第２配線層１４２を示す断面図である。
図２に示すように、導電層１４０は、無電解銅めっき膜１３１と、電解銅めっき膜１３２とを有する。無電解銅めっき膜１３１は、第２貫通孔１１２の壁面上と、第３貫通孔１１３の壁面上とに形成されている。電解銅めっき膜１３２は、無電解銅めっき膜１３１上に形成されている。例えば、無電解銅めっき膜１３１の厚さは、０．３μｍ～１．０μｍであり、電解銅めっき膜１３２の厚さは、１０μｍ～５０μｍである。充填材１４９は、第２貫通孔１１２及び第３貫通孔１１３の電解銅めっき膜１３２の内側の部分を充填する。無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９は、第１絶縁層１２１の表面と面一の面と、第２絶縁層１２２の表面と面一の面とを有する。
第１配線層１４１は、無電解銅めっき膜１３３Ａと、電解銅めっき膜１３４Ａとを有する。無電解銅めっき膜１３３Ａは、第１絶縁層１２１の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第１絶縁層１２１の表面と面一の面上とに形成されている。電解銅めっき膜１３４Ａは、無電解銅めっき膜１３３Ａ上に形成されている。例えば、無電解銅めっき膜１３３Ａの厚さは、０．３μｍ～１．０μｍであり、電解銅めっき膜１３４Ａの厚さは、１５μｍ～４０μｍである。
第２配線層１４２は、無電解銅めっき膜１３３Ｂと、電解銅めっき膜１３４Ｂとを有する。無電解銅めっき膜１３３Ｂは、第２絶縁層１２２の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第２絶縁層１２２の表面と面一の面上とに形成されている。電解銅めっき膜１３４Ｂは、無電解銅めっき膜１３３Ｂ上に形成されている。例えば、無電解銅めっき膜１３３Ｂの厚さは、０．３μｍ～１．０μｍであり、電解銅めっき膜１３４Ｂの厚さは、１５μｍ～４０μｍである。
第１実施形態では、第１配線層１４１の厚さは、無電解銅めっき膜１３３Ａ及び電解銅めっき膜１３４Ａの総厚と等しく、第２配線層１４２の厚さは、無電解銅めっき膜１３３Ｂ及び電解銅めっき膜１３４Ｂの総厚と等しい。無電解銅めっき膜１３３Ａは電解銅めっき膜１３４Ａと比べて非常に薄く、無電解銅めっき膜１３３Ｂは電解銅めっき膜１３４Ｂと比べて非常に薄い。このため、第１配線層１４１の厚さは、実質的に電解銅めっき膜１３４Ａの厚さと等しく、第２配線層１４２の厚さは、実質的に電解銅めっき膜１３４Ｂの厚さと等しい。例えば、第１配線層１４１及び第２配線層１４２の厚さは、約１５μｍ～約４０μｍである。このため、第１配線層１４１及び第２配線層１４２は、容易に微細に加工することができる。つまり、第１配線層１４１及び第２配線層１４２に微細なパターンを容易に形成することができる。また、第１配線層１４１及び第２配線層１４２の厚さのばらつきを抑制し、パターニング時（後述の図７（ｂ）参照）の未エッチングを抑制することができる。従って、未エッチングに起因する歩留まりの低下を抑制することができる。
［配線基板の製造方法］
次に、第１実施形態に係る配線基板の製造方法について説明する。図３～図７は、第１実施形態に係る配線基板の製造方法を示す断面図である。
まず、図３（ａ）に示すように、絶縁性の基材１０２と、導電膜１０３Ａと、導電膜１０３Ｂとを備えた積層板１０１を準備する。基材１０２は、第１主面１０２Ａと、第１主面１０２Ａとは反対側の第２主面１０２Ｂとを備え、導電膜１０３Ａは第１主面１０２Ａの上に設けられ、導電膜１０３Ｂは第２主面１０２Ｂの上に設けられている。例えば、導電膜１０３Ａ及び１０３Ｂは銅箔である。積層板１０１としては、配線基板１００が複数個取れる大判の基板が使用される。つまり、積層板１０１は、配線基板１００に対応する構造体が形成される複数の領域を有している。
次いで、図３（ｂ）に示すように、積層板１０１に厚さ方向に貫通する第１貫通孔１１１を形成する。第１貫通孔１１１は、導電膜１０３Ａと、基材１０２と、導電膜１０３Ｂとを厚さ方向に貫通する。例えば、第１貫通孔１１１はドリルやレーザを用いた加工等により形成することができる。その後、第１貫通孔１１１の壁面のデスミア処理を行う。デスミア処理とは、樹脂残渣（スミア）を除去する処理である。デスミア処理は、例えば、過マンガン酸カリウム溶液により行うことができる。例えば、第１貫通孔１１１の直径は３５０μｍ～４５０μｍとする。
その後、図３（ｃ）に示すように、第１貫通孔１１１内に磁性体１１０を充填する。例えば、磁性体１１０は、導電膜１０３Ａ及び１０３Ｂの各表面から突出するように充填する。充填不足を避けるためである。
続いて、図４（ａ）に示すように、研磨により、磁性体１１０のうち導電膜１０３Ａ及び１０３Ｂの各表面から突出している部分を除去する。例えば、磁性体１１０の突出している部分は、バフ研磨又はロール研磨により除去することができる。この処理が行われた磁性体１１０は、導電膜１０３Ａの表面と面一の面１１０Ａと、導電膜１０３Ｂの表面と面一の面１１０Ｂとを備える。
次いで、図４（ｂ）に示すように、導電膜１０３Ａ及び１０３Ｂを除去する。この結果、第１主面１０２Ａ及び第２主面１０２Ｂが露出する。例えば、導電膜１０３Ａ及び１０３Ｂは、酸性溶液を用いたウェットエッチングにより除去することができる。酸性溶液としては、過酸化水素（Ｈ２Ｏ２）、硫酸（Ｈ２ＳＯ４）溶液等を用いることができる。
その後、図４（ｃ）に示すように、第１主面１０２Ａと、磁性体１１０の第１主面１０２Ａ側の面１１０Ａとを覆う第１絶縁層１２１を第１主面１０２Ａ及び面１１０Ａの上に設け、第２主面１０２Ｂと、磁性体１１０の第２主面１０２Ｂ側の面１１０Ｂとを覆う第２絶縁層１２２を第２主面１０２Ｂ及び面１１０Ｂの上に設ける。第１絶縁層１２１及び第２絶縁層１２２としては、フィラーを含有するエポキシ樹脂フィルムを貼り付ける。例えば、第１絶縁層１２１及び第２絶縁層１２２の厚さは、３０μｍ～６０μｍである。
続いて、図５（ａ）に示すように、第１絶縁層１２１と、基材１０２と、第２絶縁層１２２とを厚さ方向に貫通する第３貫通孔１１３を形成する。例えば、第３貫通孔１１３はドリルやレーザを用いた加工等により形成することができる。次いで、第３貫通孔１１３の壁面のデスミア処理を行う。例えば、第３貫通孔１１３の直径は１５０μｍ～２５０μｍとする。
その後、図５（ｂ）に示すように、第１絶縁層１２１と、磁性体１１０と、第２絶縁層１２２とを厚さ方向に貫通する第２貫通孔１１２を形成する。第２貫通孔１１２の直径は第１貫通孔１１１の直径より小さい。例えば、第２貫通孔１１２はドリルやレーザを用いた加工等により形成することができる。例えば、第２貫通孔１１２の直径は１５０μｍ～２５０μｍとする。続いて、水を用いて第２貫通孔１１２の壁面を洗浄する。
次いで、図５（ｃ）に示すように、第１絶縁層１２１の表面上と、第２絶縁層１２２の表面上と、第２貫通孔１１２の壁面上と、第３貫通孔１１３の壁面上とに無電解銅めっき膜１３１を形成する。その後、無電解銅めっき膜１３１をめっき給電経路に利用する電解めっき法により、無電解銅めっき膜１３１上に電解銅めっき膜１３２を形成する。例えば、無電解銅めっき膜１３１の厚さは、０．３μｍ～１．０μｍであり、電解銅めっき膜１３２の厚さは、１０μｍ～５０μｍである。
続いて、図６（ａ）に示すように、第２貫通孔１１２及び第３貫通孔１１３内に充填材１４９を充填する。例えば、充填材１４９はスクリーン印刷法により充填することができる。充填材１４９は第２貫通孔１１２及び第３貫通孔１１３内で電解銅めっき膜１３２上に設けられる。次いで、充填材１４９を硬化させる。充填材１４９がエポキシ樹脂等の熱硬化性樹脂を含む場合、加熱処理により充填材１４９を硬化させることができる。
その後、図６（ｂ）に示すように、第１主面１０２Ａ側で、電解銅めっき膜１３２と、無電解銅めっき膜１３１と、充填材１４９とを第１絶縁層１２１の表面が露出するまで研磨し、第２主面１０２Ｂ側で、電解銅めっき膜１３２と、無電解銅めっき膜１３１と、充填材１４９とを第２絶縁層１２２の表面が露出するまで研磨する。この結果、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９は、第１絶縁層１２１の表面と面一の面と、第２絶縁層１２２の表面と面一の面とを有するようになる。研磨後の無電解銅めっき膜１３１及び電解銅めっき膜１３２が導電層１４０に含まれる。例えば、電解銅めっき膜１３２、無電解銅めっき膜１３１及び充填材１４９は、化学機械的研磨（chemical mechanical polishing：ＣＭＰ）法により研磨できる。電解銅めっき膜１３２、無電解銅めっき膜１３１及び充填材１４９を次のようにして研磨してもよい。まず、電解銅めっき膜１３２及び無電解銅めっき膜１３１の、第１絶縁層１２１の表面上の部分と、第２絶縁層１２２の表面上の部分とを、ウェットエッチングにより除去する。この結果、第１絶縁層１２１の表面と第２絶縁層１２２の表面とが露出する。次いで、充填材１４９の、第１絶縁層１２１の表面から突出する部分と、第２絶縁層１２２の表面から突出する部分とを、バフ研磨又はロール研磨により除去する。
続いて、図６（ｃ）に示すように、第１絶縁層１２１の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第１絶縁層１２１の表面と面一の面上とに無電解銅めっき膜１３３Ａを形成する。同様に、第２絶縁層１２２の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第２絶縁層１２２の表面と面一の面上とに無電解銅めっき膜１３３Ｂを形成する。次いで、無電解銅めっき膜１３３Ａをめっき給電経路に利用する電解めっき法により、無電解銅めっき膜１３３Ａ上に電解銅めっき膜１３４Ａを形成し、無電解銅めっき膜１３３Ｂをめっき給電経路に利用する電解めっき法により、無電解銅めっき膜１３３Ｂ上に電解銅めっき膜１３４Ｂを形成する。例えば、無電解銅めっき膜１３３Ａ及び１３３Ｂの厚さは、０．３μｍ～１．０μｍであり、電解銅めっき膜１３４Ａ及び１３４Ｂの厚さは、１５μｍ～４０μｍである。
その後、図７（ａ）に示すように、第１配線層１４１のパターンが形成されたレジスト層１５１Ａを電解銅めっき膜１３４Ａ上に形成し、第２配線層１４２のパターンが形成されたレジスト層１５１Ｂを電解銅めっき膜１３４Ｂ上に形成する。レジスト層１５１Ａ及び１５１Ｂとしては、例えば、ドライフィルム等を用いることができ、露光及び現像によりレジスト層１５１Ａ及び１５１Ｂにパターンを形成できる。
続いて、図７（ｂ）に示すように、レジスト層１５１Ａをマスクとして電解銅めっき膜１３４Ａ及び無電解銅めっき膜１３３Ａをエッチングし、レジスト層１５１Ｂをマスクとして電解銅めっき膜１３４Ｂ及び無電解銅めっき膜１３３Ｂをエッチングする。この結果、第１配線層１４１及び第２配線層１４２が得られる。第１配線層１４１は、無電解銅めっき膜１３３Ａ及び電解銅めっき膜１３４Ａを含み、第２配線層１４２は、無電解銅めっき膜１３３Ｂ及び電解銅めっき膜１３４Ｂを含む。
そして、図７（ｃ）に示すように、レジスト層１５１Ａ及び１５１Ｂを除去する。
次いで、第１絶縁層１２１上に第１配線層１４１を覆うように未硬化の樹脂フィルムを貼付し、第２絶縁層１２２上に第２配線層１４２を覆うように未硬化の樹脂フィルムを貼付する。その後、これら樹脂フィルムを加熱処理して硬化させることにより、第３絶縁層１２３及び第４絶縁層１２４を形成する（図１参照）。第３絶縁層１２３及び第４絶縁層１２４は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第３絶縁層１２３及び第４絶縁層１２４を形成してもよい。続いて、第３絶縁層１２３及び第４絶縁層１２４をレーザで加工することにより、第１配線層１４１の接続部に到達するビアホール１６１を第３絶縁層１２３に形成し、第２配線層１４２の接続部に到達するビアホール１６２を第４絶縁層１２４に形成する（図１参照）。
次いで、ビアホール１６１内のビア導体を介して第１配線層１４１に接続される第３配線層１４３を第３絶縁層１２３上に形成し、ビアホール１６２内のビア導体を介して第２配線層１４２に接続される第４配線層１４４を第４絶縁層１２４上に形成する（図１参照）。
第３配線層１４３及び第４配線層１４４はセミアディティブ法によって形成することができる。ここで、第３配線層１４３の形成方法について詳しく説明する。まず、第３絶縁層１２３上及びビアホール１６１の内面に無電解めっき法又はスパッタ法により、銅等からなるシード層（不図示）を形成する。次いで、シード層上に、第３配線層１４３を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第３配線層１４３を形成することができる。第４配線層１４４も同様の方法により形成することができる。
第３配線層１４３及び第４配線層１４４の形成後、第３絶縁層１２３上に、第３配線層１４３の接続部上にビアホール１６３が設けられた第５絶縁層１２５を形成し、第４絶縁層１２４上に、第４配線層１４４の接続部上にビアホール１６４が設けられた第６絶縁層１２６を形成する（図１参照）。第５絶縁層１２５及び第６絶縁層１２６は、第３絶縁層１２３及び第４絶縁層１２４と同様の方法で形成することができる。
更に、ビアホール１６３内のビア導体を介して第３配線層１４３に接続される第５配線層１４５を第５絶縁層１２５上に形成し、ビアホール１６４内のビア導体を介して第４配線層１４４に接続される第６配線層１４６を第６絶縁層１２６上に形成する（図１参照）。第５配線層１４５及び第６配線層１４６は、第３配線層１４３及び第４配線層１４４と同様の方法で形成することができる。
次いで、第５絶縁層１２５上にソルダレジスト層１２７を形成し、第６絶縁層１２６上にソルダレジスト層１２８を形成する（図１参照）。その後、ソルダレジスト層１２７に第５配線層１４５の接続部に達する開口部１６５を形成する。また、ソルダレジスト層１２８に第６配線層１４６の接続部に達する開口部１６６を形成する。
ソルダレジスト層１２７及び１２８は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層１２７及び１２８を形成してもよい。開口部１６５及び開口部１６６は、露光及び現像により形成することができる。ソルダレジスト層１２７及び１２８に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、開口部１６５及び開口部１６６は、レーザ加工又はブラスト処理により形成することができる。
続いて、第５配線層１４５の接続部上に、開口部１６５を通じてソルダレジスト層１２７の上方まで突出する接続端子１４７を形成する。接続端子１４７はポスト及びバンプを含む。
次いで、接続端子１４７の形成までの処理を行った構造体を所定の切断線に沿ってスライサー等により切断する。これにより、配線基板１００に対応する構造体が個片化され、大判の積層板１０１から第１実施形態に係る配線基板１００が複数得られる。このようにして、第１実施形態に係る配線基板１００を製造することができる。
このような方法によれば、第１配線層１４１及び第２配線層１４２を薄く形成し、微細に加工することができる。
ビアホール１６１～１６４の形成後にデスミア液を用いたデスミア処理を行ってもよい。磁性体１１０の表面は、基材１０２と、第１絶縁層１２１と、第２絶縁層１２２と、導電層１４０とにより覆われているため、デスミア処理が行われても、磁性体１１０がデスミア液に晒されることはない。このため、デスミア液による磁性体１１０の浸食を防止できる。
上記の方法では、第１配線層１４１及び第２配線層１４２をサブトラクティブ法により形成しているが、第１配線層１４１及び第２配線層１４２をセミアディティブ法により形成してもよい。セミアディティブ法により第１配線層１４１及び第２配線層１４２を形成する場合、次のような処理を行う。
すなわち、図６（ｂ）に示す研磨の後、第１絶縁層１２１の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第１絶縁層１２１の表面と面一の面上とに、シード層となる無電解銅めっき膜１３３Ａを形成する。同様に、第２絶縁層１２２の表面上と、無電解銅めっき膜１３１、電解銅めっき膜１３２及び充填材１４９の第２絶縁層１２２の表面と面一の面上とにシード層となる無電解銅めっき膜１３３Ｂを形成する。
次いで、無電解銅めっき膜１３３Ａ上に、配線層１４１を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、無電解銅めっき膜１３３Ａをめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に電解銅めっき膜１３４Ａを形成する。同様に、無電解銅めっき膜１３３Ｂ上に、配線層１４２を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、無電解銅めっき膜１３３Ｂをめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に電解銅めっき膜１３４Ｂを形成する。その後、めっきレジスト層を除去する。
次いで、電解銅めっき膜１３４Ａをマスクにして、電解銅めっき膜１３４Ａから露出する部分の無電解銅めっき膜１３３Ａをウェットエッチングにより除去する。この結果、無電解銅めっき膜１３３Ａと電解銅めっき膜１３４Ａとを有する第１配線層１４１が得られる。同様に、電解銅めっき膜１３４Ｂをマスクにして、電解銅めっき膜１３４Ｂから露出する部分の無電解銅めっき膜１３３Ｂをウェットエッチングにより除去する。この結果、無電解銅めっき膜１３３Ｂと電解銅めっき膜１３４Ｂとを有する第２配線層１４２が得られる。
（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、主として、導電層、第１配線層及び第２配線層の構成の点で第１実施形態と相違する。
［配線基板の構造］
まず、配線基板の構造について説明する。図８は、第２実施形態における導電層１４０、第１配線層１４１及び第２配線層１４２を示す断面図である。
図８に示すように、第２実施形態では、導電層１４０は、無電解銅めっき膜１３１及び電解銅めっき膜１３２のうち、第１絶縁層１２１の表面と第２絶縁層１２２の表面に形成された部分を有する。
第１配線層１４１は、無電解銅めっき膜１３３Ａと、電解銅めっき膜１３４Ａとを有する。第１配線層１４１は、更に、無電解銅めっき膜１３１及び電解銅めっき膜１３２のうち、第１絶縁層１２１の表面から外側の部分を含む。
第２配線層１４２は、無電解銅めっき膜１３３Ｂと、電解銅めっき膜１３４Ｂとを有する。第２配線層１４２は、更に、無電解銅めっき膜１３１及び電解銅めっき膜１３２のうち、第２絶縁層１２２の表面から外側の部分を含む。
他の構成は第１実施形態と同様である。
第２実施形態によっても第１実施形態と同様の効果を得ることができる。
［配線基板の製造方法］
次に、第２実施形態に係る配線基板の製造方法について説明する。図９～図１０は、第２実施形態に係る配線基板の製造方法を示す断面図である。
まず、第１実施形態と同様にして、充填材１４９の充填までの処理を行う（図６（ａ）参照）。次いで、図９（ａ）に示すように、基材１０２の両側において、研磨により、充填材１４９のうち電解銅めっき膜１３２の表面から突出している部分を除去する。例えば、充填材１４９の突出している部分は、バフ研磨又はロール研磨により除去することができる。この結果、充填材１４９は、電解銅めっき膜１３２の第１主面１０２Ａ側の表面と面一の面と、電解銅めっき膜１３２の第２主面１０２Ｂ側の表面と面一の面とを有するようになる。その後、電解銅めっき膜１３２の表面のデスミア処理を行う。
その後、図９（ｂ）に示すように、基材１０２の第１主面１０２Ａ側において、電解銅めっき膜１３２の表面上と、充填材１４９の電解銅めっき膜１３２の表面と面一の面上とに無電解銅めっき膜１３３Ａを形成する。同様に、基材１０２の第２主面１０２Ｂ側において、電解銅めっき膜１３２の表面上と、充填材１４９の電解銅めっき膜１３２の表面と面一の面上とに無電解銅めっき膜１３３Ｂを形成する。更に、無電解銅めっき膜１３３Ａをめっき給電経路に利用する電解めっき法により、無電解銅めっき膜１３３Ａ上に電解銅めっき膜１３４Ａを形成し、無電解銅めっき膜１３３Ｂをめっき給電経路に利用する電解めっき法により、無電解銅めっき膜１３３Ｂ上に電解銅めっき膜１３４Ｂを形成する。
その後、図９（ｃ）に示すように、第１実施形態と同様に、レジスト層１５１Ａを電解銅めっき膜１３４Ａ上に形成し、レジスト層１５１Ｂを電解銅めっき膜１３４Ｂ上に形成する。
続いて、図１０（ａ）に示すように、レジスト層１５１Ａをマスクとして電解銅めっき膜１３４Ａ、無電解銅めっき膜１３３Ａ、電解銅めっき膜１３２及び無電解銅めっき膜１３１をエッチングし、レジスト層１５１Ｂをマスクとして電解銅めっき膜１３４Ｂ、無電解銅めっき膜１３３Ｂ、電解銅めっき膜１３２及び無電解銅めっき膜１３１をエッチングする。この結果、第１配線層１４１及び第２配線層１４２が得られる。
そして、図１０（ｂ）に示すように、レジスト層１５１Ａ及び１５１Ｂを除去する。その後、第１実施形態と同様に、第３絶縁層１２３及び第４絶縁層１２４の形成以降の処理を行う。
このようにして、第２実施形態に係る配線基板を製造することができる。
（第３実施形態）
次に、第３実施形態について説明する。第３実施形態は、主として、磁性体の構成の点で第１実施形態と相違する。
［配線基板の構造］
まず、配線基板の構造について説明する。図１１は、第３実施形態における磁性体１１０を示す断面図である。
図１１に示すように、第３実施形態では、磁性体１１０の厚さは基材１０２の厚さと等しい。磁性体１１０の面１１０Ａは第１主面１０２Ａと面一であり、面１１０Ｂは第２主面１０２Ｂと面一である。すなわち、基材１０２の厚さ方向の中心Ｃから面１１０Ａまでの距離は中心Ｃから第１主面１０２Ａまでの距離と等しく、中心Ｃから面１１０Ｂまでの距離は中心Ｃから第２主面１０２Ｂまでの距離と等しい。
他の構成は第１実施形態と同様である。
第３実施形態によっても第１実施形態と同様の効果を得ることができる。
［配線基板の製造方法］
次に、第３実施形態に係る配線基板の製造方法について説明する。図１２～図１３は、第３実施形態に係る配線基板の製造方法を示す断面図である。
まず、図１２（ａ）に示すように、導電膜１０３Ａ及び１０３Ｂが設けられていない絶縁性の基材１０２を準備する。基材１０２としては、配線基板が複数個取れる大判の基板が使用される。つまり、基材１０２は、配線基板に対応する構造体が形成される複数の領域を有している。
次いで、図１２（ｂ）に示すように、基材１０２に第１貫通孔１１１を形成する。例えば、第１貫通孔１１１はドリルやレーザを用いた加工等により形成することができる。その後、第１貫通孔１１１の壁面のデスミア処理を行う。
続いて、図１３（ａ）に示すように、第１貫通孔１１１内に磁性体１１０を充填する。
次いで、図１３（ｂ）に示すように、研磨により、磁性体１１０のうち基材１０２の第１主面１０２Ａから突出している部分及び第２主面１０２Ｂから突出している部分を除去する。例えば、磁性体１１０の突出している部分は、バフ研磨又はロール研磨により除去することができる。この処理が行われた磁性体１１０は、第１主面１０２Ａと面一の面１１０Ａと、第２主面１０２Ｂと面一の面１１０Ｂとを備える。その後、第１実施形態と同様に、第１絶縁層１２１及び第２絶縁層１２２の形成以降の処理を行う。
このようにして、第３実施形態に係る配線基板を製造することができる。
（第４実施形態）
次に、第４実施形態について説明する。第４実施形態は、主として、磁性体の構成の点で第２実施形態と相違する。
［配線基板の構造］
まず、配線基板の構造について説明する。図１４は、第４実施形態における磁性体１１０を示す断面図である。
図１４に示すように、第４実施形態では、第３実施形態と同様に、磁性体１１０の厚さは基材１０２の厚さと等しい。磁性体１１０の面１１０Ａは第１主面１０２Ａと面一であり、面１１０Ｂは第２主面１０２Ｂと面一である。すなわち、基材１０２の厚さ方向の中心Ｃから面１１０Ａまでの距離は中心Ｃから第１主面１０２Ａまでの距離と等しく、中心Ｃから面１１０Ｂまでの距離は中心Ｃから第２主面１０２Ｂまでの距離と等しい。
他の構成は第２実施形態と同様である。
第４実施形態によっても第２実施形態と同様の効果を得ることができる。
［配線基板の製造方法］
次に、第４実施形態に係る配線基板の製造方法について説明する。
まず、第３実施形態と同様に、導電膜１０３Ａ及び１０３Ｂが設けられていない絶縁性の基材１０２を準備する。次いで、第３実施形態と同様に、第１貫通孔１１１の形成から磁性体１１０の研磨までの処理を行う。その後、第２実施形態と同様に、第１絶縁層１２１及び第２絶縁層１２２の形成以降の処理を行う。
このようにして、第４実施形態に係る配線基板を製造することができる。
（第５実施形態）
次に、第５実施形態について説明する。第５実施形態は半導体パッケージに関する。図１５は、第５実施形態に係る半導体パッケージ５００を示す断面図である。
図１５に示すように、第５実施形態に係る半導体パッケージ５００は、第１実施形態に係る配線基板１００、半導体チップ３００、バンプ３１２及びアンダーフィル樹脂３３０を有する。
半導体チップ３００は、バンプ３１２を介して接続端子１４７に接続される接続端子３１１を含む。接続端子３１１は、例えば電極パッドである。バンプ３１２には、例えば、はんだボールが用いられる。はんだボールの材料としては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。半導体チップ３００と配線基板１００のソルダレジスト層１２７との間に、エポキシ樹脂等のアンダーフィル樹脂３３０が充填されている。
このような半導体パッケージ５００を製造するには、個片化後の配線基板１００を準備し、バンプ３１２を用いて、半導体チップ３００を配線基板１００にフリップチップ実装する。半導体チップ３００の実装後、半導体チップ３００とソルダレジスト層１２７との間にアンダーフィル樹脂３３０を充填する。
このようにして、半導体パッケージ５００を製造することができる。
第１実施形態に係る配線基板１００に代えて、第２、第３又は第４実施形態に係る配線基板が用いられてもよい。
本開示において、磁性体１１０は機能性材料の一例であり、機能性材料は磁性体に限定されない。
本開示において、導電層の材料は銅に限定されず、導電層が、ニッケル等の他の金属のめっき膜を含んでいてもよい。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１００ 配線基板
１０２ 基材
１０２Ａ、１０２Ｂ 主面
１１０ 磁性体
１１０Ａ、１１０Ｂ 面
１１１、１１２、１１３ 貫通孔
１２１、１２２、１２３、１２４、１２５、１２６ 絶縁層
１２７、１２８ ソルダレジスト層
１３１、１３３Ａ、１３３Ｂ 無電解銅めっき膜
１３２、１３４Ａ、１３４Ｂ 電解銅めっき膜
１４０ 導電層
１４１、１４２、１４３、１４４、１４５、１４６ 配線層
１４９ 充填材

Claims (9)

  1. 第１主面と、前記第１主面とは反対側の第２主面とを備えた絶縁性の基材と、
    前記基材に形成された第１貫通孔と、
    前記第１貫通孔内に設けられた機能性材料と、
    前記第１主面と、前記機能性材料の前記第１主面側の面とを覆い、前記第１主面に対向する第１面と、前記第１面とは反対側の第２面とを有する第１絶縁層と、
    前記第２主面と、前記機能性材料の前記第２主面側の面とを覆い、前記第２主面に対向する第３面と、前記第３面とは反対側の第４面とを有する第２絶縁層と、
    前記第１絶縁層、前記機能性材料及び前記第２絶縁層に形成された第２貫通孔と、
    前記第２貫通孔の壁面上に設けられた導電層と、
    を有し、
    前記導電層は、
    前記第２面と面一の第１端面と、
    前記第４面と面一の第２端面と、
    を有することを特徴とする配線基板。
  2. 前記第２面及び前記第１端面を覆い、前記導電層に接続された第１配線層と、
    前記第４面及び前記第２端面を覆い、前記導電層に接続された第２配線層と、
    を有し、
    前記第１配線層は、
    前記第２面及び前記第１端面上に形成された第１無電解めっき膜と、
    前記第１無電解めっき膜上に形成された第１電解めっき膜と、
    を有し、
    前記第２配線層は、
    前記第４面及び前記第２端面上に形成された第２無電解めっき膜と、
    前記第２無電解めっき膜上に形成された第２電解めっき膜と、
    を有することを特徴とする請求項１に記載の配線基板。
  3. 前記第２貫通孔の前記導電層の内側の部分を充填する絶縁性の充填材を有することを特徴とする請求項１又は２に記載の配線基板。
  4. 前記機能性材料は、磁性体を含むことを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
  5. 第１主面と、前記第１主面とは反対側の第２主面とを備えた絶縁性の基材に第１貫通孔を形成する工程と、
    前記第１貫通孔内に機能性材料を設ける工程と、
    前記第１主面と、前記機能性材料の前記第１主面側の面とを覆い、前記第１主面に対向する第１面と、前記第１面とは反対側の第２面とを有する第１絶縁層を形成する工程と、
    前記第２主面と、前記機能性材料の前記第２主面側の面とを覆い、前記第２主面に対向する第３面と、前記第３面とは反対側の第４面とを有する第２絶縁層を形成する工程と、
    前記第１絶縁層、前記機能性材料及び前記第２絶縁層に第２貫通孔を形成する工程と、
    前記第２貫通孔の壁面上に導電層を設ける工程と、
    を有し、
    前記導電層を形成する工程は、
    前記第２面上と、前記第４面上と、前記第２貫通孔の壁面上とに無電解めっき膜を形成する工程と、
    前記無電解めっき膜上に電解めっき膜を形成する工程と、
    前記第２面が露出するまで前記電解めっき膜及び前記無電解めっき膜を研磨する工程と、
    前記第４面が露出するまで前記電解めっき膜及び前記無電解めっき膜を研磨する工程と、
    を有することを特徴とする配線基板の製造方法。
  6. 前記導電層は、
    前記第２面と面一の第１端面と、
    前記第４面と面一の第２端面と、
    を有することを特徴とする請求項５に記載の配線基板の製造方法。
  7. 前記第２面及び前記第１端面を覆い、前記導電層に接続される第１配線層を形成する工程と、
    前記第４面及び前記第２端面を覆い、前記導電層に接続される第２配線層を形成する工程と、
    を有し、
    前記第１配線層を形成する工程は、
    前記第２面及び前記第１端面上に第１無電解めっき膜を形成する工程と、
    前記第１無電解めっき膜上に第１電解めっき膜を形成する工程と、
    を有し、
    前記第２配線層を形成する工程は、
    前記第４面及び前記第２端面上に第２無電解めっき膜を形成する工程と、
    前記第２無電解めっき膜上に第２電解めっき膜を形成する工程と、
    を有することを特徴とする請求項６に記載の配線基板の製造方法。
  8. 前記第２貫通孔の前記導電層の内側の部分を絶縁性の充填材により充填する工程を有することを特徴とする請求項５乃至７のいずれか１項に記載の配線基板の製造方法。
  9. 前記機能性材料は、磁性体を含むことを特徴とする請求項５乃至８のいずれか１項に記載の配線基板の製造方法。
JP2020128108A 2020-07-29 2020-07-29 配線基板及びその製造方法 Active JP7512111B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020128108A JP7512111B2 (ja) 2020-07-29 2020-07-29 配線基板及びその製造方法
US17/443,034 US11647589B2 (en) 2020-07-29 2021-07-20 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020128108A JP7512111B2 (ja) 2020-07-29 2020-07-29 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2022025342A JP2022025342A (ja) 2022-02-10
JP2022025342A5 JP2022025342A5 (ja) 2023-03-23
JP7512111B2 true JP7512111B2 (ja) 2024-07-08

Family

ID=80003768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020128108A Active JP7512111B2 (ja) 2020-07-29 2020-07-29 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US11647589B2 (ja)
JP (1) JP7512111B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7512111B2 (ja) 2020-07-29 2024-07-08 新光電気工業株式会社 配線基板及びその製造方法
JP7596623B2 (ja) * 2020-08-11 2024-12-10 新光電気工業株式会社 配線基板及びその製造方法
US12057252B2 (en) * 2020-09-23 2024-08-06 Intel Corporation Electronic substrates having embedded inductors
JP7562431B2 (ja) 2021-01-07 2024-10-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2023108478A (ja) * 2022-01-25 2023-08-04 イビデン株式会社 配線基板
TW202423683A (zh) * 2022-09-02 2024-06-16 日商味之素股份有限公司 磁性基板的製造方法及磁性基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004080A (ja) 1998-06-16 2000-01-07 Hitachi Aic Inc 薄膜多層印刷配線板
US20050178585A1 (en) 2004-02-13 2005-08-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having axially parallel via holes
JP2008028188A (ja) 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
WO2013137044A1 (ja) 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JP2014168007A (ja) 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2016096262A (ja) 2014-11-14 2016-05-26 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP2019220504A (ja) 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
US8440917B2 (en) 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP5432800B2 (ja) 2010-03-31 2014-03-05 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
US11246218B2 (en) * 2018-03-02 2022-02-08 Intel Corporation Core layer with fully encapsulated co-axial magnetic material around PTH in IC package substrate
JP2020178005A (ja) 2019-04-17 2020-10-29 イビデン株式会社 インダクタ内蔵基板
JP7512111B2 (ja) 2020-07-29 2024-07-08 新光電気工業株式会社 配線基板及びその製造方法
JP7562431B2 (ja) 2021-01-07 2024-10-07 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004080A (ja) 1998-06-16 2000-01-07 Hitachi Aic Inc 薄膜多層印刷配線板
US20050178585A1 (en) 2004-02-13 2005-08-18 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having axially parallel via holes
JP2008028188A (ja) 2006-07-21 2008-02-07 Sharp Corp プリント配線板、プリント配線板の製造方法、及び電子機器
WO2013137044A1 (ja) 2012-03-16 2013-09-19 学校法人福岡大学 インダクタ内蔵基板製造方法及びインダクタ内蔵基板及びそれを用いた電源モジュール
JP2014168007A (ja) 2013-02-28 2014-09-11 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2016096262A (ja) 2014-11-14 2016-05-26 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
JP2019220504A (ja) 2018-06-15 2019-12-26 イビデン株式会社 インダクタ内蔵基板およびその製造方法

Also Published As

Publication number Publication date
US11647589B2 (en) 2023-05-09
JP2022025342A (ja) 2022-02-10
US20220039260A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
JP7512111B2 (ja) 配線基板及びその製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9179552B2 (en) Wiring board
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US8797757B2 (en) Wiring substrate and manufacturing method thereof
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7253946B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5415632B2 (ja) 配線基板
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US9699905B2 (en) Wiring board
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2015015285A (ja) 配線基板及び配線基板の製造方法
CN102132639A (zh) 电子部件内置线路板及其制造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ
JP6457881B2 (ja) 配線基板及びその製造方法
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
TWI566648B (zh) Wiring board
JP3879724B2 (ja) 印刷配線板、半導体装置、及びそれらの製造方法
TWI771573B (zh) 配線基板、半導體裝置及配線基板的製造方法
JP7543631B2 (ja) 配線基板及びその製造方法
JP5942514B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP2013122963A (ja) 配線基板
TW202117973A (zh) 半導體裝置、以及半導體裝置的製造方法
JP2023183320A (ja) 積層基板及び積層基板の製造方法
JP2023183319A (ja) 積層基板及び積層基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240626