JP7512122B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP7512122B2
JP7512122B2 JP2020134086A JP2020134086A JP7512122B2 JP 7512122 B2 JP7512122 B2 JP 7512122B2 JP 2020134086 A JP2020134086 A JP 2020134086A JP 2020134086 A JP2020134086 A JP 2020134086A JP 7512122 B2 JP7512122 B2 JP 7512122B2
Authority
JP
Japan
Prior art keywords
resin layer
layer
insulating resin
insulating
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020134086A
Other languages
English (en)
Other versions
JP2022030237A (ja
Inventor
智晃 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020134086A priority Critical patent/JP7512122B2/ja
Priority to US17/443,984 priority patent/US11612063B2/en
Publication of JP2022030237A publication Critical patent/JP2022030237A/ja
Application granted granted Critical
Publication of JP7512122B2 publication Critical patent/JP7512122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1383—Temporary protective insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法に関する。
従来、基板の上に配線層と絶縁層とが相互に形成された多層の配線基板が知られている。従来の多層の配線基板の製造方法では、例えば、基板上に第１配線層を形成し、第１配線層上に絶縁層と保護層を順次形成する。保護層は、ＰＥＴフィルム、レジスト、金属箔等の後述のデスミア処理で用いる所定の溶液では除去できない材料により形成される。
次に、保護層及び絶縁層に、第１配線層に到達するビアホールを形成する。そして、保護層をマスクにしてビアホール内を所定の溶液でデスミア処理し、ビアホール内の樹脂残渣を除去する。そして、デスミア処理の後、保護層を除去する。
特開２０１０－０１０６３９号公報
しかしながら、上記の配線基板の製造方法では、デスミア処理後に保護層を除去する工程が別に必要となるため、配線基板の製造工程が煩雑になる。
本発明は、上記の点に鑑みてなされたものであり、配線基板の製造工程の効率化を課題とする。
本配線基板の製造方法は、半硬化状態の絶縁樹脂層、前記絶縁樹脂層の上面に積層された半硬化状態の保護用樹脂層、及び前記保護用樹脂層の上面に積層されたカバー層を有する絶縁シートを準備する工程と、配線層が形成された下地層上に、前記絶縁樹脂層が前記下地層側を向くように前記絶縁シートを配置し、前記絶縁樹脂層及び前記保護用樹脂層を硬化させる工程と、硬化後の前記絶縁樹脂層及び前記保護用樹脂層に前記配線層の上面を露出するビアホールを形成する工程と、前記カバー層を除去後、所定の溶液を用いて前記ビアホール内の前記絶縁樹脂層及び／又は前記保護用樹脂層の残渣を除去すると共に前記保護用樹脂層を溶解する工程と、を有し、前記保護用樹脂層は、前記絶縁樹脂層より前記溶液に対する耐性が低く、前記保護用樹脂層を溶解する工程では、前記保護用樹脂層が全て溶解されて前記絶縁樹脂層の上面が露出する。
開示の技術によれば、配線基板の製造工程の効率化を実現できる。
本実施形態に係る配線基板の製造方法を例示する断面図（その１）である。 本実施形態に係る配線基板の製造方法を例示する断面図（その２）である。 本実施形態に係る配線基板の製造方法を例示する断面図（その３）である。 本実施形態に係る配線基板の製造方法を例示する断面図（その４）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
本実施形態に係る配線基板の製造方法について説明する。図１～図４は、本実施形態に係る配線基板の製造方法を例示する断面図である。まず、図１（ａ）に示す工程では、基板１０の一方の面に所定パターンの配線層２０を形成する。ここでは、配線層２０が形成される下地層として基板１０（例えば、ガラスエポキシ樹脂等）を例示するが、下地層は基板１０上に形成された絶縁層等であってもよい。又、基板１０はリジットタイプであってもよいし、フレキシブルタイプであってもよい。配線層２０の形成方法としては、後述するセミアディティブ法等の各種配線形成方法を採用できる。配線層２０の材料としては、例えば、銅等を使用できる。
次に、図１（ｂ）に示す工程では、絶縁シート３００を準備し、配線層２０を被覆するように基板１０の一方の面に絶縁シート３００を配置する。絶縁シート３００は、配線基板が備える絶縁層の形成に使用されるものであり、半硬化状態の絶縁樹脂層３０、絶縁樹脂層３０の上面に積層された半硬化状態の保護用樹脂層３１、及び保護用樹脂層３１の上面に積層されたカバー層３２を有している。絶縁シート３００は、絶縁樹脂層３０が下地層である基板１０側を向くように基板１０上に配置される。なお、絶縁樹脂層３０の下層にもカバー層３２と同様のカバー層を設けてもよい。この場合は、絶縁シート３００を基板１０の一方の面に配置する前に、絶縁樹脂層３０の下層のカバー層を除去する。
絶縁樹脂層３０の厚さは、例えば、２０μｍ～４５μｍ程度である。保護用樹脂層３１の厚さは、絶縁樹脂層３０の厚さよりも薄く、例えば、５μｍ～１５μｍ程度である。カバー層３２の厚さは、例えば、３０μｍ～４０μｍ程度である。保護用樹脂層３１が絶縁樹脂層３０より薄いことで、表面粗度のコントロールの点で有利となる。
絶縁樹脂層３０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等の絶縁性の熱硬化性樹脂を使用できる。保護用樹脂層３１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等の絶縁性の熱硬化性樹脂を使用できる。絶縁樹脂層３０や保護用樹脂層３１は、シリカ等のフィラーを含有してもよい。カバー層３２の材料としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）等を使用できる。カバー層３２は、保護用樹脂層３１から容易に剥離できるように保護用樹脂層３１に仮接着されている。
絶縁樹脂層３０及び保護用樹脂層３１は、硬化後に、デスミア工程で使用される所定の溶液（デスミア液）に対する保護用樹脂層３１の耐性が、デスミア液に対する絶縁樹脂層３０の耐性よりも低くなるように、各々の材料が選定されている。なお、デスミア工程とは、絶縁樹脂層３０及び／又は保護用樹脂層３１の残渣を除去する工程である。保護用樹脂層３１のデスミア液に対する耐性を、絶縁樹脂層３０のデスミア液に対する耐性よりも低くするには、保護用樹脂層３１の材料として、絶縁樹脂層３０よりも重合度の低い材料を選定すればよい。
絶縁樹脂層３０と保護用樹脂層３１は、同種の樹脂を用いてもよいし、異種の樹脂を用いてもよいが、エッチングレートの観点から、同種の樹脂を用いることが好ましい。絶縁樹脂層３０と保護用樹脂層３１に同種の樹脂を用いる場合には、樹脂の組成やフィラーの量を変えることで重合度を調整できる。例えば、絶縁樹脂層３０と保護用樹脂層３１にエポキシ系の樹脂を用い、エポキシ系樹脂の組成やフィラーの量を変えることで重合度を調整できる。
次に、図１（ｃ）に示す工程では、絶縁樹脂層３０及び保護用樹脂層３１を熱処理して硬化させる。絶縁樹脂層３０及び保護用樹脂層３１を基板１０側に押圧しながら熱処理して硬化させてもよい。これにより、前述のように、保護用樹脂層３１のデスミア液に対する耐性が、絶縁樹脂層３０のデスミア液に対する耐性よりも低くなる。
次に、図２（ａ）に示す工程では、絶縁樹脂層３０、保護用樹脂層３１、及びカバー層３２を貫通し、配線層２０の上面を露出するビアホール３０ｘを形成する。ビアホール３０ｘは、例えば、カバー層３２の上面側に開口されている開口部の径が配線層２０の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部となる。ビアホール３０ｘは、例えば、炭酸ガスレーザ等を用いたレーザ加工法により形成できる。ビアホール３０ｘは、ドリル加工法や異方性ドライエッチング法（ＲＩＥ等）により形成してもよい。
次に、図２（ｂ）に示す工程では、図２（ａ）に示すカバー層３２を除去（剥離）して保護用樹脂層３１の上面を露出させる。なお、図２（ａ）の工程の前にカバー層３２を除去して保護用樹脂層３１の上面を露出させてもよい。すなわち、カバー層３２の除去は、ビアホール３０ｘを形成する工程の前、又はビアホール３０ｘを形成する工程と後述の樹脂残渣を除去する工程との間に行えばよい。
図２（ｃ）に拡大して示すように、絶縁樹脂層３０、保護用樹脂層３１、及びカバー層３２を貫通し、配線層２０の上面を露出するビアホール３０ｘを形成すると、ビアホール３０ｘ内に露出する配線層２０の上面に樹脂残渣５００（絶縁樹脂層３０及び／又は保護用樹脂層３１の残渣）が生じる場合がある。そこで、次の工程で、デスミア処理を行い、樹脂残渣５００を除去する。
図３（ａ）及び図３（ｂ）は、デスミア処理の様子を時系列で示している。デスミア処理は、過マンガン酸系溶液（好適な例としては、過マンガン酸カリウム溶液）等を用いたウェットエッチングにより行うが、まず、図３（ａ）に示すように、デスミア処理により樹脂残渣５００が少しずつ除去される。このとき、硬化後の保護用樹脂層３１は、徐々に溶解されて薄くなっていく。又、ビアホール３０ｘの内壁面は、デスミア処理により粗化されて粗化面となる。
引き続きデスミア処理を行うと、図３（ｂ）に示すように、樹脂残渣５００が完全に除去される。このとき、硬化後の保護用樹脂層３１は全て溶解され、硬化後の絶縁樹脂層３０の上面が露出している。又、ビアホール３０ｘの内壁面は、デスミア処理により更に粗化されて図３（ａ）よりも粗度が大きくなっている。一方、絶縁樹脂層３０の上面はデスミア処理の途中までは保護用樹脂層３１に被覆されていたため、絶縁樹脂層３０の上面のデスミア処理は保護用樹脂層３１が完全に溶解した時点から開始される。すなわち、絶縁樹脂層３０の上面は、ビアホール３０ｘの内壁面に比べてデスミア液に触れている時間が少なくなる。その結果、デスミア工程の後において、絶縁樹脂層３０の上面の粗度は、ビアホール３０ｘの内壁面の粗度よりも小さくなる。例えば、ビアホール３０ｘの側壁の表面粗さＲａは１００～６００ｎｍ程度に設定でき、絶縁樹脂層３０の上面の表面粗さＲａは１０～２００ｎｍ程度に設定できる。
デスミア処理の後、配線層４０を形成する。ここでは、一例としてセミアディティブ法により配線層４０を形成する方法について説明する。図４（ａ）に示すように、まず、ビアホール３０ｘの内壁面及び絶縁樹脂層３０の上面に、銅等からなるシード層４１を形成する。シード層４１は、例えば、無電解めっき法又はスパッタ法によって形成される。
前述したように、絶縁樹脂層３０の上面は適度に粗化されているので（表面粗さＲａ：１０～５００ｎｍ）、シード層４１はアンカー効果によって絶縁樹脂層３０の上面に十分な密着性をもって形成される。
次に、図４（ｂ）に示す工程では、配線層４０が配置される部分に開口部３５０ｘが設けられためっきレジスト３５０をシード層４１の上に形成する。めっきレジスト３５０は、例えば、ドライフィルムレジストを貼着するか、又は液状レジストを塗布した後に、フォトリソグラフィ（露光及び現像）によってパターン化されて形成される。
次に、図４（ｃ）に示す工程では、シード層４１をめっき給電経路に利用する電解めっき法により、ビアホール３０ｘ内からめっきレジスト３５０の開口部３５０ｘにかけて銅等からなる金属めっき層４２を形成する。その後、めっきレジスト３５０を除去し、シード層４１を露出させる。
次に、図４（ｄ）に示す工程では、金属めっき層４２をマスクにしてシード層４１の不要部分をエッチングする。これにより、シード層４１上に金属めっき層４２が積層された配線層４０が形成される。配線層２０を形成する工程から配線層４０を形成する一連の工程を繰り返すことにより、ｎ層（ｎは２以上の整数）の多層配線層を任意に形成可能である。
このように、本実施形態に係る配線基板の製造方法では、絶縁樹脂層３０上に保護用樹脂層３１を設けることで、一回のデスミア処理において、ビアホール３０ｘ内の樹脂残渣５００の除去に要する時間と、絶縁樹脂層３０の上面の粗化に供する時間を調節可能となる。その結果、樹脂残渣５００の除去に要する時間にかかわらず、絶縁樹脂層３０の上面を所望の粗度にできる。絶縁樹脂層３０の上面を所望の粗度にすることで、例えば、配線層４０との密着性を向上できる。又、絶縁樹脂層３０の上面の粗度を低減して平滑度を向上することで、絶縁樹脂層３０の上面に微細配線（高密度の配線パターン）の形成が可能となる。又、保護用樹脂層３１はデスミア処理の工程で完全に溶解するため、デスミア処理後に保護用樹脂層３１を除去する工程を別に設ける必要がないため、配線基板の製造工程を効率化できる。
又、樹脂残渣５００の除去に十分な時間をかけられるため、ビアホール３０ｘ内の樹脂残渣５００を完全に除去できる。その結果、樹脂残渣５００が残存することで生じる接続不良や、配線層４０を形成する工程での無電解銅めっきの析出不良によるシード層４１の断線の発生を回避できる。
以上、好ましい実施形態等について詳説したが、上述した実施形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態等に種々の変形及び置換を加えることができる。
１０ 基板
２０、４０ 配線層
３０ 絶縁樹脂層
３０ｘ ビアホール
３１ 保護用樹脂層
３２ カバー層
４１ シード層
４２ 金属めっき層
３００ 絶縁シート
３５０ めっきレジスト
５００ 樹脂残渣

Claims (6)

  1. 半硬化状態の絶縁樹脂層、前記絶縁樹脂層の上面に積層された半硬化状態の保護用樹脂層、及び前記保護用樹脂層の上面に積層されたカバー層を有する絶縁シートを準備する工程と、
    配線層が形成された下地層上に、前記絶縁樹脂層が前記下地層側を向くように前記絶縁シートを配置し、前記絶縁樹脂層及び前記保護用樹脂層を硬化させる工程と、
    硬化後の前記絶縁樹脂層及び前記保護用樹脂層に前記配線層の上面を露出するビアホールを形成する工程と、
    前記カバー層を除去後、所定の溶液を用いて前記ビアホール内の前記絶縁樹脂層及び／又は前記保護用樹脂層の残渣を除去すると共に前記保護用樹脂層を溶解する工程と、を有し、
    前記保護用樹脂層は、前記絶縁樹脂層より前記溶液に対する耐性が低く、
    前記保護用樹脂層を溶解する工程では、前記保護用樹脂層が全て溶解されて前記絶縁樹脂層の上面が露出する、配線基板の製造方法。
  2. 前記絶縁樹脂層及び前記保護用樹脂層は、熱硬化性樹脂であり、
    前記保護用樹脂層は、前記絶縁樹脂層より重合度が低い、請求項１に記載の配線基板の製造方法。
  3. 前記保護用樹脂層は、前記絶縁樹脂層より薄い、請求項１又は２に記載の配線基板の製造方法。
  4. 前記残渣を除去する工程の後において、前記絶縁樹脂層の上面の粗度は、前記ビアホールの内壁面の粗度よりも小さい、請求項１乃至３の何れか一項に記載の配線基板の製造方法。
  5. 前記絶縁樹脂層及び前記保護用樹脂層は、同種の樹脂であり、
    前記樹脂の組成及び／又はフィラーの量が異なる、請求項１乃至４の何れか一項に記載の配線基板の製造方法。
  6. 前記カバー層の除去は、前記ビアホールを形成する工程の前、又は前記ビアホールを形成する工程と前記残渣を除去する工程との間に行う、請求項１乃至５の何れか一項に記載の配線基板の製造方法。
JP2020134086A 2020-08-06 2020-08-06 配線基板の製造方法 Active JP7512122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020134086A JP7512122B2 (ja) 2020-08-06 2020-08-06 配線基板の製造方法
US17/443,984 US11612063B2 (en) 2020-08-06 2021-07-29 Method of making interconnect substrate and insulating sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020134086A JP7512122B2 (ja) 2020-08-06 2020-08-06 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2022030237A JP2022030237A (ja) 2022-02-18
JP7512122B2 true JP7512122B2 (ja) 2024-07-08

Family

ID=80114451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020134086A Active JP7512122B2 (ja) 2020-08-06 2020-08-06 配線基板の製造方法

Country Status (2)

Country Link
US (1) US11612063B2 (ja)
JP (1) JP7512122B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053444A (ja) 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
JP2003304068A (ja) 2002-04-05 2003-10-24 Mitsui Mining & Smelting Co Ltd プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
JP2004356238A (ja) 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法
WO2010150310A1 (ja) 2009-06-24 2010-12-29 富士通株式会社 配線基板の製造方法
JP2011096741A (ja) 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd プリプレグおよび多層プリント配線板
JP2013051391A (ja) 2011-07-29 2013-03-14 Fujifilm Corp 多層基板の製造方法
JP2014069405A (ja) 2012-09-28 2014-04-21 Ajinomoto Co Inc 支持体含有プレポリマーシート
JP2015119126A (ja) 2013-12-20 2015-06-25 ウシオ電機株式会社 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4171240A (en) * 1978-04-26 1979-10-16 Western Electric Company, Inc. Method of removing a cured epoxy from a metal surface
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
JP3593351B2 (ja) * 1993-06-21 2004-11-24 株式会社日立製作所 多層配線基板の製造方法
JPH1098271A (ja) * 1996-03-29 1998-04-14 Ibiden Co Ltd 層間絶縁剤および多層プリント配線板
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
JP5322531B2 (ja) 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
JP2011171528A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 多層配線基板の製造方法
JP6705718B2 (ja) * 2016-08-09 2020-06-03 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053444A (ja) 1999-08-09 2001-02-23 Sumitomo Metal Ind Ltd 導体充填ビアの形成方法と多層配線板の製造方法
JP2003304068A (ja) 2002-04-05 2003-10-24 Mitsui Mining & Smelting Co Ltd プリント配線板用樹脂付金属箔及びこれを用いた多層プリント配線板
JP2004356238A (ja) 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法
WO2010150310A1 (ja) 2009-06-24 2010-12-29 富士通株式会社 配線基板の製造方法
JP2011096741A (ja) 2009-10-27 2011-05-12 Panasonic Electric Works Co Ltd プリプレグおよび多層プリント配線板
JP2013051391A (ja) 2011-07-29 2013-03-14 Fujifilm Corp 多層基板の製造方法
JP2014069405A (ja) 2012-09-28 2014-04-21 Ajinomoto Co Inc 支持体含有プレポリマーシート
JP2015119126A (ja) 2013-12-20 2015-06-25 ウシオ電機株式会社 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料

Also Published As

Publication number Publication date
US11612063B2 (en) 2023-03-21
US20220046805A1 (en) 2022-02-10
JP2022030237A (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
JP6819608B2 (ja) 多層プリント配線基板及びその製造方法
JP2003218519A (ja) プリント基板とその製造方法
JP2006237619A (ja) 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法
JP4405993B2 (ja) 高密度プリント回路基板の製造方法
JP2014501450A (ja) 印刷回路基板
JP2010232418A (ja) 多層配線板及びその製造方法
JP2001251054A (ja) 多層プリント配線板用回路基板の製造方法
JP7512122B2 (ja) 配線基板の製造方法
JP2004265967A (ja) 多層プリント配線板及びその製造方法並びに半導体装置
JP2011139010A (ja) 回路基板およびその製造方法
US8197702B2 (en) Manufacturing method of printed circuit board
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP2009117438A (ja) 配線パターンの形成方法および配線基板の製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JP2001189559A (ja) ビルドアッププリント配線板の製造方法
JP2004071749A (ja) 多層回路配線板の製造方法
JP2005236194A (ja) プリント配線板の製造方法
JP2010087285A (ja) 多層回路基板の製造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP7578071B2 (ja) 配線基板及びその製造方法
KR102254875B1 (ko) 다층 인쇄회로기판의 비아홀 형성 방법
US20090053897A1 (en) Method of fabricating a circuit board
JP2000049440A (ja) プリント配線用多層板の製造方法
JP2010262954A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240626