JP7513033B2 - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP7513033B2
JP7513033B2 JP2021554262A JP2021554262A JP7513033B2 JP 7513033 B2 JP7513033 B2 JP 7513033B2 JP 2021554262 A JP2021554262 A JP 2021554262A JP 2021554262 A JP2021554262 A JP 2021554262A JP 7513033 B2 JP7513033 B2 JP 7513033B2
Authority
JP
Japan
Prior art keywords
semiconductor device
housing member
solder
metal pattern
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021554262A
Other languages
English (en)
Other versions
JPWO2021085071A1 (ja
Inventor
宏之 宮原
久良 本林
由朗 滝口
享宏 小山
秀和 川西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2021085071A1 publication Critical patent/JPWO2021085071A1/ja
Application granted granted Critical
Publication of JP7513033B2 publication Critical patent/JP7513033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/036Manufacture or treatment of packages
    • H10H20/0364Manufacture or treatment of packages of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • H10H20/856Reflecting means

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Description

本技術は、例えば半導体レーザ素子等を有する半導体デバイスに関する。
半導体レーザ素子等の複数の発光素子を有する半導体デバイスの開発が進められている。半導体デバイスでは、発光素子は、例えばはんだによってパッケージ内に気密封止されている。例えば、特許文献1では、基板と、カバー部材とをはんだを用いて封止する際に、はんだの拡がりによる短絡の発生を防ぎ、信頼性を向上させる技術として、カバー部材の内側に、はんだを付着させるはんだ吸着膜を設けることが開示されている。
特開2012-160526号公報
このように半導体デバイスでは、信頼性の向上が望まれている。
信頼性を向上させることが可能な半導体デバイスを提供することが望ましい。
本開示の一実施の形態に係る第1の半導体デバイスは、半導体素子と、半導体素子を収容する第1の収容部材および第2の収容部材と、第1の収容部材の、第2の収容部材との接合面に形成された第1の下地層と、第2の収容部材の、第1の収容部材との接合面に形成された第2の下地層と、第1の収容部材と第2の収容部材とを、第1の下地層および第2の下地層を介して接合するはんだ接合部と、第1の収容部材の接合面および第2の収容部材の接合面の少なくとも一方に、第1の下地層および第2の下地層とは離間して設けられたはんだ吸着層とを備えたものである。
本開示の一実施の形態に係る第1の半導体デバイスでは、第1の収容部材と第2の収容部材とを接合するはんだ接合部の下地層として、第1の収容部材および第2の収容部材のそれぞれの接合面に、第1の下地層および第2の下地層をそれぞれ設け、さらに、第1の収容部材の接合面および第2の収容部材の接合面の少なくとも一方に、それぞれの下地層とは離間した位置にはんだ吸着層を設けるようにした。これにより、半導体素子が収容される収容空間内部や収容部材の外側へのはんだ垂れを防ぐ。
本開示の第1の実施の形態に係る半導体デバイスを説明するための平面模式図である。 図1Aに示したI-I線における半導体デバイスの要部の断面構成の一例を表す模式図である。 図1に示した半導体デバイスの構成の一例を表す分解斜視図である。 図1に示した収容部材の構成の一例を表す分解斜視図である。 図1Aに示したII-II線における半導体デバイスの断面模式図である。 図1Aに示したIII-III線における半導体デバイスの断面模式図である。 図1Aに示したIV-IV線における半導体デバイスの断面模式図である。 本開示のカバーと収容部材とのはんだ接合を説明する断面模式図である。 図5Aに続くカバーと収容部材とのはんだ接合を説明する断面模式図である。 本開示のカバーと収容部材とのはんだ接合方法の他の例を表す断面模式図である。 本開示のカバーと収容部材とのはんだ接合方法の他の例を表す断面模式図である。 図1に示した半導体デバイスを備えた発光装置の概略構成の一例を表す側面模式図である。 図8に示した発光装置の模式的な構成を表す分解斜視図である。 図8に示した半導体デバイスとレンズ保持部材の端子部との接続について説明するための斜視図である。 参考例としてのリッド部材とパッケージ部材とのはんだ接合を説明する断面模式図である。 図11Aに続くリッド部材とパッケージ部材とのはんだ接合を説明する断面模式図である。 本開示の変形例1に係る半導体デバイスを説明するための平面模式図である。 本開示の変形例2に係る半導体デバイスを説明するための平面模式図である。 本開示の変形例3に係る半導体デバイスを説明するための平面模式図である。 本開示の変形例4に係る半導体デバイスの一例を説明するための平面模式図である。 本開示の変形例4に係る半導体デバイスの他の例を説明するための平面模式図である。 本開示の変形例4に係る半導体デバイスの他の例を説明するための平面模式図である。 本開示の変形例5に係る半導体デバイスの一例を説明するための平面模式図である。 本開示の変形例5に係る半導体デバイスの他の例を説明するための平面模式図である。 本開示の変形例6に係る半導体デバイスの一例を説明するための平面模式図である。 本開示の変形例6に係る半導体デバイスの他の例を説明するための平面模式図である。 本開示の変形例7に係る半導体デバイスを説明するための平面模式図である。 図18Aに示したV-V線における半導体デバイスの要部の断面構成の一例を表す模式図である。 図18Aに示したV-V線における半導体デバイスの要部の断面構成の他の例を表す模式図である。 本開示の変形例8に係る半導体デバイスを説明するための平面模式図である。 図19Aに示したVI-VI線における半導体デバイスの要部の断面構成の一例を表す模式図である。 本開示の変形例9に係る半導体デバイスを説明するための平面模式図である。 図20Aに示したVII-VII線における半導体デバイスの要部の断面構成を表す模式図である。 本開示の変形例10に係る半導体デバイスの要部の断面構成を表す模式図である。 本開示の変形例11に係る半導体デバイスの構成の一例を表す断面模式図である。 本開示の変形例11に係る半導体デバイスの構成の他の例を表す断面模式図である。 本開示の変形例11に係る半導体デバイスの構成の他の例を表す断面模式図である。 本開示の第2の実施の形態に係る半導体デバイスを説明するための平面模式図である。 図25Aに示したVIII-VIII線における半導体デバイスの要部の断面構成の一例を表す模式図である。 本開示の変形例12に係る半導体デバイスを説明するための平面模式図である。 図26Aに示したIX-IX線における半導体デバイスの断面構成の一例を表す模式図である。 本開示の変形例13に係る発光装置の構成の一例を表す分解斜視図である。 図8等に示した発光装置が適用された投射型表示装置の構成の一例を表す図である。
以下、本開示における一実施形態について、図面を参照して詳細に説明する。以下の説明は本開示の一具体例であって、本開示は以下の態様に限定されるものではない。また、本開示は、各図に示す各構成要素の配置や寸法、寸法比などについても、それらに限定されるものではない。なお、説明する順序は、下記の通りである。
1.第1の実施の形態(額縁状に形成された下地層の内側および外側にはんだ吸着層を有する半導体デバイスの例)
1-1.半導体デバイスの構成
1-2.発光装置の構成
1-3.作用・効果
2.変形例
2-1.変形例1(内側のはんだ吸着層を額縁状に設けた例)
2-2.変形例2(内側のはんだ吸着層を2重に設けた例)
2-3.変形例3(内側および外側のはんだ吸着層を複数の島状に設けた例)
2-4.変形例4(額縁状に形成された下地層の内型にのみはんだ吸着層を設けた例)
2-5.変形例5(額縁状に形成された下地層の外型にのみはんだ吸着層を設けた例)
2-6.変形例6(内側の角部のはんだ吸着層を拡大して設けた例)
2-7.変形例7(収容部材側にはんだ吸着層を設けた例)
2-8.変形例8(カバーおよび収容部の両方にはんだ吸着層を設けた例)
2-9.変形例9(カバー側に半導体素子を収容する凹部を有する例)
2-10.変形例10(収容部材およびカバーの両方に凹部を有する例)
2-11.変形例11(垂直共振器面発光レーザを用いた例)
3.第2の実施の形態(下地層上にはんだ拡散防止層を有する半導体デバイスの例)
4.変形例
4-1.変形例12(半導体素子としてディスクリート半導体を用いた例)
4-2.変形例13(表示装置の構成の他の例)
4-3.変形例14(表示装置の構成の他の例)
5.適用例(投射型表示装置の例)
<1.第1の実施の形態>
図1Aは、本開示の第1の実施の形態に係る半導体デバイス(半導体デバイス10A)の構成を説明するための平面模式図である。図1Bは、図1Aに示したI-I線における半導体デバイス10Aの要部の断面構成の一例を模式的に表したものである。図2は、図1Aに示した半導体デバイス10Aの構成の一例を表した分解斜視図である。半導体デバイス10Aは、パッケージ化された表面実装型デバイス(surface mount device;SMD)である。半導体デバイス10Aは、発光素子11、収容部材14およびカバー15を有する。収容部材14は凹部14Cを有し、この凹部14Cに発光素子11が収容されている。収容部材14の上面(接合面14S1)およびカバー15の下面15S2には、それぞれ、メタルパタン14MC,151Mが設けられている。収容部材14とカバー15とは、このメタルパタン14MC,151Mおよびはんだ接合部16を介して互いに接合されており、これによって、発光素子11は気密封止(ハーメチックシール)されている。カバー15の下面15S2には、さらに、メタルパタン151Mよりも内側および外側に、はんだ吸着層152Mが設けられている。この発光素子11が、本開示の「半導体素子」の一具体例に相当する。収容部材14が、本開示の「第1の収容部材」の一具体例に相当し、カバー15が、本開示の「第2の収容部材」の一具体例に相当する。メタルパタン14MCが、本開示の「第1の下地層」に相当し、メタルパタン151Mが、本開示の「第2の下地層」の一具体例に相当する。メタルパタン152M1,152M2が、本開示の「はんだ吸着層」の一具体例に相当する。なお、図1Bに示した断面図では、発光素子11等の収容部材14内に実装される各部材については省略している。以下、についても同様である。
(1-1.半導体デバイスの構成)
本実施の形態の半導体デバイス10Aは、収容部材14の凹部14Cに発光素子11が、例えばサブマウント12およびミラー13と共に収容されている。収容部材14は、メタルパタン14MC,151Mおよびはんだ接合部16を介してカバー15と接合されており、カバー15と共に発光素子11、サブマウント12およびミラー13を気密封止している。カバー15の下面15S2には、さらに、メタルパタン151Mよりも内側および外側に、はんだ吸着層152Mとして、それぞれ、メタルパタン152M1およびメタルパタン152M2が設けられている。収容部材14は、詳細は後述するが、さらに、発光素子11と外部とを電気的に接続するための配線構造が設けられていてもよい。このとき、はんだ接合部16は、この配線構造と電気的に接続されており、配線構造と共に、発光素子11と外部とを電気的に接続する導電経路を構成してもよい。
発光素子11は、例えば、LD(Laser Diode)等の半導体レーザ素子により構成されている。発光素子11は、例えば窒化ガリウム(GaN)系の半導体材料を含んでおり、例えば500nm以下または470nm以下の波長帯域の、例えば青色光を出射する。発光素子11から出射された光の光路に蛍光体等の波長変換部材を配置するようにしてもよい。発光素子11は、例えば、ガリウム砒素(GaAs)系等の半導体材料を含んでいてもよい。発光素子11のアノードおよびカソードの一方(例えばアノード)は、例えばワイヤWを用いたワイヤボンディングにより、後述する収容部材14に設けられた配線構造に接続され、例えば電極取出部14E2に取り出されている。ワイヤWは、例えば金(Au)により構成されている。発光素子11のアノードおよびカソードの一方(例えばカソード)は、例えば、後述する導電性のサブマウント12を用いる場合にはワイヤWを用いずに、収容部材14に設けられた配線構造を介して、例えば電極取出部14E1に取り出されている。
サブマウント12は、発光素子11を実装するためのものであり、発光素子11と収容部材14の凹部14Cの底面との間に設けられている。サブマウント12は例えば板状の部材であり、サブマウント12の厚み(図1のZ方向の大きさ)により、発光素子11のZ軸方向の位置を調整するようにしてもよい。サブマウント12は、例えば、窒化アルミニウム(AlN)、シリコン(Si)、炭化シリコン(SiC)、ダイアモンドまたは酸化ベリリウム(BeO)等の絶縁材料により構成されている。絶縁材料により構成されているサブマウント12を用いる場合には、サブマウント12上の(図示していない)メタルパタンからメタルパタン143M1もしくはメタルパタン141M1へワイヤ接続する。これにより、例えば電極取出部14E1と発光素子11とが電気的に接続される(図3および図4A~図4C参照)。
サブマウント12は、例えば銅タングステン(Cu-W)、銅モリブデン(Cu-Mo)、銅ダイアモンドおよびグラファイト等の導電性材料を用いて構成するようにしてもよい。導電性のサブマウント12を用いることにより、発光素子11の電極の一方(例えば、カソード)を、サブマウント12を介して収容部材14内部の配線構造に導通させることができる。これにより、例えば、ワイヤWを用いて発光素子11のアノードおよびカソードの両方を電極取出部14Eと接続する場合と比較してワイヤWの数が減るので、半導体デバイス10Aの大きさを小さくすることが可能となる。
発光素子11は、サブマウント12に例えばAuSn(金-錫)により共晶接合されており、サブマウント12は、収容部材14の凹部14Cの底面に例えばAuSnにより共晶接合されている。サブマウント12は、収容部材14の凹部14Cの底面に例えば、銀(Ag)ペースト、焼結金(Au)または焼結銀(Ag)等により接合されていてもよい。
ミラー13は、発光素子11から出射された光を反射するためのものである。発光素子11から出射された光は、ミラー13により反射され、カバー15側から出射されるようになっている。ミラー13は、サブマウント12に実装された発光素子11と共に、収容部材14の凹部14Cに設けられている。凹部14C内には、例えば段差が設けられており、ミラー13は発光素子11よりも低い位置に配置されている。
ミラー13は例えば傾斜面を有しており、この傾斜面が発光素子11の光出射面に対向して配置されている。ミラー13の傾斜面は、例えば、収容部材14の底面に対して45°傾斜している。これにより、ミラー13の傾斜面で反射された光を、収容部材14の底面に対して、垂直方向に取り出すことが可能となる。ミラー13の傾斜面の角度を調整することにより、光の取り出し方向を変えることも可能である。ミラー13は、例えば、ガラス、合成石英、シリコン、サファイア、銅およびアルミニウム等により構成されている。ミラー13の傾斜面には、例えば、金属膜または誘電体多層膜等の反射膜が設けられていてもよい。発光素子11から出射された光に対して、この反射膜は例えば90%以上の反射率を有している。反射膜は99%以上の反射率を有することが好ましい。
図3は、図1に示した収容部材14の構成の一例を表した分解斜視図である。図4A~図4Cは、図1に示したII-II線、III-III線およびIV-IV線における収容部材14の断面構成を模式的に表したものである。収容部材14は、サブマウント12に実装された発光素子11およびミラー13を収容する凹部14Cを有し、これらを、カバー15と共に、メタルパタン14MC,151Mおよびはんだ接合部16を介して封止している。即ち、収容部材14の凹部14Cは、カバー15と、メタルパタン14MC,151Mと、はんだ接合部16とによって、気密性を有する収容空間Sを構成している。凹部14Cは、例えば矩形状の平面形状を有している。収容部材14は、例えば、ガラスやセラミックによって構成されており、例えば、窒化アルミニウム(AlN)、酸化アルミニウム(アルミナ)または炭化シリコン(SiC)等の焼結体を含んでいる。
収容部材14は、凹部14Cの底面を構成する第1層141と、凹部14Cの側面を構成する第2層142とから構成されている。第2層142は、カバーと接合される接合層144と、第1層141と接合層144との間に配置される中間層143とから構成されている。第1層141および第2層142(具体的には、中間層143および接合層144)には、それぞれ、メタルパタン141M,143M,144Mが形成されており、適宜電気的に接続されている。メタルパタン141M,143M,144Mは、例えば金(Au)等を含んでいる。
第1層141は、上記のように、凹部14Cの底面を構成するものである。第1層141は、例えば、矩形状の平面形状を有する板状部材あり、対向する上面141S1および下面141S2を有している。この上面141S1が凹部14Cの底面の一部を構成しており、下面141S2が収容部材14の裏面14S2を構成している。上面141S1には、メタルパタン141M1が設けられている。メタルパタン141M1は、例えばミラー13の実装に用いられるものであり、例えば平面(XY平面)視において、一部が、後述する中間層143に設けられた開口143Hに対応するように設けられている。具体的には、開口143H内にメタルパタン141M1が露出するように設けられている。これにより、ミラー13の放熱を効率的に行うことができ、また、ミラー13とのはんだ接合を容易にすることができる。
第1層141の下面141S2には、後述するベースプレート31への実装用のメタルパタン141M2が設けられていている(図8参照)。このメタルパタン141M2は、放熱部材としても機能し、発光素子11で発生した熱をベースプレート31に効率的に放熱することもできる。即ち、収容部材14の裏面14S2にメタルパタン141M2を設けることにより、半導体デバイス10Aとベースプレート31との電気的および熱的な接続を行うことができる。
中間層143は、上記のように、凹部14Cの側面の一部を構成するものであり、第1層141と接合層144との間に配置されている。中間層143は、例えば、矩形状の平面形状を有する板状部材あり、対向する上面143S1および下面143S2を有している。この上面143S1が、第1層141の上面141S1と共に、凹部14Cの底面を構成している。中間層143には、ミラー13が配置される開口143Hが設けられている。開口143H内には、第1層141の上面に設けられたメタルパタン141M1が露出しており、ミラー13はメタルパタン141M1を介して実装されている。
中間層143の上面143S1には、互いに独立したメタルパタン143M1およびメタルパタン143M2が設けられている。メタルパタン143M1は、例えばサブマウント12の実装に用いられるものであり、例えば平面視において、第1層141に設けられたメタルパタン141M1および後述する接合層144に設けられたメタルパタン144M1の少なくともどちらか一方と少なくとも一部が重複するようにパターニングされている。また、メタルパタン143M1は、一部が接合層144に設けられた開口144H内に露出するように設けられており、サブマウント12が実装されている。これにより、サブマウント12の放熱を効率的に行うことができ、また、サブマウント12とのはんだ接合を容易にすることができる。メタルパタン143M2は、例えば平面視において、接合層144に設けられたメタルパタン144M2と少なくとも一部が重複するようにパターニングされている。
中間層143には、さらに、中間層143をZ軸方向に貫通するビアV1が設けられている。ビアV1は、メタルパタン143M1と第1層141上のメタルパタン141M1との重複位置に設けられており、メタルパタン141M1とメタルパタン143M1とを接続している。このビアV1を設けることにより、後述する金メッキ処理において電解メッキ処理が容易となる。また、ビアV1を設けることにより、サブマウント12に絶縁材料を用いる場合に、サブマウント12上の(図示していない)メタルパタンからメタルパタン141M1へワイヤ接続することにより、例えば電極取出部14E1と発光素子11とを電気的に接続することができる。
接合層144は、上記のように、凹部14Cの側面の一部を構成すると共に、カバー15と接合されるものである。接合層144は、例えば、矩形状の平面形状を有する板状部材あり、対向する上面144S1および下面144S2を有している。この上面144S1が収容部材14のカバー15との接合面14S1を構成している。接合層144には、サブマウント12が配置される開口144Hが設けられている。開口144H内には、中間層143の上面に設けられたメタルパタン143M1およびメタルパタン143M2の一部が露出しており、サブマウント12はメタルパタン143M1を介して実装されている。メタルパタン143M2は、サブマウント12に実装された発光素子11の一方の電極(例えばアノード)と、ワイヤWを介して電気的に接続されている。また、開口144Hは、中間層143に設けられた開口143Hを内包している。即ち、凹部14Cは、開口143Hと開口144Hとから構成されており、これにより、凹部14Cの底面は段差を有している。
接合層144の上面144S1には、開口144Hを額縁状に囲むと共に、一部が額縁の外側に張り出したメタルパタン144M1が設けられている。この額縁状の部分(メタルパタン14MC)は、カバー15との接合時のはんだ下地層として用いられている。張り出し部分(メタルパタン14ME)はカバー15から露出され、発光素子11と外部とを電気的に接続する電極取出部14E1を構成している。即ち、メタルパタン144M1は、メタルパタン14MCとメタルパタン14MEとを有する。接合層144の上面144S1には、さらに、メタルパタン144M1と独立したメタルパタン144M2が、例えばメタルパタン144M1の張り出し部分(メタルパタン14ME)の隣に設けられている。メタルパタン144M2は、メタルパタン14MEと共にカバー15から露出され、発光素子11と外部とを電気的に接続する電極取出部14E2を構成している。電極取出部14E1および電極取出部14E2は、発光素子11のアノードおよびカソードから電極が引き出されている部分である。
接合層144には、さらに、接合層144をZ軸方向に貫通する例えば3つのビアV2および1つのビアV3が設けられている。3つのビアV2は、メタルパタン144M1と中間層143上のメタルパタン143M1との重複位置に設けられている。具体的には、3つのビアV2のうち、2つのビアV2はメタルパタン14MCの直下に設けられており、1つのビアV2はメタルパタン14MEの直下に設けられている。即ち、メタルパタン14MCは2つのビアV2でメタルパタン143M1と接続されており、メタルパタン14MEは1つのビアV2でメタルパタン143M1と接続されている。1つのビアV3は、メタルパタン144M2と中間層143上のメタルパタン143M2との重複位置に設けられており、メタルパタン143M2とメタルパタン144M2とを接続している。
以上により、発光素子11のアノードおよびカソードは、第1層141および第2層142に設けられたメタルパタン141M,143M,144MおよびビアV1,V2,V3を介してカバー15から露出した電極取出部14E1および電極取出部14E2に引き出されるようになっている。具体的には、発光素子11のカソードは、例えば、メタルパタン141M1、ビアV1、メタルパタン143M1および1つのビアV2を介して、また、メタルパタン141M1、ビアV1、メタルパタン143M1、2つのビアV2およびメタルパタン14MCを介して電極取出部14E1に引き出されている。発光素子11のアノードは、例えば、ワイヤW、メタルパタン143M2およびビアV3を介して電極取出部14E2に引き出されている。
メタルパタン14MCは、メタルパタン144M1の一部であり、メタルパタン144M1は、メタルパタン14MCの他に電極取出部14E1を構成するメタルパタン14MEを有する。換言すると、メタルパタン14MCおよびメタルパタン14MEは、同一メタルパタン(メタルパタン144M1)に形成されており、互いに電気的に接続されている。また、メタルパタン14MCは、2つのビアV2を介してメタルパタン143M1と接続されている。メタルパタン143M1は、例えばサブマウント12を介して発光素子11の例えばカソードと電気的に接続されている。即ち、メタルパタン14MCは、後述するメタルパタン151Mおよびはんだ接合部16と共に、発光素子11の例えばカソードと電極取出部14E1との導電経路の一部を構成している。これにより、発光素子11と外部(例えば電極取出部14E1)とを電気的に接続する導電経路の断面積が大きくなり、内部抵抗が低減される。
なお、メタルパタン14MCと、電極取出部14E1として用いられるメタルパタン14MEとの境界には、電極取出部14E1へのはんだの拡がりを防ぐ、表面コート膜(図示せず)を形成することが好ましい。表面コート膜は、例えば誘電体材料を用いて形成することができる。誘電体材材料の具体例としては、例えば窒化アルミニウム(AlN)、酸化アルミニウム(Al23)、酸化シリコン(SiO2)および窒化シリコン(SiN)等が挙げられる。
カバー15は、発光素子11から出射された光が取り出されるようになっている。カバー15は、例えば、矩形状の平面形状を有する板状部材であり、対向する上面15S1および下面15S2を有している。カバー15は、少なくとも収容部材14の凹部14Cを覆っている。カバー15は、少なくとも凹部14Cを覆う部分が光透過性を有する材料によって構成されている。具体的には、カバー15は、例えばガラス等により構成されている。カバー15の下面15S2には、クロム(Cr)、ニッケル(Ni)、金(Au)またはチタン(Ti)等を含む、メタルパタン151Mが形成されている。このメタルパタン151Mは、メタルパタン14MCと同様に、収容部材14との接合時のはんだ下地層として用いられると共に、発光素子11の例えばカソードと電極取出部14E1との導電経路の一部を構成している。メタルパタン151Mは、例えば、収容部材14の接合面14S1に形成された接合用のメタルパタン14MC部分と略同じ平面形状を有している。具体的には、メタルパタン151Mは、凹部14Cを囲む額縁状の形状を有しており、収容部材14の上面に形成された接合用のメタルパタン14MCと略同じかそれ以下の幅を有する。
カバー15の下面15S2には、さらに、収容部材14とカバー15との接合時に、余分なはんだを吸着するはんだ吸着層152Mが形成されている。具体的には、額縁状に形成されたメタルパタン151Mより内側および外側に、それぞれ、メタルパタン152M1,152M2が、メタルパタン151Mとは離間して形成されている。メタルパタン152M1,152M2は、メタルパタン151Mと同様に、例えば、クロム(Cr)、ニッケル(Ni)、金(Au)またはチタン(Ti)等を含んで形成することができる。
メタルパタン152M1は、メタルパタン151Mよりも内側に、例えばベタ膜として形成されている。但し、メタルパタン152M1には、発光素子11と対向する位置に開口152Hが形成されており、発光素子11から出射された光が取り出されるようになっている。この開口152Hが本開示の「透過領域」であり、開口152Hの大きさを調整することで、収容部材14内で発生した迷光の取り出しを低減することができる。また、開口152Hの形状を調整することで、所望の形状の光を取り出すことができる。即ち、メタルパタン152M1は、アパーチャとして用いることができる。
メタルパタン152M1とメタルパタン151Mとの距離Wb1は、例えば、10μm以上離れていることが好ましい。これは、はんだを151M1に塗布する際に、位置ずれによってメタルパタン152M1に塗布される虞があるためである。上限としては、例えば、メタルパタン151Mの幅Waとする。これは、メタルパタン151M1にはんだを塗布する際、はんだ量は、メタルパタン151M1の幅に比例する。そのため、メタルパタン152M1とメタルパタン151Mとの距離Wb1がメタルパタン151M1の幅よりも大きくなると、はみ出たはんだはメタルパタン152M1に接触しなくなる可能性が高くなるからである。
メタルパタン152M2は、メタルパタン151Mよりも外側に、例えばメタルパタン151Mと同様に、額縁状に形成されている。メタルパタン152M2とメタルパタン151Mとの距離Wb2は、メタルパタン152M1とメタルパタン151Mとの距離Wb1と同様に、例えば、10μm以上離れていることが好ましく、上限としては、例えば、メタルパタン151Mの幅Waである。
メタルパタン152M1,152M2の面積は、上限は特にないが、下限としては、例えば、メタルパタン152M1およびメタルパタン152M2のそれぞれの面積を、メタルパタン151Mの面積の0.004%以上とすることが好ましい。以上とすることで、過剰なはんだを十分に吸着することができる。
はんだ接合部16は、収容部材14とカバー15とを接合するためのものである。はんだ接合部16は、額縁状に形成されたメタルパタン14MCおよびメタルパタン151Mと同様に、額縁状に形成されている。はんだ接合部16には、例えば、SnAgCu(錫-銀-銅)系等のはんだを用いることができる。この他、気密封止が可能なものであればよく、例えば、AuSn(金-錫)系,Sn(錫)系またはIn(インジウム)系等のはんだを用いてもよい。
半導体デバイス10Aは、例えば、以下のようにして製造する。具体的には、第1層141の上面141S1および下面141S2にメタルパタン141Mおよびメタルパタン141M2を形成する。次に、第2層142を形成する。まず、中間層143に凹部14Cを構成する開口143HおよびビアV1用の貫通孔(図示せず)を形成する。続いて、貫通孔に例えばタングステンペーストや、銅(Cu)あるいは銀(Ag)を埋設してビアV1を形成したのち、中間層143の上面143S1にメタルパタン143M1およびメタルパタン143M2を形成する。次に、接合層144に凹部14Cを構成する開口144HおよびビアV2,V3用の貫通孔(図示せず)を形成する。続いて、貫通孔に例えばタングステンペーストや、銅(Cu)あるいは銀(Ag)を埋設してビアV2,V3を形成したのち、接合層144の上面144S1にメタルパタン144M1およびメタルパタン144M2を形成する。その後、焼結し、露出部分への金メッキ処理を行った後に個片化し、収容部材14が形成される。次に、収容部材14の凹部14Cに、サブマウント12、発光素子11およびミラー13を配置したのち、発光素子11の例えばアノードとメタルパタン143M2とを、例えば金ワイヤ(ワイヤW)を用いたワイヤボンディングにより接続する。また、サブマウント12に絶縁材料を用いる場合には、サブマウント12上の(図示していない)メタルパタンからメタルパタン143M1もしくはメタルパタン141M1へワイヤ接続する。これにより、例えば電極取出部14E1と発光素子11とが電気的に接続される。
上記半導体デバイス10Aの製造工程では、ミラー13の実装、発光素子11およびサブマウント12の実装および収容部材14とカバー15との接合の3つの工程における接合剤の溶融温度が重要となる。例えば、ミラー13は、接合剤としてAuSnはんだまたはシンタリングAgペーストを用いて接合することが好ましい。発光素子11およびサブマウント12は、接合剤としてAuSnはんだを用いて接合することが好ましい。収容部材とカバー15との接合には、接合剤としてSnAgCuはんだを用いることが好ましい。上記組み合わせにより、各工程での接合剤の再溶融が回避され、実装精度を担保することができる。
なお、ミラー13の実装にAuSnはんだを用いる場合には、ミラー13の実装時にAuSnはんだが溶融した際に収容部材14の、例えば凹部14C内に露出されたメタルパタンに施された金めっきを取り込み溶融温度が上昇する虞がある。これは、発光素子11およびサブマウント12の実装時のAuSnはんだの溶融温度を適切に設定することで再溶融を防止できる。
続いて、収容部材14にカバー15を接合する。まず、カバー15の下面15S2にメタルパタン151Mおよびはんだ吸着層152Mとして、例えばCrを、蒸着またはスパッタによって成膜する。続いて、Crパターンに、例えばNiメッキまたはAuメッキを施す。なお、メッキの代わりに、蒸着またはスパッタを用いてそれぞれの金属膜を形成するようにしてもよい。次に、メタルパタン151M以外の領域にマスキングを行い、例えば、図5Aに示したように、メタルパタン151M上にはんだペースト16Sを、例えばスクリーン印刷によって塗布した後、加熱してはんだペーストを溶融させると共に、はんだペースト16Sに含まれる有機溶剤を除去する。その後、例えば、図5Bに示したように、収容部材14とカバー15とを合わせ、例えば、はんだの融解温度から数十度高い温度で加熱する。このとき、メタルパタン14MCおよびメタルパタン151Mからはみ出したはんだ16Sxは、メタルパタン151Mの内側および外側に形成されたメタルパタン152M1,152M2に吸着される。以上により、発光素子11が気密封止され、半導体デバイス10Aが完成する。
なお、はんだペースト16Sは、例えば、図6に示したように、収容部材14のメタルパタン14MC上に塗布してもよい。あるいは、収容部材14とカバー15との接合には、図7に示したように、はんだ箔16Fを用いるようにしてもよい。
半導体デバイス10Aでは、例えば、以下のようにして光が取り出される。発光素子11から出射された光(例えば、青色波長帯域の光)はミラー13で反射され、カバー15を透過し、半導体デバイス10Aから取り出される。
(1-2.発光装置の構成)
図8は、図1Aに示した半導体デバイス10Aを備えた発光装置(発光装置1)の模式的な側面の構成を表したものであり、図9は、図8に示した発光装置1の分解斜視図である。発光装置1は、半導体デバイス10A、ベースプレート31、レンズ保持部材32およびアレイレンズ33を有している。アレイレンズ33は、各々の半導体デバイス10Aに対応するレンズ331を有している。
ベースプレート31は、半導体デバイス10Aを載置するための部材である。ベースプレート31は、例えば平板状の部材であり、対向する表面31Aおよび裏面31Bを有している。表面31Aには、複数の半導体デバイス10Aが設けられており、裏面31Bは例えばヒートシンク等(図示せず)と熱的に接続されている。
ベースプレート31は、例えば、セラミックス材料または金属材料等により構成されている。金属材料により構成されたベースプレート31では、放熱性を高めることが可能となる。金属材料としては、例えば、鉄(Fe)、鉄合金、銅(Cu)、アルミニウム(Al)および銅合金等が挙げられる。銅合金としては、例えば銅-タングステン(CuW)等が挙げられる。セラミックス材料としては、例えば窒化アルミニウム(AlN)等が挙げられる。ベースプレート31には、冷却用の水路が設けられていてもよい。
ベースプレート31には、半導体デバイス10Aを載置するための凹部が設けられていてもよい。ベースプレート31の凹部に半導体デバイス10Aを設けることにより、半導体デバイス10Aを保護することができる。
ベースプレート31の表面31Aには、複数の半導体デバイス10Aが載置されている。複数の半導体デバイス10Aは、例えば、ベースプレート31の表面31Aに行列状に配置されている(図9のX方向およびY方向)。例えば、行列状に配置された半導体デバイス10Aの一部が抜けていてもよい。この一部の半導体デバイス10Aの抜けは、例えば、不良品の除去または面内の一部のパワー密度を下げる目的等のためである。半導体デバイス10Aの配置は、例えば、略六角形状または千鳥状等、他の配置であってもよい。
ベースプレート31の表面31Aに行列状に配置された、複数の半導体デバイス10Aの間隔は、例えば、θ⊥方向の間隔よりもθ//方向の間隔の方が小さくなっている。θ//方向のFFP(Far Field Pattern)半値幅は、θ⊥方向のFFP半値幅よりも狭いため、θ//方向の半導体デバイス10Aの間隔を小さくすることが可能となる。これにより、光密度を向上させることが可能となる。複数の半導体デバイス10Aを一列に配置するようにしてもよい。
ベースプレート31とアレイレンズ33との間に設けられたレンズ保持部材32は、例えば、ベースプレート31の表面31Aに載置された複数の半導体デバイス10Aを囲む枠状の形状を有している(図9)。即ち、枠状のレンズ保持部材32の内側に、複数の半導体デバイス10Aが設けられている。レンズ保持部材32の平面形状は、例えば、四角形状である。このレンズ保持部材32は、例えば、四角形の枠形状を有する保持部321と、この保持部321の内側および外側に拡張して設けられた拡張部322とを有している。拡張部322は、例えば、四角形の保持部321の対向する2辺に設けられている。レンズ保持部材32は、ベースプレート31の全周にわたって設けられていなくてもよく、例えば、四角形状のベースプレート31の3辺に設けられていてもよい。あるいは、四角形状のベースプレート31の対向する2辺にレンズ保持部材32を設けるようにしてもよい。
レンズ保持部材32は、例えば、ネジ等(図示せず)を用いてベースプレート31に固定されている。レンズ保持部材32をベースプレート31に固定する方法は、どのような方法であってもよく、例えば接着剤を用いてレンズ保持部材32をベースプレート31に固定するようにしてもよい。接着剤は、例えば樹脂材料により構成されている。あるいは、レンズ保持部材32およびベースプレート31は、インサートモールド工程等を用いて一括成形されていてもよい。
保持部321の厚み(図9のZ方向の大きさ)は、例えば、拡張部322の厚みよりも大きくなっている。この保持部321は、ベースプレート31およびアレイレンズ33に接している。したがって、保持部321の厚みにより、各々の半導体デバイス10Aとレンズ331との距離の大きさが調整されるようになっている。保持部321の厚みは、カバー15とアレイレンズ33との間、およびベースプレート31とアレイレンズ33との間に、気体流動可能な大きさの空間を維持できる程度の大きさであることが好ましい。気体流動可能な大きさとは、例えば、メカによる加工公差程度の0.01mmあるいは、樹脂成形での公差0.5mm程度である。カバー15とアレイレンズ33とが接近し過ぎていると、接着剤等に起因する脱離物がこれらの間に滞留する。この脱離物が光と反応し、カバー15またはアレイレンズ33に吸着すると、光学特性が低下する。カバー15とアレイレンズ33との間に気体流動可能な大きさの空間を設けることにより、このような光学特性の低下を抑えることができる。保持部321の厚みは、例えば1mm~30mm程度である。保持部321の厚みは、例えば、レンズ331の焦点距離および半導体デバイス10A内の光路長等に応じて調整すればよい。保持部321は、例えば樹脂材料により構成されている。
拡張部322には、例えば、端子部322Eが設けられている。この端子部322Eは、例えば、配線WAを介して半導体デバイス10A(発光素子11)と外部とを電気的に接続するためのものであり、拡張部322の内側から外側にわたって複数設けられている。端子部322Eは、例えばアルミニウム(Al)等の導電性金属材料により構成されている。端子部322E以外の部分の拡張部322は、例えば、保持部321と同じ樹脂材料により構成されている。拡張部322と保持部321とを、異なる樹脂材料により構成するようにしてもよい。
保持部321および拡張部322は、個々にベースプレート31に固定されていてもよい。また、保持部321および拡張部322は、拡張部322に保持部321が固定されていてもよい。例えば、保持部321を樹脂や金属で構成し、拡張部322および端子部322EをPCB(Printed Circuit Board)で構成することで、保持部321をUV接着剤やはんだを使用してベースプレート31もしくは拡張部322へ接着することができる。また、アレイレンズ33と保持部321とは、インサートモールド成形法を用いて一括成形してもよい。レンズ保持部材32は、アルミニウム(Al)、SUS(Steel Use Stainless)、鉄(Fe)および銅(Cu)等の金属材料により構成するようにしてもよい。あるいは、レンズ保持部材32は、セラミックス材料等により構成するようにしてもよい。レンズ保持部材32の形状は、切削加工等の機械加工により形成されていてもよく、あるいは、ダイキャストまたは焼結等により形成されていてもよい。端子部322Eを含むレンズ保持部材32は、例えば一括成形によって一体化された1つの部品により構成されていることが好ましい。これにより、コストを抑えることが可能となる。
アレイレンズ33は、複数の半導体デバイス10Aを間にしてベースプレート31に対向している。このアレイレンズ33は、例えば中央部のアレイ部33Aと、このアレイ部33Aを囲む枠部33Fとを有している。アレイ部33Aでは、各々の半導体デバイス10Aに対向する位置に複数のレンズ331が設けられている。各々のレンズ331は、例えば、平面視で発光素子11およびミラー13に重なる位置に配置されている。レンズ331は、例えば凸レンズにより構成されている。レンズ331は、平凸レンズ、両凸レンズおよびメニスカスレンズ等により構成されていてもよい。各々の半導体デバイス10Aのカバー15を透過した光が、レンズ331を通過することにより、コリメートされるようになっている。アレイレンズ33は、下面(例えば、ベースプレート31との対向面)側と上面側とで、互いに異なる構成を有していてもよい。例えば、アレイレンズ33の一方の面側がFAC(Fast Axis Collimator)機能を有し、他方の面側がSAC(Slow Axis Collimator)機能を有していてもよい。このときのアレイレンズ33は、例えば、レンチキュラーレンズが互いに直交する方向で配置されており、例えば両凸形状の1枚レンズや平凸レンズ2枚を平面同士で貼り合わせ一体化したもので構成される。あるいは、アレイレンズ33は、平凸レンズ2枚の平面側が半導体デバイス10A側を向くように揃え、アレイレンズ33の枠部33Fで保持し一体化したもので構成される。
アレイ部33Aの周囲の枠部33Fは、例えば、四角形状の平面形状を有しており、この枠部33Fがレンズ保持部材32の保持部321に、例えば接着剤等(図示せず)により固定されている。この接着剤としてはUV(Ultra Violet)硬化性樹脂等の光硬化性樹脂等を用いることができる。光硬化によって樹脂が収縮すると、アレイレンズ33とレンズ保持部材32との間で位置ずれが生じやすいので、例えば数%程度以下の硬化収縮量を有する樹脂材料を用いることが好ましく、1%以下の硬化収縮量を有する樹脂材料を用いることがより好ましい。アレイレンズ33は、例えばネジ等によりレンズ保持部材32に固定されていてもよい。あるいは、アレイレンズ33とレンズ保持部材32とが、インサートモールド工程等により一括成形されていてもよい。上述のように、アレイ部33Aとベースプレート31との間、およびアレイ部33Aと半導体デバイス10Aとの間には、気体流動可能な大きさの空間が設けられている。アレイレンズ33は、例えばホウケイ酸ガラス等により構成されている。
図10は、図1に示した半導体デバイス10Aを、レンズ保持部材32の端子部322Eと共に表したものである。複数の半導体デバイス10A各々の上面に設けられた電極取出部14E1および電極取出部14E2は、例えば、ワイヤ(配線WA)を介して、互いに接続されている。レンズ保持部材32の端子部322Eに最も近い位置に配置された半導体デバイス10Aの電極取出部14E2が、配線WAを介して端子部322Eに接続されている。これにより、外部と、半導体デバイス10Aの発光素子11とを接続することができる。なお、図10では、カバー15を省略して示している。
また、隣り合う半導体デバイス10Aの裏面(収容部材14の裏面14S2)に設けられたメタルパタン141M2は、例えば銀ペーストを介して連続させてもよい。これにより、隣り合う半導体デバイス10Aのメタルパタン141M2が熱的に接続され、放熱経路が広がる。
発光装置1では、例えば、以下のようにして光が取り出される。ベースプレート31に載置された各々の半導体デバイス10Aから取り出された光は、例えば、各々の半導体デバイス10Aに対応する位置のレンズ331を通り、コリメート光となる。したがって、各々のレンズ331を通過した光の進行方向は互いに平行となり、発光装置1から取り出される。
(1-3.作用・効果)
本実施の形態の半導体デバイス10Aでは、収容部材14とカバー15とを接合するはんだ接合部16の下地層となるメタルパタン151Mと離間した位置にはんだ吸着層152Mを形成するようにした。具体的には、メタルパタン151Mよりも内側にメタルパタン152M1を、メタルパタン151Mよりも外側にメタルパタン152M2を、それぞれ設けた。これにより、接合時にメタルパタン14MCおよびメタルパタン151Mからはみ出したはんだ16Sxは、メタルパタン152M1およびメタルパタン152M2に吸着され、収容空間S内や、収容部材14の外側へのはんだ垂れを防ぐことが可能となる。以下、これについて説明する。
半導体レーザ素子により構成された半導体デバイスを駆動すると、大気中のシロキサンが発光点近傍で光と反応し、発光素子の端面に反応物が堆積しやすい。この反応物が端面反射率の変化を引き起こし、光特性の低下および発光素子の破壊が生じる虞がある。特に、例えば、470nm以下の短波長を出射する青色半導体レーザ素子では、この大気中のシロキサンに起因した不具合が発生しやすい。このため、半導体レーザ素子等をパッケージ内に気密封止することにより、この大気中のシロキサンに起因した不具合の発生を抑える技術が用いられている。
一般に、パッケージ内への発光素子の気密封止には、はんだが用いられている。例えば、図11Aに示したように、パッケージ部材1011とリッド部材1012とを、はんだを用いて接合する場合、それぞれの接合面の互いに対向する位置に下地としてメタル膜1011M,1012Mを設け、例えば、リッド部材1012側のメタル膜1012Mにペースト状のはんだ1022Sを塗布した後、加熱してはんだペーストを溶融させると共に、はんだペースト16Sに含まれる有機溶剤を除去する。この後、互いの接合面1011S,1012Sを向かい合わせに配置し、加熱によりはんだ1022Sを融解させて接合を行う。このとき、図11Bに示したように、リッド部材1012側からの押圧によってパッケージ部材1011とリッド部材1012とが接触すると、はんだ1022Sはパッケージ部材1011の内側および外側に溢れ、はんだ垂れを生じる。
パッケージ部材1011の内部に溢れたはんだ1022Sは、例えば、発光素子と電極とを接続するワイヤ等と接触すると電気的な短絡の発生等の特性不良の原因となる。一方、はんだ垂れを防ぐためにはんだ量を減らすと、パッケージ内部の気密性が低下してしまう。
この他に、製造設備によって接合時のリッド部材1012の実装高さを調整する方法が考えられるが、コストの大幅な増加が懸念される。また、パッケージ部材1011およびリッド部材1012は、製品ごとに形状にばらつきがあるため、個別に高さ調整を行う必要があり、製造工程が複雑化することが考えられる。
これに対して、本実施の形態では、はんだ接合部16の下地層となる、カバー15の下面15S2に形成されたメタルパタン151Mの内側および外側に、メタルパタン151Mとは離間するメタルパタン152M1,152M2をそれぞれ設け、これをはんだ吸着層152Mとして用いるようにした。これにより、接合時にメタルパタン14MCおよびメタルパタン151Mからはみ出したはんだ16Sxは、メタルパタン152M1およびメタルパタン152M2に吸着されるようになる。
以上により、本実施の形態の半導体デバイス10Aでは、発光素子11等を収容する収容空間S内や収容部材14の外側へのはんだ垂れの発生やはんだの脱落を防ぐことができる。よって、はんだ垂れと、例えば、発光素子11と収容部材14に設けられた配線構造との電気的接続を行うワイヤWとの接触による短絡の発生等を防ぐことが可能となる。また、製造歩留まりを向上させることが可能となる。
また、本実施の形態では、メタルパタン151Mと、メタルパタン152M1およびメタルパタン152M2とを離間して形成するようにしたので、はんだが過剰な場合に限ってメタルパタン152M1,152M2にはんだが吸着するようになる。これにより、収容部材14とカバー15との接合に必要なはんだ量を確保することができる。よって、高い信頼性を有する半導体デバイス10Aを提供することが可能となる。
以下、第2の実施の形態および変形例1~14ならびに適用例について説明するが、以降の説明において上記第1の実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
<2.変形例>
(2-1.変形例1)
図12は、本開示の変形例1に係る半導体デバイス(半導体デバイス10B)の構成を説明するための平面模式図である。半導体デバイス10Bは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Bは、メタルパタン151Mよりも内側に形成されたメタルパタン152M1を、額縁状に形成した点が、上記第1の実施の形態とは異なる。
このように、メタルパタン151M1よりも内側のメタルパタン152M1は、必ずしもメタルパタン151M1内側の下面15S2を広い範囲で覆わなくてもよい。本変形例のように、メタルパタン152M1を額縁状に形成することにより、上記第1の実施の形態の効果に加えて、接合後に収容空間Sに収容された発光素子11等の内部部品を確認することが可能となる。
(2-2.変形例2)
図13は、本開示の変形例2に係る半導体デバイス(半導体デバイス10C)の構成を説明するための平面模式図である。半導体デバイス10Cは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Cは、メタルパタン151Mよりも内側に形成されたメタルパタン152M1を、額縁状に、二重に形成した点が、上記第1の実施の形態とは異なる。
本変形例のはんだ吸着層152は、メタルパタン151Mよりも内側に、額縁状のメタルパタン152M1A,152M1Bが、メタルパタン151M側から順に設けられている。メタルパタン152M1Aとメタルパタン152M1Bとは、例えば、互いに離間して形成されている。
このように、メタルパタン151M1よりも内側に、はんだ吸着層152Mとして、メタルパタン152M1A,152M1Bを二重に形成することにより、例えば、メタルパタン152M1Aを超えてはみ出すはんだを、メタルパタン152M1Bで吸着することができる。これにより、はんだ垂れの発生をさらに低減することが可能となる。
なお、本変形例では、メタルパタン152M1の内側に、二重のメタルパタンを形成した例を示したが、三重または四重以上に形成するようにしてもよい。
(2-3.変形例3)
図14は、本開示の変形例3に係る半導体デバイス(半導体デバイス10D)の構成を説明するための平面模式図である。半導体デバイス10Dは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Dは、はんだ吸着層152Mを構成するメタルパタン152M1,152M2が複数の島状に形成されている点が、上記第1の実施の形態とは異なる。
メタルパタン152M1およびメタルパタン152M2は、それぞれ、互いに離間した複数の島状に形成されている。各島状のパターンの間隔は、例えば、10μm以上とすることが好ましい。また、メタルパタン152M1およびメタルパタン152M2を複数の島状に形成する場合には、各島状のメタルパタン152M1およびメタルパタン152M2は、例えば、はんだの塗布面積の0.004%以上とすることが好ましい。
このように、はんだ吸着層152を構成するメタルパタン152M1,152M2を複数の島状に形成することにより、はんだ吸着層152にはんだが吸着されすぎるのを防ぐことが可能となる。よって、より信頼性の向上した半導体デバイス10Dを提供することが可能となる。
また、本変形例では、はんだ吸着層152を構成するメタルパタン152M1,152M2を複数の島状に形成することにより、これらを、発光素子11、サブマウント12およびミラー13等の実装時や、収容部材14とカバー15との接合時の画像認識用のパターンとして用いることができる。これにより、各部品および精度よく実装することが可能となる。
(2-4.変形例4)
図15Aは、本開示の変形例4に係る半導体デバイス(半導体デバイス10E)の要部であるカバー15の平面構成を模式的に表したものである。上記第1の実施の形態では、メタルパタン151Mの内側および外側の両方に、はんだ吸着層152Mとしてメタルパタン152M1,152M2を設けたが、例えば、はんだ垂れが外側に発生する虞がない場合には、図15Aに示したように、メタルパタン151Mの内側にのみ、はんだ吸着層152Mを設けるようにしてもよい。
また、その場合、はんだ吸着層152Mの形状は、上記変形例1や変形例3のように、額縁状(図15B)や複数の島状(図15C)としてもよい。
このように、メタルパタン151Mの内側にのみ、はんだ吸着層152Mを形成することにより、外側にはんだ吸着層152を設ける面積が不要となる。よって、上記第1の実施の形態の効果に加えて、カバー15を小型化することが可能となる。
(2-5.変形例5)
図16Aは、本開示の変形例5に係る半導体デバイス(半導体デバイス10F)の要部であるカバー15の平面構成を模式的に表したものである。上記第1の実施の形態では、メタルパタン151Mの内側および外側の両方に、はんだ吸着層152Mとしてメタルパタン152M1,152M2を設けたが、例えば、はんだ垂れが内側に発生する虞がない場合には、図16Aに示したように、メタルパタン151Mの外側にのみ、はんだ吸着層152Mを設けるようにしてもよい。
また、その場合、はんだ吸着層152Mの形状は、上記変形例3のように、複数の島状(図16B)としてもよい。
(2-6.変形例6)
図17Aは、本開示の変形例6に係る半導体デバイス(半導体デバイス10G)の要部であるカバー15の平面構成を模式的に表したものである。上記変形例4の図15Cでは、メタルパタン151Mの内側にのみ複数の島状のはんだ吸着層152Mを設けた例を示したが、その場合には、図17Aに示したように角部のメタルパタン152Mxを大きく、即ち拡幅部を形成するようにしてもよい。
上記第1の実施の形態のように、多角形状(本実施の形態では略矩形状)にはんだ接合部16を形成する場合には、角部にはんだが集中するため、はんだ垂れは角部に発生しやすい。このため、本変形例のように、角部のメタルパタン152Mxの面積を拡大することにより、角部におけるはんだ垂れの発生を低減することが可能となる。
また、はんだ量が少なく、角部にのみはんだ垂れが発生する虞があると判断できる場合には、例えば、図17Bに示したように、角部にのみはんだ吸着層152Mを形成するようにしてもよい。
(2-7.変形例7)
図18Aは、本開示の変形例7に係る半導体デバイス(半導体デバイス10H)の構成を説明するための平面模式図である。なお、図18Aでは、電極取出部14Eを省略して示している。後述する変形例8,9についても同様である。図18Bは、図18Aに示したV-V線における半導体デバイス10Hの要部の断面構成の一例を模式的に表したものである。図18Cは、図18Aに示したV-V線における半導体デバイス10Hの要部の断面構成の他の例を模式的に表したものである。半導体デバイス10Hは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Hは、収容部材14側にはんだ吸着層145Mを設けた点が、上記第1の実施の形態とは異なる。
はんだ吸着層145Mは、例えば、図18Bに示したように、額縁状に形成されたメタルパタン14MCより内側および外側に、それぞれ、例えば額縁状に形成されたメタルパタン145M1,145M2によって構成されている。メタルパタン145M1,145M2は、上記第1の実施の形態におけるメタルパタン152M1,152M2と同様に、下地層として用いられるメタルパタン14MCとは離間して形成されている。
メタルパタン14MCより内側のメタルパタン145M1は、例えば、図18Cに示したように、一部が収容部材14の凹部14Cの側面に延在していてもよい。また、図18Aでは、メタルパタン14MCの内側および外側において額縁状に連続するメタルパタン145M1,145M2を形成した例を示したが、これに限らない。例えば、上記変形例3のように、メタルパタン145M1,145M2を複数の島状に形成してもよい。これにより、はんだ吸着層145Mにはんだが吸着されすぎるのを防ぐことができる。また、はんだ吸着層145Mは、必ずしもメタルパタン14MCの内側および外側両方に形成する必要はなく、例えば、上記変形例4のように、メタルパタン14MCの内側にのみ形成してもよいし、上記変形例5のように、メタルパタン14MCの外側にのみ形成するようにしてもよい。これにより、収容部材14を小型化することができる。
このように、収容部材14側にはんだ吸着層145Mを形成した場合でも、上記第1の実施の形態と同様の効果を得ることができる。
(2-8.変形例8)
図19Aは、本開示の変形例8に係る半導体デバイス(半導体デバイス10I)の構成を説明するための平面模式図である。図19Bは、図19Aに示したVI-VI線における半導体デバイス10Hの要部の断面構成の一例を模式的に表したものである。このように、収容部材14側およびカバー15側のそれぞれに、はんだ吸着層145M,152Mを形成するようにしてもよい。なお、図19Aに示したはんだ吸着層145M,152Mのパターンは一例であり、上記変形例1~6に示したパターンを適宜組み合わせることができる。
(2-9.変形例9)
図20Aは、本開示の変形例9に係る半導体デバイス(半導体デバイス10J)の構成を説明するための平面模式図である。図20Bは、図20Aに示したVII-VII線における半導体デバイス10Jの要部の断面構成の一例を模式的に表したものである。上記第1の実施の形態等では、発光素子11等を収容する凹部14Cが収容部材14側に形成されている例を示したが、図20A,20Bに示したように、カバー15側に凹部15Cを設け、発光素子11等を覆うようにしてもよい。その場合、はんだ吸着層は、図20Bに示したように、収容部材14の接合面14S1に設けてもよいし、カバー15の、接合面14S1と接合される下面15S2に設けるようにしてもよい。
(2-10.変形例10)
図21は、本開示の変形例10に係る半導体デバイス(半導体デバイス10K)の要部の断面構成の一例を模式的に表したものである。図21は、上記第1の実施の形態における図1Bと同様に、半導体デバイス10Kの、例えばI-I線における断面を表している。上記第1の実施の形態および上記変形例9等では、一方が発光素子11等を収容する凹部を有する形状、他方が平板形状を有する収容部材14およびカバー15を例に示したが、収容部材14およびカバー15の形状はこれに限らない。例えば、図21に示したように、互いに凹部14C,15Cを有する形状としてもよい。その際には、はんだ吸着層は、図21に示したように、収容部材14側およびカバー15側の両方に設けてもよいし、収容部材14およびカバー15のどちらか一方に形成するようにしてもよい。
(2-11.変形例11)
図22は、本開示の変形例11に係る半導体デバイス(半導体デバイス10L)の断面構成の一例を模式的に表したものである。発光素子としては、例えば、図22に示した発光素子51のように垂直共振器面発光レーザを用いてもよい。なお、メタルパタン141M1Aとメタルパタン142M1と、メタルパタン141M1Bとメタルパタン142M2とは、それぞれ、図示していないが、ビアを介して電気的に接続されている。
更に、半導体デバイス10Lは、図23に示したように、カバー15の上面15S1側にレンズ153を設けるようにしてもよい。これにより、発光素子51から出射された光の放射角を制御することが可能となる。なお、レンズ153は、カバー15の下面15S2側に設けるようにしてもよい。あるいは、カバー15の上面15S1側および下面15S2側の両方に設けるようにしてもよい。但し、図18に示したように、カバー15の上面15S1側にレンズ153を設けることにより、カバー15の下面15S2側にレンズ153を設けた場合と比較して小型化することができる。
更にまた、半導体デバイス10Lは、図24に示したように、カバー15の上面15S1側に回折素子154を設けるようにしてもよい。回折素子154を設けることにより、発光素子51から出射された光をランダムドットパタン等の所望の出力に変換することが可能となる。
<3.第2の実施の形態>
図25Aは、本開示の第2の実施の形態に係る半導体デバイス(半導体デバイス10M)の構成を説明するための平面模式図である。図25Bは、図25Aに示したVIII-VIII線における半導体デバイス10Mの要部の断面構成の一例を模式的に表したものである。半導体デバイス10Mは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本実施の形態の半導体デバイス10Mは、メタルパタン151Mを、例えば、カバー15の下面15S2の全面に設け、所定の位置に、メタルパタン151Mとははんだの濡れ性が異なるはんだ拡散防止層155を形成したものである。このはんだ拡散防止層155が、本開示の「はんだ拡散防止層」の一具体例に相当する。
本実施の形態では、メタルパタン151Mは、例えば、カバー15の下面15S2の全面に亘って設けられており、発光素子11と対向する位置に開口151Hが形成されている。はんだ拡散防止層155は、メタルパタン151M上の、例えば、収容部材14の接合面14S1に設けられたメタルパタン14MCと対向する領域の内縁および外縁に、それぞれ、額縁状に形成されている。具体的には、メタルパタン14MCと対向する領域の内縁にはんだ拡散防止層155Aが、メタルパタン14MCと対向する領域の外縁にはんだ拡散防止層155Bがそれぞれ形成されている。
はんだ拡散防止層155A,155Bの幅Wc1,Wc2は、上述したメタルパタン151Mとメタルパタン152M1およびメタルパタン152M2との距離Wb1,Wb2と同様に、それぞれ、例えば、10μm以上であることが好ましい。上限としては、例えば、メタルパタン151Mの幅Waとする。
はんだ拡散防止層155(155A,155B)は、例えば誘電体材料を用いて形成することができる。誘電体材材料の具体例としては、例えば窒化アルミニウム(AlN)、酸化アルミニウム(Al23)、酸化シリコン(SiO2)および窒化シリコン(SiN)等が挙げられる。
以上のように、本実施の形態では、はんだ接合部16の下地層となる、カバー15の下面15S2に形成されたメタルパタン151Mの内縁および外縁に、それぞれ、はんだ拡散防止層155A,155Bを設けるようにした。これにより、収容部材14とカバー15との接合に必要なはんだ量を確保しつつ、メタルパタン14MCおよびメタルパタン151Mからはみ出したはんだ16Sxは、図25Bに示したように、はんだ拡散防止層155A,155Bの外側のメタルパタン151M1に吸着されるようになる。従って、発光素子11等を収容する収容空間S内へのはんだ垂れの発生やはんだの脱落を防ぐことができるようになり、はんだ垂れと、例えば、ワイヤWとの接触による短絡の発生等を防ぐことが可能となる。また、製造歩留まりを向上させることが可能となる。即ち、高い信頼性を有する半導体デバイス10Mを提供することが可能となる。
<4.変形例>
(4-1.変形例12)
図26Aは、本開示の変形例12に係る半導体デバイス(半導体デバイス10N)の平面構成を模式的に表したものである。図26Bは、図26Aに示したIX-IX線における半導体デバイス10Nの断面構成の一例を模式的に表したものである。上記第1の実施の形態および第2の実施の形態等では、半導体素子として発光素子11を用いた例を示したが、これに限らない。例えば、図26A,26Bに示したディスクリート半導体61を用いてもよいし、さらに、例えば、センサ素子、集積回路(IC)およびハイブリッドIC等の電子部品を用いてもよい。
なお、ディスクリート半導体61のように、カバー15に光透過性が不要な場合には、例えば、上記第1の実施の形態におけるメタルパタン152M1を、メタルパタン151Mより内側の下面15S2全面に形成することができる。また、上記第2の実施の形態におけるメタルパタン151Mを、下面15S2の全面に形成することができる。更に、カバー15に窒化アルミニウム(AlN)、酸化アルミニウム(アルミナ)または炭化シリコン(SiC)等の焼結体や金属板等を用いることができる。
(4-2.変形例13)
図27は、本開示の変形例13に係る発光装置(発光装置2)の要部の模式的な分解斜視図である。この発光装置2は、ベースプレート31、半導体デバイス(例えば、半導体デバイス10A)およびアレイレンズ33をこの順に有している。即ち、発光装置2には、レンズ保持部材(例えば、図8のレンズ保持部材32)が設けられていない。発光装置2のベースプレート31は、例えば、プレート部311、保持部312および端子部313Eを有している。この点を除き、本変形例の発光装置2は、上記第1の実施の形態の発光装置1と同様の構成を有し、その作用および効果も同様である。
ベースプレート31のプレート部311は、例えば四角形状の平面形状を有する板状部材である。このプレート部311に複数の半導体デバイス10Aが、例えば行列状に載置されている。
保持部312は、プレート部311の中央部に配置された複数の半導体デバイス10Aを囲む四角形の枠状の平面形状を有している。保持部312は、プレート部311およびアレイレンズ33(枠部33F)に接しており、保持部312の厚みの大きさにより、各々の半導体デバイス10Aとレンズ331との間の距離の大きさが調整されるようになっている。
端子部313Eは、例えば、一方向(図27のY方向)に延びる帯状の平面形状を有しており、プレート部311上に設けられている。この端子部313Eは、保持部312の内側から外側にかけて延在している。この端子部313Eに半導体デバイス10Aの電極取出部14E1,14E2が電気的に接続されることにより、発光素子11と外部とが電気的に接続されるようになっている。
プレート部311、保持部312および端子部313Eは、例えば一体化されている。プレート部311は例えばアルミニウム、保持部312は例えばPEEK(ポリエーテルエーテルケトン)、端子部313Eは、金属材料により構成されている。プレート部311および保持部312は、例えば、インサート・インジェクションモールド成形等により一括成形されている。プレート部311を、例えば、アルミニウム(Al)、銅(Cu)、銅タングステン(Cu-W)または窒化アルミニウム(AlN)等により構成し、保持部312を、例えば、アルミナ,窒化アルミニウムまたはコバール等により構成するようにしてもよい。このとき、プレート部311および保持部312と端子部313Eとは、例えば、低融点ガラス等により絶縁される。
(4-3.変形例14)
ベースプレート31に載置された複数の半導体デバイス10A(発光素子11)各々から出射される光の波長帯域は、複数存在していてもよい。ベースプレート31に載置された複数の半導体デバイス10Aが、例えば、赤色波長帯域の光を出射する発光素子11を含む半導体デバイス10Aと、青色波長帯域の光を出射する発光素子11を含む半導体デバイス10Aと、緑波長帯域の光を出射する発光素子11を含む半導体デバイス10Aとを有していてもよい。視感度曲線および出力(mW,Im)から各色の半導体デバイス10Aの比率および配置を調整する。これにより、発光装置1から白色光を取り出すことができる。このとき、例えば、発光装置1は、拡散板等を有し、半導体デバイス10Aから出射された光が、レンズ331および拡散板等を通過するようになっている。
このように、互いに異なる波長帯域の光を出射する半導体デバイス10A(発光素子11)は、所望の比率および所望の配置で、容易にベースプレート31に載置することができる。よって、全体の光バランスを容易に調整することができる。
発光素子11は、LED(Light Emitting Diode)等により構成することも可能であるが、半導体レーザ素子により構成された発光素子11では、LEDにより発光素子11を構成する場合に比べて、より光強度を強め、より遠い位置での光の認識が可能となる。
<5.適用例>
上記第1の実施の形態および変形例13で説明した発光装置1,2は、例えば投射型表示装置に適用することができる。
図28は、光源として発光装置1,2が適用された投射型表示装置(投射型表示装置200)の構成例を示す図である。この投射型表示装置200は、例えばスクリーンに画像を投射する表示装置である。投射型表示装置200は、例えばPC等のコンピュータや各種画像プレーヤ等の外部の画像供給装置にI/F(インターフェイス)を介して接続されており、このI/Fに入力される画像信号に基づいて、スクリーン等への投影を行うものである。なお、以下に説明する投射型表示装置200の構成は一例であり、本技術に係る投射型表示装置は、このような構成に限定されるものではない。
投射型表示装置200は、発光装置1,2、マルチレンズアレイ212、PBSアレイ213、フォーカスレンズ214、ミラー215a,215c~215e、ダイクロイックミラー216、217、光変調素子218a~218c、ダイクロイックプリズム219、および投写レンズ220を備える。
発光装置1,2では、発光素子11から出射された光が、アレイレンズ33を通過し、コリメート光として取り出される。この光は、マルチレンズアレイ212に入射するようになっている。マルチレンズアレイ212は、複数のレンズ素子がアレイ状に設けられた構造であり、発光装置1,2から出射された光を集光する。PBSアレイ213は、マルチレンズアレイ212によって集光された光を、所定の偏光方向の光、例えばP偏光波に偏光する。フォーカスレンズ214は、PBSアレイ213によって所定の偏光方向の光に変換された光を集光する。
ダイクロイックミラー216は、フォーカスレンズ214、ミラー215eを介して入射してきた光のうちの赤色光Rを透過し、緑色光G、青色光Bを反射する。ダイクロイックミラー216によって透過された赤色光Rは、ミラー215aを介して光変調素子218aに導かれる。
ダイクロイックミラー217は、ダイクロイックミラー216によって反射された光のうちの青色光Bを透過し、緑色光Gを反射する。ダイクロイックミラー217によって反射された緑色光Gは、光変調素子218bに導かれる。一方、ダイクロイックミラー217によって透過された青色光Bは、ミラー215dとおよびミラー215cを介して光変調素子218cに導かれる。
光変調素子218a~218cの各々は、入射された各色光を光変調し、光変調された各色光をダイクロイックプリズム219に入射する。ダイクロイックプリズム219は、光変調されて入射してきた各色光を1つの光軸に合成する。合成された各色光は、投写レンズ220を介してスクリーン等に投影される。
投射型表示装置200では、色の3原色である赤、緑、青の3色に対応した3つの光変調素子218a~218cが組み合わされ、あらゆる色が表示される。即ち、投射型表示装置200は、いわゆる3板式の投射型表示装置である。
以上、第1,第2の実施の形態および変形例1~14ならびに適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形可能である。例えば、上記第1の実施の形態において説明した収容部材14に設けられた配線構造は一例であり、例えば、収容部材14の表面に設けた電極取出部14E1,14E2をカバー15の上面15S1に設けるようにしてもよい。または、電極取出部14E1,14E2を、収容部材14の裏面14S2に設けるようにしてもよい。
また、上記第1の実施の形態等では、はんだ接合部16を発光素子11のカソードと電極取出部14E1との導電経路として用いた例を示したが、これに限らない。例えば、はんだ接合部16は、発光素子11のアノードと電極取出部14E2との導電経路として用いるようにしてもよい。更に、上記第1の実施の形態等では、凹部14C内に1つの発光素子11を収容した例を示したが、2つ以上、さらには、互いに異なる波長の発光素子11を収容するようにしてもよい。
更にまた、上記第1の実施の形態等では、発光素子11から出射された光を上方のカバー15から取り出す例を示したが、例えば、収容部材14の側面、即ち、横方向から取り出すようにしてもよい。これにより、カバー15として金属板等を用いることができる。
また、上記第1の実施の形態等において例示した発光装置1,2の構成要素、配置および数等は、あくまで一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。
例えば、上記発光装置1,2では、発光素子11と外部とを電気的に接続するための端子部322E,313Eをレンズ保持部材32またはベースプレート31に設ける場合について説明したが、レンズ保持部材32およびベースプレート31とは別に、端子部を設けるようにしてもよい。
なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。
なお、本技術は、以下のような構成をとることも可能である。以下の構成の本技術の第1の半導体デバイスによれば、第1の収容部材の接合面および第2の収容部材の接合面の少なくとも一方に、それぞれの下地層とは離間した位置にはんだ吸着層を設けるようにしたので、半導体素子が収容される収容空間内部へのはんだ垂れを防ぐことができる。また、以下の構成の本技術の第2の半導体デバイスによれば、第1の下地層および第2の下地層の少なくとも一方に、それぞれの下地層とは異なる濡れ性を有するはんだ拡散防止層を設けるようにしたので、半導体素子が収容される収容空間内部や収容部材の外側へのはんだ垂れを防ぐことができる。よって、はんだの脱落等による短絡の発生を低減することが可能となる。即ち、信頼性を向上させることが可能となる。
(1)
半導体素子と、
前記半導体素子を収容する第1の収容部材および第2の収容部材と、
前記第1の収容部材の、前記第2の収容部材との接合面に形成された第1の下地層と、
前記第2の収容部材の、前記第1の収容部材との接合面に形成された第2の下地層と、
前記第1の収容部材と前記第2の収容部材とを、前記第1の下地層および前記第2の下地層を介して接合するはんだ接合部と、
前記第1の収容部材の接合面および前記第2の収容部材の接合面の少なくとも一方に、前記第1の下地層および前記第2の下地層とは離間して設けられたはんだ吸着層と
を備えた半導体デバイス。
(2)
前記第2の収容部材は、前記第1の収容部材に設けられた前記半導体素子を収容する凹部を覆うことで前記第1の収容部材と共に、前記半導体素子を収容する収容空間を形成し、
前記はんだ吸着層は、前記第2の収容部材の接合面に設けられている、前記(1)に記載の半導体デバイス。
(3)
前記第1の収容部材は、前記半導体素子を収容する収容空間を構成する凹部を有し、
前記はんだ吸着層は、前記第1の収容部材の接合面に設けられている、前記(1)または(2)に記載の半導体デバイス。
(4)
前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より内側に形成されている、前記(1)乃至(3)のうちのいずれか1つの記載の半導体デバイス。
(5)
前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より外側に形成されている、前記(1)乃至(4)のうちのいずれか1つの記載の半導体デバイス。
(6)
前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より内側に形成されている、前記(1)乃至(5)のうちのいずれか1つの記載の半導体デバイス。
(7)
前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より外側に形成されている、前記(1)乃至(6)のうちのいずれか1つの記載の半導体デバイス。
(8)
前記はんだ吸着層は、額縁状に設けられている、前記(1)乃至(7)のうちのいずれか1つの記載の半導体デバイス。
(9)
前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に拡幅部を有する、前記(8)に記載の半導体デバイス。
(10)
前記はんだ吸着層は、複数の島状にパターン形成されている、前記(1)乃至(7)のうちのいずれか1つの記載の半導体デバイス。
(11)
前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に辺部よりも大きなパターンを有する、前記(10)に記載の半導体デバイス。
(12)
前記はんだ吸着層と、前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層との距離は、10μm以上前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層の幅以下である、前記(1)乃至(11)のうちのいずれか1つの記載の半導体デバイス。
(13)
前記第1の収容部材および前記第2の収容部材は、前記半導体素子を収容する収容空間を形成し、
前記半導体素子は、前記収容空間に気密封止されている、前記(1)乃至(12)のうちのいずれか1つの記載の半導体デバイス。
(14)
前記半導体素子は発光素子であり、
前記はんだ吸着層は、前記発光素子から出射された光の透過領域を除いて形成されている、前記(1)乃至(13)のうちのいずれか1つの記載の半導体デバイス。
(15)
前記発光素子は、470nm以下の波長帯域の光を出射する、前記(14)に記載の半導体デバイス。
(16)
前記発光素子は、半導体レーザにより構成されている、前記(14)または(15)に記載の半導体デバイス
本出願は、日本国特許庁において2019年10月28日に出願された日本特許出願番号2019-195148号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (16)

  1. 半導体素子と、
    前記半導体素子を収容する第1の収容部材および第2の収容部材と、
    前記第1の収容部材の、前記第2の収容部材との接合面に形成された第1の下地層と、
    前記第2の収容部材の、前記第1の収容部材との接合面に形成された第2の下地層と、
    前記第1の収容部材と前記第2の収容部材とを、前記第1の下地層および前記第2の下地層を介して接合するはんだ接合部と、
    前記第1の収容部材の接合面および前記第2の収容部材の接合面の少なくとも一方に、前記第1の下地層および前記第2の下地層とは離間して設けられたはんだ吸着層と
    を備えた半導体デバイス。
  2. 前記第2の収容部材は、前記第1の収容部材に設けられた前記半導体素子を収容する凹部を覆うことで前記第1の収容部材と共に、前記半導体素子を収容する収容空間を形成し、
    前記はんだ吸着層は、前記第2の収容部材の接合面に設けられている、請求項1に記載の半導体デバイス。
  3. 前記第1の収容部材は、前記半導体素子を収容する収容空間を構成する凹部を有し、
    前記はんだ吸着層は、前記第1の収容部材の接合面に設けられている、請求項1に記載の半導体デバイス。
  4. 前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より内側に形成されている、請求項1に記載の半導体デバイス。
  5. 前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より外側に形成されている、請求項1に記載の半導体デバイス。
  6. 前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より内側に形成されている、請求項1に記載の半導体デバイス。
  7. 前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より外側に形成されている、請求項1に記載の半導体デバイス。
  8. 前記はんだ吸着層は、額縁状に設けられている、請求項1に記載の半導体デバイス。
  9. 前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
    前記はんだ吸着層は、角部に拡幅部を有する、請求項8に記載の半導体デバイス。
  10. 前記はんだ吸着層は、複数の島状にパターン形成されている、請求項1に記載の半導体デバイス。
  11. 前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
    前記はんだ吸着層は、角部に辺部よりも大きなパターンを有する、請求項10に記載の半導体デバイス。
  12. 前記はんだ吸着層と、前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層との距離は、10μm以上前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層の幅以下である、請求項1に記載の半導体デバイス。
  13. 前記第1の収容部材および前記第2の収容部材は、前記半導体素子を収容する収容空間を形成し、
    前記半導体素子は、前記収容空間に気密封止されている、請求項1に記載の半導体デバイス。
  14. 前記半導体素子は発光素子であり、
    前記はんだ吸着層は、前記発光素子から出射された光の透過領域を除いて形成されている、請求項1に記載の半導体デバイス。
  15. 前記発光素子は、470nm以下の波長帯域の光を出射する、請求項14に記載の半導体デバイス。
  16. 前記発光素子は、半導体レーザにより構成されている、請求項14に記載の半導体デバイス
JP2021554262A 2019-10-28 2020-10-08 半導体デバイス Active JP7513033B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019195148 2019-10-28
JP2019195148 2019-10-28
PCT/JP2020/038208 WO2021085071A1 (ja) 2019-10-28 2020-10-08 半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2021085071A1 JPWO2021085071A1 (ja) 2021-05-06
JP7513033B2 true JP7513033B2 (ja) 2024-07-09

Family

ID=75715149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021554262A Active JP7513033B2 (ja) 2019-10-28 2020-10-08 半導体デバイス

Country Status (3)

Country Link
US (1) US12446377B2 (ja)
JP (1) JP7513033B2 (ja)
WO (1) WO2021085071A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381905B2 (ja) * 2021-06-15 2023-11-16 日亜化学工業株式会社 発光装置、及び、発光装置の製造方法
JP7626344B2 (ja) 2021-09-22 2025-02-07 日亜化学工業株式会社 発光装置および発光装置の製造方法
JP7791418B2 (ja) * 2021-12-14 2025-12-24 日亜化学工業株式会社 発光装置の製造方法、発光装置
CN120604409A (zh) * 2023-05-31 2025-09-05 日亚化学工业株式会社 发光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087684A (ja) 2002-08-26 2004-03-18 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2011253951A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
WO2019163987A1 (ja) 2018-02-26 2019-08-29 京セラ株式会社 電子部品搭載用パッケージ、電子装置および電子モジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206313A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP5614724B2 (ja) 2011-01-31 2014-10-29 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
US9441416B2 (en) * 2012-09-27 2016-09-13 Guardian Industries Corp. Low temperature hermetic sealing via laser
US9888584B2 (en) * 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
US9771258B2 (en) * 2015-06-24 2017-09-26 Raytheon Company Wafer level MEMS package including dual seal ring
US12064827B1 (en) * 2021-06-13 2024-08-20 Garvey Holding LLC Methods, systems, and apparatus for joining metallic fabrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087684A (ja) 2002-08-26 2004-03-18 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2011253951A (ja) 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
WO2019163987A1 (ja) 2018-02-26 2019-08-29 京セラ株式会社 電子部品搭載用パッケージ、電子装置および電子モジュール

Also Published As

Publication number Publication date
US20220376156A1 (en) 2022-11-24
JPWO2021085071A1 (ja) 2021-05-06
WO2021085071A1 (ja) 2021-05-06
US12446377B2 (en) 2025-10-14

Similar Documents

Publication Publication Date Title
JP7513033B2 (ja) 半導体デバイス
US12148865B2 (en) Light emitting device
JP7406175B2 (ja) 発光モジュールの製造方法、発光モジュール及びプロジェクタ
JP7280542B2 (ja) 発光モジュールの製造方法、発光モジュール及びプロジェクタ
JP7428129B2 (ja) 発光装置および投射型表示装置
CN113348547B (zh) 半导体发光装置
JP2025163168A (ja) 発光装置および発光装置の製造方法
CN107305314B (zh) 光源装置及投影仪
WO2021070587A1 (ja) 発光デバイス
JP6394161B2 (ja) 発光装置及び光源モジュール
JP2024141077A (ja) 光源モジュールおよびxrグラス
JP2026060042A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240610

R150 Certificate of patent or registration of utility model

Ref document number: 7513033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150