JP7513033B2 - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP7513033B2 JP7513033B2 JP2021554262A JP2021554262A JP7513033B2 JP 7513033 B2 JP7513033 B2 JP 7513033B2 JP 2021554262 A JP2021554262 A JP 2021554262A JP 2021554262 A JP2021554262 A JP 2021554262A JP 7513033 B2 JP7513033 B2 JP 7513033B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- housing member
- solder
- metal pattern
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/8506—Containers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/036—Manufacture or treatment of packages
- H10H20/0364—Manufacture or treatment of packages of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/855—Optical field-shaping means, e.g. lenses
- H10H20/856—Reflecting means
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Device Packages (AREA)
Description
1.第1の実施の形態(額縁状に形成された下地層の内側および外側にはんだ吸着層を有する半導体デバイスの例)
1-1.半導体デバイスの構成
1-2.発光装置の構成
1-3.作用・効果
2.変形例
2-1.変形例1(内側のはんだ吸着層を額縁状に設けた例)
2-2.変形例2(内側のはんだ吸着層を2重に設けた例)
2-3.変形例3(内側および外側のはんだ吸着層を複数の島状に設けた例)
2-4.変形例4(額縁状に形成された下地層の内型にのみはんだ吸着層を設けた例)
2-5.変形例5(額縁状に形成された下地層の外型にのみはんだ吸着層を設けた例)
2-6.変形例6(内側の角部のはんだ吸着層を拡大して設けた例)
2-7.変形例7(収容部材側にはんだ吸着層を設けた例)
2-8.変形例8(カバーおよび収容部の両方にはんだ吸着層を設けた例)
2-9.変形例9(カバー側に半導体素子を収容する凹部を有する例)
2-10.変形例10(収容部材およびカバーの両方に凹部を有する例)
2-11.変形例11(垂直共振器面発光レーザを用いた例)
3.第2の実施の形態(下地層上にはんだ拡散防止層を有する半導体デバイスの例)
4.変形例
4-1.変形例12(半導体素子としてディスクリート半導体を用いた例)
4-2.変形例13(表示装置の構成の他の例)
4-3.変形例14(表示装置の構成の他の例)
5.適用例(投射型表示装置の例)
図1Aは、本開示の第1の実施の形態に係る半導体デバイス(半導体デバイス10A)の構成を説明するための平面模式図である。図1Bは、図1Aに示したI-I線における半導体デバイス10Aの要部の断面構成の一例を模式的に表したものである。図2は、図1Aに示した半導体デバイス10Aの構成の一例を表した分解斜視図である。半導体デバイス10Aは、パッケージ化された表面実装型デバイス(surface mount device;SMD)である。半導体デバイス10Aは、発光素子11、収容部材14およびカバー15を有する。収容部材14は凹部14Cを有し、この凹部14Cに発光素子11が収容されている。収容部材14の上面(接合面14S1)およびカバー15の下面15S2には、それぞれ、メタルパタン14MC,151Mが設けられている。収容部材14とカバー15とは、このメタルパタン14MC,151Mおよびはんだ接合部16を介して互いに接合されており、これによって、発光素子11は気密封止(ハーメチックシール)されている。カバー15の下面15S2には、さらに、メタルパタン151Mよりも内側および外側に、はんだ吸着層152Mが設けられている。この発光素子11が、本開示の「半導体素子」の一具体例に相当する。収容部材14が、本開示の「第1の収容部材」の一具体例に相当し、カバー15が、本開示の「第2の収容部材」の一具体例に相当する。メタルパタン14MCが、本開示の「第1の下地層」に相当し、メタルパタン151Mが、本開示の「第2の下地層」の一具体例に相当する。メタルパタン152M1,152M2が、本開示の「はんだ吸着層」の一具体例に相当する。なお、図1Bに示した断面図では、発光素子11等の収容部材14内に実装される各部材については省略している。以下、についても同様である。
本実施の形態の半導体デバイス10Aは、収容部材14の凹部14Cに発光素子11が、例えばサブマウント12およびミラー13と共に収容されている。収容部材14は、メタルパタン14MC,151Mおよびはんだ接合部16を介してカバー15と接合されており、カバー15と共に発光素子11、サブマウント12およびミラー13を気密封止している。カバー15の下面15S2には、さらに、メタルパタン151Mよりも内側および外側に、はんだ吸着層152Mとして、それぞれ、メタルパタン152M1およびメタルパタン152M2が設けられている。収容部材14は、詳細は後述するが、さらに、発光素子11と外部とを電気的に接続するための配線構造が設けられていてもよい。このとき、はんだ接合部16は、この配線構造と電気的に接続されており、配線構造と共に、発光素子11と外部とを電気的に接続する導電経路を構成してもよい。
図8は、図1Aに示した半導体デバイス10Aを備えた発光装置(発光装置1)の模式的な側面の構成を表したものであり、図9は、図8に示した発光装置1の分解斜視図である。発光装置1は、半導体デバイス10A、ベースプレート31、レンズ保持部材32およびアレイレンズ33を有している。アレイレンズ33は、各々の半導体デバイス10Aに対応するレンズ331を有している。
本実施の形態の半導体デバイス10Aでは、収容部材14とカバー15とを接合するはんだ接合部16の下地層となるメタルパタン151Mと離間した位置にはんだ吸着層152Mを形成するようにした。具体的には、メタルパタン151Mよりも内側にメタルパタン152M1を、メタルパタン151Mよりも外側にメタルパタン152M2を、それぞれ設けた。これにより、接合時にメタルパタン14MCおよびメタルパタン151Mからはみ出したはんだ16Sxは、メタルパタン152M1およびメタルパタン152M2に吸着され、収容空間S内や、収容部材14の外側へのはんだ垂れを防ぐことが可能となる。以下、これについて説明する。
(2-1.変形例1)
図12は、本開示の変形例1に係る半導体デバイス(半導体デバイス10B)の構成を説明するための平面模式図である。半導体デバイス10Bは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Bは、メタルパタン151Mよりも内側に形成されたメタルパタン152M1を、額縁状に形成した点が、上記第1の実施の形態とは異なる。
図13は、本開示の変形例2に係る半導体デバイス(半導体デバイス10C)の構成を説明するための平面模式図である。半導体デバイス10Cは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Cは、メタルパタン151Mよりも内側に形成されたメタルパタン152M1を、額縁状に、二重に形成した点が、上記第1の実施の形態とは異なる。
図14は、本開示の変形例3に係る半導体デバイス(半導体デバイス10D)の構成を説明するための平面模式図である。半導体デバイス10Dは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Dは、はんだ吸着層152Mを構成するメタルパタン152M1,152M2が複数の島状に形成されている点が、上記第1の実施の形態とは異なる。
図15Aは、本開示の変形例4に係る半導体デバイス(半導体デバイス10E)の要部であるカバー15の平面構成を模式的に表したものである。上記第1の実施の形態では、メタルパタン151Mの内側および外側の両方に、はんだ吸着層152Mとしてメタルパタン152M1,152M2を設けたが、例えば、はんだ垂れが外側に発生する虞がない場合には、図15Aに示したように、メタルパタン151Mの内側にのみ、はんだ吸着層152Mを設けるようにしてもよい。
図16Aは、本開示の変形例5に係る半導体デバイス(半導体デバイス10F)の要部であるカバー15の平面構成を模式的に表したものである。上記第1の実施の形態では、メタルパタン151Mの内側および外側の両方に、はんだ吸着層152Mとしてメタルパタン152M1,152M2を設けたが、例えば、はんだ垂れが内側に発生する虞がない場合には、図16Aに示したように、メタルパタン151Mの外側にのみ、はんだ吸着層152Mを設けるようにしてもよい。
図17Aは、本開示の変形例6に係る半導体デバイス(半導体デバイス10G)の要部であるカバー15の平面構成を模式的に表したものである。上記変形例4の図15Cでは、メタルパタン151Mの内側にのみ複数の島状のはんだ吸着層152Mを設けた例を示したが、その場合には、図17Aに示したように角部のメタルパタン152Mxを大きく、即ち拡幅部を形成するようにしてもよい。
図18Aは、本開示の変形例7に係る半導体デバイス(半導体デバイス10H)の構成を説明するための平面模式図である。なお、図18Aでは、電極取出部14Eを省略して示している。後述する変形例8,9についても同様である。図18Bは、図18Aに示したV-V線における半導体デバイス10Hの要部の断面構成の一例を模式的に表したものである。図18Cは、図18Aに示したV-V線における半導体デバイス10Hの要部の断面構成の他の例を模式的に表したものである。半導体デバイス10Hは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本変形例の半導体デバイス10Hは、収容部材14側にはんだ吸着層145Mを設けた点が、上記第1の実施の形態とは異なる。
図19Aは、本開示の変形例8に係る半導体デバイス(半導体デバイス10I)の構成を説明するための平面模式図である。図19Bは、図19Aに示したVI-VI線における半導体デバイス10Hの要部の断面構成の一例を模式的に表したものである。このように、収容部材14側およびカバー15側のそれぞれに、はんだ吸着層145M,152Mを形成するようにしてもよい。なお、図19Aに示したはんだ吸着層145M,152Mのパターンは一例であり、上記変形例1~6に示したパターンを適宜組み合わせることができる。
図20Aは、本開示の変形例9に係る半導体デバイス(半導体デバイス10J)の構成を説明するための平面模式図である。図20Bは、図20Aに示したVII-VII線における半導体デバイス10Jの要部の断面構成の一例を模式的に表したものである。上記第1の実施の形態等では、発光素子11等を収容する凹部14Cが収容部材14側に形成されている例を示したが、図20A,20Bに示したように、カバー15側に凹部15Cを設け、発光素子11等を覆うようにしてもよい。その場合、はんだ吸着層は、図20Bに示したように、収容部材14の接合面14S1に設けてもよいし、カバー15の、接合面14S1と接合される下面15S2に設けるようにしてもよい。
図21は、本開示の変形例10に係る半導体デバイス(半導体デバイス10K)の要部の断面構成の一例を模式的に表したものである。図21は、上記第1の実施の形態における図1Bと同様に、半導体デバイス10Kの、例えばI-I線における断面を表している。上記第1の実施の形態および上記変形例9等では、一方が発光素子11等を収容する凹部を有する形状、他方が平板形状を有する収容部材14およびカバー15を例に示したが、収容部材14およびカバー15の形状はこれに限らない。例えば、図21に示したように、互いに凹部14C,15Cを有する形状としてもよい。その際には、はんだ吸着層は、図21に示したように、収容部材14側およびカバー15側の両方に設けてもよいし、収容部材14およびカバー15のどちらか一方に形成するようにしてもよい。
図22は、本開示の変形例11に係る半導体デバイス(半導体デバイス10L)の断面構成の一例を模式的に表したものである。発光素子としては、例えば、図22に示した発光素子51のように垂直共振器面発光レーザを用いてもよい。なお、メタルパタン141M1Aとメタルパタン142M1と、メタルパタン141M1Bとメタルパタン142M2とは、それぞれ、図示していないが、ビアを介して電気的に接続されている。
図25Aは、本開示の第2の実施の形態に係る半導体デバイス(半導体デバイス10M)の構成を説明するための平面模式図である。図25Bは、図25Aに示したVIII-VIII線における半導体デバイス10Mの要部の断面構成の一例を模式的に表したものである。半導体デバイス10Mは、上記第1の実施の形態における半導体デバイス10Aと同様に、パッケージ化された表面実装型デバイス(SMD)である。本実施の形態の半導体デバイス10Mは、メタルパタン151Mを、例えば、カバー15の下面15S2の全面に設け、所定の位置に、メタルパタン151Mとははんだの濡れ性が異なるはんだ拡散防止層155を形成したものである。このはんだ拡散防止層155が、本開示の「はんだ拡散防止層」の一具体例に相当する。
(4-1.変形例12)
図26Aは、本開示の変形例12に係る半導体デバイス(半導体デバイス10N)の平面構成を模式的に表したものである。図26Bは、図26Aに示したIX-IX線における半導体デバイス10Nの断面構成の一例を模式的に表したものである。上記第1の実施の形態および第2の実施の形態等では、半導体素子として発光素子11を用いた例を示したが、これに限らない。例えば、図26A,26Bに示したディスクリート半導体61を用いてもよいし、さらに、例えば、センサ素子、集積回路(IC)およびハイブリッドIC等の電子部品を用いてもよい。
図27は、本開示の変形例13に係る発光装置(発光装置2)の要部の模式的な分解斜視図である。この発光装置2は、ベースプレート31、半導体デバイス(例えば、半導体デバイス10A)およびアレイレンズ33をこの順に有している。即ち、発光装置2には、レンズ保持部材(例えば、図8のレンズ保持部材32)が設けられていない。発光装置2のベースプレート31は、例えば、プレート部311、保持部312および端子部313Eを有している。この点を除き、本変形例の発光装置2は、上記第1の実施の形態の発光装置1と同様の構成を有し、その作用および効果も同様である。
ベースプレート31に載置された複数の半導体デバイス10A(発光素子11)各々から出射される光の波長帯域は、複数存在していてもよい。ベースプレート31に載置された複数の半導体デバイス10Aが、例えば、赤色波長帯域の光を出射する発光素子11を含む半導体デバイス10Aと、青色波長帯域の光を出射する発光素子11を含む半導体デバイス10Aと、緑波長帯域の光を出射する発光素子11を含む半導体デバイス10Aとを有していてもよい。視感度曲線および出力(mW,Im)から各色の半導体デバイス10Aの比率および配置を調整する。これにより、発光装置1から白色光を取り出すことができる。このとき、例えば、発光装置1は、拡散板等を有し、半導体デバイス10Aから出射された光が、レンズ331および拡散板等を通過するようになっている。
上記第1の実施の形態および変形例13で説明した発光装置1,2は、例えば投射型表示装置に適用することができる。
(1)
半導体素子と、
前記半導体素子を収容する第1の収容部材および第2の収容部材と、
前記第1の収容部材の、前記第2の収容部材との接合面に形成された第1の下地層と、
前記第2の収容部材の、前記第1の収容部材との接合面に形成された第2の下地層と、
前記第1の収容部材と前記第2の収容部材とを、前記第1の下地層および前記第2の下地層を介して接合するはんだ接合部と、
前記第1の収容部材の接合面および前記第2の収容部材の接合面の少なくとも一方に、前記第1の下地層および前記第2の下地層とは離間して設けられたはんだ吸着層と
を備えた半導体デバイス。
(2)
前記第2の収容部材は、前記第1の収容部材に設けられた前記半導体素子を収容する凹部を覆うことで前記第1の収容部材と共に、前記半導体素子を収容する収容空間を形成し、
前記はんだ吸着層は、前記第2の収容部材の接合面に設けられている、前記(1)に記載の半導体デバイス。
(3)
前記第1の収容部材は、前記半導体素子を収容する収容空間を構成する凹部を有し、
前記はんだ吸着層は、前記第1の収容部材の接合面に設けられている、前記(1)または(2)に記載の半導体デバイス。
(4)
前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より内側に形成されている、前記(1)乃至(3)のうちのいずれか1つの記載の半導体デバイス。
(5)
前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より外側に形成されている、前記(1)乃至(4)のうちのいずれか1つの記載の半導体デバイス。
(6)
前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より内側に形成されている、前記(1)乃至(5)のうちのいずれか1つの記載の半導体デバイス。
(7)
前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より外側に形成されている、前記(1)乃至(6)のうちのいずれか1つの記載の半導体デバイス。
(8)
前記はんだ吸着層は、額縁状に設けられている、前記(1)乃至(7)のうちのいずれか1つの記載の半導体デバイス。
(9)
前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に拡幅部を有する、前記(8)に記載の半導体デバイス。
(10)
前記はんだ吸着層は、複数の島状にパターン形成されている、前記(1)乃至(7)のうちのいずれか1つの記載の半導体デバイス。
(11)
前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に辺部よりも大きなパターンを有する、前記(10)に記載の半導体デバイス。
(12)
前記はんだ吸着層と、前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層との距離は、10μm以上前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層の幅以下である、前記(1)乃至(11)のうちのいずれか1つの記載の半導体デバイス。
(13)
前記第1の収容部材および前記第2の収容部材は、前記半導体素子を収容する収容空間を形成し、
前記半導体素子は、前記収容空間に気密封止されている、前記(1)乃至(12)のうちのいずれか1つの記載の半導体デバイス。
(14)
前記半導体素子は発光素子であり、
前記はんだ吸着層は、前記発光素子から出射された光の透過領域を除いて形成されている、前記(1)乃至(13)のうちのいずれか1つの記載の半導体デバイス。
(15)
前記発光素子は、470nm以下の波長帯域の光を出射する、前記(14)に記載の半導体デバイス。
(16)
前記発光素子は、半導体レーザにより構成されている、前記(14)または(15)に記載の半導体デバイス。
Claims (16)
- 半導体素子と、
前記半導体素子を収容する第1の収容部材および第2の収容部材と、
前記第1の収容部材の、前記第2の収容部材との接合面に形成された第1の下地層と、
前記第2の収容部材の、前記第1の収容部材との接合面に形成された第2の下地層と、
前記第1の収容部材と前記第2の収容部材とを、前記第1の下地層および前記第2の下地層を介して接合するはんだ接合部と、
前記第1の収容部材の接合面および前記第2の収容部材の接合面の少なくとも一方に、前記第1の下地層および前記第2の下地層とは離間して設けられたはんだ吸着層と
を備えた半導体デバイス。 - 前記第2の収容部材は、前記第1の収容部材に設けられた前記半導体素子を収容する凹部を覆うことで前記第1の収容部材と共に、前記半導体素子を収容する収容空間を形成し、
前記はんだ吸着層は、前記第2の収容部材の接合面に設けられている、請求項1に記載の半導体デバイス。 - 前記第1の収容部材は、前記半導体素子を収容する収容空間を構成する凹部を有し、
前記はんだ吸着層は、前記第1の収容部材の接合面に設けられている、請求項1に記載の半導体デバイス。 - 前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より内側に形成されている、請求項1に記載の半導体デバイス。
- 前記はんだ吸着層は、前記第2の収容部材の、前記第2の下地層より外側に形成されている、請求項1に記載の半導体デバイス。
- 前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より内側に形成されている、請求項1に記載の半導体デバイス。
- 前記はんだ吸着層は、前記第1の収容部材の、前記第1の下地層より外側に形成されている、請求項1に記載の半導体デバイス。
- 前記はんだ吸着層は、額縁状に設けられている、請求項1に記載の半導体デバイス。
- 前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に拡幅部を有する、請求項8に記載の半導体デバイス。 - 前記はんだ吸着層は、複数の島状にパターン形成されている、請求項1に記載の半導体デバイス。
- 前記第1の収容部材および前記第2の収容部材は、多角形状を有し、
前記はんだ吸着層は、角部に辺部よりも大きなパターンを有する、請求項10に記載の半導体デバイス。 - 前記はんだ吸着層と、前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層との距離は、10μm以上前記はんだ吸着層と同一面に形成された前記第1の下地層または前記第2の下地層の幅以下である、請求項1に記載の半導体デバイス。
- 前記第1の収容部材および前記第2の収容部材は、前記半導体素子を収容する収容空間を形成し、
前記半導体素子は、前記収容空間に気密封止されている、請求項1に記載の半導体デバイス。 - 前記半導体素子は発光素子であり、
前記はんだ吸着層は、前記発光素子から出射された光の透過領域を除いて形成されている、請求項1に記載の半導体デバイス。 - 前記発光素子は、470nm以下の波長帯域の光を出射する、請求項14に記載の半導体デバイス。
- 前記発光素子は、半導体レーザにより構成されている、請求項14に記載の半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019195148 | 2019-10-28 | ||
| JP2019195148 | 2019-10-28 | ||
| PCT/JP2020/038208 WO2021085071A1 (ja) | 2019-10-28 | 2020-10-08 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021085071A1 JPWO2021085071A1 (ja) | 2021-05-06 |
| JP7513033B2 true JP7513033B2 (ja) | 2024-07-09 |
Family
ID=75715149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021554262A Active JP7513033B2 (ja) | 2019-10-28 | 2020-10-08 | 半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12446377B2 (ja) |
| JP (1) | JP7513033B2 (ja) |
| WO (1) | WO2021085071A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7381905B2 (ja) * | 2021-06-15 | 2023-11-16 | 日亜化学工業株式会社 | 発光装置、及び、発光装置の製造方法 |
| JP7626344B2 (ja) | 2021-09-22 | 2025-02-07 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
| JP7791418B2 (ja) * | 2021-12-14 | 2025-12-24 | 日亜化学工業株式会社 | 発光装置の製造方法、発光装置 |
| CN120604409A (zh) * | 2023-05-31 | 2025-09-05 | 日亚化学工业株式会社 | 发光装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087684A (ja) | 2002-08-26 | 2004-03-18 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2011253951A (ja) | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | 電子部品パッケージおよびその製造方法 |
| WO2019163987A1 (ja) | 2018-02-26 | 2019-08-29 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置および電子モジュール |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206313A (ja) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP5614724B2 (ja) | 2011-01-31 | 2014-10-29 | 日立金属株式会社 | 光電変換モジュール及び光電変換モジュールの製造方法 |
| US9441416B2 (en) * | 2012-09-27 | 2016-09-13 | Guardian Industries Corp. | Low temperature hermetic sealing via laser |
| US9888584B2 (en) * | 2014-12-31 | 2018-02-06 | Invensas Corporation | Contact structures with porous networks for solder connections, and methods of fabricating same |
| US9771258B2 (en) * | 2015-06-24 | 2017-09-26 | Raytheon Company | Wafer level MEMS package including dual seal ring |
| US12064827B1 (en) * | 2021-06-13 | 2024-08-20 | Garvey Holding LLC | Methods, systems, and apparatus for joining metallic fabrics |
-
2020
- 2020-10-08 US US17/770,700 patent/US12446377B2/en active Active
- 2020-10-08 WO PCT/JP2020/038208 patent/WO2021085071A1/ja not_active Ceased
- 2020-10-08 JP JP2021554262A patent/JP7513033B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087684A (ja) | 2002-08-26 | 2004-03-18 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2011253951A (ja) | 2010-06-02 | 2011-12-15 | Mitsubishi Electric Corp | 電子部品パッケージおよびその製造方法 |
| WO2019163987A1 (ja) | 2018-02-26 | 2019-08-29 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置および電子モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220376156A1 (en) | 2022-11-24 |
| JPWO2021085071A1 (ja) | 2021-05-06 |
| WO2021085071A1 (ja) | 2021-05-06 |
| US12446377B2 (en) | 2025-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7513033B2 (ja) | 半導体デバイス | |
| US12148865B2 (en) | Light emitting device | |
| JP7406175B2 (ja) | 発光モジュールの製造方法、発光モジュール及びプロジェクタ | |
| JP7280542B2 (ja) | 発光モジュールの製造方法、発光モジュール及びプロジェクタ | |
| JP7428129B2 (ja) | 発光装置および投射型表示装置 | |
| CN113348547B (zh) | 半导体发光装置 | |
| JP2025163168A (ja) | 発光装置および発光装置の製造方法 | |
| CN107305314B (zh) | 光源装置及投影仪 | |
| WO2021070587A1 (ja) | 発光デバイス | |
| JP6394161B2 (ja) | 発光装置及び光源モジュール | |
| JP2024141077A (ja) | 光源モジュールおよびxrグラス | |
| JP2026060042A (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240610 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7513033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |