JP7520697B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、画素電極と、共通電極と、これら画素電極および共通電極の間に配置された有機層とを備えている。

表示領域において繰り返し配置される電極や配線などの要素をパターニングする際に、これら要素のうち最外周に位置するものの形状が設計通りにならないことがある。例えば、各画素の画素電極をエッチングによりパターニングする場合、最外周の画素電極が過度に侵食され得る。このような形状不良が生じると、表示装置の表示品位が低下する。

特開２０００－１９５６７７号公報 特開２００４－２０７２１７号公報 特開２００８－１３５３２５号公報 特開２００９－３２６７３号公報 特開２０１０－１１８１９１号公報 国際公開第２０１８／１７９３０８号

本発明の目的は、表示品位を改善することが可能な表示装置を提供することにある。

一実施形態に係る表示装置は、基材と、前記基材の上に配置された第１絶縁層と、表示領域に位置する画素において前記第１絶縁層の上に配置された第１画素電極と、前記表示領域の外側の周辺領域に位置するダミー画素において前記第１絶縁層の上に配置された第２画素電極と、前記第１絶縁層の上に配置され、前記第１画素電極に重畳する開口部を有する第２絶縁層と、前記画素に配置され、前記開口部を通じて前記第１画素電極に接する第１有機層と、前記ダミー画素に配置された第２有機層と、前記第２絶縁層の上に配置された第１給電線および第２給電線と、前記第１給電線の上に配置された第１隔壁と、前記第２給電線の上に配置された第２隔壁と、前記第１有機層を覆う第１部分および前記第２有機層を覆う第２部分を含む共通電極と、を備えている。前記第１有機層は、前記第１隔壁と前記第２隔壁の間に位置し、かつ前記第１隔壁および前記第２隔壁から離間している。前記第２給電線および前記第２隔壁は、前記第１有機層と前記第２有機層の間に位置している。前記第１隔壁および前記第２隔壁は、上部の幅が下部の幅よりも大きい形状を有している。前記第１部分は、前記第１隔壁と前記第１有機層の間において前記第１給電線に接しており、前記第２給電線に接していない。

図１は、第１実施形態に係る表示装置の一構成例を示す図である。 図２は、副画素およびダミー副画素のレイアウトの一例を示す図である。 図３は、図２のIII－III線に沿う表示装置の概略的な断面図である。 図４は、有機層に適用し得る層構成の一例を示す断面図である。 図５は、図３に示した画素電極および有機層の概略的な平面図である。 図６は、図３に示した給電線、隔壁、共通電極および導電層の概略的な平面図である。 図７は、第２実施形態に係る表示装置の概略的な断面図である。

以下、本発明の実施形態について、図面を参照しながら説明する。
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸、及び、Ｚ軸を記載する。Ｘ軸に沿った方向をＸ方向または第１方向と称し、Ｙ軸に沿った方向をＹ方向または第２方向と称し、Ｚ軸に沿った方向をＺ方向または第３方向と称する。Ｘ軸およびＹ軸によって規定される面をＸ－Ｙ平面と称し、Ｘ軸およびＺ軸によって規定される面をＸ－Ｚ平面と称する。Ｘ－Ｙ平面を見ることを平面視という。

本実施形態に係る表示装置ＤＳＰは、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パソコン、車載機器、携帯端末、携帯電話等に搭載される。

［第１実施形態］
図１は、第１実施形態に係る表示装置ＤＳＰの一構成例を示す図である。表示装置ＤＳＰは、絶縁性の基材１０の上に、画像を表示する表示領域ＤＡと、表示領域ＤＡの外側の周辺領域ＳＡとを有している。基材１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを備えている。一例では、画素ＰＸは、赤色の副画素ＳＰ１、緑色の副画素ＳＰ２および青色の副画素ＳＰ３を備えている。なお、画素ＰＸは、上記の３色の副画素の他に、白色などの他の色の副画素を加えた４個以上の副画素を備えていてもよい。

副画素ＳＰは、画素回路１と、画素回路１によって駆動制御される表示素子２０とを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。

画素スイッチ２において、ゲート電極は走査線ＧＬに接続され、ソース電極は信号線ＳＬに接続され、ドレイン電極はキャパシタ４を構成する一方の電極および駆動トランジスタ３のゲート電極に接続されている。駆動トランジスタ３において、ソース電極はキャパシタ４を構成する他方の電極および電源線ＰＬに接続され、ドレイン電極は表示素子２０のアノードに接続されている。表示素子２０のカソードは、共通電圧が供給される給電線ＦＬ（補助配線）に接続されている。なお、画素回路１の構成は図示した例に限らない。

表示素子２０は、発光素子としての有機発光ダイオード（ＯＬＥＤ）である。例えば、副画素ＳＰ１は赤波長に対応した光を出射する表示素子を備え、副画素ＳＰ２は緑波長に対応した光を出射する表示素子を備え、副画素ＳＰ３は青波長に対応した光を出射する表示素子を備えている。表示素子２０の構成については後述する。

周辺領域ＳＡは、画像を表示しない複数のダミー画素ＤＰを備えている。例えば、複数のダミー画素ＤＰは、表示領域ＤＡを囲っている。すなわち、ダミー画素ＤＰは、最外周の画素ＰＸと基材１０の各辺との間に位置している。

ダミー画素ＤＰは、複数のダミー副画素ＤＳを備えている。一例では、ダミー画素ＤＰは、副画素ＳＰ１に類似した構造を有するダミー副画素ＤＳ１と、副画素ＳＰ２に類似した構造を有するダミー副画素ＤＳ２と、副画素ＳＰ３に類似した構造を有するダミー副画素ＤＳ３とを備えている。

図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３およびダミー副画素ＤＳ１，ＤＳ２，ＤＳ３のレイアウトの一例を示す図である。ここでは、図１において一点鎖線の枠で囲った４個の画素ＰＸとその周囲の５個のダミー画素ＤＰに着目する。

それぞれの画素ＰＸにおいて、副画素ＳＰ１および副画素ＳＰ２は第２方向Ｙに並び、副画素ＳＰ１および副画素ＳＰ３は第１方向Ｘに並び、副画素ＳＰ２および副画素ＳＰ３は第１方向Ｘに並んでいる。副画素ＳＰ１は第１方向Ｘに延びた略長方形状に形成され、副画素ＳＰ２および副画素ＳＰ３は第２方向Ｙに延びた略長方形状に形成されている。副画素ＳＰ２の面積は副画素ＳＰ１の面積より大きく、副画素ＳＰ３の面積は副画素ＳＰ２の面積より大きい。なお、副画素ＳＰ１の面積は、副画素ＳＰ２の面積と同一であってもよい。

表示領域ＤＡに配置された複数の画素ＰＸに着目すると、副画素ＳＰ１および副画素ＳＰ３が第１方向Ｘにおいて交互に並んでいる。副画素ＳＰ２および副画素ＳＰ３も第１方向Ｘにおいて交互に並んでいる。また、副画素ＳＰ１および副画素ＳＰ２が第２方向Ｙにおいて交互に並んでいる。副画素ＳＰ３は、第２方向Ｙにおいて副画素ＳＰ１，ＳＰ２を介さずに並んでいる。

ダミー副画素ＤＳ１は副画素ＳＰ１と同じ形状を有し、ダミー副画素ＤＳ２は副画素ＳＰ２と同じ形状を有し、ダミー副画素ＤＳ３は副画素ＳＰ３と同じ形状を有している。ダミー画素ＤＰにおけるダミー副画素ＤＳ１，ＤＳ２，ＤＳ３の配置態様は、画素ＰＸにおける副画素ＳＰ１，ＳＰ２，ＳＰ３の配置態様と同様である。

なお、図２に示した副画素ＳＰ１，ＳＰ２，ＳＰ３およびダミー副画素ＤＳ１，ＤＳ２，ＤＳ３の外形は、表示素子の画素電極、あるいは、表示素子の発光領域の外形に相当するが、簡略化して示したものであり、必ずしも実際の形状を反映したものとは限らない。また、ダミー副画素ＤＳ１、ＤＳ２、ＤＳ３のそれぞれの形状は、副画素ＳＰ１、ＳＰ２、ＳＰ３のそれぞれの形状に類似した形状であればよく、必ずしも同じ形状に限定されない。

図３は、図２のIII－III線に沿う表示装置ＤＳＰの概略的な断面図である。表示装置ＤＳＰは、基材１０の上に配置された絶縁層１１（第１絶縁層）と、絶縁層１１の上に配置された絶縁層１２（第２絶縁層）とを備えている。図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬは、基材１０の上に配置され、絶縁層１１によって覆われているが、ここでは図示を省略する。絶縁層１１，１２は、例えば有機絶縁層である。絶縁層１１は、表示素子２０の下地層と称される場合がある。絶縁層１２は、表示素子２０あるいは副画素ＳＰを区画するように形成されており、リブや隔壁などと称される場合がある。

図３に示した副画素ＳＰ３のように、各副画素ＳＰの表示素子２０は、画素電極ＰＥ１（第１画素電極）と、有機層ＯＲ１（第１有機層）と、共通電極ＣＥとを備えている。画素電極ＰＥ１は、副画素ＳＰ毎あるいは表示素子２０毎に配置された電極であり、下部電極またはアノードなどと称される場合がある。共通電極ＣＥは、複数の副画素ＳＰまたは複数の表示素子２０に対して共通に配置された電極であり、対向電極、上部電極またはカソードなどと称される場合がある。

画素電極ＰＥ１は、絶縁層１１の上に配置され、その周縁部が絶縁層１２によって覆われている。画素電極ＰＥ１は、図１に示した駆動トランジスタ３と電気的に接続されている。画素電極ＰＥ１は、例えば、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。なお、画素電極ＰＥ１は、銀、アルミニウムなどの金属材料によって形成された金属電極であってもよい。また、画素電極ＰＥ１は、透明電極および金属電極の積層体であってもよい。例えば、画素電極ＰＥ１は、透明電極、金属電極および透明電極の順に積層された積層体として構成されてもよいし、３層以上の積層体として構成されてもよい。

絶縁層１２は、各副画素ＳＰにおいて画素電極ＰＥ１に重畳する開口部ＯＰを有している。有機層ＯＲ１は、絶縁層１２の上に配置され、開口部ＯＰを通じて画素電極ＰＥ１に接している。

図４は、有機層ＯＲ１に適用し得る層構成の一例を示す断面図である。例えば、有機層ＯＲ１は、画素電極ＰＥ１から共通電極ＣＥに向けて順に積層された機能層Ｆ１、発光層ＥＬおよび機能層Ｆ２を含んでいる。機能層Ｆ１，Ｆ２は、例えば、ホール注入層、ホール輸送層、ホールブロック層、電子注入層、電子輸送層、電子ブロック層であるが、その他の機能層であってもよい。機能層Ｆ１，Ｆ２の各々は、単層体に限らず、複数の機能層が積層された積層体であってもよい。また、機能層Ｆ１，Ｆ２の少なくとも一方が省略されてもよい。

図３および図４に示すように、共通電極ＣＥは、有機層ＯＲ１を覆っている。共通電極ＣＥは、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極である。なお、共通電極ＣＥは、透明な保護膜（無機絶縁膜および有機絶縁膜の少なくとも１つを含む）によって覆われる場合があり得る。

画素電極ＰＥ１の電位が共通電極ＣＥの電位よりも相対的に高い場合、画素電極ＰＥ１がアノードに相当し、共通電極ＣＥがカソードに相当する。また、共通電極ＣＥの電位が画素電極ＰＥ１の電位よりも相対的に高い場合、共通電極ＣＥがアノードに相当し、画素電極ＰＥ１がカソードに相当する。

一例として、画素電極ＰＥ１がアノードに相当する場合、機能層Ｆ１はホール注入層およびホール輸送層の少なくとも１つを含み、機能層Ｆ２は電子輸送層および電子注入層の少なくとも１つを含んでいる。

図３に示したダミー副画素ＤＳ１，ＤＳ３のように、ダミー副画素ＤＳは、画素電極ＰＥ２（第２画素電極）と、有機層ＯＲ２（第２有機層）とを含んでいる。画素電極ＰＥ２は、画素電極ＰＥ１と同じく絶縁層１１の上に配置され、絶縁層１２によって覆われている。画素電極ＰＥ２は、画素電極ＰＥ１と同じプロセスで、画素電極ＰＥ１と同じ材料によって形成されている。有機層ＯＲ２は、有機層ＯＲ１と同じく絶縁層１２の上に配置され、共通電極ＣＥによって覆われている。有機層ＯＲ２は、有機層ＯＲ１と同じ構造を有しており、一例では発光層ＥＬおよび機能層Ｆ１，Ｆ２を含んでいる。

図３の例において、絶縁層１２は、ダミー副画素ＤＳにおいて開口部を有していない。これにより、各ダミー副画素ＤＳの画素電極ＰＥ２と有機層ＯＲ２は、絶縁層１２を介して対向している。このような構成のダミー副画素ＤＳにおいては、仮に画素電極ＰＥ２と共通電極ＣＥの間に電位差が形成された場合であっても、有機層ＯＲ２が発光しない。

ダミー副画素ＤＳは、副画素ＳＰと同様の画素回路１を備えてもよい。この画素回路１は、画素電極ＰＥ２に接続されてもよいし、接続されていなくてもよい。ダミー副画素ＤＳが画素回路１を備える場合には、この画素回路１により、表示装置ＤＳＰの製造プロセス等で生じる静電気放電から副画素ＳＰの画素回路１を保護することができる。

隣り合う２つの副画素ＳＰのそれぞれに配置された有機層ＯＲ１の間、副画素ＳＰに配置された有機層ＯＲ１とこの副画素ＳＰに隣り合うダミー副画素ＤＳに配置された有機層ＯＲ２の間、隣り合う２つのダミー副画素ＤＳのそれぞれに配置された有機層ＯＲ２の間には、給電線ＦＬおよび隔壁ＰＴが配置されている。図３の例においては、ダミー副画素ＤＳ３の右方にも隔壁ＰＴが配置されている。給電線ＦＬは、金属材料で形成されている。隔壁ＰＴは、例えば有機絶縁層である。

以下の説明においては、図３に示された３つの給電線ＦＬを、左方から順に給電線ＦＬ１（第１給電線）、給電線ＦＬ２（第２給電線）および給電線ＦＬ３（第３給電線）と称することがある。また、図３に示された４つの隔壁ＰＴを、左方から順に隔壁ＰＴ１（第１隔壁）、隔壁ＰＴ２（第２隔壁）、隔壁ＰＴ３（第３隔壁）および隔壁ＰＴ４（第４隔壁）と称することがある。

隔壁ＰＴ１は、給電線ＦＬ１の上に配置されている。隔壁ＰＴ２は、給電線ＦＬ２の上に配置されている。隔壁ＰＴ３は、給電線ＦＬ３の上に配置されている。隔壁ＰＴ４は、導電層ＣＬ１（第１導電層）の上に配置されている。導電層ＣＬ１は、絶縁層１２の上に配置されており、各給電線ＦＬと同じプロセスで、各給電線ＦＬと同じ金属材料によって形成されている。

各隔壁ＰＴは、逆テーパ形状を有している。ここで、逆テーパ形状とは、図３において隔壁ＰＴ１に示すように、上部の幅Ｗ１が下部の幅Ｗ２よりも大きい形状を意味する。隔壁ＰＴの側面は、第３方向Ｚに対して傾斜した平面であってもよいし、曲面であってもよい。また、隔壁ＰＴは、上部から下部に向けて段階的に幅が小さくなる複数の部分によって構成されてもよい。

副画素ＳＰ３の有機層ＯＲ１は、隔壁ＰＴ１と隔壁ＰＴ２の間に位置し、かつ隔壁ＰＴ１および隔壁ＰＴ２から離間している。ダミー副画素ＤＳ１の有機層ＯＲ２は、隔壁ＰＴ２と隔壁ＰＴ３の間に位置し、かつ隔壁ＰＴ２および隔壁ＰＴ３から離間している。ダミー副画素ＤＳ３の有機層ＯＲ２は、隔壁ＰＴ３と隔壁ＰＴ４の間に位置し、かつ隔壁ＰＴ３および隔壁ＰＴ４から離間している。

給電線ＦＬの幅は、隔壁ＰＴの下部の幅Ｗ２よりも大きい。さらに、図３の例においては、給電線ＦＬの幅が隔壁ＰＴの上部の幅Ｗ１よりも大きい。給電線ＦＬの両端部は、この給電線ＦＬの上に配置された隔壁ＰＴから突出している。すなわち、例えば第２給電線ＦＬ２に着目すると、この第２給電線ＦＬ２は、副画素ＳＰ３の有機層ＯＲ１の側の第１端部Ｅ１１と、ダミー副画素ＤＳ１の有機層ＯＲ２の側の第２端部Ｅ１２とを有している。第１端部Ｅ１１は、隔壁ＰＴ２よりも有機層ＯＲ１の側に突出しており、隔壁ＰＴ２によって覆われていない。第２端部Ｅ１２は、隔壁ＰＴ２よりも有機層ＯＲ２の側に突出しており、隔壁ＰＴ２によって覆われていない。第１端部Ｅ１１は、有機層ＯＲ１によって覆われている。第２端部Ｅ１２は、有機層ＯＲ２によって覆われている。第１端部Ｅ１１と有機層ＯＲ１の間には隙間が形成されている。第２端部Ｅ１２と有機層ＯＲ２の間には隙間が形成されている。なお、隔壁ＰＴの上部の幅Ｗ１と高さ、および、給電線ＦＬの幅との条件によっては、有機層ＯＲは給電線ＦＬの端部を覆っていなくてもよい。

導電層ＣＬ１は、ダミー副画素ＤＳ３に配置された有機層ＯＲ２の側の第１端部Ｅ２１と、その反対側の第２端部Ｅ２２とを有している。これら端部Ｅ２１，Ｅ２２は、隔壁ＰＴ４によって覆われていない。

共通電極ＣＥは、例えば蒸着により、副画素ＳＰおよびダミー副画素ＤＳを含む領域に対して全体的に形成される。このとき、有機層ＯＲ１，ＯＲ２や隔壁ＰＴの上部は共通電極ＣＥで覆われる。図３の例においては、導電層ＣＬ１も共通電極ＣＥで覆われている。一方、隔壁ＰＴが上述の逆テーパ形状であるために、隔壁ＰＴの側面には共通電極ＣＥが殆ど形成されない。したがって、共通電極ＣＥは、隔壁ＰＴの位置において分断されている。

ここで、共通電極ＣＥのうち、有機層ＯＲ１を覆う部分を第１部分Ｐ１、有機層ＯＲ２を覆う部分を第２部分Ｐ２、隔壁ＰＴの上部を覆う部分を第３部分Ｐ３、導電層ＣＬ１を覆う部分を第４部分Ｐ４と称する。第３部分Ｐ３は、第１部分Ｐ１、第２部分Ｐ２および第４部分Ｐ４のいずれからも離間している。

図３に示すように、副画素ＳＰ３の有機層ＯＲ１を覆う第１部分Ｐ１は、隔壁ＰＴ１と有機層ＯＲ１の間の隙間を通じて給電線ＦＬ１に接している。さらに、この第１部分Ｐ１は、隔壁ＰＴ２と有機層ＯＲ１の間の隙間を通じて給電線ＦＬ２に接している。他の副画素ＳＰも、図３に示す副画素ＳＰ３と同様の構造を有している。

ダミー副画素ＤＳ１の有機層ＯＲ２を覆う第２部分Ｐ２は、隔壁ＰＴ２と有機層ＯＲ２の間の隙間を通じて給電線ＦＬ２に接している。さらに、この第２部分Ｐ２は、隔壁ＰＴ３と有機層ＯＲ２の間の隙間を通じて給電線ＦＬ３に接している。ダミー副画素ＤＳ３の有機層ＯＲ２を覆う第２部分Ｐ２は、隔壁ＰＴ３と有機層ＯＲ２の間の隙間を通じて給電線ＦＬ３に接している。さらに、この第２部分Ｐ２は、隔壁ＰＴ４と有機層ＯＲ２の間の隙間を通じて導電層ＣＬ１に接している。他のダミー副画素ＤＳも、図３に示すダミー副画素ＤＳ１またはダミー副画素ＤＳ３と同様の構造を有している。

表示装置ＤＳＰは、絶縁層１１，１２の間に配置された導電層ＣＬ２（第２導電層）と、基材１０と絶縁層１１の間に配置された導電層ＣＬ３（第３導電層）とをさらに備えている。周辺領域ＳＡにおいて、絶縁層１２はコンタクトホールＣＨ１（第１コンタクトホール）を有し、絶縁層１１はコンタクトホールＣＨ２（第２コンタクトホール）を有している。例えば、導電層ＣＬ２は、画素電極ＰＥ１，ＰＥ２と同じプロセスで、画素電極ＰＥ１，ＰＥ２と同じ材料により形成される。

導電層ＣＬ１は、コンタクトホールＣＨ１を通じて導電層ＣＬ２に接している。導電層ＣＬ２は、コンタクトホールＣＨ２を通じて導電層ＣＬ３に接している。導電層ＣＬ３には、共通電圧が供給される。この共通電圧は、導電層ＣＬ２、導電層ＣＬ１および給電線ＦＬを介して共通電極ＣＥの第１部分Ｐ１、第２部分Ｐ２および第４部分Ｐ４に供給される。

図３の例において、導電層ＣＬ１の上には、有機層ＯＲ３が配置されている。有機層ＯＲ３は、第４部分Ｐ４によって覆われている。例えば、有機層ＯＲ１，ＯＲ２のうち上述の発光層ＥＬは、副画素ＳＰやダミー副画素ＤＳの色ごとに個別に形成される。一方、上述の機能層Ｆ１，Ｆ２に含まれる層の少なくとも一部は、副画素ＳＰおよびダミー副画素ＤＳを含む領域に対して全体的に同時形成される。例えば、有機層ＯＲ３は、このように各副画素ＳＰおよび各ダミー副画素ＤＳに対して同時形成される層（共通層）が隔壁ＰＴ４により分断された部分である。この場合において、有機層ＯＲ３は、発光層ＥＬを含まなくてもよい。

なお、隔壁ＰＴの上部に有機層ＯＲ１，ＯＲ２を構成する層の少なくとも一部が配置されてもよい。例えば、隔壁ＰＴと重なる範囲に発光層ＥＬおよび機能層Ｆ１，Ｆ２を成膜した場合、隔壁ＰＴの上部と第３部分Ｐ３の間に発光層ＥＬおよび機能層Ｆ１，Ｆ２の一部が配置される。当該一部は、隔壁ＰＴが逆テーパ形状であるため、有機層ＯＲ１，ＯＲ２からは分断される。

図５は、画素電極ＰＥ１，ＰＥ２および有機層ＯＲ１，ＯＲ２，ＯＲ３の概略的な平面図である。画素電極ＰＥ１は、副画素ＳＰ１，ＳＰ２，ＳＰ３のそれぞれに対し、互いに離間して配置されている。これら画素電極ＰＥ１は、上述の開口部ＯＰと重なっている。画素電極ＰＥ２は、ダミー副画素ＤＳ１，ＤＳ２，ＤＳ３のそれぞれに対し、互いに離間して配置されている。

有機層ＯＲ１は、副画素ＳＰ１，ＳＰ２，ＳＰ３のそれぞれにおいて画素電極ＰＥ１と重なっている。図５の例においては、第２方向Ｙに並ぶ複数の副画素ＳＰ３に対し、連続した有機層ＯＲ１が配置されている。

有機層ＯＲ２は、ダミー副画素ＤＳ１，ＤＳ２，ＤＳ３のそれぞれにおいて画素電極ＰＥ２と重なっている。図５の例においては、第２方向Ｙに並ぶ複数のダミー副画素ＤＳ３に対し、連続した有機層ＯＲ２が配置されている。副画素ＳＰ３と第２方向Ｙに隣り合うダミー副画素ＤＳ３の有機層ＯＲ２は、当該副画素ＳＰ３の有機層ＯＲ１と繋がっている。

有機層ＯＲ３は、第１方向Ｘに延びる部分と、第２方向Ｙに延びる部分とを有している。例えば、有機層ＯＲ３は、周辺領域ＳＡにおいて環状に形成されている。ダミー副画素ＤＳ１，ＤＳ２，ＤＳ３は、表示領域ＤＡと有機層ＯＲ３の間に位置している。

図６は、給電線ＦＬ、隔壁ＰＴ、共通電極ＣＥおよび導電層ＣＬ１，ＣＬ２，ＣＬ３の概略的な平面図である。給電線ＦＬは、第１方向Ｘに延びる給電線ＦＬｘと、第２方向Ｙに延びる給電線ＦＬｙとを含んでいる。

給電線ＦＬｘ，ＦＬｙは、隣り合う２つの副画素ＳＰの間、隣り合う２つのダミー副画素ＤＳの間、および、隣り合う副画素ＳＰとダミー副画素ＤＳの間に配置され、全体として格子状に形成されている。図３に示した給電線ＦＬ１，ＦＬ２，ＦＬ３は、いずれも給電線ＦＬｙである。

隔壁ＰＴは、図中のドットを付した領域に相当する。隔壁ＰＴは、第１方向Ｘに延びる隔壁ＰＴｘと、第２方向Ｙに延びる隔壁ＰＴｙとを含んでいる。図３に示した隔壁ＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４は、いずれも隔壁ＰＴｙである。

隔壁ＰＴｙは、給電線ＦＬｙの上に配置されている。第１方向Ｘにおける最端の隔壁ＰＴｙは、導電層ＣＬ１と重なっている。隔壁ＰＴｘは、給電線ＦＬｘの上に配置され、第２方向Ｙに並ぶ副画素ＳＰ１，ＳＰ２の間、および、第２方向Ｙに並ぶダミー副画素ＤＳ１，ＤＳ２の間において、隣り合う隔壁ＰＴｙに繋がっている。隔壁ＰＴｘは、第２方向Ｙに並ぶ副画素ＳＰ３の間、および、第２方向Ｙに並ぶダミー副画素ＤＳ３の間には配置されていない。なお、第２方向Ｙにおける最端の隔壁ＰＴｘは、導電層ＣＬ１と重なって他の隔壁ＰＴｘよりも長尺に延び、全ての隔壁ＰＴｙと繋がっている。

例えば、導電層ＣＬ１，ＣＬ２，ＣＬ３は、周辺領域ＳＡにおいて環状に形成されている。ダミー副画素ＤＳ１，ＤＳ２，ＤＳ３は、表示領域ＤＡと導電層ＣＬ１，ＣＬ２，ＣＬ３の間に位置している。給電線ＦＬｘ，ＦＬｙは、導電層ＣＬ１に接続されている。

図６の例においては、多数のコンタクトホールＣＨ１，ＣＨ２がダミー副画素ＤＳ１，ＤＳ２，ＤＳ３の周囲に形成されている。コンタクトホールＣＨ１は、コンタクトホールＣＨ２よりも表示領域ＤＡの側に位置している。他の例として、コンタクトホールＣＨ１は、図６において第１方向Ｘに並ぶ複数のコンタクトホールＣＨ１や第２方向Ｙに並ぶ複数のコンタクトホールＣＨ１を１つに繋げた長尺な形状を有してもよい。同様に、コンタクトホールＣＨ２は、図６において第１方向Ｘに並ぶ複数のコンタクトホールＣＨ２や第２方向Ｙに並ぶ複数のコンタクトホールＣＨ２を１つに繋げた長尺な形状を有してもよい。

図６において破線で示すように、共通電極ＣＥは、副画素ＳＰ１，ＳＰ２，ＳＰ３およびダミー副画素ＤＳ１，ＤＳ２，ＤＳ３を含む領域に配置されている。共通電極ＣＥの端辺は、コンタクトホールＣＨ１，ＣＨ２の間に位置している。

図３においては副画素ＳＰ３およびダミー副画素ＤＳ１，ＤＳ３の第１方向Ｘに沿う断面構造を示したが、副画素ＳＰ１，ＳＰ２の第１方向Ｘに沿う断面構造も副画素ＳＰ３と同様であり、ダミー副画素ＤＳ２の第１方向Ｘに沿う断面構造もダミー副画素ＤＳ１と同様である。また、副画素ＳＰ１，ＳＰ２の第２方向Ｙに沿う断面構造は、図３における副画素ＳＰ３の断面構造と同様であり、ダミー副画素ＤＳ１，ＤＳ２の第２方向Ｙに沿う断面構造は、図３におけるダミー副画素ＤＳ１の断面構造と同様である。

表示領域ＤＡにおいて各副画素ＳＰに配置される要素のうち、例えば画素電極ＰＥ１は、エッチングによりパターニングされる。このようにエッチングで複数の要素を同時に形成する際に、これら要素のうち最外周部分が過度に侵食されることがある。そのため、表示領域ＤＡにおける最外周の画素電極ＰＥ１よりも外側に画素電極ＰＥ１と同様の導電層が存在しない場合には、当該最外周の画素電極ＰＥ１を含む画素ＰＸにおいて設計通りの構成が得られず、表示品位が低下し得る。

これに対し、本実施形態においては表示領域ＤＡにおける最外周の画素ＰＸの外側に、画素電極ＰＥ１と同形状の画素電極ＰＥ２を含むダミー画素ＤＰが配置されている。そのため、最外周の画素ＰＸの画素電極ＰＥ１には過度の侵食が生じにくくなり、結果として表示装置ＤＳＰの表示品位を改善することができる。

また、図３に示したような逆テーパ形状の隔壁ＰＴを副画素ＳＰとダミー副画素ＤＳの間に配置する場合には、この隔壁ＰＴによって共通電極ＣＥが分断されるため、副画素ＳＰに配置される共通電極ＣＥへの給電に関する構造を工夫する必要がある。この点に関し、図３および図６を用いて説明したように給電線ＦＬを隔壁ＰＴの下に配置し、この給電線ＦＬと共通電極ＣＥを接続する構造であれば、各副画素ＳＰの共通電極ＣＥに対し好適に電圧を印加できる。
その他にも、本実施形態からは種々の好適な効果を得ることができる。

［第２実施形態］
第２実施形態について説明する。特に言及しない構成については第１実施形態と同様である。
図７は、本実施形態に係る表示装置ＤＳＰの概略的な断面図である。この図の例においては、給電線ＦＬの一方の端部が隔壁ＰＴで覆われている。すなわち、例えば第２給電線ＦＬ２に着目すると、その第１端部Ｅ１１は隔壁ＰＴ２によって覆われ、第２端部Ｅ１２は隔壁ＰＴ２によって覆われていない。給電線ＦＬ１と隔壁ＰＴ１の関係や、給電線ＦＬ３と隔壁ＰＴ３の関係も同様である。また、図７の例においては、導電層ＣＬ１の第１端部Ｅ２１は隔壁ＰＴ４によって覆われ、第２端部Ｅ２２は隔壁ＰＴ４によって覆われていない。

共通電極ＣＥのうち、副画素ＳＰ３の有機層ＯＲ１を覆う第１部分Ｐ１は、隔壁ＰＴ１と有機層ＯＲ１の間の隙間を通じて給電線ＦＬ１に接している。給電線ＦＬ２の第１端部Ｅ１１が隔壁ＰＴ２で覆われているために、この第１部分Ｐ１は、給電線ＦＬ２には接していない。他の副画素ＳＰも、図７に示す副画素ＳＰ３と同様の構造を有している。

共通電極ＣＥのうち、ダミー副画素ＤＳ１の有機層ＯＲ２を覆う第２部分Ｐ２は、隔壁ＰＴ２と有機層ＯＲ２の間の隙間を通じて給電線ＦＬ２に接しているが、給電線ＦＬ３には接していない。また、ダミー副画素ＤＳ３の有機層ＯＲ２を覆う第２部分Ｐ２は、隔壁ＰＴ３と有機層ＯＲ２の間の隙間を通じて給電線ＦＬ３に接しているが、導電層ＣＬ１には接していない。他のダミー副画素ＤＳも、図７に示すダミー副画素ＤＳ１またはダミー副画素ＤＳ３と同様の構造を有している。

このように、本実施形態においては、隣り合う副画素ＳＰにそれぞれ配置された２つの第１部分Ｐ１が、その間の給電線ＦＬを介して接続されていない。同様に、隣り合う副画素ＳＰとダミー副画素ＤＳにそれぞれ配置された第１部分Ｐ１と第２部分Ｐ２や、隣り合うダミー副画素ＤＳにそれぞれ配置された２つの第２部分Ｐ２も、その間の給電線ＦＬを介して接続されていない。図７においては第１方向Ｘに沿う断面について説明したが、第２方向Ｙに沿う断面についても同様である。

上述の図３の例のように、隣り合う副画素ＳＰにそれぞれ配置された第１部分Ｐ１が給電線ＦＬを介して接続されている場合、一方の副画素ＳＰの表示素子２０に流れる電流が他方の副画素ＳＰの表示素子２０にリークする可能性がある。このような副画素ＳＰ間でのリークが発生すると、表示不良や表示装置ＤＳＰの駆動電力上昇の一因となり得る。これに対し、本実施形態の構造であれば、隣り合う副画素ＳＰの表示素子２０の間における電流のリークを抑制できる。

以上の各実施形態において、画素ＰＸおよびダミー画素ＤＰのレイアウトや構成は、図１および図２に示したものに限られない。例えば、各画素ＰＸにおいて、同じ形状の副画素ＳＰ（ＳＰ１，ＳＰ２，ＳＰ３）が第１方向Ｘに並んでもよい。同様に、ダミー画素ＤＰにおいて、同じ形状のダミー副画素ＤＳ（ＤＳ１，ＤＳ２，ＤＳ３）が第１方向Ｘに並んでもよい。図１および図２においては、ダミー画素ＤＰが表示領域ＤＡの周りに１周のみ配置されているが、２周以上配置されてもよい。

図７においては、給電線ＦＬ２の第１端部Ｅ１１が隔壁ＰＴ２で覆われ、第２端部Ｅ１２が隔壁ＰＴ２で覆われない構成を例示した。他の例として、第１端部Ｅ１１が隔壁ＰＴ２で覆われず、第２端部Ｅ１２が隔壁ＰＴ２で覆われてもよい。他の給電線ＦＬと隔壁ＰＴの関係も同様に変更し得る。

図３および図７においては、ダミー副画素ＤＳに配置された第２部分Ｐ２がいずれかの給電線ＦＬに接続される構成を例示した。他の例として、第２部分Ｐ２は、いずれの給電線ＦＬにも接続されなくてもよい。この場合においては、第２部分Ｐ２がフローティングとなる。

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、上述の実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

ＤＳＰ…表示装置、ＤＡ…表示領域、ＳＡ…周辺領域、ＰＸ…画素、ＳＰ…副画素、ＤＰ…ダミー画素、ＤＳ…ダミー副画素、ＰＥ…画素電極、ＣＥ…共通電極、ＯＲ…有機層、ＦＬ…給電線、ＰＴ…隔壁、１０…基材、１１，１２…絶縁層、２０…表示素子。

Claims (6)

1. 基材と、
   前記基材の上に配置された第１絶縁層と、
   表示領域に位置する画素において前記第１絶縁層の上に配置された第１画素電極と、
   前記表示領域の外側の周辺領域に位置するダミー画素において前記第１絶縁層の上に配置された第２画素電極と、
   前記第１絶縁層の上に配置され、前記第１画素電極に重畳する開口部を有する第２絶縁層と、
   前記画素に配置され、前記開口部を通じて前記第１画素電極に接する第１有機層と、
   前記ダミー画素に配置された第２有機層と、
   前記第２絶縁層の上に配置された第１給電線および第２給電線と、
   前記第１給電線の上に配置された第１隔壁と、
   前記第２給電線の上に配置された第２隔壁と、
   前記第１有機層を覆う第１部分および前記第２有機層を覆う第２部分を含む共通電極と、を備え、
   前記第１有機層は、前記第１隔壁と前記第２隔壁の間に位置し、かつ前記第１隔壁および前記第２隔壁から離間しており、
   前記第２給電線および前記第２隔壁は、前記第１有機層と前記第２有機層の間に位置し、
   前記第１隔壁および前記第２隔壁は、上部の幅が下部の幅よりも大きい形状を有し、
   前記第１部分は、前記第１隔壁と前記第１有機層の間において前記第１給電線に接しており、前記第２給電線に接していない、
   表示装置。
2. 前記第２有機層は、前記第２隔壁から離間しており、
   前記第２部分は、前記第２隔壁と前記第２有機層の間において前記第２給電線に接している、
   請求項１に記載の表示装置。
3. 前記第２給電線は、前記第１有機層の側の第１端部と、前記第２有機層の側の第２端部とを有し、
   前記第１端部は、前記第２隔壁により覆われ、
   前記第２端部は、前記第２隔壁により覆われていない、
   請求項１に記載の表示装置。
4. 前記共通電極は、前記第１隔壁および前記第２隔壁の上部にそれぞれ配置された第３部分をさらに含み、
   前記第３部分は、前記第１部分および前記第２部分から離間している、
   請求項１乃至３のうちいずれか１項に記載の表示装置。
5. 前記周辺領域において前記第２絶縁層の上に配置され、前記第１給電線および前記第２給電線が接続された第１導電層と、
   前記周辺領域において前記第１絶縁層と前記第２絶縁層の間に配置された第２導電層と、をさらに備え、
   前記第２絶縁層は、前記周辺領域において第１コンタクトホールを有し、
   前記第１導電層は、前記第１コンタクトホールを通じて前記第２導電層に接している、
   請求項１乃至４のうちいずれか１項に記載の表示装置。
6. 前記周辺領域において前記基材と前記第１絶縁層の間に配置された第３導電層をさらに備え、
   前記第１絶縁層は、前記周辺領域において第２コンタクトホールを有し、
   前記第２導電層は、前記第２コンタクトホールを通じて前記第３導電層に接している、
   請求項５に記載の表示装置。

Images