JP7528963B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7528963B2
JP7528963B2 JP2022013261A JP2022013261A JP7528963B2 JP 7528963 B2 JP7528963 B2 JP 7528963B2 JP 2022013261 A JP2022013261 A JP 2022013261A JP 2022013261 A JP2022013261 A JP 2022013261A JP 7528963 B2 JP7528963 B2 JP 7528963B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
gallium oxide
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022013261A
Other languages
English (en)
Other versions
JP2023010539A (ja
Inventor
克典 旦野
哲也 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to US17/854,142 priority Critical patent/US12426318B2/en
Priority to CN202210765593.5A priority patent/CN115602703B/zh
Publication of JP2023010539A publication Critical patent/JP2023010539A/ja
Application granted granted Critical
Publication of JP7528963B2 publication Critical patent/JP7528963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、半導体装置に関する。
特許文献1は、半導体SiCからなり、アクティブ領域の周囲にターミネーション領域を有し、前記ターミネーション領域の表面上がパッシベーション膜によって覆われる半導体装置において、前記パッシベーション膜は、前記ターミネーション領域の表面に接する第1酸化シリコン膜と、前記第1酸化シリコン膜上に積層され、前記第1酸化シリコン膜に接する第2酸化シリコン膜と、前記第2酸化シリコン膜上に積層され、前記第2酸化シリコン膜に接する第3酸化シリコン膜と、を備えることを特徴とする半導体装置、を開示している。同文献は、半導体装置は、前記ターミネーション領域はFLR(フィールドリミティングリング)構造を有し得ることを開示している。
特開2016-81981号公報
n型酸化ガリウム半導体層と電極層とがショットキー接合を形成している半導体装置において、p型酸化ニッケル半導体層を周辺耐圧構造に採用することができる。しかしながら、p型酸化ニッケル半導体層は、アクセプタ密度を低減することが困難である。そのため、電極層と接するp型酸化ニッケル半導体層の外周端部に電界が集中し、絶縁破壊が生じやすい。
したがって、n型酸化ガリウム半導体と電極層とがショットキー接合を形成している半導体装置において、絶縁破壊の抑制、すなわち耐圧性の向上が求められている。
本開示は、高い耐圧性を有する、n型酸化ガリウム半導体層と電極層とがショットキー接合を形成している半導体装置を提供することを目的とする。
本発明者は、以下の手段により上記課題を達成することができることを見出した:
《態様1》
中央領域及び前記中央領域よりもドナー密度が低い周辺領域を有している、n型酸化ガリウム半導体層、
前記n型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、前記中央領域において、前記n型酸化ガリウム半導体層とショットキー接合を形成している、電極層、並びに
前記n型酸化ガリウム半導体層と前記電極層との間に部分的に位置するようにして前記n型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、前記周辺領域側の外周端部が前記周辺領域にある、第1のp型酸化ニッケル半導体層
を有している、半導体装置。
《態様2》
前記周辺領域におけるドナー密度は、5.0×1015cm-3以下である、態様1に記載の半導体装置。
《態様3》
前記中央領域におけるドナー密度は、1.0×1016cm-3以上である、態様1又は2に記載の半導体装置。
《態様4》
積層方向から見たときに、前記第1のp型酸化ニッケル半導体層は、前記中央領域と前記周辺領域とを跨るようにして位置する、態様1~3のいずれか一つに記載の半導体装置。
《態様5》
前記n型酸化ガリウム半導体層の前記中央領域の厚さをtとし、かつ前記第1のp型酸化ニッケル半導体層のうち、前記中央領域にある部分の幅をxとしたときに、x/t>0.50である、態様4に記載の半導体装置。
《態様6》
前記ドナーは、Sn又はSiである、態様1~5のいずれか一つに記載の半導体装置。
《態様7》
前記周辺領域は、アクセプタがドープされていることによって、前記中央領域よりもドナー密度が低い、態様1~6のいずれか一つに記載の半導体装置。
《態様8》
前記アクセプタは、N又はMgである、態様7に記載の半導体装置。
《態様9》
前記n型酸化ガリウム半導体層の前記第1のp型酸化ニッケル半導体層が積層されている側の前記周辺領域に、互いに前記中央領域から前記周辺領域に向かう方向に間隔を有するようにして、複数の第2のp型酸化ニッケル半導体層を有している、態様1~8のいずれか一つに記載の半導体装置。
《態様10》
前記n型酸化ガリウム半導体層は、前記第1のp型酸化ニッケル半導体層及び複数の前記第2のp型酸化ニッケル半導体層が積層されている側に複数のトレンチ構造を有しており、
前記第1のp型酸化ニッケル半導体層及び複数の前記第2のp型酸化ニッケル半導体層は、それぞれ前記トレンチ構造の凹部内に積層されている、
態様9に記載の半導体装置。
《態様11》
pnダイオード、JBSダイオード、金属酸化膜半導体電界効果トランジスタ、又は接合型電界効果トランジスタである、態様1~10のいずれか一つに記載の半導体装置。
《態様12》
イオン照射又は酸素雰囲気下での加熱で前記ドナー密度を低下させることによって、前記n型酸化ガリウム半導体層の前記周辺領域を形成することを含む、態様1~11のいずれか一つに記載の半導体装置の製造方法。
《態様13》
前記イオン照射において、アクセプタ元素、水素、又はヘリウムのイオンを照射する、態様12に記載の方法。
《態様14》
前記イオン照射の後に、前記n型酸化ガリウム半導体層のアニール処理を行う、態様12又は13に記載の方法。
《態様15》
前記イオン照射の後に、前記n型酸化ガリウム半導体層のアニール処理を行わない、態様12又は13に記載の方法。
本開示によれば、高い耐圧性を有する、n型酸化ガリウム半導体層と電極層とがショットキー接合を形成している半導体装置を提供することができる。
図1は、本開示の第1の実施形態に従う半導体装置1の模式図である。 図2は、本開示の実施形態とは異なる半導体装置2の模式図である。 図3は、本開示の第1の実施形態に従う半導体装置1の模式図である。 図4は、比較例2の半導体装置3の模式図である。 図5は、比較例3の半導体装置4の模式図である。 図6は、実施例1の半導体装置5の模式図である。 図7は、実施例7における、イオン注入後のn型酸化ガリウム半導体層の深さとMg密度との関係を示すグラフである。 図8は、実施例8における、大気雰囲気下で熱処理後のn型酸化ガリウム半導体層の深さとMg密度との関係を示すグラフである。
以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。
本開示の半導体装置は、中央領域及び中央領域よりもドナー密度が低い周辺領域を有している、n型酸化ガリウム半導体層、n型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、中央領域において、n型酸化ガリウム半導体層とショットキー接合を形成している、電極層、並びにn型酸化ガリウム半導体層と電極層との間に部分的に位置するようにしてn型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、周辺領域側の外周端部が周辺領域にある、第1のp型酸化ニッケル半導体層を有している。
n型酸化ガリウム半導体層と電極層とがショットキー接合を形成している半導体装置において、p型酸化ニッケル半導体層を周辺耐圧構造に採用した場合、絶縁破壊が生じやすい。これは、p型酸化ニッケル半導体層は、アクセプタ密度を低減することが困難であるため、電極層と接するp型酸化ニッケル半導体層の外周端部に電界が集中しやすいことによる。
本開示の半導体装置は、積層方向から見たときに、第1のp型酸化ニッケル半導体層の周辺領域側の外周端部が、n型酸化ガリウム半導体層の周辺領域にある。この周辺領域は、中央領域よりもドナー密度が低い。これにより、電極層と接する第1のp型酸化ニッケル半導体層の外周端部における電界の集中が抑制される。したがって、本開示の半導体装置は、絶縁破壊が抑制される。
図1は、本開示の第1の実施形態に従う半導体装置1の模式図である。
図1に示すように、本開示の第1の実施形態に従う半導体装置1は、中央領域11及び中央領域11よりもドナー密度が低い周辺領域13を有している、n型酸化ガリウム半導体層10、n型酸化ガリウム半導体層10の上に積層されており、かつ積層方向から見たときに、中央領域11において、n型酸化ガリウム半導体層10とショットキー接合を形成している、第1の電極層20、並びにn型酸化ガリウム半導体層10と第1の電極層20との間に部分的に位置するようにしてn型酸化ガリウム半導体層10の上に積層されており、かつ積層方向から見たときに、周辺領域13側の外周端部が周辺領域13にある、第1のp型酸化ニッケル半導体層40を有している。
また、本開示の第1の実施形態に従う半導体装置1は、n型酸化ガリウム半導体層10の面のうち、第1の電極層20が積層されていない側の面上に、第2の電極層30が積層されている。なお、第2の電極層30は、n型酸化ガリウム半導体層10とオーミック接合を形成している。
なお、図1における「C」は、中央領域側、「O」は、周辺領域側を示している。なお、「中央領域側C」及び「周辺領域側O」は、方向を示すにすぎず、ある構成要素の「中央領域側C」は、必ずしも積層方向から見たときにn型酸化ガリウム半導体層10の中央領域と重なることを意味するものではない。「周辺領域側O」についても同様である。
本開示の第1の実施形態に従う半導体装置1は、積層方向から見たときに、第1のp型酸化ニッケル半導体層40のうち周辺領域側Oの外周端部が、n型酸化ガリウム半導体層10の周辺領域13にある。ここで、周辺領域13は、中央領域11よりもドナー密度が低い。これにより、第1の電極層20と接する第1のp型酸化ニッケル半導体層40の外周端部における電界の集中が抑制される。したがって、本開示の第1の実施形態に従う半導体装置1は、絶縁破壊が抑制される。
なお、図1は、本開示の半導体装置を限定する趣旨ではない。
図2は、本開示の実施形態とは異なる半導体装置2の模式図である。
図2に示すように、本開示の実施形態とは異なる半導体装置2は、中央領域11と周辺領域13とのドナー密度に差がない。概して、p型酸化ニッケル半導体はアクセプタ密度が大きい。したがって、このような半導体装置2では、第1の電極層20と接する第1のp型酸化ニッケル半導体層40の外周端部において電界が集中するため、絶縁破壊が起こりやすい。
なお、本開示の半導体装置は、例えばダイオード、より具体的にはpnダイオード若しくはJBSダイオード、又はトランジスタ、より具体的には金属酸化膜半導体電界効果トランジスタ(Metal Oxide Semiconductor Field Effect Transistor:MOSFET)若しくは接合型電界効果トランジスタ(Junction Field Effect Transistor:JFET)であってよい。
《n型酸化ガリウム半導体層》
n型酸化ガリウム半導体層は、中央領域及び周辺領域を有している。周辺領域のドナー密度は、中央領域のドナー密度よりも低い。
n型酸化ガリウム半導体層は、例えば酸化ガリウム単結晶層の上に成膜されたものであってよい。より具体的には、n型酸化ガリウム半導体層は、例えばエピタキシャル層であってよい。
酸化ガリウム単結晶層は、例えばα-Ga23単結晶、β-Ga23単結晶、又は他の結晶構造を有するGa23単結晶の層であることができ、好ましくはβ-Ga23単結晶の層である。
n型酸化ガリウム半導体層は、ドナーを含有している。ドナーは、例えばSn又はSiであることができる。
〈中央領域〉
中央領域は、電極層が配置される、ショットキーダイオードのアクティブ領域を少なくとも含んでいることができる。なお、アクティブ領域とは、半導体素子を形成する部分である。
中央領域は、周辺領域よりもドナー密度が高い。
中央領域におけるドナー密度は、1.0×1016cm-3以上であることができる。
中央領域におけるドナー密度は、1.0×1016cm-3以上かつ1.0×1018cm-3以下であってよい。
中央領域におけるドナー密度は、1.0×1016cm-3以上、2.0×1016cm-3以上、5.0×1016cm-3以上、又は1.0×1017cm-3以上であってよく、1.0×1018cm-3以下、5.0×1017cm-3以下、2.0×1017cm-3以下、又は1.0×1017cm-3以下であってよい。
〈周辺領域〉
周辺領域は、中央領域の周囲を取り囲む領域である。周辺領域は、中央領域よりもドナー密度が低い。
周辺領域におけるドナー密度は、5.0×1015cm-3以下であってよい。
周辺領域におけるドナー密度は、5.0×1015cm-3以下かつ0.0cm-3以上であってよい。
周辺領域におけるドナー密度は、5.0×1015cm-3以下、又は1.0×1015cm-3以下であってよく、0.0cm-3以上、5.0×1010cm-3以上、2.0×1014cm-3以上、又は1.0×1015cm-3以上であってよい。
周辺領域のドナー密度を中央領域よりも低くするために、周辺領域にはアクセプタがドープされていることができる。この場合、例えばドナーが均一にドープされているn型酸化ガリウム半導体層を製膜した後に、n型酸化ガリウム半導体層のうち周辺領域とすべき部分に事後的にアクセプタをドープさせることによって、簡易に中央領域と周辺領域とを形成することができる。
n型酸化ガリウム半導体層へのアクセプタのドープは、例えば第1のp型酸化ニッケル半導体層、又は第1及び第2のp型酸化ニッケル半導体層をn型酸化ガリウム半導体層に積層する前に、イオン注入によって行ってよい。
アクセプタは、例えばN、又はMgであってよい。
《電極層》
電極層は、n型酸化ガリウム半導体層の上に積層されている。電極層は、半導体装置を積層方向から見たときに、中央領域において、n型酸化ガリウム半導体層とショットキー接合を形成している。
電極層は、少なくともn型酸化ガリウム半導体層と接触している部分において、n型酸化ガリウム半導体層とショットキー接合を形成することができる任意の材料から形成されていることができる。
n型酸化ガリウム半導体層とショットキー接合を形成することができる材料は、例えばTi、Ni、Fe、Cu、Mo、W、又はPt等を挙げることができるが、これらに限定されない。
電極層は、例えば任意の成膜方法によってn型酸化ガリウム半導体層上に形成されてよい。電極層を形成するための成膜方法は、例えば物理蒸着法、より具体的には真空蒸着、分子線蒸着、イオンプレーティング、イオンビーム蒸着、コンベンショナル・スパッタリング、マグネトロンスパッタリング、又はイオン・ビームスパッタリング等であってよい。
なお、本開示の半導体装置は、n型酸化ガリウム半導体層の面のうち電極層が積層されている側の反対側に、n+型酸化ガリウム基板及び別の電極層を有していることができる。以下n+型酸化ガリウム基板は簡単のため省略する。
この別の電極層は、少なくともn型酸化ガリウム半導体層と接触している部分において、n型酸化ガリウム半導体層とオーミック接合を形成していることができる。
この別の電極層は、少なくともn型酸化ガリウム半導体層と接触している部分において、n型酸化ガリウム半導体層とオーミック接合を形成することができる任意の材料から形成されていることができる。
n型酸化ガリウム半導体層とオーミック接合を形成することができる材料は、例えばTi等を挙げることができるが、これらに限定されない。
なお、この別の電極層も、電極層と同様の方法によって形成することができる。
《第1のp型酸化ニッケル半導体層》
本開示の半導体装置は、n型酸化ガリウム半導体層と電極層との間に部分的に位置するようにしてn型酸化ガリウム半導体層の上に積層されている、第1のp型酸化ニッケル半導体層を有している。第1のp型酸化ニッケル半導体層は、半導体装置を積層方向から見たときに、周辺領域側の外周端部が周辺領域にある。
第1のp型酸化ニッケル半導体層は、アクセプタがドープされていることができる。
アクセプタは、例えばLi、Cu又はAgであってよい。
第1のp型酸化ニッケル半導体層におけるアクセプタ密度は、1.0×1018cm-3以上であることができる。
第1のp型酸化ニッケル半導体層におけるアクセプタ密度は、1.0×1018cm-3以上かつ1.0×1020cm-3以下であってよい。
第1のp型酸化ニッケル半導体層におけるアクセプタ密度は、1.0×1018cm-3以上、2.0×1018cm-3以上、5.0×1018cm-3以上、又は1.0×1019cm-3以上であってよく、1.0×1020cm-3以下、5.0×1019cm-3以下、2.0×1019cm-3以下、又は1.0×1019cm-3以下であってよい。
なお、第1のp型酸化ニッケル半導体層へのアクセプタのドープは、例えば成膜時のドーピングによって行うことができる。
積層方向から見たときに、第1のp型酸化ニッケル半導体層は、中央領域と周辺領域とを跨るようにして位置することができる。これにより、半導体装置を積層方向から見たときに、第1のp型酸化ニッケル半導体層のうち、中央領域にある部分と周辺領域にある部分とが形成される。
ここで、図3に示すように、本開示の半導体装置1は、n型酸化ガリウム半導体層10の中央領域11のドリフト層厚さをtとし(上記n+酸化ガリウム半導体層を含まない)、かつ第1のp型酸化ニッケル半導体層40のうち、中央領域11にある部分の幅をxとしたときに、x/t>0.50であることが、好ましい。なお、「厚さ」とは、ドリフト層の最大厚さを意味している。また、「幅」とは、最大幅を意味している。
なお、図3は、本開示の半導体装置を限定する趣旨ではない。
第1のp型酸化ニッケル半導体層のうち、中央領域にある部分が少ない場合、すなわちx/tが小さい場合、半導体装置の耐圧性は向上させることができるが、他方で、半導体装置の抵抗率が増加する。
x/t>0.50である場合、半導体装置の抵抗率を維持しつつ、耐圧性を向上させることができる。
また、x/t≦2.00であってよい。
x/tは、0.50超、0.80以上、1.00以上、又は1.50以上であってよく、2.00以下、1.80以下、1.60以下、又は1.50以下であってよい。
第1のp型酸化ニッケル半導体層の幅は、例えば1.0μm~10.0μmであってよい。なお、「幅」とは、最大幅を意味している。
第1のp型酸化ニッケル半導体層の幅は、1.0μm以上、2.0μm以上、3.0μm以上、又は5.0μm以上であってよく、10.0μm以下、8.0μm以下、60.0μm以下、又は5.0μm以下であってよい。
なお、第1のp型酸化ニッケル半導体層は、例えばn型酸化ガリウム半導体層の面のうち、電極層が積層されている側の面に形成されたトレンチ構造の凹部内に積層されていることができる。
《第2のp型酸化ニッケル半導体層》
本開示の半導体装置は、n型酸化ガリウム半導体層の第1のp型酸化ニッケル半導体層が積層されている側の周辺領域に、互いに中央領域から周辺領域に向かう方向に間隔を有するようにして、複数の第2のp型酸化ニッケル半導体層を有していることができる。この複数の第2のp型酸化ニッケル半導体層は、第1のp型酸化ニッケル半導体層と共に、周辺耐圧構造として機能することができる。
第2のp型酸化ニッケル半導体層におけるアクセプタ密度は、第1のp型酸化ニッケル半導体層におけるアクセプタ密度と同様であってよい。
第2のp型酸化ニッケル半導体層の幅は、例えば1.0μm~10.0μmであってよい。なお、「幅」とは、最大幅を意味している。
第2のp型酸化ニッケル半導体層の幅は、1.0μm以上、2.0μm以上、3.0μm以上、又は4.0μm以上であってよく、10.0μm以下、9.0μm以下、80.0μm以下、又は7.0μm以下であってよい。
互いに隣接する第2のp型酸化ニッケル半導体層同士、及び/又は互いに隣接する第1のp型酸化ニッケル半導体層と第2のp型酸化ニッケル半導体層との間隔は、例えば0.5μm~5.0μmであってよい。なお、「間隔」とは、互いに隣接するp型酸化ニッケル半導体層同士の最短距離を意味している。
この間隔は、0.5μm以上、1.0μm以上、1.5μm以上、又は2.0μm以上であってよく、5.0μm以下、4.5μm以下、4.0μm以下、又は3.5μm以下であってよい。
なお、第2のp型酸化ニッケル半導体層は、例えばn型酸化ガリウム半導体層の面のうち、電極層が積層されている側の面に形成されたトレンチ構造の凹部内に積層されていることができる。
《トレンチ構造》
n型酸化ガリウム半導体層は、第1のp型酸化ニッケル半導体層及び複数の第2のp型酸化ニッケル半導体層が積層されている側に複数のトレンチ構造を有していることができる。第1のp型酸化ニッケル半導体層及び複数の第2のp型酸化ニッケル半導体層は、それぞれトレンチ構造の凹部内に積層されていることができる。
トレンチ構造は、例えばn型酸化ガリウム半導体層をエッチングすることによって形成することができる。エッチングの際には、n型酸化ガリウム半導体層の面のうちトレンチ構造の凸部となる部分にマスキングを施して行うことができる。エッチング後には、マスキングを除去する。その後、n型酸化ガリウム半導体層の面上に、例えば物理蒸着法によってp型酸化ニッケル半導体層を堆積させる。最後に、トレンチ構造の凹部内に積層されたp型酸化ニッケル半導体層を残して、トレンチ構造の凸部上に積層されたp型酸化ニッケル半導体層を除去する。これにより、トレンチ構造の凹部内に第1及び第2のp型酸化ニッケル半導体層が積層された構造を形成することができる。
《半導体装置の製造方法》
本開示の半導体装置の製造方法は、イオン照射又は酸素雰囲気下での加熱でドナー密度を低下させることによって、n型酸化ガリウム半導体層の周辺領域を形成することを含む。
〈イオン照射〉
本開示の半導体装置の製造方法は、イオン照射でドナー密度を低下させることによって、n型酸化ガリウム半導体層の周辺領域を形成することを含む。
本開示の半導体装置の製造方法は、n型酸化ガリウム半導体層の前駆体、例えば所定のドナー密度を有する酸化ガリウム層に対してイオン照射を行うことで、当該部分におけるドナー密度を低下させる。
イオン照射において、アクセプタ元素、水素、又はヘリウムのイオンを照射してよい。アクセプタ元素としては、例えばMg、N、及びGa等を挙げることができる。
イオン照射において水素又はヘリウムを照射する場合、酸化ガリウム半導体層のより深い領域まで低ドナー化することができる。
イオン照射の後に、n型酸化ガリウム半導体層のアニール処理を行ってもよいが、生産性向上の観点から、行わないほうが好ましい。なお、「アニール処理」は、例えば不活性ガス雰囲気下での熱処理である。「アニール処理」の熱処理の温度は、例えば800℃以上である。
〈酸素雰囲気下での加熱〉
本開示の半導体装置の製造方法は、酸素雰囲気下での加熱によって、n型酸化ガリウム半導体層の周辺領域を形成することを含む。
本開示の半導体層の製造方法において、酸素雰囲気下での加熱によってドナー密度を低下させることができる原理は、これに限定する趣旨ではないが、酸化ガリウム層の表面にドナーを補償する欠陥が生成し、ドナー密度が下がることによると考えられる。
本開示の半導体装置の製造方法は、n型酸化ガリウム半導体層の前駆体、例えば所定のドナー密度を有する酸化ガリウム層に対して酸素雰囲気下での加熱を行うことで、n型酸化ガリウム半導体層の周辺領域を形成する。n型酸化ガリウム半導体層の中央領域は、周辺領域よりもドナー密度が高いが、これは、例えばn型酸化ガリウム半導体層の前駆体のうち中央領域とするべき箇所の表面をマスキング等することで、周辺領域とするべき箇所のみドナー密度を低下させればよい。
「酸素雰囲気下」とは、酸素を含んでいる雰囲気であり、例えば大気雰囲気下であってよい。酸素雰囲気下における酸素の濃度は、特に限定されないが、例えば雰囲気全体に対する酸素の体積比が5.0%~40.0%であることができる。酸素の体積比は、5.0%以上、10.0%以上、15.0%以上、又は20.0%以上であってよく、40.0%以下、35.0%以下、30.0%以下、又は25.0%以下であってよい。
加熱の温度は、酸化ガリウム層のドナー密度を低下させることができる程度高い温度であれば特に限定されない。
加熱の温度は、例えば600℃~900℃であってよい。加熱の温度は、600℃以上、650℃以上、675℃以上、又は700℃以上であってよく、900℃以下、850℃以下、800℃以下、又は750℃以下であってよい。
なお、加熱は、n型酸化ガリウム半導体層に第1又は第2のp型酸化ニッケル半導体層を形成する前であっても後であってもよいが、酸化ニッケルの分解の恐れがある高温の場合には酸化ニッケルの形成前に加熱することが好ましい。
《実施例1~6及び比較例1~3》
〈比較例1〉
ドナー密度Ndが1.2×1016cm-3のn型酸化ガリウム半導体層上に、Pt電極層を形成して、ショットキーダイオードとした。なお、n型酸化ガリウム半導体層はn+型酸化ガリウム半導体基板(厚さ650μm)に保持しているが、図では省略している。これを、比較例1の半導体装置とした。なお、n型酸化ガリウム半導体層の厚さは、10μmであった。
〈比較例2〉
ショットキーダイオードの端部において、ガードリング(GR)として、実効アクセプタ密度Naが1.0×1019cm-3であるp型酸化ニッケル半導体層を形成したことを除いて比較例1と同様にして、比較例2の半導体装置を作製した。
具体的には、比較例2の半導体装置3は、図4に示すような構成を有していた。
図4に示すように、比較例2の半導体装置3は、n型酸化ガリウム半導体層10の一方の面上に第1の電極層20が積層されている。第1の電極層20は、n型酸化ガリウム半導体層10とショットキー接合を形成している。また、比較例2の半導体装置3は、n型酸化ガリウム半導体層10の他方の面上に第2の電極層30が積層されている。第2の電極層30は、n型酸化ガリウム半導体層10とオーミック接合を形成している。
図4において、比較例2の半導体装置3は、n型酸化ガリウム半導体層10と第1の電極層20との間に部分的に位置する様に配置されている、ガードリング60を有している。ガードリング層は、p型酸化ニッケル半導体層である。
〈比較例3〉
ショットキーダイオードの端部において、周辺耐圧構造として、実効アクセプタ密度Naが1.0×1019cm-3であるp型酸化ニッケル半導体層を複数形成して、フィールドリミッティングリング(FLR)を形成したことを除いて比較例1と同様にして、比較例3の半導体装置を作製した。ここで、p型酸化ニッケル半導体層の幅は、2.5μmであった。また、互いに隣り合うp型酸化ニッケル半導体層同士の距離は、5.0μmであった。
具体的には、比較例3の半導体装置4は、図5に示すような構成を有していた。
〈実施例1〉
n型酸化ガリウム半導体層のうち、周辺領域のドナー密度Ndを低下させたことを除いて比較例3と同様にして、実施例1の半導体装置を作製した。これにより、n型酸化ガリウム半導体層のうち、電極層とn型酸化ガリウム半導体層とに挟まれているp型酸化ニッケル半導体層の周辺領域側の外周端部を囲む部分のドナー密度Ndは、n型酸化ガリウム半導体層のうち、当該p型酸化ニッケル半導体層の他の部分を囲む部分のドナー密度Ndよりも低くなっている。
なお、実施例1の半導体装置において、中央領域のドナー密度は、1.2×1016cm-3であり、周辺領域の実効的なドナー密度は、0.0cm-3であった。
実施例1の半導体装置5は、図6に示すような構成を有していた。ここで、実施例1の半導体装置5において、n型酸化ガリウム半導体層10の厚さtに対する、電極層とn型酸化ガリウム半導体層とに挟まれているp型酸化ニッケル半導体層のうち、中央領域にある部分の幅xの比率x/tは、1.50であった。
〈実施例2〉
周辺領域のドナー密度を1.0×1015cm-3としたことを除いて実施例1と同様にして、実施例2の半導体装置を作製した。
〈実施例3〉
周辺領域のドナー密度を5.0×1015cm-3としたことを除いて実施例1と同様にして、実施例3の半導体装置を作製した。
〈実施例4〉
x/tを0.8としたことを除いて実施例1と同様にして、実施例4の半導体装置を作製した。
〈実施例5〉
x/tを0.53としたことを除いて実施例1と同様にして、実施例5の半導体装置を作製した。
〈実施例6〉
x/tを0.50としたことを除いて実施例1と同様にして、実施例5の半導体装置を作製した。
〈耐圧試験〉
各例の半導体装置について、それぞれ順方向に電圧を加えて、絶縁破壊が生じたときの電圧を測定した。
〈抵抗率測定試験〉
各例の半導体装置について、抵抗率を測定した。
〈結果〉
各例の半導体装置の構成、並びに耐圧試験及び抵抗率測定試験の結果を、表1に示す。
Figure 0007528963000001
表1に示すように、周辺耐圧構造を有しなかった比較例1では、僅か78Vで、電極層の端部において絶縁破壊が起こった。
また、周辺耐圧構造を有するが、中央領域と周辺領域でのドナー密度に差が無かった比較例2及び3では、比較例1よりも耐圧が高かった(それぞれ順に、694V及び844V)。
周辺耐圧構造を有し、かつ中央領域のドナー密度よりも周辺領域のドナー密度が低かった実施例1~6では、いずれも耐圧が1200V以上、特に実施例1、2、及び4~6では1500V以上であり、比較例1~3よりもはるかに耐圧性が高かった。
なお、x/tが0.5より大きかった実施例1~5では、抵抗率が16.0mΩcm2であり、比較例1と同様の水準に維持されていた。他方、x/tが0.5であった実施例6では、抵抗率が16.1mΩcm2であり、抵抗率の増加がみられた。
例として記載していないが、x/tを更に低下させると、比較例1~3よりもはるかに高い耐圧が得られたが、抵抗率の更なる増加がみられた。
《実施例7及び8、並びに比較例4》
〈実施例7〉
以下のようにして、実施例7の半導体装置を作製した。
ドナー密度1.2×1016cm-3の酸化ガリウム層の中心にメタルマスクを形成し、周辺部のみにMgイオンを用いたイオン注入を行い、その後のアニール処理を行わなかった。その後、比較例3と同様にして周辺耐圧構造を形成した。
ここで、イオン注入は、140keV、ドーズ5×1014cm-2で行った。このイオン注入により表面から500nmの深さにイオン注入欠陥が形成された結果、図7に示すようにドナー密度が減少し半絶縁化した。図7に示すように、ドナー密度が減少した領域の深さは、酸化ガリウム層表面から0.5μmであった。
なお、実施例7の半導体装置は、図6に示すのと同様の構成を有していた。
実施例7の半導体装置に対して耐圧試験を行ったところ、絶縁破壊電圧は向上し、970Vであった。
〈実施例8〉
以下のようにして、実施例8の半導体装置を作製した。
ドナー密度1.2×1016cm-3の酸化ガリウム層の中心にメタルマスクを形成し、700℃で10分、大気雰囲気下で熱処理を行った。その結果、図8に示すように酸化ガリウム基板の表面でドナー密度の減少が見られた。図8に示すように、ドナー密度が減少した領域の深さは、1.5μm~2.0μmであった。
このようにして得た酸化ガリウム層に対して図6に示すような半導体装置を形成し耐圧試験を行ったところ、絶縁破壊電圧は向上し1070Vであった。
〈比較例4〉
以下のようにして、比較例4の半導体装置を作製した。
ドナー密度1.2×1016cm-3の酸化ガリウム層にアクセプタ密度1-2×1020cm-3のNiO層を100nmの厚さで形成して、pnダイオードとした。
図5に示すのと同様に、比較例4の半導体装置2の周辺領域13には幅2.5μmのNiO層(第2のp型酸化ニッケル半導体層)を5.0μm間隔にて配置し、周辺耐圧構造を形成した。NiO上にはNiを形成してオーミック電極とした。
この半導体装置2では、周辺領域13に形成されている周辺耐圧構造部のドナー密度は下げていないので、耐圧試験の結果、800Vで絶縁破壊をした。
1~5 半導体装置
10 n型酸化ガリウム半導体層
11 中央領域
13 周辺領域
20 第1の電極層
30 第2の電極層
40 第1のp型酸化ニッケル半導体層
50 第2のp型酸化ニッケル半導体層
60 ガードリング
C 中央領域側
O 周辺領域側

Claims (14)

  1. 中央領域及び前記中央領域よりもドナー密度が低い周辺領域を有している、n型酸化ガリウム半導体層、
    前記n型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、前記中央領域において、前記n型酸化ガリウム半導体層とショットキー接合を形成している、電極層、並びに
    前記n型酸化ガリウム半導体層と前記電極層との間に部分的に位置するようにして前記n型酸化ガリウム半導体層の上に積層されており、かつ積層方向から見たときに、前記周辺領域側の外周端部が前記周辺領域にある、第1のp型酸化ニッケル半導体層
    を有しており、
    積層方向から見たときに、前記第1のp型酸化ニッケル半導体層は、前記中央領域と前記周辺領域とを跨るようにして位置する、
    半導体装置。
  2. 前記周辺領域におけるドナー密度は、5.0×1015cm-3以下である、請求項1に記載の半導体装置。
  3. 前記中央領域におけるドナー密度は、1.0×1016cm-3以上である、請求項1又は2に記載の半導体装置。
  4. 前記n型酸化ガリウム半導体層の前記中央領域の厚さをtとし、かつ前記第1のp型酸化ニッケル半導体層のうち、前記中央領域にある部分の幅をxとしたときに、x/t>0.50である、請求項1~3のいずれか一項に記載の半導体装置。
  5. 前記ドナーは、Sn又はSiである、請求項1~のいずれか一項に記載の半導体装置。
  6. 前記周辺領域は、アクセプタがドープされていることによって、前記中央領域よりもドナー密度が低い、請求項1~のいずれか一項に記載の半導体装置。
  7. 前記アクセプタは、N、又はMgである、請求項に記載の半導体装置。
  8. 前記n型酸化ガリウム半導体層の前記第1のp型酸化ニッケル半導体層が積層されている側の前記周辺領域に、互いに前記中央領域から前記周辺領域に向かう方向に間隔を有するようにして、複数の第2のp型酸化ニッケル半導体層を有している、請求項1~のいずれか一項に記載の半導体装置。
  9. 前記n型酸化ガリウム半導体層は、前記第1のp型酸化ニッケル半導体層及び複数の前記第2のp型酸化ニッケル半導体層が積層されている側に複数のトレンチ構造を有しており、
    前記第1のp型酸化ニッケル半導体層及び複数の前記第2のp型酸化ニッケル半導体層は、それぞれ前記トレンチ構造の凹部内に積層されている、
    請求項に記載の半導体装置。
  10. pnダイオード、JBSダイオード、金属酸化膜半導体電界効果トランジスタ、又は接合型電界効果トランジスタである、請求項1~のいずれか一項に記載の半導体装置。
  11. イオン照射又は酸素雰囲気下での加熱で前記ドナー密度を低下させることによって、前記n型酸化ガリウム半導体層の前記周辺領域を形成することを含む、請求項1~10のいずれか一項に記載の半導体装置の製造方法。
  12. 前記イオン照射において、アクセプタ元素、水素、又はヘリウムのイオンを照射する、請求項11に記載の方法。
  13. 前記イオン照射の後に、前記n型酸化ガリウム半導体層のアニール処理を行う、請求項11又は12に記載の方法。
  14. 前記イオン照射の後に、前記n型酸化ガリウム半導体層のアニール処理を行わない、請求項11又は12に記載の方法。
JP2022013261A 2021-07-09 2022-01-31 半導体装置 Active JP7528963B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/854,142 US12426318B2 (en) 2021-07-09 2022-06-30 Semiconductor device and method of manufacturing semiconductor device
CN202210765593.5A CN115602703B (zh) 2021-07-09 2022-06-30 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021114231 2021-07-09
JP2021114231 2021-07-09

Publications (2)

Publication Number Publication Date
JP2023010539A JP2023010539A (ja) 2023-01-20
JP7528963B2 true JP7528963B2 (ja) 2024-08-06

Family

ID=85119138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022013261A Active JP7528963B2 (ja) 2021-07-09 2022-01-31 半導体装置

Country Status (1)

Country Link
JP (1) JP7528963B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20260021062A (ko) 2023-06-12 2026-02-12 고쿠리츠 다이가쿠 호우징 도우카이 고쿠리츠 다이가쿠 기코우 산화물 반도체 및 이의 제조 방법, p형 산화물 반도체, 및 파워 디바이스
WO2025062944A1 (ja) * 2023-09-22 2025-03-27 国立大学法人東海国立大学機構 β型酸化ガリウム膜の製造方法及びβ型酸化ガリウム膜付き基板
WO2025120840A1 (ja) * 2023-12-08 2025-06-12 三菱電機株式会社 半導体装置およびその製造方法と電力変換装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
WO2016071969A1 (ja) 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
WO2016185526A1 (ja) 2015-05-15 2016-11-24 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018137394A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2020039971A1 (ja) 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6344718B2 (ja) * 2014-08-06 2018-06-20 株式会社タムラ製作所 結晶積層構造体及び半導体素子
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
JP7118945B2 (ja) * 2019-12-06 2022-08-16 株式会社豊田中央研究所 ダイオード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200222A (ja) 2008-02-21 2009-09-03 Nippon Light Metal Co Ltd 紫外線センサ及びその製造方法
WO2016071969A1 (ja) 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
WO2016185526A1 (ja) 2015-05-15 2016-11-24 株式会社日立製作所 パワー半導体素子およびそれを用いるパワー半導体モジュール
JP2018137394A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2020039971A1 (ja) 2018-08-22 2020-02-27 三菱電機株式会社 酸化物半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2023010539A (ja) 2023-01-20

Similar Documents

Publication Publication Date Title
US8981385B2 (en) Silicon carbide semiconductor device
JP7528963B2 (ja) 半導体装置
CN108682695B (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
JP5341373B2 (ja) ダイオード
JP6880669B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6477106B2 (ja) 半導体装置
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7468432B2 (ja) 半導体装置
US7867882B2 (en) Method of manufacturing silicon carbide semiconductor device
JP7513668B2 (ja) 半導体装置および半導体装置の製造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
US20250006795A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP2012186318A (ja) 高耐圧半導体装置
JP7238847B2 (ja) 半導体素子の製造方法
JP2021141146A (ja) 半導体装置
US11695065B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5469068B2 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP2010073857A (ja) 半導体装置の製造方法
CN115602703B (zh) 半导体装置以及半导体装置的制造方法
JP7651215B2 (ja) 半導体装置および半導体装置の製造方法
CN111406323B (zh) 宽带隙半导体装置
JP5872327B2 (ja) 半導体整流素子
CN113410137B (zh) 一种高可靠SiC肖特基二极管及其制作方法
JP5548066B2 (ja) 半導体装置及びその製造方法
CN104810409A (zh) 一种碳化硅二极管及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240708

R150 Certificate of patent or registration of utility model

Ref document number: 7528963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150